DE19740904B4 - Verfahren zum Beseitigen von Sauerstoff-Restverunreinigungen aus tiegelgezogenen Siliziumwafern - Google Patents
Verfahren zum Beseitigen von Sauerstoff-Restverunreinigungen aus tiegelgezogenen Siliziumwafern Download PDFInfo
- Publication number
- DE19740904B4 DE19740904B4 DE1997140904 DE19740904A DE19740904B4 DE 19740904 B4 DE19740904 B4 DE 19740904B4 DE 1997140904 DE1997140904 DE 1997140904 DE 19740904 A DE19740904 A DE 19740904A DE 19740904 B4 DE19740904 B4 DE 19740904B4
- Authority
- DE
- Germany
- Prior art keywords
- silicon wafer
- trenches
- silicon
- crucible
- highly doped
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
- C30B29/02—Elements
- C30B29/06—Silicon
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
-
- H10P36/03—
-
- H10P36/20—
Landscapes
- Chemical & Material Sciences (AREA)
- Engineering & Computer Science (AREA)
- Crystallography & Structural Chemistry (AREA)
- Materials Engineering (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
- Drying Of Semiconductors (AREA)
Abstract
Verfahren
zum Beseitigen von Sauerstoff-Restverunreinigungen aus tiegelgezogenen
Siliziumwafern mit folgenden Schritten:
a) Bereitstellen eines Siliziumwafers (1) mit einer Vorderseite (2) und einer Rückseite (3),
b) Ätzen einer Vielzahl von Gräben (4) in die Rückseite (3) des Siliziumwafers (1),
c) Aufheizen des Siliziumwafers (1) auf eine Temperatur von ca. 1100°C unter Vacuum oder einer Schutzgasatmosphäre und anschließendem
d) Auffüllen der Gräben (4) mit hochdotiertem Polysilizium (5)
e) Aufbringen einer Metallisierung auf die Rückseite (3).
a) Bereitstellen eines Siliziumwafers (1) mit einer Vorderseite (2) und einer Rückseite (3),
b) Ätzen einer Vielzahl von Gräben (4) in die Rückseite (3) des Siliziumwafers (1),
c) Aufheizen des Siliziumwafers (1) auf eine Temperatur von ca. 1100°C unter Vacuum oder einer Schutzgasatmosphäre und anschließendem
d) Auffüllen der Gräben (4) mit hochdotiertem Polysilizium (5)
e) Aufbringen einer Metallisierung auf die Rückseite (3).
Description
- Die Erfindung betrifft ein Verfahren zum Beseitigen von Sauerstoff-Restverunreinigungen aus tiegelgezogenen Siliziumwafern.
- Die Verwendung von zonengezogenem Silizium zur Herstellung von aktiven Bauelementen ist allgemein bekannt. Für aktive Leistungs-Halbleiterbauelemente in Vertikalbauweise hat sich aber gezeigt, daß die Verwendung von zonengezogenem Silizium in der Massenfertigung Grenzen hat, da lediglich Wafer mit einem Durchmesser ≤ 150 mm gestellt werden.
- Ferner ist es bekannt, sogenannte Siliziumepitaxiewafer zu verwenden. Solche Siliziumepitaxiewafer sind hochdotierte Siliziumwafer, auf denen eine niedrig dotierte epitaktische Siliziumschicht aufgebracht ist. Je höher aber die Sperrspannung ist, für die die zu prozessierenden Leistungs-Halbleiterbauelemente ausgelegt sein sollen, desto dicker muß diese Epitaxieschicht sein. Dies führt wiederum zu hohen Herstellkosten.
- Ferner sind sogenannte tiegelgezogene, d.h. nach dem Czochralsky-Verfahren gezogene, Siliziumwafer bekannt. Der Einsatz dieser tiegelgezogenen Wafer wäre ökonomisch sinnvoll, da mit diesem Verfahren Wafer mit sehr großen Durchmessern herstellbar sind. Solche Wafer konnten aber bisher in vielen Anwendungen, insbesondere bei vertikalen Leistungs-Halbleiterbauelementen, nicht eingesetzt werden, da tiegelgezogene Siliziumwafer Dotierungsfluktuationen („striations") und Störungen durch eingebaute Kohlenstoff- und Sauerstoffverunreinigungen aufweisen, die die Bauelementeeigenschaften beeinträchtigen.
- Das Kristall-Ziehen aus der Schmelze nach Czochralsky ist ein allgemein eingesetztes Verfahren zur Herstellung von Einkristallen. Mittels eines passend orientierten Impfkristalls, der mit der schmelzenden Oberfläche kurz in Berührung gebracht und dann langsam, d.h. teilweise langsamer als 1 mm/min, nach oben wieder herausgezogen wird, lassen sich relativ große Einkristalle herstellen. Eine Drehbewegung des Impfkristalls, z.B. 20 Umdrehungen pro Minute, sorgt dabei für gleichmäßige Kristallisation und ebenso für gleichmäßigen Einbau von der Schmelze beigegebenen Dotierstoffen.
- Wichtig ist das Temperaturprofil an der Grenze zwischen der Schmelze und dem festen Kristall sowohl für das mechanisch spannungsfreie Wachstum als auch die Homogenität einer Dotierung senkrecht zur Richtung. Bei nichtplaner Fläche konstanter Temperatur treten Ringstrukturen („striations") mit mikroskopischen Dotierungsschwankungen auf, welche insbesondere für die Anwendung bei vertikalen Leistungs-Halbleiterbauelementen sehr störend sind.
- Kritisch ist im Fall von Silizium die Wahl des Tiegelmaterials. Zur Auswahl stehen Quarz oder Graphit, mit einer Hartgraphit-Oberflächenschicht (Glanzkohle) versehener Graphit sowie Bornitrid.
- Die hohe Schmelztemperatur von 1415°C bedingt, daß Verunreinigungen aus dem Tiegelmaterial in die Schmelze eintreten.
- Die beiden hauptsächlichen Restverunreinigungen von tiegelgezogenen Silizium-Einkristallen sind geringe Mengen von Sauerstoff und Kohlenstoff (etwa 0,02 ppm). Die auftretenden Kohlenstoffverunreinigungen, die aus dem Tiegelmaterial stammen, sind in der Regel unkritisch da der Kohlenstoff in Silizium keine dotierende Wirkung aufweist. Bedenklich sind aber die Sauerstoff-Verunreinigungen.
- Die Sauerstoffverunreinigungen im tiegelgezogenen Silizium werden seit langen zum „intrinsischen" Gettern ausgenutzt. Dabei werden die Siliziumwafer einem Temperzyklus unterzogen, um eine defektfreie oberflächennahe Zone zur erzeugen. Dieser Temperzyklus besteht aus einem ersten Hochtemperaturschritt bei etwa 1100°C, gefolgt von einem Niedertemperaturschritt bei etwa 650°C und einem zweiten Hochtemperaturschritt bei etwa 1000°C.
- Dieser Temperzyklus, der auch „denuding-process" genannt wird, ist dabei sehr stark von der anfänglichen Sauerstoff- und Kohlenstoffkonzentration im Silizium abhängig.
- Der erste Hochtemperaturschritt löst die vorhandenen Sauerstoffausscheidungen auf und ermöglicht so die Ausdiffusion des Sauerstoffs aus den Oberflächen des Siliziumwafers. Bei dem anschließenden zweiten Niedertemperaturschritt werden im Volumen des Siliziumwafers, d.h. also unterhalb der „denuded tone", Keime erzeugt. An diesem Keimen wachsen beim sich anschließenden Hochtemperaturschritt Ausscheidungen, die als Getterzentren für Sauerstoff, Schwermetalle und andere Defekte während des Herstellprozesses dienen.
- Die bei diesem Verfahren nutzbare aktive Zone, die sogenannte „denuded zone", ist nur einige Mikrometer tief, so daß die so behandelten Siliziumwafer zur Herstellung von aktiven vertikalen Leistungs-Halbleiterbauelementen, deren Raumladungszonen ca. 100 Mikrometer oder noch tiefer in das Volumen des Siliziumwafers hineinreichen, nicht geeignet sind.
- In „Competitive gettering of copper in Czochralski silicon by implantation-induced cavities and internal gettering sites", aus Appl. Phys. Lett. 69 (20) , 11. November 1996, p.p. 3060 – 3062, ist ein Verfahren beschrieben, in dem das Gettern von Kupfer mittels durch Implantation erzeugter Kavitäten durchgeführt wird. Die Kavitäten werden dabei in oberflächennahen Regionen durch eine Heliumimplantation und Ausheilung eingebracht. Die Ionenimplantation wird zum kontrollierten Einbringen des Kupfers durchgeführt. Das Gettern ist vorwiegend durch die Kavitäten bestimmt.
- Aufgabe der vorliegenden Erfindung ist es daher ein neues, wesentlich effektiveres Verfahren zum Beseitigen von Sauerstoff-Restverunreinigungen aus tiegelgezogenen Siliziumwafern anzugeben, das diese insbesondere für die Verwendung zur Herstellung von hochsperrenden vertikalen Leistungs-Halbleiterbauelementen zugänglich macht.
- Erfindungsgemäß wird die Aufgabe durch ein Verfahren der eingangs genannten Art gelöst, das folgende Schritte umfaßt:
- a) Bereitstellen eines Siliziumwafers mit einer Vorderseite und einer Rückseite;
- b) Ätzen einer Vielzahl von Gräben in die Rückseite des Siliziumwafers;
- c) Aufheizen des Siliziumwafers auf eine Temperatur von ca. 1100°C unter Vacuum oder einer Schutzgasatmosphäre und anschließendes
- d) Auffüllen der Gräben mit hochdotiertem Polysilizium;
- e) Aufbringen einer Metallisierung auf die Rückseite.
- Durch dieses Verfahren werden die Sauerstoffausscheidungen im Inneren des Siliziumwafers aufgelöst und können durch die durch die Vielzahl der Gräben sehr stark vergrößerte Oberfläche des Siliziumwafers effektiv aufdiffundieren.
- Typischerweise werden die Gräben in einer Tiefe in die Rückseite des Siliziumwafers geätzt, die in etwa der Raumladungszonentiefe der später zu prozessierenden aktiven vertikalen Leistungs-Halbleiterbauelemente entspricht.
- Typischerweise wird nach Aufheizen des Siliziumwafers auf die Temperatur von ca. 1100°C die geätzte Grabenstruktur in der Siliziumwaferrückseite nocheinmal überätzt, um die genauen Grabenkonturen wieder herzustellen, die durch den Temperschritt eventuell beeinträchtigt worden sind.
- In einer Weiterentwicklung wird nicht nur nach dem Aufheizen des Siliziumwafers auf eine Temperatur von ca. 1100°C die Grabenstruktur überätzt, sondern wird vielmehr nach dem Überätzen nocheinmal der Siliziumwafer auf eine Temperatur von ca. 1100°C aufgeheizt, um die Ausdiffusion der Sauerstoffausscheidungen zu effektivieren. Danach kann nochmals die Grabenstruktur überätzt werden. Insgesamt kann das Überätzen und Tempern des Siliziumwafers mehrfach dotiert werden.
- Vorzugsweise werden die Gräben mit Polysilizium über mehrere aufeinanderfolgende Schritte aufgefüllt, um eine lunkerfreie Auffüllung zu gewährleisten. Dabei können sämtliche aus der DRAM-Technologie bekannte Verfahren angewendet werden.
- Für spezielle Anwendungen kann man die Gräben auch nur teilweise füllen und mit z. B. Oxid verschließen.
- In einer Ausführungsform der vorliegenden Erfindung weisen der Siliziumwafer und das abgeschiedene Polysilizium den gleichen Leitfähigkeitstyp auf.
- Typischerweise werden Siliziumwafer verwendet, die auf ihrer Vorderseite mit aktiven Bereichen schon versehen sind. Während die Vorderseite solcher schon vorderseitig prozessierten Siliziumwafer durch eine Schutzschicht, beispielsweise eine Oxidschicht, abgedeckt ist, wird dann die hochdotierte Polysiliziumschicht durch eine gewöhnliche Phosphorbelegung mit anschließender Diffusion in die Gräben eingebracht.
- Sind die Gräben nicht vollgefüllt, so reicht diese Dotierung, die aus der Gasphase erfolgt, sicher bis an die aktive Zone der Bauelemente, die damit niederohmig an die Rückseite angeschlossen sind. Nach erfolgter Polysiliziumauffüllung der Gräben wird in bekannter Art und Weise dann die Rückseite mit einer Metallisierung versehen. Metallisierung heißt hier die üblichen Mehrschichtmetallisierungssysteme, z.B. Aluminium/Titan/Nickel/Silber. Solche Metallisierungssysteme sind beispielsweise in der
DE 196 06 101 A1 beschrieben. - Vor dem Ätzen der Gräben wird typischerweise der Siliziumwafer auf die gewünschte Dicke der herzustellenden vertikalen Leistungs-Halbleiterbauelemente zurückgedünnt.
- Das Ätzen und Tempern des Siliziumwafers erfolgt bei der Verwendung einer Vorderseitenmetallisierung aus Aluminium selbstverständlich vor Aufbringen dieser Vorderseitenmetalli sierung, da bei den erfindungsgemäßen Tempertemperaturen die Vorderseitenmetallisierung zerstört werden würde.
- Die Erfindung ist in der Zeichnung beispielsweise veranschaulicht und im folgenden anhand der Zeichnung beschrieben. Es zeigen:
-
1 einen Teilschnitt durch einen tiegelgezogenen Siliziumwafer mit eingeätzten Gräben und -
2 einen Schnitt durch den Siliziumwafer aus1 nach erfolgter Auffüllung der Gräben. - Wie aus der
1 zu ersehen ist, wird bei dem Verfahren nach der vorliegenden Erfindung ein Siliziumwafer1 bereitgestellt, der eine Vorderseite2 und eine Rückseite3 aufweist. - Der gezeigte Siliziumwafer
1 wurde mit der Schmelze aus dem nach Czochralsky benannten Verfahren gezogen. Im einzelnen wurde ein im vorliegenden Fall (111)-orientierter Impfkristall verwendet, der mit der Schmelzenoberfläche kurz in Berührung gebracht und dann langsam nach oben herausgezogen wurde. Der Schmelze und dem Impfkristall wurden Dotierstoffe vom n-Typ beigegeben, im vorliegenden Fall Arsen. - Aus dem so gezogenen Siliziumstab wurde dann der gezeigte Siliziumwafer
1 herausgesägt. - In die Rückseite
3 des Siliziumwafers1 wurden nach der Prozessierung der Vorderseite mit aktiven Bereichen (nicht gezeigt) und Versehen der Vorderseite mit einer Schutzschicht naßchemisch eine Vielzahl von Gräben4 geätzt. Durch die Wahl der (111)-Orientierung wird das naßchemische Ätzen sehr stark unterstützt, da dadurch das Ätzen von tiefen Gräben und insbesondere auch die Ätzgeschwindigkeit gegenüber einer (100)-Orientierung stark begünstigt ist. - Nach dem Ätzen dieser Gräben wurde der Siliziumwafer
1 auf eine Temperatur von ca. 1100°C in einem Ofen unter einer Schutzgasatmosphäre aufgeheizt. Durch die Vielzahl von Gräben4 ist die Oberfläche des Siliziumwafers1 auf der Rückseite3 sehr groß, so daß sich bei diesem Hochtemperaturschritt die im Inneren des Siliziumwafers1 befindlichen Sauerstoffausscheidungen auflösen und ausdiffundieren können. - Nach der erfolgten Ausdiffusion der Sauerstoffverunreinigungen erfolgte eine Überätzung der in die Rückseite
3 des Siliziumwafers1 eingebrachten Gräben4 , um die Grabenkonturen präzise wieder herzustellen und etwaige Verunreinigungen auf der Oberfläche zu beseitigen. - Anschließend erfolgt eine Abscheidung einer Polysiliziumschicht
5 , was in der2 zu sehen ist. Im gezeigten Ausführungsbeispiel weist diese aufgebrachte Epitaxieschicht eine Dotierung auf. - Der Abstand der Gräben kann zwischen einem Mikrometer und etwa zehn Mikrometer gewählt werden. Der Durchmesser der Gräben beträgt typischerweise zwischen einem Mikrometer und fünf Mikrometer.
Claims (9)
- Verfahren zum Beseitigen von Sauerstoff-Restverunreinigungen aus tiegelgezogenen Siliziumwafern mit folgenden Schritten: a) Bereitstellen eines Siliziumwafers (
1 ) mit einer Vorderseite (2 ) und einer Rückseite (3 ), b) Ätzen einer Vielzahl von Gräben (4 ) in die Rückseite (3 ) des Siliziumwafers (1 ), c) Aufheizen des Siliziumwafers (1 ) auf eine Temperatur von ca. 1100°C unter Vacuum oder einer Schutzgasatmosphäre und anschließendem d) Auffüllen der Gräben (4 ) mit hochdotiertem Polysilizium (5 ) e) Aufbringen einer Metallisierung auf die Rückseite (3 ). - Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß nach Verfahrensschritt c) die Vielzahl von Gräben (
4 ) überätzt werden. - Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß nach Überätzen der Vielzahl von Gräben (
4 ) der Siliziumwafer (1 ) nochmals auf eine Temperatur von ca. 1100°C unter Vacuum oder einer Schutzgasatmosphäre aufgeheizt wird. - Verfahren nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß das Auffüllen der Gräben (
4 ) mit hochdotiertem Polysilizium über mehrere aufeinanderfolgende Epitaxieschritte erfolgt. - Verfahren nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß ein Siliziumwafer (
1 ), der auf der Vorderseite (2 ) mit aktiven Bereichen versehen ist, bereitgestellt wird. - Verfahren nach Anspruch 5, dadurch gekennzeichnet, daß die Gräben (
4 ) in eine Tiefe in die Rückseite des Siliziumwafers (1 ) geätzt werden, die in etwa der Raumladungszone der zu prozessierenden aktiven vertikalen Leistungs-Halbleiterbauelemente entspricht. - Verfahren nach Anspruch 6, dadurch gekennzeichnet, daß der Siliziumwafer (
1 ) und das epitaktisch abgeschiedene Silizium (5 ) vom gleichen Leitfähigkeitstyp sind. - Verfahren nach Anspruch 6, dadurch gekennzeichnet, daß der Siliziumwafer (
1 ) und das abgeschiedene hochdotierte Polysilizium (5 ) vom entgegengesetzten Leitfähigkeitstyp sind. - Verfahren nach einem der Ansprüche 5 bis 7, dadurch gekennzeichnet, daß ein hochohmiger Siliziumwafer (
1 ) vor dem Verfahrensschritt b) zurückgedünnt wird.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE1997140904 DE19740904B4 (de) | 1997-09-17 | 1997-09-17 | Verfahren zum Beseitigen von Sauerstoff-Restverunreinigungen aus tiegelgezogenen Siliziumwafern |
| US09/156,732 US6309974B1 (en) | 1997-09-17 | 1998-09-17 | Method for eliminating residual oxygen impurities from silicon wafers pulled from a crucible |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE1997140904 DE19740904B4 (de) | 1997-09-17 | 1997-09-17 | Verfahren zum Beseitigen von Sauerstoff-Restverunreinigungen aus tiegelgezogenen Siliziumwafern |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| DE19740904A1 DE19740904A1 (de) | 1999-03-18 |
| DE19740904B4 true DE19740904B4 (de) | 2004-10-28 |
Family
ID=7842656
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE1997140904 Expired - Fee Related DE19740904B4 (de) | 1997-09-17 | 1997-09-17 | Verfahren zum Beseitigen von Sauerstoff-Restverunreinigungen aus tiegelgezogenen Siliziumwafern |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6309974B1 (de) |
| DE (1) | DE19740904B4 (de) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11585010B2 (en) | 2019-06-28 | 2023-02-21 | Globalwafers Co., Ltd. | Methods for producing a single crystal silicon ingot using boric acid as a dopant and ingot puller apparatus that use a solid-phase dopant |
| US11866844B2 (en) | 2020-12-31 | 2024-01-09 | Globalwafers Co., Ltd. | Methods for producing a single crystal silicon ingot using a vaporized dopant |
| US11795569B2 (en) | 2020-12-31 | 2023-10-24 | Globalwafers Co., Ltd. | Systems for producing a single crystal silicon ingot using a vaporized dopant |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19606101A1 (de) * | 1996-02-19 | 1997-08-21 | Siemens Ag | Halbleiterkörper mit Lotmaterialschicht |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4789882A (en) * | 1983-03-21 | 1988-12-06 | International Rectifier Corporation | High power MOSFET with direct connection from connection pads to underlying silicon |
| US4837172A (en) * | 1986-07-18 | 1989-06-06 | Matsushita Electric Industrial Co., Ltd. | Method for removing impurities existing in semiconductor substrate |
| EP0477600A1 (de) * | 1990-09-26 | 1992-04-01 | Siemens Aktiengesellschaft | Verfahren zum Befestigen eines mit wenigstens einem Halbleiterbauelement versehenen Halbleiterkörpers auf einem Substrat |
| US5544103A (en) * | 1992-03-03 | 1996-08-06 | Xicor, Inc. | Compact page-erasable eeprom non-volatile memory |
| US5409563A (en) * | 1993-02-26 | 1995-04-25 | Micron Technology, Inc. | Method for etching high aspect ratio features |
| US5870123A (en) * | 1996-07-15 | 1999-02-09 | Xerox Corporation | Ink jet printhead with channels formed in silicon with a (110) surface orientation |
| JP3352895B2 (ja) * | 1996-12-25 | 2002-12-03 | 株式会社東芝 | 半導体集積回路、半導体集積回路の設計方法および製造方法 |
-
1997
- 1997-09-17 DE DE1997140904 patent/DE19740904B4/de not_active Expired - Fee Related
-
1998
- 1998-09-17 US US09/156,732 patent/US6309974B1/en not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19606101A1 (de) * | 1996-02-19 | 1997-08-21 | Siemens Ag | Halbleiterkörper mit Lotmaterialschicht |
Non-Patent Citations (1)
| Title |
|---|
| Appl. Phys. 69 (20), 11. Nov. 1996, pp. 3060-3062 * |
Also Published As
| Publication number | Publication date |
|---|---|
| US6309974B1 (en) | 2001-10-30 |
| DE19740904A1 (de) | 1999-03-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP2058846B1 (de) | Verfahren zur Herstellung einer n-dotierten Zone in einem Halbleiterwafer und Halbleiterbauelement | |
| DE3888883T2 (de) | Verfahren zur Herstellung einer vergrabenen isolierenden Schicht in einem Halbleitersubstrat durch Ionenimplantation und Halbleiterstruktur mit einer solchen Schicht. | |
| DE69616043T2 (de) | Verfahren mit einem maskierungsschritt zur herstellung eines halbleiterbauelements mit einer sic halbleiterschicht | |
| DE3219441C2 (de) | ||
| DE2628087C2 (de) | ||
| DE102012214085B4 (de) | Halbleiterscheibe aus einkristallinem Silizium und Verfahren zu deren Herstellung | |
| DE4226888C2 (de) | Diamant-Feldeffekt-Transistor und Verfahren zu dessen Herstellung | |
| DE19605633B4 (de) | Verfahren zur Herstellung von Dioden mit verbesserter Durchbruchspannungscharakteristik | |
| DE102005054218B4 (de) | Verfahren zum Herstellen eines Halbleiterelements und Halbleiterelement | |
| EP0018520B1 (de) | Verfahren zur vollständigen Ausheilung von Gitterdefekten in durch Ionenimplantation von Phosphor erzeugten N-leitenden Zonen einer Siliciumhalbleitervorrichtung und zugehörige Siliciumhalbleitervorrichtung | |
| DE102008022502B4 (de) | Verfahren zum Herstellen eines Halbleiterelements in einem Substrat | |
| DE112014005494T5 (de) | Verfahren zur Herstellung eines Halbleiter-Epitaxialwafers, ein Halbleiter-Epitaxialwafer und Verfahren zur Herstellung eines Festkörperbildsensors | |
| DE68920657T2 (de) | Verfahren zur Herstellung einer Halbleiter-auf-Isolator-Struktur mit Einfangplätzen. | |
| EP0025854A1 (de) | Verfahren zum Herstellen von bipolaren Transistoren | |
| DE102007022533B4 (de) | Verfahren zum Herstellen eines Halbleiterelements und Halbleiterelement | |
| DE102015200890A1 (de) | Epitaktisch beschichtete Halbleiterscheibe und Verfahren zur Herstellung einer epitaktisch beschichteten Halbleiterscheibe | |
| DE69511343T2 (de) | Verfahren zur Herstellung eines für IGBT geeigneten Halbleiterplättchens | |
| DE112018003704T5 (de) | Verfahren zum herstellen eines dreidimensionalen strukturkörpers, verfahren zum herstellen eines vertikalen transistors, wafer für einen vertikalen transistor und substrat für einen vertikalen transistor | |
| DE19740904B4 (de) | Verfahren zum Beseitigen von Sauerstoff-Restverunreinigungen aus tiegelgezogenen Siliziumwafern | |
| EP3662504A1 (de) | Halbleiterscheibe aus einkristallinem silizium und verfahren zur herstellung der halbleiterscheibe | |
| DE69408671T2 (de) | Verfahren zur Herstellung begrabener Oxidschichten in einem Silizium-Wafer | |
| DE19740905C1 (de) | Verfahren zum Beseitigen von Sauerstoff-Restverunreinigungen aus tiegelgezogenen Siliziumwafern | |
| EP0028739B1 (de) | Verfahren zum Bilden der Emitterzone eines Transistors | |
| WO2021094052A1 (de) | Verfahren und trägerelement zur herstellung einer waferschicht | |
| DE112021004491T5 (de) | Epitaktischer siliziumwafer und verfahren zu dessen herstellung sowie verfahren zur herstellung eines halbleiterbauelements |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| OP8 | Request for examination as to paragraph 44 patent law | ||
| 8127 | New person/name/address of the applicant |
Owner name: INFINEON TECHNOLOGIES AG, 81669 MUENCHEN, DE |
|
| 8364 | No opposition during term of opposition | ||
| R119 | Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee |