[go: up one dir, main page]

DE19737772C2 - Aktive Pixelsensorzelle und Verfahren zu ihrer Herstellung - Google Patents

Aktive Pixelsensorzelle und Verfahren zu ihrer Herstellung

Info

Publication number
DE19737772C2
DE19737772C2 DE19737772A DE19737772A DE19737772C2 DE 19737772 C2 DE19737772 C2 DE 19737772C2 DE 19737772 A DE19737772 A DE 19737772A DE 19737772 A DE19737772 A DE 19737772A DE 19737772 C2 DE19737772 C2 DE 19737772C2
Authority
DE
Germany
Prior art keywords
region
layer
pixel sensor
conductive material
base
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE19737772A
Other languages
English (en)
Other versions
DE19737772A1 (de
Inventor
Albert Bergemont
Min-Hwa Chi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Foveon Inc
Original Assignee
Foveon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Foveon Inc filed Critical Foveon Inc
Publication of DE19737772A1 publication Critical patent/DE19737772A1/de
Application granted granted Critical
Publication of DE19737772C2 publication Critical patent/DE19737772C2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F30/00—Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors
    • H10F30/20—Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors the devices having potential barriers, e.g. phototransistors
    • H10F30/21—Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors the devices having potential barriers, e.g. phototransistors the devices being sensitive to infrared, visible or ultraviolet radiation
    • H10F30/24—Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors the devices having potential barriers, e.g. phototransistors the devices being sensitive to infrared, visible or ultraviolet radiation the devices having only two potential barriers, e.g. bipolar phototransistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0107—Integrating at least one component covered by H10D12/00 or H10D30/00 with at least one component covered by H10D8/00, H10D10/00 or H10D18/00, e.g. integrating IGFETs with BJTs
    • H10D84/0109—Integrating at least one component covered by H10D12/00 or H10D30/00 with at least one component covered by H10D8/00, H10D10/00 or H10D18/00, e.g. integrating IGFETs with BJTs the at least one component covered by H10D12/00 or H10D30/00 being a MOS device
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/10—Integrated devices
    • H10F39/12—Image sensors
    • H10F39/197—Bipolar transistor image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/803—Pixels having integrated switching, control, storage or amplification elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F99/00—Subject matter not provided for in other groups of this subclass

Landscapes

  • Light Receiving Elements (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Description

Die Erfindung betrifft eine aktive Pixelsensorzelle nach dem Oberbegriff des Anspruchs 1 sowie ein Verfahren zu ihrer Herstellung gemäß Anspruch 14.
Ladungsspeicherchips (CCDs) waren bisher die Hauptstützen bekannter Abbildungsschaltkreise zur Umwandlung von Lichtenergie in ein elektrisches Signal, das der Intensität der Lichtenergie entspricht. Im allgemeinen werden bei CCDs zum Umwandeln von Lichtenergie in elektrische Energie ein Photogate und eine Reihe von Elektroden verwendet, die die an dem Photogate gesammelte Ladung zum Auslesen an einen Ausgang weiterleiten.
Obwohl CCDs viele Vorteile haben, wozu eine hohe Empfindlichkeit und Anordnungsdichte zählen, sind sie jedoch auch mit einer Reihe von Nachteilen behaftet. Besonders nachteilig sind die begrenzten Ausleseraten und die dynamischen Bereichsbeschränkungen, die das Integrieren von CCDs mit CMOS- gestützten Mikroprozessoren erschweren.
Um die Beschränkungen der CCD-gestützten Abbildungsschaltkreise zu überwinden, sind seit kurzem Abbildungsschaltkreise bekannt, die bipolargestützte aktive Pixelsensorzellen zur Umwandlung von Lichtenergie in ein elektrisches Signal verwenden.
Die beigefügte Fig. 2 zeigt beispielhaft einen Querschnitt einer vorbekannten bipolargestützten aktiven Pixelsensorzelle 10 mit einem kapazitiv gekoppelten Basisbereich.
Die Zelle 10 umfaßt eine n-Wanne 14, die als Kollektor arbeitet und in einem p-Typ Substrat 12 ausgebildet ist, einen p-Typ Bereich 16, der als Basis arbeitet und in dem Kollektorbereich 14 ausgebildet ist, und einen n+ Bereich 18, der als Emitter arbeitet und im Basisbereich 16 ausgebildet ist.
Die Zelle 10 umfaßt ferner einen Feldoxidbereich FOX, der im Kollektorbereich 14 an den Basisbereich 16 angrenzend ausgebildet ist, eine erste n+ Polysilicumleitung 20, die auf dem Emitterbereich 18 ausgebildet ist, eine Gateoxidschicht 22, die auf dem Basisbereich 16 und der Polysiliciumleitung 20 angeordnet ist und eine zweite n+ Polysiliciumleitung 24 ("Polyleitung"), die auf dem Feldoxidbereich FOX und der Gateoxidschicht 22 angeordnet ist.
Die Polyleitung 24 ist üblicherweise n+ dotiert anstelle von p+, da zusätzliche Maskierungsschritte erforderlich wären, um die Polyleitung 24 mit einem p-Typ Material zu dotieren. Ferner kann ein in die Polyleitung 24 stark implantiertes p-Typ Material leicht in die Gateoxidschicht 22 diffundieren und diese schädigen.
Der Betrieb der aktiven Pixelsensorzelle 10 wird in zwei Schritten ausgeführt: einem Bildintegrationsschritt, bei dem die Lichtenergie gesammelt und in ein elektrisches Signal umgewandelt wird, und einem Ausleseschritt, bei dem das Signal ausgelesen wird.
Zu Beginn des Bildintegrationsschrittes wird der Basis-Emitter-Übergang durch Anlegen einer konstanten Spannung an die Polyleitung 24 in Sperrichtung vorgespannt. Die Spannung ist durch einen Kopplungskondensator, der einen Teil der Polyleitung 24 als obere Platte, die Gateoxidschicht 22 als Dielektrikum und einen Teil des Basisbereichs 16 als untere Platte nutzt, an den Basisbereich 16 kapazitiv gekoppelt.
Ferner ist der Kollektor-Basis-Übergang durch Anlegen einer konstanten Spannung wie z. B. Vcc, an den Kollektorbereich 14 ebenfalls in Sperrichtung vorgespannt.
Während des Bildintegrationsschrittes trifft Lichtenergie in Form von Photonen auf die Zelle 10, wodurch eine Anzahl von Elektronenlochpaaren gebildet wird. Unter diesen Bedingungen bleiben die im Basisbereich 16 gebildeten Löcher in dem Basisbereich 16, während die im Kollektorbereich 14 und dem Emitterbereich 18 gebildeten Löcher zum Basisbereich 16 diffundieren, wo jedes zusätzliche Loch im Basisbereich 16 die Ladung auf dem Basisbereich 16 erhöht.
Am Ende des Bildintegrationsschrittes wird die Zelle 10 ausgelesen, indem positive Spannungsimpulse an die Polyleitung 24 angelegt werden, die wiederum die Spannung auf dem Basisbereich 16 erhöhen. Die erhöhte Spannung führt in Kombination mit der aufgrund der gesammelten Löcher erhöhten Ladung zu einem Vorspannen des Basis-Emitter-Übergangs in Durchlaßrichtung, wodurch ein verstärkter Strom im Emitterbereich 18 in die Polyleitung 20 fließt, der proportional zu der Anzahl gesammelter Löcher ist.
Nachteilig bei der Zelle 10 ist jedoch, daß die Kapazität des Kopplungskondensators aufgrund der begrenzten Fläche, die zur Bildung des Kondensators verfügbar ist, relativ niedrig ist. Dies hat zur Folge, daß die konstante Spannung und die Spannungsimpulse, die am Basisbereich 10 anliegen, wesentlich niedriger sind als die konstante Spannung und die Spannungsimpulse, die an die Polyleitung 24 angelegt werden, wodurch der dynamische Bereich der Zelle 10 eingeschränkt wird.
Nachteilig bei der Zelle 10 ist ferner, daß die an die Polyleitung 24 angelegte Spannung dazu führen kann, daß die Oberfläche des Basisbereichs 16 invertiert wird, wodurch die Größe des Emitterbereichs 18 wirksam erhöht wird. Mit einer Erhöhung der effektiven Größe des Emitterbereichs 18 steigt auch der mit dem p-n-Übergang verknüpfte Leckstrom, wodurch der Störpegel ansteigt.
Eine aus der US 5 309 013 A bekannte aktive Pixelsensorzelle umfaßt einen Transistor mit einem Emitterbereich, einem Kollektorbereich und einem Basisbereich, wobei letzterer von isolierenden Bereichen aus SiO2, Poysilicium oder einem n+ Bereich umrandet wird. Eine Schicht aus dielektrischem Material erstreckt sich über einen Teil des isolierenden Bereichs und einen Teil des Basisbereichs und trägt eine kapazitiv an den Basisbereich gekoppelte, einen kleinen Abschnitt des Basisbereichs überdeckende Elektrode.
Schließlich ist aus der EP 0 562 523 A1 ein Halbleiterstrahldetektor mit einem einen Basis- und einen Emitterbereich umfassenden bipolaren Transistor sowie einem Dreiplattenkondensator bekannt, dessen untere Elektrode durch den Basisbereich, dessen mittlere Elektrode durch eine beabstandet vom Basisbereich diesen überdeckend angeordnete Polysiliciumschicht und dessen obere Elektrode durch eine weitere, von der mittleren Elektrode beabstandet angeordnete Polysiliciumschicht gebildet wird. Die mittlere Elektrode steht hierbei in elektrischem Kontakt mit dem in den Basisbereich eingebetteten Emitterbereich, so daß der untere Teil des Dreiplattenkondensators ein Basis-Emitter- Kondensator ist.
Aufgabe der Erfindung ist es daher, eine bipolargestützte aktive Pixelsensorzelle nach dem Oberbegriff des Anspruchs 1 und ein Verfahren zu ihrer Herstellung gemäß Anspruch 14 zu schaffen, bei der der dynamische Bereich erhöht und der Störpegel verringert ist.
Diese Aufgabe wird durch die Merkmale des Anspruchs 1 bzw. 14 gelöst.
Hierdurch wird eine aktive Pixelsensorzelle geschaffen, bei der der dynamische Bereich durch eine Erhöhung der Fläche und damit der Kapazität des Kopplungskondensators erhöht ist. Die Größe des Kopplungskondensators wird durch ein Ausbilden des Kondensators über einem Teil von sowohl dem Basisbereich als auch dem Feldoxidbereich der Zelle erhöht. Damit wird eine erhöhte kapazitive Kopplung an den Basisbereich der Zelle erreicht. Die Anordnung des Materials, das den Teil einer unteren Platte des Kondensators bildet, im direkten Kontakt mit dem Basisbereich, führt zu einer Reduzierung des Störpegels.
Gemäß einem bevorzugten Ausführungsbeispiel der Erfindung ist das leitfähige Material eines ersten Bereichs, das einen Teil der unteren Platte des Kondensators bildet, stark dotiert, und zwar mit einem gleichen Leitfähigkeitstyp wie der Basisbereich der Zelle. Hierdurch wird der Störpegel weiter reduziert.
Weitere Ausgestaltungen der Erfindung sind der nachfolgenden Beschreibung und den Unteransprüchen zu entnehmen.
Die Erfindung wird nachstehend anhand der in den beigefügten Abbildungen dargestellten Ausführungsbeispiele näher erläutert.
Fig. 1 zeigt einen Querschnitt einer bipolargestützten aktiven Pixelsensorzelle gemäß einem ersten Ausführungsbeispiel.
Fig. 2 zeigt eine bekannte aktive Pixelsensorzelle.
Fig. 3A-3G zeigen Querschnitte, die die Herstellung einer Pixelsensorzelle veranschaulichen.
Fig. 4 zeigt eine Draufsicht auf eine Pixelsensorzelle nach einem Ausbilden einer Opferschicht.
Fig. 5A-5B zeigen Draufsichten auf eine Pixelsensorzelle nach einem Ausbilden eines Emitterbereichs.
Fig. 6 zeigt eine Draufsicht auf eine Pixelsensorzelle nach dem Ätzen einer ONO-Schicht und einer Polysiliciumschicht zum Ausbilden von gestapelten ONO/Polystrukturen.
Fig. 7 zeigt eine Draufsicht auf eine Pixelsensorzelle nach dem Ätzen einer ONO-Schicht und einer Polysiliciumschicht zum Ausbilden gestaptelter ONO/Polystreifen.
Fig. 8 zeigt eine Draufsicht auf eine Pixelsensorzelle nach dem Ätzen einer Polysiliciumschicht.
Fig. 9 zeigt eine Draufsicht auf eine Pixelsensorzelle nach einem selbstjustierenden Ätzen einer Polysiliciumschicht.
Fig. 10 zeigt einen Querschnitt einer p-n-p bipolaren aktiven Pixelsensorzelle gemäß einer weiteren Ausführungsform.
Die in Fig. 1 gezeigte bipolargestützte aktive Pixelsensorzelle 100 ("Zelle"). umfaßt eine n-Wanne 114, die als Kollektor arbeitet, der in einem p-Typ Substrat 112 ausgebildet ist, einen p-Typ-Bereich 116, der als Basis arbeitet und in einem Kollektorbereich 114 ausgebildet ist, und einen n+ Bereich 118, der als Emitter arbeitet und in dem Basisbereich 116 ausgebildet ist.
Die Zelle 100 enthält auch einen Feldoxdbereich FOX, der in dem Kollektorbereich 114, angrenzend an den Basisbereich 116 ausgebildet ist, eine erste stark dotierte n-Typ Polysiliciumleitung 119 ("Polyleitung"), die auf dem Emitterbereich 118 angeordnet ist, und eine erste Schicht eines dielektrischen Materials 121, die über der Polyleitung 119 angeordnet ist.
Die Zelle 100 enthält ferner eine stark dotierte p-Typ Polysiliciumschicht 120 ("Polyschicht"), die auf einem Teil des Feldoxidbereichs FOX und des Basisbereichs 116 ausgebildet ist, eine zweite Schicht aus dielektrischem Material 122, die auf der Polyschicht 120 ausgebildet ist, und eine zweite stark dotierte n- Typ Polyleitung 124, die über der zweiten Schicht dielektrischen Materials 122 und einem Teil des Feldoxidbereichs FOX angeordnet ist. Alternativ kann die Polyleitung 124 mit einem p-Typ-Material anstelle eines n-Typ-Materials dotiert sein.
Der Betrieb der Zelle 100 ist der gleiche wie bei der vorbekannten Zelle 10 der Fig. 2 mit der Ausnahme, daß die konstante Spannung und die Spannungsimpulse nicht an die Polyleitung 24, sondern an die Polyleitung 124 angelegt sind. Die Spannungen die an die Polyleitung 124 angelegt sind, sind durch einen Kopplungskondensator, der die Polyleitung 124 als die obere Platte, die zweite Schicht dielektrischen Materials 122 als das Dielektrikum und die Polyschicht 120 sowie den Basisbereich 116 als die untere Platte benutzt, kapazitiv an den Basisbereich 116 gekoppelt.
Ein wesentlicher Vorteil dieser Gestaltung ist, daß die Fläche des Kopplungskondensators und folglich die Kapazität durch Ausbilden des Kopplungskondensators über einem Teil des Feldoxidbereichs FOX deutlich erhöht wird. Durch Erhöhung der Kapazität des Kopplungskondensators wird auch der dynamische Bereich der Zelle 100 wesentlich erhöht. Zusätzlich kann die Größe des Kopplungskondensators durch eine Mehrschichtenstruktur ähnlich zu denen, die in DRAM-Strukturen verwendet werden, weiter erhöht werden.
Wie aus Fig. 1 ersichtlich, liegt ein weiterer Vorteil darin, daß bei der stark dotierten Polyschicht 120 einige der p+ Dotanden während des thermischen Behandlungsschrittes, der zur Bildung der Zelle 100 durchgeführt wird, in den Basisbereich 116 diffundieren, wodurch p+ Bereiche an der Oberfläche des Basisbereichs 116 gebildet werden.
Durch die Bildung von p+ Bereichen an der Oberfläche des Basisbereichs 116 bleibt die Oberfläche des Basisbereichs 116 während des Betriebs in Anreicherung, wodurch eine effektive Vergrößerung des Emitterbereichs 118 und die daraus folgende Erhöhung des Leckstroms vermieden wird. Die mit Borschäden an der Gateoxidschicht verbundenen Probleme sind eliminiert, da die Gateoxidschicht von der Zelle 100 eliminiert worden ist.
Ein weiterer Vorteil der erfindungsgemäßen Zelle liegt darin, daß diese in einen herkömmlichen CMOS-Doppel-Polyfabrikationsprozeß durch Hinzufügen von nur drei zusätzlichen Maskierungsschritten eingefügt werden kann.
Wie in Fig. 3A dargestellt, beginnt ein Verfahren zur Herstellung einer Zelle 100 mit der üblichen Ausbildung einer n-Wanne 114 und einer p-Wanne (nicht dargestellt) in einem p-Typ-Substrat 112, gefolgt von der Ausbildung eines Feldoxidbereichs FOX mittels des bekannten LOCOS-Verfahrens (Local oxidation of silicon process). Danach wird über den Wannen und den freiliegenden Bereichen des Substrats 112 eine Opferoxidschicht 130 mit einer Dicke von etwa 40 nm aufgebracht. Fig. 4 zeigt eine Draufsicht, die die Gestaltung der Zelle 100 nach der Bildung der Opferschicht 130 zeigt.
Als nächstes wird, wie in Fig. 3B dargestellt, eine Basismaske 132 ausgebildet und strukturiert, um die n-Wanne 114 freizulegen. Danach wird zur Bildung des Basisbereichs 116 Bor mit einer Dosis von ungefähr 1013-1014 cm-2 und einer Implantationsenergie von ungefähr 40-100 keV in die n-Wanne 114 implantiert. Die Implantationsdosis und -energie bestimmen die Tiefe der Basis, die dann wieder die Stromverstärkung (Beta) des Bipolartransistors bestimmt. Sobald der Basisbereich 116 gebildet ist, wird die Maske 132 entfernt.
Als nächstes kann, wie in Fig. 3C dargestellt, der Emitterbereich 118 nach Wahl an dieser Stelle ausgebildet werden durch Aufbringen und Strukturieren einer Emittermaske 133 auf der Opferschicht 130, um ein Gebiet des Basisbereichs 116 freizulegen. Bei dieser Option wird in das unmaskierte Gebiet des Basisbereichs 116 eine Implantation mit Arsen oder anderen ähnlichen Materialien mit einer Dosis von ungefähr 1015-1016 cm-2 und einer Implantationsenergie von ungefähr 30-100 keV zum Bilden des Emitterbereichs 118 vorgenommen. Sobald der Emitterbereich 118 ausgebildet worden ist, werden die Maske 133 und die Oxidschicht 130 entfernt.
Wird der Emitterbereich 118 an dieser Stelle nicht ausgebildet, wird die Opferschicht 130 entfernt, nachdem zuvor die Maske 132 entfernt worden ist. Wird der Emitterbereich 118 an dieser Stelle ausgebildet, so kann ferner die Opferoxidschicht 130 entfernt werden, nachdem die Maske entfernt worden ist und durch eine neue Opferoxidschicht ersetzt werden.
Bezugnehmend auf Fig. 3D wird, nachdem die vorgenannten Schritte ausgeführt worden sind, eine erste Polyschicht 134 als nächstes auf den freigelegten Bereichen des Substrats 112, der Basis 116, des Emitters 118 und des Feldoxids FOX aufgebracht. Danach wird eine erste Dotierungsmaske 136 ausgebildet und zum Freilegen gewählter Bereiche der Polyschicht 134 strukturiert. Anschließend werden die freigelegten Bereiche der Polyschicht 134 mit Arsen mit einer Dosis von ungefähr 1015-1016cm-2 und einer Implantationsenergie von ungefähr 30-100 keV zum Bilden von n+ Bereichen in der Polyschicht dotiert. Daraufhin wird die Maske 136 entfernt.
Alternativ kann, falls der Emitterbereich 118 nicht wie in Fig. 3C gezeigt ausgebildet worden ist, der Emitterbereich 118 hier durch Dotieren der Polyschicht 134 mit Arsen mit einer Dosis von ungefähr 1016 cm-2 und einer Implantationsenergie von ungefähr 30-100 keV ausgebildet werden. Die Effektivität der Bildung des Emitterbereichs 118 während dieses Schrittes ist eine Funktion der Zahl der verfügbaren nachfolgenden thermischen Prozeßzyklen, die wiederum die n-Typ Dotanden dazu veranlassen, in den Basisbereich 116 zu diffundieren. Der vorstehend in bezug auf die Fig. 3C diskutierte und zur Wahl stehende Schritt liefert einen besser definierten Emitterbereich, verlangt aber die Verwendung einer zusätzlichen Maske.
Die Fig. 5A-5B zeigen Draufsichten, die die Gestaltung der Zelle 100 nach der Bildung des Emitterbereichs 118 veranschaulichen. Wie in Fig. 5A dargestellt, kann der Emitterbereich 118 vollständig vom Basisbereich 116 umgeben sein oder wie in Fig. 5B dargestellt, an den Feldoxidbereich FOX angrenzen.
Bezugnehmend auf Fig. 3E wird, sobald die Maske 136 entfernt worden ist, eine zweite Dotierungsmaske 138 ausgebildet und strukturiert, um erneut ausgewählte Bereiche der Polyschicht 134 freizulegen. Als nächstes werden die freigelegten Bereiche der Polyschicht 134 mit Bor, BF2 oder anderen ähnlichen Materialien zum Ausbilden von p+ Bereichen in der Polyschicht 134 mit einer Dosis von ungefähr 1015-1016 cm-2 und einer Implantationsenergie von ungefähr 20-50 keV dotiert. Danach wird die Maske 138 entfernt. Alternativ kann die Dotierungsfolge umgekehrt werden, so daß die Polyschicht 134 zuerst mit dem p- Typ Material dotiert wird.
Bezugnehmend auf Fig. 3F wird, sobald die Polyschicht 134 dotiert worden ist, eine Schicht aus dielektrischem Material 140, wie Oxid-Nitrid-Oxid (ONO) über der Polyschicht 134 aufgebracht. Als nächstes wird eine Polymaske 142 ausgebildet und zum Definieren der Strukturen, die von der Polyschicht 134 und der ONO-Schicht 140 gebildet werden, auf der ONO-Schicht 140 strukturiert.
Nachdem die Polymaske 142 gebildet worden ist, werden die unmaskierten Bereiche der ONO-Schicht 140 und der darunter liegenden Polyschicht 134 entfernt zum Ausbilden der ONO-Schicht 121 über der Polyleitung 119, gestapelter ONO/Polystrukturen 144 oder alternativ gestapelter ONO/Polystreifen 146, einer Kondensatordielektrikumschicht 150 und einer darunter liegenden unteren Kondensatorplatte 148 einer Kondensatorkappe verbunden mit dem CMOS-Schaltkreis.
Fig. 6 zeigt eine Draufsicht auf die Zelle 100 nach der Bildung der gestapelten ONO/Polystrukturen 144. Fig. 7 zeigt eine Draufsicht auf die Zelle 100 nach der Bildung der gestapelten ONO-Polystreifen 146.
Einer der Vorteile dieses Verfahrens liegt drin, daß die Bildung von gestapelten ONO/Polystrukturen 144 oder Streifen 146 unempfindlich ist gegenüber Versatzfehlern. Werden wie in den Fig. 6 und 7 dargestellt, ONO/Polystrukturen 144-A oder Streifen 146-A aufgrund eines Versatzfehlers nach rechts verschoben, wird dadurch der Umfang der Polyschicht 120, der mit der rechten Seite des Basisbereichs 116 in Kontakt steht, verringert, so daß die gestapelten ONO/Polystrukturen 144-B oder Streifen 146-B nach rechts verschoben werden, wodurch der Umfang der Polyschicht 120, der in Kontakt mit der linken Seite des Basisbereichs 116 steht, in gleichem Umfang vergrößert wird. Folglich bleibt die gleiche Größe an Poly-p-Schicht 120 in Kontakt mit dem Basisbereich 116, und zwar ungeachtet jeglicher Versatzfehler.
Nachdem gestapelte ONO/Polystrukturen 144 oder Streifen 146 ausgebildet worden sind, wird zum Freilegen der p-Kanalbereiche des Substrats 112 eine p-Kanal-Schwellenspannungsmaske (nicht dargestellt) aufgebracht und strukturiert. Danach wird in die p-Kanalbereiche Bor implantiert, um die Schwellenspanungen der zu bildenden p-Kanal-CMOS-Bauelemente festzulegen. Die p-Kanal-Schwellenspannungsmaske wird dann entfernt und der Verfahrensschritt wird wiederholt, um die Schwellenspannungen der n-Kanal- CMOS-Bauelemente festzulegen.
Wie in Fig. 3G dargestellt, wächst als nächstes eine Gateoxidschicht 152 über dem Substrat 112 in den n- und p-Kanalbereichen sowie über den freiliegenden Bereichen des Basisbereichs 116. Zusätzlich zur Bildung der Gateoxidschicht 152 schließt dieser Oxidationsschritt auch die Seiten der Polyleitung 119, der Polyschicht 120 und der Polyplatte 148 ab.
Alternativ kann die ONO-Schicht 140 aufgebracht werden, nachdem die Polyschicht 134 zum Abschließen der Seiten der Polyleitung 119, der Polyschicht 140 und der Polyplatte 148 definiert worden ist. Die ONO-Schicht 140 liefert einen besseren Verschluß, erfordert jedoch einen zusätzlichen Maskierungsschritt.
Die Verwendung der ONO-Schicht 140 zur Bildung der Schicht aus dielektrischem Material 122 des Kopplungskondensators anstelle der Gateoxidschicht, wie dies sonst üblich ist, bringt den Vorteil, daß die Dicke der Gateoxidschicht 152 nunmehr auf die Bedürfnisse des CMOS-Bauelements optimiert werden kann.
Nachdem die Gateoxidschicht 152 ausgebildet worden ist, wird eine zweite Polyschicht 154 aufgebracht und dotiert. Danach wird eine Polymaske 156 ausgebildet und strukturiert, um die von der Polyschicht 154 gebildeten Strukturen zu definieren, vgl. Fig. 3G.
Als nächstes werden die unmaskierten Bereiche der Polysiliciumschicht 154 entfernt, um zweite Polyleitungen 124, die Gates 158 der n- und p-Kanal-CMOS- Bauelemente und die obere Platte 160 der mit dem CMOS-Schaltkreis verbundenen Kondensatorkappe auszubilden.
Fig. 8 zeigt eine Draufsicht auf die Zelle 100 nach dem Ätzen der Polyschicht 154. Die Polyschicht 154 ist mit einer Öffnung 164 ausgebildet, die geringfügig größer ist als das gateoxidabgedeckte, Basis-Emittergebiet. Durch Verwendung einer geringfügig größeren Öffnung wird die Polyschicht 154 ebenfalls unempfindlich gegenüber Versatzfehlern. Alternativ können Öffnungen in anderen Größen in der Polyschicht 154 ausgebildet sein.
Werden gestapelte ONO/Polystreifen 146 verwendet, dann wird die Maske 156 gehärtet und eine zweite Maske (nicht dargestellt) wird zum Schutz der ersten Polyleitung 119 und des Randes ausgebildet und strukturiert. Die gehärtete Maske 156 und die zweite Maske werden dann als eine selbstjustierende Maske zum Definieren von gestapelten ONO/Polystrukturen verwendet, wie in Fig. 9 dargestellt ist. Danach werden die zweite Maske und die Maske 156 entfernt.
Sobald die Masken entfernt worden sind, wird eine Oxidschicht (nicht dargestellt) zum Verschließen der Seitenwände der Polyschicht 124, der Gates 158 und der oberen Platten 160 ausgebildet. Danach folgen herkömmliche Verfahrensschritte, z. B. pldd, nldd, p+ und n+ Implantationen, zusammen mit Kontakt- und Durchkontaktbildung.
Somit ist ein Verfahren zum Herstellen der Zelle 100 in einem CMOS- Vefahrensablauf beschrieben worden, das lediglich drei zusätzliche Maskierungsschritte erfordert, nämlich den Einsatz der Basismarke 132, den Einsatz der Dotiermaske 136 und den Einsatz der Dotiermaske 138.
Außer der Verwendung einer n-p-n bipolaren Zelle kann auch eine p-n-p bipolare Zelle verwendet werden. Fig. 10 zeigt einen Querschnitt einer p-n-p bipolaren Zelle 200 gemäß einem weiteren Ausführungsbeispiel der Erfindung.
Die Zelle 200 enthält eine n-Wanne 214, die als Basis arbeitet und in einem p-Typ Substrat 212 ausgebildet ist, das als Kollektor arbeitet, und einen p-Typ- Bereich 216, der als Emitter arbeitet und im Basisbereich 214 ausgebildet ist.
Die Zelle 200 enthält ferner einen Feldoxidbereich FOX, eine stark dotierte p-Typ-Polyleitung 218, eine erste Schicht eines dielektrischen Materials 221, die auf der Polyleitung 218 ausgebildet ist, eine stark dotierte n-Typ-Polyschicht 220, eine Schicht eines dielektrischen Materials 222, die auf der Polyschicht 220 angeordnet ist, und eine stark dotierte n-Typ Polyleitung 224, die über der Schicht aus dielektrischem Material 222 und einem Teil des Feldoxidbereichs FOX angeordnet ist.
Der Nachteil bei der Verwendung der Zelle 200 liegt allerdings darin, daß die n-Wanne 214 deutlich tiefer ist als der Basisbereich 116 der Zelle 100. Die Zelle 200 besitzt deshalb ein niedrigeres Beta und deshalb eine niedrigere Stromverstärkung. Die Zelle 200 kann ebenfalls in Übereinstimmung mit den in bezug auf die Fig. 3A-3G diskutierten Verfahrensschritten gebildet werden, natürlich entsprechend angepaßt an die Änderung von einer n-p-n auf eine p-n-p bipolare Zelle.

Claims (15)

1. Aktive Pixelsensorzelle ausgebildet in einem Substrat (112, 212) eines ersten Leitfähigkeitstyps, umfassend einen bipolaren Transistor mit einem Emitterbereich (118, 216), einem Kollektorbereich (114, 212) und einem Basisbereich (116, 214), der von einem isolierenden Bereich umrandet wird, wobei sich eine Schicht (122, 222) aus dielektrischem Material über einen Teil des isolierenden Bereichs und einen Teil des Basisbereichs (116, 214) erstreckt und eine kapazitiv an den Basisbereich (116, 214) gekoppelte Elektrode (124, 224) trägt, dadurch gekennzeichnet, daß eine Leitung (119, 218) über dem Emitterbereich (118, 216) diesen kontaktierend angeordnet ist, der isolierende Bereich ein Feldoxidbereich (FOX) ist, ein Bereich (120, 220) aus leitfähigem Material zwischen der Schicht (122, 222) aus dielektrischem Material einerseits und dem Basisbereich (116, 214) und dem Feldoxidbereich (FOX) andererseits angeordnet ist und daß der Bereich (120, 220) aus leitfähigem Material in elektrischem Kontakt mit dem Basisbereich (116, 214) ist.
2. Pixelsensorzelle nach Anspruch 1, dadurch gekennzeichnet, daß der Bereich (120, 220) aus leitfähigem Material aus einem Halbleitermaterial des gleichen Leitfähigkeitstyps wie der Basisbereich (116, 214) besteht.
3. Pixelsensorzelle nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß der Bereich (120, 220) aus leitfähigem Material aus einem Halbleitermaterial des gleichen Leitfähigkeitstyps wie das Substrat (112, 212) besteht.
4. Pixelsensorzelle nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß der Bereich (120, 220) aus leitfähigem Material stark dotiert ist.
5. Pixelsensorzelle nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß der Bereich (120, 220) aus leitfähigem Material Polysilicium umfaßt.
6. Pixelsensorzelle nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß die Leitung (119, 218) Polysilicium umfaßt.
7. Pixelsensorzelle nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, daß die Elektrode (124, 224) über einem Teil der Leitung (119, 218) angeordnet ist.
8. Pixelsensorzelle nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, daß der Kollektorbereich (114) von einem zweiten Leitfähigkeitstyp und in dem Substrat (112) ausgebildet ist, der Basisbereich (116) vom ersten Leitfähigkeitstyp ist und in dem Kollektorbereich (114) ausgebildet ist, der Emitterbereich (118) vom zweiten Leitfähigkeitstyp und in dem Basisbereich (116) ausgebildet ist und der Feldoxidbereich (FOX) in dem Kollektorbereich (114) angrenzend an den Basisbereich (116) ausgebildet ist.
9. Pixelsensorzelle nach einem der Ansprüche 1 bis 7, dadurch gekennzeichent, daß der Basisbereich (214) von einem zweiten Leitfähigkeitstyp und in dem Substrat (212) ausgebildet ist, der Emitterbereich (216) vom ersten Leitfähigkeitstyp und in dem Basisbereich (214) ausgebildet ist, und der Feldoxidbereich (FOX) in dem Substrat (212) angrenzend an den Basisbereich (214) ausgebildet ist.
10. Pixelsensorzelle nach einem der Ansprüche 1 bis 9, dadurch gekennzeichnet, daß sich ein weiterer Bereich aus leitfähigem Material, auf welchem eine Schicht aus dielektrischem Material angeordnet ist, über einen anderen Teil des Feldoxidbereichs (FOX) und des Basisbereichs (116, 216) erstreckt.
11. Pixelsensorzelle nach Anspruch 10, dadurch gekennzeichnet, daß der weitere Bereich aus leitfähigem Material aus Halbleitermaterial des Leitfähigkeitstyps des Substrats (112, 212) besteht.
12. Pixelsensorzelle nach Anspruch 9 oder 10, dadurch gekennzeichnet, daß der weitere Bereich aus leitfähigem Material stark dotiert ist.
13. Pixelsensorzelle nach einem der Ansprüche 10 bis 12, dadurch gekennzeichnet, daß der weitere Bereich aus leitfähigem Material Polysilicium umfaßt.
14. Verfahren zum Herstellen einer aktiven Pixelsensorzelle nach einem der Ansprüche 1 bis 8 in einem Substrat (112) eines ersten Leitfähigkeitstyps, umfassend die Schritte:
Ausbilden eines Wannenbereichs (114) eines zweiten Leitfähigkeitstyps in dem Substrat (112),
Ausbilden eines Feldoxidbereichs (FOX) in dem Wannenbereich (114),
Ausbilden eines Basisbereichs (116) des ersten Leitfähigkeitstyps in dem Wannenbereich (114),
Ausbilden einer ersten Schicht (134) leitfähigen Materials auf dem Feldoxidbereich (FOX) und dem Basisbereich (116),
Ausbilden einer Schicht (140) dielektrischen Materials auf der ersten Schicht (134) leitfähigen Materials,
Ätzen der Schicht (140) dielektrischen Materials und der darunter liegenden ersten Schicht (134) leitfähigen Materials zur Ausbildung einer Leitung (119) auf einem Emitterbereich (118) im Basisbereich (116), eines Bereichs (120) leitfähigen Materials auf einem Teil des Feldoxidbereichs (FOX) und einem Teil des Basisbereichs (116), eines ersten dielektrischen Bereichs (121), der über der Leitung (119) liegt, und eines zweiten dielektrischen Bereichs (122), der über dem Bereich (120) leitfähigen Materials liegt,
Ausbilden einer zweiten Schicht (154) leitfähigen Materials auf dem Feldoxidbereich (FOX), dem ersten dielektrischen Bereich (121) und dem zweiten dielektrischen Bereich (122), und
Ätzen der zweiten Schicht (154) leitfähigen Materials zur Ausbildung einer Elektrode (124) über dem zweiten dielektrischen Bereich (122) und einem Teil des Feldoxidbereichs (FOX).
15. Verfahren nach Anspruch 14, dadurch gekennzeichnet, daß das Bilden des Basisbereichs (116) ein Ausbilden einer Maske zum Freilegen des Wannenbereichs (114) und Implantieren des Basisbereichs (116) in den Wannenbereich (114) umfaßt.
DE19737772A 1996-10-22 1997-08-29 Aktive Pixelsensorzelle und Verfahren zu ihrer Herstellung Expired - Fee Related DE19737772C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US08/735,025 US5760458A (en) 1996-10-22 1996-10-22 Bipolar-based active pixel sensor cell with poly contact and increased capacitive coupling to the base region

Publications (2)

Publication Number Publication Date
DE19737772A1 DE19737772A1 (de) 1998-06-04
DE19737772C2 true DE19737772C2 (de) 2002-06-20

Family

ID=24954037

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19737772A Expired - Fee Related DE19737772C2 (de) 1996-10-22 1997-08-29 Aktive Pixelsensorzelle und Verfahren zu ihrer Herstellung

Country Status (3)

Country Link
US (2) US5760458A (de)
KR (1) KR100255411B1 (de)
DE (1) DE19737772C2 (de)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100278285B1 (ko) 1998-02-28 2001-01-15 김영환 씨모스 이미지센서 및 그 제조방법
US6259145B1 (en) * 1998-06-17 2001-07-10 Intel Corporation Reduced leakage trench isolation
US6624850B1 (en) 1998-12-30 2003-09-23 Eastman Kodak Company Photogate active pixel sensor with high fill factor and correlated double sampling
US6218656B1 (en) 1998-12-30 2001-04-17 Eastman Kodak Company Photodiode active pixel sensor with shared reset signal row select
US6657665B1 (en) 1998-12-31 2003-12-02 Eastman Kodak Company Active Pixel Sensor with wired floating diffusions and shared amplifier
US6376868B1 (en) 1999-06-15 2002-04-23 Micron Technology, Inc. Multi-layered gate for a CMOS imager
US6654057B1 (en) * 1999-06-17 2003-11-25 Micron Technology, Inc. Active pixel sensor with a diagonal active area
US6414342B1 (en) * 1999-06-18 2002-07-02 Micron Technology Inc. Photogate with improved short wavelength response for a CMOS imager
US6326652B1 (en) * 1999-06-18 2001-12-04 Micron Technology, Inc., CMOS imager with a self-aligned buried contact
US6444536B2 (en) * 1999-07-08 2002-09-03 Agere Systems Guardian Corp. Method for fabricating bipolar transistors
US6204524B1 (en) 1999-07-14 2001-03-20 Micron Technology, Inc. CMOS imager with storage capacitor
US6483144B2 (en) * 1999-11-30 2002-11-19 Agere Systems Guardian Corp. Semiconductor device having self-aligned contact and landing pad structure and method of forming same
KR20010061351A (ko) * 1999-12-28 2001-07-07 박종섭 커패시터가 접속된 포토다이오드를 갖는 씨모스이미지센서의 단위화소
KR100477788B1 (ko) * 1999-12-28 2005-03-22 매그나칩 반도체 유한회사 커패시터가 접속된 포토다이오드를 갖는 씨모스이미지센서 및 그 제조방법
US6365926B1 (en) 2000-09-20 2002-04-02 Eastman Kodak Company CMOS active pixel with scavenging diode
US6504195B2 (en) 2000-12-29 2003-01-07 Eastman Kodak Company Alternate method for photodiode formation in CMOS image sensors
JP3536832B2 (ja) * 2001-09-17 2004-06-14 ソニー株式会社 固体撮像装置およびその製造方法
US6867440B1 (en) * 2002-08-13 2005-03-15 Newport Fab, Llc Self-aligned bipolar transistor without spacers and method for fabricating same
KR101000600B1 (ko) * 2003-04-30 2010-12-10 크로스텍 캐피탈, 엘엘씨 이온주입의 시트저항 측정용 테스트패턴 및 그가 내장된씨모스 이미지 센서 및 그의 제조 방법
KR100657142B1 (ko) * 2005-06-03 2006-12-13 매그나칩 반도체 유한회사 이미지센서의 픽셀 쉬링크를 위한 콘택 구조 및 그 제조방법
US7321141B2 (en) * 2006-04-18 2008-01-22 United Microelectronics Corp. Image sensor device and manufacturing method thereof

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0562523A1 (de) * 1992-03-24 1993-09-29 Seiko Instruments Inc. Strahlungshalbleiterdetektor mit einem Auslesekapazitor
US5309013A (en) * 1985-04-30 1994-05-03 Canon Kabushiki Kaisha Photoelectric conversion device

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0760888B2 (ja) * 1985-06-12 1995-06-28 キヤノン株式会社 光電変換装置
CA1289242C (en) * 1985-11-13 1991-09-17 Shigetoshi Sugawa Device and method of photoelectrically converting light into electrical signal
JPH07120767B2 (ja) * 1986-09-19 1995-12-20 キヤノン株式会社 光電変換装置
JPS63239856A (ja) * 1987-03-27 1988-10-05 Hitachi Ltd 半導体集積回路装置及びその製造方法
US5089433A (en) * 1988-08-08 1992-02-18 National Semiconductor Corporation Bipolar field-effect electrically erasable programmable read only memory cell and method of manufacture
US5262850A (en) * 1988-09-20 1993-11-16 Canon Kabushiki Kaisha Photoelectric converting device having reduced line sensor space
FR2638042A1 (fr) * 1988-10-14 1990-04-20 Thomson Csf Procede pour reduire la remanence d'un phototransistor, notamment de type nipin
US5241169A (en) * 1989-11-21 1993-08-31 Canon Kabushiki Kaisha Photoelectric conversion device having an improved control electrode structure and apparatus equipped with same
US5182624A (en) * 1990-08-08 1993-01-26 Minnesota Mining And Manufacturing Company Solid state electromagnetic radiation detector fet array
CA2056087C (en) * 1990-11-27 1998-01-27 Masakazu Morishita Photoelectric converting device and information processing apparatus employing the same
US5260592A (en) * 1991-02-19 1993-11-09 Synaptics, Incorporated Integrating photosensor and imaging system having wide dynamic range with varactors
US5097305A (en) * 1991-02-19 1992-03-17 Synaptics Corporation Integrating photosensor and imaging system having wide dynamic range
US5324958A (en) * 1991-02-19 1994-06-28 Synaptics, Incorporated Integrating imaging systgem having wide dynamic range with sample/hold circuits
JPH04312082A (ja) * 1991-04-10 1992-11-04 Sony Corp 固体撮像装置
JP2768453B2 (ja) * 1992-03-03 1998-06-25 キヤノン株式会社 固体撮像装置及びそれを用いた装置
US5406332A (en) * 1992-03-06 1995-04-11 Canon Kabushiki Kaisha Photoelectric converting device
US5557131A (en) * 1992-10-19 1996-09-17 At&T Global Information Solutions Company Elevated emitter for double poly BICMOS devices
US5411900A (en) * 1993-03-05 1995-05-02 Deutsche Itt Industries, Gmbh Method of fabricating a monolithic integrated circuit with at least one CMOS field-effect transistor and one NPN bipolar transistor
US5501998A (en) * 1994-04-26 1996-03-26 Industrial Technology Research Institution Method for fabricating dynamic random access memory cells having vertical sidewall stacked storage capacitors
US5429980A (en) * 1994-10-05 1995-07-04 United Microelectronics Corporation Method of forming a stacked capacitor using sidewall spacers and local oxidation
US5593905A (en) * 1995-02-23 1997-01-14 Texas Instruments Incorporated Method of forming stacked barrier-diffusion source and etch stop for double polysilicon BJT with patterned base link
US5592017A (en) * 1995-03-23 1997-01-07 Texas Instruments Incorporated Self-aligned double poly BJT using sige spacers as extrinsic base contacts
US5552619A (en) * 1995-05-10 1996-09-03 National Semiconductor Corporation Capacitor coupled contactless imager with high resolution and wide dynamic range
US5566044A (en) * 1995-05-10 1996-10-15 National Semiconductor Corporation Base capacitor coupled photosensor with emitter tunnel oxide for very wide dynamic range in a contactless imaging array
US5581112A (en) * 1995-10-23 1996-12-03 Northern Telecom Limited Lateral bipolar transistor having buried base contact

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5309013A (en) * 1985-04-30 1994-05-03 Canon Kabushiki Kaisha Photoelectric conversion device
EP0562523A1 (de) * 1992-03-24 1993-09-29 Seiko Instruments Inc. Strahlungshalbleiterdetektor mit einem Auslesekapazitor

Also Published As

Publication number Publication date
DE19737772A1 (de) 1998-06-04
US6136635A (en) 2000-10-24
KR19980032350A (ko) 1998-07-25
US5760458A (en) 1998-06-02
KR100255411B1 (ko) 2000-05-01

Similar Documents

Publication Publication Date Title
DE19737772C2 (de) Aktive Pixelsensorzelle und Verfahren zu ihrer Herstellung
DE60031221T2 (de) Photodiode für einen CMOS Bildsensor mit einem schwebenden Dotierungsbereich
DE4116694C2 (de) Mit einer Fotodiode versehene Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE19630434C2 (de) Bipolarphototransistorpixelelement
DE69707382T2 (de) Nichtflüchtige speicheranordnung mit schwebendem gate und verfahren zur herstellung
DE3689158T2 (de) Verfahren zum Herstellen bezüglich einer Karte justierten, implantierten Gebieten und Elektroden dafür.
DE4123436C2 (de) Halbleitervorrichtung mit einem BiCMOS-Element und zugehöriges Herstellungsverfahren
DE69023423T2 (de) Masken-ROM-Herstellungsverfahren.
DE4112072A1 (de) Mis-transistor mit hoher stehspannung
DE60220131T2 (de) Oberflächenpassivierung zur Reduktion des Dunkelstromes in einem CMOS Bildsensor
DE2736878C2 (de) Photoelektrisches Element fpr eine monolithische Bildaufnahmeeinrichtung
DE2802987A1 (de) Festkoerper-abbildungsvorrichtung
DE2545892A1 (de) Kombiniertes verfahren zur herstellung oxyd-isolierter vertikaler bipolartransistoren und komplementaerer oxyd-isolierter lateraler bipolartransistoren
DE4234142A1 (de) Verfahren zur herstellung eines halbleiterwafers
DE2756855A1 (de) Verfahren zum herstellen einer matrix aus speicherzellen mit hoher speicherkapazitaet
DE4010885C2 (de)
DE4139490A1 (de) Bicmos-vorrichtung und verfahren zur herstellung derselben
DE4444686B4 (de) Halbleiterbauelement mit MOS-Transistor und Verfahren zu seiner Herstellung
DE19821092A1 (de) Verfahren zum Herstellen von CMOS-Transistoren
DE3425908C2 (de)
DE69518571T2 (de) Schutzanordnung gegen elektrostatische Entladungen
DE69407318T2 (de) Nichtflüchtige Halbleiterspeicheranordnung und Verfahren zur Herstellung
DE3346831A1 (de) Halbleiterspeicherelement
DE19737771C2 (de) Aktive Pixelsensorzelle und Verfahren zu ihrer Herstellung
DE2804466B2 (de) Festkörper-Bildaufnahmeeinrichtung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8127 New person/name/address of the applicant

Owner name: FOVEONICS, INC., CUPERTINO, CALIF., US

D2 Grant after examination
8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: FOVEON, INC., SANTA CLARA, CALIF., US

8339 Ceased/non-payment of the annual fee