DE19728171A1

DE19728171A1 - Halbleiterteststruktur zur Bewertung von Defekten am Isolierungsrand sowie Testverfahren unter Verwendung derselben

Info

Publication number: DE19728171A1
Application number: DE19728171A
Authority: DE
Inventors: Mikihiro Kimura; Masahiro Sekine
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 1996-11-22
Filing date: 1997-07-02
Publication date: 1998-05-28
Also published as: JPH10154732A; TW340969B; US6040199A; KR19980041707A; CN1183639A

Description

Die Erfindung betrifft eine Halbleiterstruktur zur Bewertung von Defekten an einem Isolierungsrand gemäß dem Oberbegriff des Patentanspruches 1.

Weiterhin betrifft die Erfindung ein Verfahren zur Bewertung von Defekten unter Verwendung einer Halbleiterstruktur zur Bewertung von Defekten an einem Isolierungsrand gemäß dem Oberbegriff des Patentanspruches 7.

Insbesondere handelt es sich um eine Teststruktur sowie ein Testverfahren zur Bewertung von Defekten an einem Isolie rungsrand unter Verwendung eines C-t-(Kapazitäts-Zeit)-Meß verfahrens, um die Isolierungsstruktur in Halbleitervorrich tungen zu bewerten, die zunehmend höher integriert werden.

Auf dem Gebiet der Halbleitervorrichtungen, die zunehmend hö her integriert werden, ist die Entwicklung einer Isolierungs struktur im Hinblick auf die Verbesserung der Integration der Vorrichtung von entscheidender Bedeutung. Die Isolie rungsstruktur bezieht sich auf eine Struktur zum Isolieren von Elementen gegeneinander, die eine integrierte Halblei terschaltung auf einem Halbleiterchip bilden. Fig. 11 ist eine Draufsicht, die eine Beziehung eines Halbleiter substrats, von Halbleiterchips und einer Sonde zueinander zeigt. Ein Halbleiterchip 2 ist auf einem Halbleitersubstrat 1 angeordnet und eine Sonde 3 kommt mit dem Halbleiterchip 2 in Kontakt, um an diesem eine Spannung anzulegen, um die auf dem Halbleiterchip 2 vorgesehene Isolierungsstruktur zu be werten.

Fig. 12 ist eine vergrößerte perspektivische Ansicht, die einen Ausschnitt zeigt, in welchem die Sonde 3 mit dem Halb leiterchip 2 auf dem Halbleitersubstrat 1 in Kontakt ist. Die Sonde 3 wird gegen die Hauptoberfläche des Halbleiter substrats 1 in etwa senkrecht zu diesem gepreßt, um so einen Druck auf die Hauptoberfläche des Halbleitersubstrats 1 nach innen auszuüben. Fig. 13 ist eine Schnittansicht entlang der Linie 4-4 in Fig. 12 in Pfeilrichtung gesehen. In Fig. 13 ist eine Feldoxidfilm-Isolierung 5 auf der Hauptoberfläche des Halbleitersubstrats 1 vorgesehen, um die Halbleiterele mente gegeneinander zu isolieren, und ein Gate-Isolierfilm 6 hängt mit der Feldoxidfilm-Isolierung 5 auf der Hauptober fläche des Halbleitersubstrats 1 zusammen, wobei der Gate-Isolierfilm 6 dünner ist als die Feldoxidfilm-Isolierung 5. Eine Gate-Elektrode 7 ist auf dem Gate-Isolierfilm 6 ange ordnet und erstreckt sich auf Bereiche der Feldoxidfilm-Iso lierung 5 nahe dem Gate-Isolierfilm 6. Eine Verarmungsschicht 8 ist zwischen dem Halbleitersubstrat 1 und der Gate-Elektrode 7 durch Anlegen einer Spannung mit der Sonde 3 ausgebildet.

Einer der Verfahrensschritte eines Test zur Bewertung von De fekten an dem Isolierungsrand ist in Fig. 13 dargestellt. Beispielsweise wird die Bewertung der Isolierungsstruktur durch Messen eines Stromes verwirklicht, der am Umfang eines LOCOS-Randes (LOCOS = lokale Oxidation von Silizium) auf tritt, wie in dem Japanese Journal of Applied Physics, Band 30, Nr. 128, Dezember 1991, Seite 3634-3637, "Generation Current Reduction at Local Qxidation of Silicon Isolation Edge by Low-Temperature Hydrogen Annealing" von Mikihiro Kimura, Kaoru Motanami und Yasuhiro Onodera beschrieben.

Im einzelnen wird zuerst die Oxidkapazität C_o gemessen, wel che die Kapazität eines Kondensators ist, der aus dem Halb leitersubstrat 1, dem Gate-Isolierfilm 6 und der Gate-Elek trode 7 gebildet ist, und zwar in einem Zustand, in welchem keine Verarmungsschicht durch ein Hochfrequenzsignal ausge bildet ist. Als zweites wird die Verarmungsschicht 8 ausge bildet, indem eine Schrittspannung mit einem überlagerten Hochfrequenzsignal angelegt wird, und anschließend wird eine Anfangskapazität Ci in diesem Zustand gemessen. Schließlich wird nach einer Zeit t_F, wenn die Kapazität ins Gleichgewicht kommt, eine Gleichgewichtskapazität C_F gemessen. Eine Beziehung zwischen der Kapazität und der Zeit bei dieser Messung ist in Fig. 14 dargestellt.

Gemäß der Näherung nach Shroeder und Guldberg wird eine Le bensdauer τ_gm aus der folgenden Gleichung (1) erhalten:

wobei n_i und N_B eine Eigenträgerkonzentration bzw. eine Substratstörstellenkonzentration darstellen.

Ein Erzeugungsstrom J_gen wird aus der Lebensdauer τ_gm gemäß Gleichung (2) hergeleitet:

J_gen = qn_iW_eff/τ_gm (2)

wobei W_eff und q eine effektive Verarmungsschichtdicke bzw. die elektrische Ladung darstellen.

Wie aus Fig. 15 ersichtlich ist, enthält der Erzeugungsstrom J_gen eine Komponente in der Ebene und eine periphere Kompo nente, d. h. einen Erzeugungsstrom in der Ebene J_genA und den Erzeugungsstrom an dem LOCOS-Rand J_genP. Der Erzeugungsstrom J_gen wird unter Verwendung des Erzeugungsstroms in der Ebene J_genA und des Erzeugungsstroms an dem LOCOS-Rand J_genP wie folgt ausgedrückt:

wobei A eine Fläche und P eine Umfangslänge des LOCOS-Randes darstellen.

Zur Durchführung eines Tests zur Bewertung der Isolierungs struktur ist es erforderlich, beispielsweise nur den Erzeu gungsstrom an dem LOCOS-Rand J_genP zu extrahieren. Mit der Änderung der Fläche und der Umfangslänge des LOCOS-Randes wird eine Kurve, wie sie in Fig. 15 dargestellt ist, unter Verwendung mehrerer Meßpunkte erstellt, und der Erzeugungsstrom J_genP pro Längeneinheit wird aus der Steigung der Kurve erhalten. Wenn nur der Erzeugungsstrom an dem LOCOS-Rand J_genP pro Längeneinheit größer wird, werden an dem LOCOS-Rand mehr Defekte gefunden.

Bei der Teststruktur zur Bewertung von Defekten an einem Iso lierungsrand nach dem Stand der Technik wird eine mechanische Spannung in einem Bereich erzeugt, in dem unter der Gate-Elektrode 7 eine Verarmungsschicht auszubilden ist, da die Sonde 3 mit der Gate-Elektrode 7, die auf einer zu bewerten den Region vorgesehen ist, in direkten Kontakt kommt, wie in Fig. 13 gezeigt. Dadurch wird außerdem ein Rekombinations zentrum geschaffen. Somit tritt das Problem auf, daß der ge messene Wert mehr Fehler hat als ein Wert, der in einer Messung unter den tatsächlichen Betriebsbedingungen erhalten wird.

Es ist die Aufgabe der vorliegenden Erfindung, den auf eine Region ausgeübten Druck zu verringern, in der eine Verar mungsschicht auszubilden ist, um eine höhere Meßgenauigkeit zu erreichen. Weiter ist es Aufgabe der Erfindung, die Um fangslänge des Isolierungsrandes zu erhöhen, um eine höhere Präzision der Messung zu erreichen.

Die Lösung der Aufgabe ergibt sich aus den Patentansprüchen 1 und 7. Unteransprüche beziehen sich auf bevorzugte Ausfüh rungsformen der Erfindung, wobei auch andere Kombinationen von Merkmalen als in den Unteransprüchen beansprucht möglich sind.

Die Erfindung ist für eine Halbleiterteststruktur zur Bewer tung von Defekten an einem Isolierungsrand bestimmt, die fol gendes aufweist: einen ersten Isolierungsfilm, der auf einer Hauptoberfläche eines Halbleitersubstrats vorgesehen ist, auf welchem eine Vielzahl von Halbleiterelementen vorgesehen sein kann, und dessen Breite ausreichend ist, um die Vielzahl der Halbleiterelemente gegeneinander zu isolieren; einen zweiten Isolierungsfilm, der auf der Hauptoberfläche vorgesehen ist, der mit dem ersten Isolierungsfilm zusammenhängt und dünner ist als der erste Isolierungsfilm; eine Elektrode, die auf dem zweiten Isolierungsfilm angeordnet ist und sich auf Bereiche des ersten Isolierungsfilms erstreckt; und eine An schlußfläche, die auf dem ersten Isolierungsfilm vorgesehen ist und elektrisch mit der Elektrode verbunden ist, mit wel cher eine Sonde in Kontakt kommt. In der Halbleiterteststruk tur wird gemäß einem ersten Aspekt der Erfindung in einem Be reich des Halbleitersubstrats, das zusammen mit der Elektrode und dem zweiten Isolierungsfilm eine mehrschichtige Struktur bildet, keine Verarmungsschicht ausgebildet, wenn keine Spannung zwischen dem Halbleitersubstrat und der Anschluß fläche angelegt ist, und eine Verarmungsschicht wird in dem Bereich des Halbleitersubstrats der mehrschichtigen Struktur ausgebildet und erstreckt sich in einen Bereich unterhalb einer Grenzfläche zwischen dem ersten Isolierungsfilm und dem zweiten Isolierungsfilm und der Nachbarschaft des Bereiches, wenn eine vorbestimmte Spannung zwischen dem Halbleiter substrat und der Anschlußfläche angelegt ist.

Gemäß einem zweiten Aspekt der Erfindung enthält in der Halb leiterteststruktur gemäß dem ersten Aspekt der zweite Isolie rungsfilm unter der Elektrode eine Vielzahl von Regionen, die voneinander unabhängig sind.

Gemäß einem dritten Aspekt der Erfindung enthält in der Halb leiterteststruktur gemäß dem ersten Aspekt der zweite Isolie rungsfilm unter der Elektrode eine Region, deren Ebene in der Hauptoberfläche S-förmig ist.

Gemäß einem vierten Aspekt der Erfindung enthält in der Halb leiterteststruktur gemäß dem ersten Aspekt der zweite Isolie rungsfilm unter der Elektrode eine Vielzahl von Regionen, de ren ebene Oberflächen an der Hauptoberfläche verschiedene Umfangslängen an der Grenzfläche mit dem ersten Isolierungs film und die gleiche Fläche haben, wobei die Elektrode eine Vielzahl von Elektroden umfaßt, die entsprechend der Vielzahl von Regionen des zweiten Isolierungsfilms vorgesehen sind und elektrisch gegeneinander isoliert sind, und die An schlußfläche eine Vielzahl von Anschlußflächen umfaßt, die der Vielzahl von Elektroden entsprechend vorgesehen sind.

Gemäß einem fünften Aspekt der Erfindung enthält die Halblei terteststruktur gemäß dem ersten Aspekt ferner: eine Verbin dungseinrichtung, die nahe der Elektrode vorgesehen ist und elektrisch mit der Hauptoberfläche des Halbleitersubstrats verbunden ist. In der Halbleiterteststruktur gemäß dem fünf ten Aspekt wird die Spannung über die Verbindungseinrichtung zwischen der Anschlußfläche und dem Halbleitersubstrat ange legt.

Die Erfindung ist ferner für ein Verfahren zur Bewertung von Defekten unter Verwendung einer Halbleiterteststruktur zur Bewertung von Defekten an einem Isolierungsrand bestimmt. Ge mäß einem sechsten Aspekt der Erfindung umfaßt das Verfahren die Schritte: Herstellen eines Halbleitersubstrats, auf wel chem eine Vielzahl von Halbleiterelementen vorgesehen sein kann und das mit einem ersten Isolierungsfilm auf seiner Hauptoberfläche, dessen Breite groß genug ist, um die Viel zahl von Halbleiterelementen gegeneinander zu isolieren, ei nem zweiten Isolierungsfilm auf der Hauptoberfläche, der mit dem ersten Isolierungsfilm zusammenhängt und dünner ist als der erste Isolierungsfilm, einer Elektrode, die auf dem zweiten Isolierungsfilm angeordnet ist und sich auf Bereiche des ersten Isolierungsfilms erstreckt, und einer Anschluß fläche, die auf dem ersten Isolierungsfilm angeordnet ist und elektrisch mit der Elektrode verbunden ist, versehen ist; Ausbilden einer Verarmungsschicht durch Anlegen einer vorbe stimmten Spannung zwischen der Elektrode und dem Halbleiter substrat mit einer Sonde, die mit der Anschlußfläche in Kon takt gebracht wird, so daß sich die Verarmungsschicht in ei nen Bereich unter einer Grenzfläche zwischen dem ersten und dem zweiten Isolierungsfilm und in die Nachbarschaft des Be reiches erstrecken kann; und Messen der Zeit von der Ausbil dung der Verarmungsschicht bis zu dem Zeitpunkt, an dem die Kapazität ins Gleichgewicht kommt.

Gemäß einem siebenten Aspekt der Erfindung enthält in dem Verfahren gemäß dem sechsten Aspekt der zweite Isolierungs film unter der Elektrode eine Vielzahl von Regionen, deren ebene Oberflächen in der Hauptoberfläche unterschiedliche Umfangslängen an der Grenzfläche zu dem ersten Isolierungs film und die gleiche Fläche haben, wobei die Elektrode eine Vielzahl von Elektroden umfaßt, die entsprechend der Vielzahl von Regionen des zweiten Isolierungsfilms vorgesehen ist und die Elektroden elektrisch gegeneinander isoliert sind, und die Anschlußfläche eine Vielzahl von Anschlußflächen umfaßt, die entsprechend der Vielzahl von Elektroden vorgesehen ist. Ferner können in dem Verfahren gemäß dem siebenten Aspekt eine Vielzahl von Daten unterschiedlicher Parameter durch eine Messung mit einer Vielzahl von Sonden aufgezeichnet werden, die mit der Vielzahl von Anschlußflächen in einem Schritt der Zeitmessung in Kontakt gebracht werden.

In der Halbleiterteststruktur zur Bewertung von Defekten an dem Isolierungsrand gemäß dem ersten Aspekt wird die Spannung angelegt, indem die Sonde mit der Anschlußfläche in Kontakt gebracht wird, wenn ein Test durchgeführt wird. Wenn das C-t-Meßverfahren zur Bewertung verwendet wird, wird eine gerin gere mechanische Spannung in der zu bewertenden Halbleiter region unter dem zweiten Isolierungsfilm und der Grenzfläche zwischen dem ersten und dem zweiten Isolierungsfilm und deren Umgebung erzeugt. Dies bewirkt eine exaktere Bewertung.

In der Halbleiterteststruktur gemäß dem zweiten Aspekt ist der zweite Isolierungsfilm unter der Elektrode in eine Viel zahl von Regionen unterteilt, um das Verhältnis von Umfang zu Fläche des zu bewertenden Isolierungsrandes zu erhöhen. Wenn das C-t-Meßverfahren für die Bewertung angewandt wird, nimmt der Erzeugungsstrom entsprechend der Fläche ab und der Erzeu gungsstrom an dem Isolierungsrand steigt an. Dies bewirkt eine exaktere Messung.

In der Halbleiterteststruktur gemäß dem dritten Aspekt hat der zweite Isolierungsfilm unter der Elektrode eine S-förmige Ebene, um die Umfangslänge an der Grenzfläche zu erhöhen. Wenn das C-t-Meßverfahren zur Bewertung angewandt wird, nimmt der Erzeugungsstrom an dem Isolierungsrand zu. Dies bewirkt eine exaktere Messung.

In der Halbleiterteststruktur gemäß dem vierten Aspekt wird die Vielzahl von Regionen des zweiten Isolierungsfilms unter Verwendung des C-t-Meßverfahrens gemessen. Als Resultat wer den jeweilige Daten von den Regionen getrennt erhalten. Mit diesen Daten unterschiedlicher Parameter über die Umfangs länge an der Grenzfläche ist es möglich, Informationen über den Erzeugungsstrom an der Grenzfläche zwischen dem ersten und dem zweiten Isolierungsfilm als getrennte Daten zu erhal ten. Daher führt die Durchführung von gleichzeitigen Messun gen an diesen Regionen zu einer Verringerung der Anzahl von Messungen.

In der Halbleiterteststruktur gemäß dem fünften Aspekt wird die Spannung durch die nahe der Elektrode vorgesehene Verbin dungseinrichtung angelegt. Dies macht die Potentialverteilung in dem Halbleitersubstrat gleichförmig und verbessert die Meßgenauigkeit.

In dem Verfahren zur Bewertung von Defekten unter Verwendung der Halbleiterteststruktur gemäß dem sechsten Aspekt kommt die Sonde eher mit der Anschlußfläche in Kontakt als in di rekten Kontakt mit der Elektrode, wodurch die in der zu be wertenden Halbieiterregion unter dem zweiten Isolierungsfilm und in der Grenzfläche zwischen dem ersten und dem zweiten Isolierungsfilm und in deren Umgebung auftretende mechanische Spannung verringert wird. Dies bewirkt eine exaktere Bewertung.

Bei dem Verfahren gemäß dem siebten Aspekt können eine Viel zahl von Daten verschiedener Parameter durch eine Messung mit einer Vielzahl von Sonden aufgezeichnet werden. Daher wird die Anzahl von Messungen vorteilhaft verringert.

Diese und weitere Merkmale und Aspekte sowie Vorteile der Er findung werden aus der folgenden detaillierten Beschreibung der Erfindung im Zusammenhang mit der beiliegenden Zeichnung deutlich.

Fig. 1 ist eine perspektivische Schnittdarstellung, die eine Teststruktur zur Bewertung von Defekten an einem Isolierungs rand gemäß einer ersten bevorzugten Ausführungsform der Er findung zeigt;

Fig. 2 ist ein Blockdiagramm, das die Verbindung einer C-t-Meßeinrichtung mit der Teststruktur zur Bewertung von Defek ten an einem Isolierungsrand gemäß der ersten bevorzugten Ausführungsform der vorliegenden Erfindung zeigt;

Fig. 3 ist ein Blockdiagramm, das eine Systemkonfiguration zeigt, in welcher verschiedene Funktionen zusätzlich zu der C-t-Meßeinrichtung von Fig. 2 vorgesehen sind;

Fig. 4 ist eine Kurve, die eine Beziehung zwischen einem Verhältnis von Umfang zu Fläche einer Region, in der eine Verarmungsschicht auszubilden ist, und einer Defektdichte zeigt;

Fig. 5 zeigt eine Anordnung einer Teststruktur zur Bewertung von Defekten an dem Isolierungsrand gemäß einer zweiten be vorzugten Ausführungsform der Erfindung;

Fig. 6 zeigt eine Anordnung einer Teststruktur zur Bewertung von Defekten an einem Isolierungsrand gemäß einem weiteren Aspekt der zweiten bevorzugten Ausführungsform der Erfindung;

Fig. 7 zeigt eine Anordnung einer Teststruktur zur Bewertung von Defekten an dem Isolierungsrand gemäß einer dritten be vorzugten Ausführungsform der Erfindung;

Fig. 8 zeigt eine Anordnung einer Teststruktur zur Bewertung von Defekten an dem Isolierungsrand gemäß einem weiteren Aspekt der dritten bevorzugten Ausführungsform der Erfindung;

Fig. 9 zeigt eine Anordnung einer Teststruktur zur Bewertung von Defekten an dem Isolierungsrand gemäß einer vierten be vorzugten Ausführungsform der Erfindung;

Fig. 10 zeigt eine Anordnung einer Teststruktur zur Bewer tung von Defekten an einem Isolierungsrand gemäß einem weite ren Aspekt der vierten bevorzugten Ausführungsform der vor liegenden Erfindung;

Fig. 11 ist eine Draufsicht, die geometrische Verhältnisse zwischen einem Halbleitersubstrat und einer Sonde zeigen;

Fig. 12 ist eine vergrößerte perspektivische Ansicht eines Halbleiterchips, mit dem die Sonde auf dem Halbleitersubstrat von Fig. 11 in Kontakt ist;

Fig. 13 ist eine Schnittansicht entlang der Linie 4-4 in Fig. 12 in Pfeilrichtung gesehen;

Fig. 14 zeigt eine Kurve, die einen Überblick über eine Be ziehung zwischen der Kapazität und der Zeit bei der C-t-Messung vermittelt; und

Fig. 15 zeigt eine Kurve, die eine Beziehung zwischen einem Verhältnis von Umfang zu Fläche einer Region, in der eine Verarmungsschicht auszubilden ist, und einem Erzeugungsstrom darstellt.

Erste bevorzugte Ausführungsform

Fig. 1 ist eine perspektivische Schnittdarstellung, die eine Teststruktur zur Bewertung von Defekten an einem Isolierungs rand gemäß der ersten bevorzugten Ausführungsform der Erfin dung zeigt.

Ein Halbleitersubstrat 1 ist aus einkristallinem Silizium hergestellt. Eine Feldoxidfilm-Isolierung 5 ist auf der Hauptoberfläche des Halbleitersubstrats 1 vorgesehen, um die Halbleiterelemente auf der Hauptoberfläche des Halbleiter substrats 1 gegeneinander zu isolieren, und ein Gate-Isolier film 6 hängt mit der Feldoxidfilm-Isolierung 5 auf dem Halb leitersubstrat 1 zusammen und ist dünner als die Feldoxid film-Isolierung 5. Eine Gate-Elektrode 7 ist aus Polysilizium hergestellt und auf dem Gate-Isolierfilm 6 vorgesehen und er streckt sich auf Bereiche der Feldoxidfilm-Isolierung 5 nahe dem Gate-Isolierfilm 6. Ein Al-Verdrahtungsmuster 10 ist über der Feldoxidfilm-Isolierung 5 vorgesehen und elektrisch mit der Gate-Elektrode 7 verbunden und ein Al-Kontakt 10a dient zur Verbindung des Al-Verdrahtungsmusters 10 mit der Gate-Elektrode 7. Eine Al-Anschlußfläche 11 ist auf der Feldoxidfilm-Isolierung 5 vorgesehen und elektrisch mit dem Al-Verdrahtungsmuster 10 verbunden. Ein Isolierungsrand be zieht sich auf eine Grenzfläche zwischen der Feldoxid-Isolie rung 5 und dem Gate-Isolierfilm 6. Die Feldoxidfilm-Isolie rung 5 und der Gate-Isolierfilm 6 sind aus Siliziumoxid her gestellt, wie etwa oxidiertem Halbleitersubstrat 1. Der Gate-Isolierfilm 6, die Gate-Elektrode 7 und das Halbleiter substrat 1 unter dem Gate-Isolierfilm 6 sind so geschichtet, daß sie eine MIS-Struktur bilden.

Liegt keine Spannung zwischen der Al-Anschlußfläche 11 und dem Halbleitersubstrat 1 an, so wird keine Verarmungsschicht unmittelbar unter dem Gate-Isolierfilm 6 in der Mehr schichtstruktur ausgebildet. Liegt eine vorbestimmte Spannung zwischen der Al-Anschlußfläche 11 und dem Halbleitersubstrat 1 an, so wird eine Verarmungsschicht 8 in dem Halbleiter substrat 1 unmittelbar unter dem Gate-Isolierfilm 6 in der Mehrschichtstruktur ausgebildet und erstreckt sich in dem Halbleitersubstrat 1 unter der Grenzfläche zwischen der Feld oxidfilm-Isolierung 5 und dem Gate-Isolierfilm 6 und der Um gebung, wie in Fig. 13 gezeigt.

Eine Sonde 3 kommt mit der Al-Anschlußfläche 11 in Kontakt, um eine Spannung zwischen der Gate-Elektrode 7 und dem Halb leitersubstrat 1 anzulegen. Da die Al-Anschlußfläche 11 auf der Feldoxidfilm-Isolierung 5 vorgesehen ist, wird eine me chanische Spannung, die in einer Region auftritt, in der die Verarmungsschicht in dem Halbleitersubstrat 1 unter dem Gate-Isolierfilm 6 auszubilden ist, verringert, obgleich die Sonde 3 einen Druck auf die Al-Anschlußfläche 11 ausübt. So werden das Rekombinationszentrum und dergleichen, die bedingt durch die mechanische Spannung erzeugt werden und die einen Fehler verursachen könnten, verringert. Das eliminiert die Differenz zwischen den Bedingungen der tatsächlichen Verwendung und der Messung und verbessert die Genauigkeit des Meßwertes.

Obgleich die Störstellenkonzentration des Halbleitersubstrats 1 unter dem Gate-Isolierfilm 6 in der ersten bevorzugten Aus führungsform nicht variiert, kann die Störstellenkonzentra tion beispielsweise durch die Bildung einer Senke variieren und derselbe Effekt wie vorstehend beschrieben kann erzielt werden.

Fig. 2 ist ein Blockdiagramm, das die Verbindung einer C-t-Meßeinrichtung 12 mit der Teststruktur zur Bewertung von De fekten am Isolierungsrand zeigt. Die Teststruktur zur Bewer tung von Defekten am Isolierungsrand, in welcher die Al-An schlußfläche 11, die auf der Feldoxidfilm-Isolierung 5 vor gesehen ist, mit der Gate-Elektrode 7 verbunden ist, wie in Fig. 1 dargestellt, wird vorbereitet. Die Sonde 3 der C-t-Meßeinrichtung 12 wird in Kontakt mit der Al-Anschlußfläche 11 gehalten. Ohne Verarmungsschicht unter dem Gate-Isolier film 6 mißt die C-t-Meßeinrichtung 12 die Kapazität eines Kondensators, der durch den Gate-Isolierfilm 6, die Gate-Elektrode 7 und dem Halbleitersubstrat 1 gebildet ist, mit einem an die Gate-Elektrode 7 angelegten Hochfrequenzsignal. Die Kapazität entspricht der Oxidkapazität C_o in Gleichung (1).

Anschließend erzeugt die C-t-Meßeinrichtung 12 unmittelbar eine tiefe Verarmungsschicht, indem einen Schrittspannung mit einem überlagerten Hochfrequenzsignal angelegt wird, und mißt dann die Anfangskapazität C_i. Ferner mißt die C-t-Meßeinrichtung 12 nach einer Zeit t_F die Gleichgewichtskapa zität C_F wenn die Kapazität ins Gleichgewicht kommt.

Um einen Erzeugungsstrom J_genP an dem Isolierungsrand zu er halten, ist es erforderlich, mehr als eine Messung mit einer Veränderung von Parametern durchzuführen. Daher ist es effek tiv, einen Datenrekorder 13 an die C-t-Meßeinrichtung 12 an zuschließen, wie in Fig. 3 gezeigt, um so die durch die C-t-Meßeinrichtung 12 erhaltenen Informationen aufzuzeichnen.

Eine Lebensdauerberechnungseinrichtung 14 in Fig. 3 berech net die Lebensdauer auf der Basis der von der C-t-Meßeinrich tung 12 ausgegebenen Information. Die in dem Datenrekorder 13 aufgezeichnete Information kann anstelle derjenigen von der C-t-Meßeinrichtung 12 verwendet werden. Der Lebensdauerbe rechnungseinrichtung 14 werden vorab Werte der Eigenträger konzentration n_i und der Substratstörstellenkonzentration N_B an dem zu messenden Isolierungsrand eingegeben, um die Le bensdauer τ_gm gemäß Gleichung (1) zu berechnen.

Eine Erzeugungsstrom-Berechnungseinrichtung 15 in Fig. 3 be rechnet den Erzeugungsstrom auf der Basis der von der C-t-Meßeinrichtung 12 ausgegebenen Information. Die in dem Daten rekorder 13 aufgezeichnete Information oder von der Lebens dauerberechnungseinrichtung 14 ausgegebene Information kann anstelle derjenigen von der C-t-Meßeinrichtung 12 verwendet werden. Der Erzeugungsstrom-Berechnungseinrichtung 15 werden vorab die effektive Breite W_eff der Verarmungsschicht und die elektrische Ladung q an dem zu messenden Isolierungsrand eingegeben, um den Erzeugungsstrom J_gen gemäß Gleichung (2) zu berechnen. Ferner werden der Erzeugungsstrom-Berechnungs einrichtung 15 vorab die Daten über die Ebenen des Gate-Iso lierfilms 6 eingegeben, um eine Vielzahl von Erzeugungsströ men J_gen zu erhalten, und sie berechnet den Erzeugungsstrom J_genP an dem Isolierungsrand aus der Steigung der Geraden in einem Diagramm, das dem in Fig. 15 gezeigten entspricht.

Eine Defektdichte-Berechnungseinrichtung 16 in Fig. 3 be rechnet die Defektdichte basierend auf der von der C-t-Meß einrichtung 12 ausgegebenen Information. Die Berechnung der Defektdichte wird beispielsweise gemäß folgender Gleichung (4) ausgeführt:

wobei σ_T und ν_en die Fläche des Einfangquerschnitts bzw. die thermische Geschwindigkeit darstellen. Die Lebensdauer τ_gm aus Gleichung (4) kann von der Lebensdauerberechnungseinrich tung 14 zugeführt werden.

Wie Fig. 4 zeigt, umfaßt die Defektdichte N_T eine Defekt dichte in der Ebene N_TA in einer Ebene unmittelbar unterhalb des Gate-Isolierfilms 6 und eine Defektdichte N_TP in einem Bereich unmittelbar unterhalb des Randes der Feldoxidfilm-Isolierung 5, und daher berechnet die Defektdichte-Berech nungseinrichtung 16 die Defektdichte N_TP in dem Bereich un mittelbar unter dem Rand aus einer Vielzahl von Daten.

Zweite bevorzugte Ausführungsform

Unter Bezug auf Fig. 5 wird die Teststruktur zur Bewertung von Defekten an dem Isolierungsrand gemäß der zweiten bevor zugten Ausführungsform der Erfindung erörtert. Fig. 5 stellt eine Anordnung der Teststruktur zur Bewertung von Defekten an dem Isolierungsrand gemäß der zweiten bevorzugten Aus führungsform der Erfindung dar. Eine Gate-Elektrode 17 ist auf der Feldoxidfilm-Isolierung 5 vorgesehen. Gate-Elektroden 19 und 21 sind ebenfalls auf der Feldoxidfilm-Isolierung 5 vorgesehen und gegeneinander sowie gegen die Gate-Elektrode 17 elektrisch isoliert. Regionen 18, 20 und 22 des Gate-Iso lierfilm 6 sind unter den Gate-Elektroden 17, 19 bzw. 21 an geordnet, die jeweils mit der Feldoxidfilm-Isolierung 5 zu sammenhängen und dünner als die Feldoxidfilm-Isolierung 5 sind. Unter der Feldoxidfilm-Isolierung 5 und dem Gate-Iso lierfilm 6 befindet sich wie in Fig. 1 das Halbleiter substrat 1.

Die Regionen 18, 20 und 22 des Gate-Isolierfilms 6 sind rechteckige Ebenen mit den Längen L1, L3 bzw. L5 und den Breiten L2, L4 bzw. L6. Unter der Annahme, daß L1 gleich 4 Längeneinheiten ist, sind L2 bis L6 als gleich 4, 6, 2, 7 bzw. 1 Längeneinheiten bestimmt.

Demgemäß sind die Umfangslängen der Regionen 18, 20 und 22 gleich. Andererseits sind die Flächen der Regionen 18, 20 und 22 verschieden, welche 16, 12 bzw. 7 Flächeneinheiten betra gen.

Eine Verlängerung 17a der Gate-Elektrode 17 ist mit einer nicht dargestellten Al-Anschlußfläche entsprechend der Al-An schlußfläche 11 von Fig. 1 verbunden. Eine Verlängerung 19a der Gate-Elektrode 19 ist mit einer nicht dargestellten Al-Anschlußfläche verbunden, die von derjenigen, die mit der Ga te-Elektrode 17 verbunden ist, verschieden ist. Eine Verlän gerung 21a der Gate-Elektrode 21 ist mit einer nicht darge stellten Al-Anschlußfläche verbunden, die von denjenigen, die mit den Gate-Elektroden 17 oder 19 verbunden sind, verschie den ist. Diese Al-Anschlußflächen sind üblicherweise auf der Feldoxidfilm-Isolierung 5 vorgesehen.

Durch gleichzeitiges Messen der Erzeugungsströme J_gen der Re gionen 18, 20 und 22 können drei Arten von Daten verschiede ner Parameter gleichzeitig erhalten werden. Aus diesen Daten kann der Erzeugungsstrom J_genP des Feldoxidfilm-Isolierungs randes bestimmt werden. Auf diese Weise wird die Anzahl der Messungen verringert.

Fig. 6 zeigt eine Anordnung einer Teststruktur zur Bewertung von Defekten an einem Isolierungsrand gemäß einem weiteren Aspekt der zweiten bevorzugten Ausführungsform der Erfindung. Gate-Elektroden 25 und 27 sind ebenfalls auf der Feldoxid film-Isolierung 5 vorgesehen und elektrisch gegeneinander sowie gegen die Gate-Elektrode 17 isoliert. Regionen 26 und 28 des Gate-Isolierfilms 6 sind unter den Gate-Elektroden 25 bzw. 27 angeordnet, die jeweils mit der Feldoxidfilm-Isolie rung 5 zusammenhängen und dünner sind als die Feldoxidfilm-Isolierung 5. Abgesehen von den vorstehend genannten werden gleiche Elemente von Fig. 6 mit denselben Bezugszeichen wie in Fig. 5 bezeichnet. Ferner ist beispielsweise eines der Elemente, die mit der Feldoxidfilm-Isolierung 5 isoliert sind, ein MIS-Transistor.

Die Regionen 26 und 28 des Gate-Isolierfilms 6 sind rechtec kige Ebenen, die Längen L7 bzw. L9 und Breiten L8 bzw. L10 haben. Unter der Annahme, daß L1 gleich 4 Längeneinheiten ist, sind L2 und L7 bis L10 als gleich 4, 8, 2, 1 bzw. 16 Längeneinheiten bestimmt.

Demgemäß sind die Flächen der Regionen 18, 26 und 28 gleich. Andererseits sind die Umfangslängen der Regionen 18, 26 und 28 mit 16, 20 bzw. 34 Längeneinheiten verschieden.

Eine Verlängerung 25a der Gate-Elektrode 25 ist mit einer nicht dargestellten Al-Anschlußfläche verbunden, die von der jenigen, die mit der Gate-Elektrode 17 verbunden ist, ver schieden ist. Eine Verlängerung 27a der Gate-Elektrode 27 ist mit einer nicht dargestellten Al-Anschlußfläche verbunden, die von denjenigen, die mit der Gate-Elektrode 17 oder 25 verbunden sind, verschieden ist.

Durch gleichzeitige Messung der Erzeugungsströme J_gen der Re gionen 18, 26 und 28 können drei Arten von Daten verschiede ner Parameter gleichzeitig erhalten werden. Aus diesen Daten kann der Erzeugungsstrom in der Ebene J_genA bestimmt werden. Der Erzeugungsstrom J_genP an dem Feldoxidfilm-Isolierungsrand kann direkt aus dem Erzeugungsstrom in der Ebene J_genA erhal ten werden, und somit wird die Anzahl der Messungen verrin gert.

Obgleich die Regionen des Gate-Isolierfilms 6 in der zweiten bevorzugten Ausführungsform jeweils eine rechteckige Ebene haben, können die Regionen jeweils eine Ebene unterschiedli cher Form haben und denselben Effekt wie diejenigen der zwei ten bevorzugten Ausführungsform erzeugen.

Dritte bevorzugte Ausführungsform

Nachfolgend wird unter Bezug auf Fig. 7 die Teststruktur zur Bewertung von Defekten an dem Isolierungsrand gemäß der drit ten bevorzugten Ausführungsform der Erfindung erörtert. Fig. 7 zeigt eine Anordnung einer Teststruktur zur Bewertung von Defekten an dem Isolierungsrand gemäß der dritten bevorzugten Ausführungsform der Erfindung. Eine Gate-Elektrode 30 ist auf der Feldoxidfilm-Isolierung 5 vorgesehen und ein Gate-Isolierfilm 31, der zu bewerten ist, umfaßt rechteckige Re gionen von Oxidfilm 31a bis 31c, die jeweils eine Breite L11 und eine Länge L12 haben, von welchen jeder mit der Feldoxid film-Isolierung 5 zusammenhängt und dünner als die Feldoxid film-Isolierung 5 ist. Eine Verlängerung 30a der Gate-Elek trode 30 ist mit einer nicht dargestellten Al-Anschlußfläche verbunden, die auf der Feldoxidfilm-Isolierung 5 vorgesehen ist, mit welcher die Sonde in elektrischen Kontakt kommt. Un ter der Feldoxidfilm-Isolierung 5 und dem Gate-Isolierfilm 31 befindet sich wie in Fig. 1 das Halbleitersubstrat 1.

Angesichts der Verbesserung der Meßgenauigkeit bedingt durch die Teststruktur zur Bewertung von Defekten an dem Isolie rungsrand der ersten bevorzugten Ausführungsform werden durch andere Faktoren bedingte Meßfehler deutlich. In der Test struktur zur Bewertung von Defekten an dem Isolierungsrand gemäß der dritten bevorzugten Ausführungsform wird die Um fangslänge des Isolierungsrandes verlängert, um den Erzeu gungsstrom an dem Isolierungsrand im Vergleich zu dem Erzeu gungsstrom in der Ebene zu erhöhen und dadurch die Präzision der Bewertung zu verbessern.

In diesem Beispiel ist der zu bewertende Gate-Isolierfilm 31 in eine Vielzahl von Regionen 31a bis 31c geteilt, die im we sentlichen parallel zueinander liegen, wie in Fig. 7 ge zeigt, um das Verhältnis von Fläche zu Umfang des Gate-Iso lierfilms 31 zu erhöhen und dadurch die Präzision der Bewer tung zu verbessern.

Ferner ist, wie in Fig. 8 gezeigt, ein Gate-Isolierfilm 41 in S-Form unter einer Gate-Elektrode 40 vorgesehen, um den selben Effekt wie durch das Teilen des Gate-Isolierfilms in eine Vielzahl von Regionen zu erreichen. Wenn die Länge L15 gleich L12 ist und die Breite (L14-L13)/2 gleich L11 ist, liegt in diesem Fall ein Vorteil hinsichtlich der Präzision der Bewertung durch zwei Regionen, die die Breite L13 haben, vor.

Vierte bevorzugte Ausführungsform

Unter Bezug auf Fig. 9 wird nachfolgend die Teststruktur zur Bewertung von Defekten an dem Isolierungsrand gemäß der vier ten bevorzugten Ausführungsform der Erfindung erörtert. Gate-Elektroden 50A und 50B sind auf der Feldoxidfilm-Isolierung 5 vorgesehen und Regionen des Oxidfilms 51a bis 51c hängen jeweils mit der Feldoxidfilm-Isolierung 5 zusammen und sind dünner als die Feldoxidfilm-Isolierung 5. Al-Verdrahtungsmu ster 52a bis 52c sind auf beiden Seiten der Gate-Elektroden 50A und 50B vorgesehen und Kontakte 53 dienen zur elektri schen Verbindung der Al-Verdrahtungsmuster 52a bis 52c mit dem Halbleitersubstrat 1 unterhalb der Regionen 51a bis 51c. Jeweilige Verlängerungen 50Aa und 50Ba der Gate-Elektroden 50A und 50B sind elektrisch mit verschiedenen nicht darge stellten Al-Anschlußflächen verbunden, die auf der Feldoxid film-Isolierung 5 vorgesehen sind.

Angesichts der Verbesserung der Meßgenauigkeit aufgrund der Teststruktur zur Bewertung von Defekten an dem Isolierungs rand der ersten bevorzugten Ausführungsform werden durch an dere Faktoren bedingte Meßfehler deutlich. In der Teststruk tur zur Bewertung von Defekten an dem Isolierungsrand der vierten bevorzugten Ausführungsform sind die Kontakte 53 nahe den Gate-Elektroden 50A und 50B vorgesehen, um die Potential verteilung in dem Halbleitersubstrat 1 in der Nähe der Gate-Elektroden 50A und 50B gleichförmig zu machen. Auch wenn der Gate-Isolierfilm in eine Vielzahl von Regionen unterteilt ist, sind die Erzeugungsströme an den jeweiligen Regionen gleichförmig und entsprechend nimmt eine Schwankung der Meß werte ab, womit die Meßgenauigkeit verbessert wird. Ferner wird die Bewertung in Bereichen durchgeführt, in denen die Regionen 51a bis 51c und die Gate-Elektroden 50A und 50B überlappen. Darüber hinaus verringert das Vorsehen der Kon takte 53 nahe den Gate-Elektroden 50a und 50B die nachteili gen Einwirkungen von Widerstand zwischen den Gate-Elektroden 50A und 50B. Dies stellte eine Verbesserung der Meßgenauig keit sicher.

Ferner sind, wie in Fig. 10 gezeigt, eine Vielzahl von Gate-Elektroden 50A und 50B miteinander durch ein Al-Verdrahtungs muster 54 verbunden und der Meßwert wird dadurch größer, was eine Verbesserung der Präzision der Bewertung sicherstellt. Das Al-Verdrahtungsmuster 54 ist mit beiden Gate-Elektroden 50A und 50B über Kontakte 55 verbunden und eine Verlängerung 54a des Al-Verdrahtungsmusters 54 ist elektrisch mit einer nicht dargestellten Al-Anschlußfläche verbunden, die auf der Feldoxidfilm-Isolierung 5 vorgesehen ist.

Mit dem nahe den Gate-Elektroden 50A und 50B vorgesehenen Kontakten 53 erlaubt diese Konfiguration, bei der die Poten tialverteilung innerhalb der Gate-Elektrode gleichförmig ist, eine genauere Messung als diejenige, bei der die Gate-Elek trode einfach eine größere Fläche hat.

Die Isolierstruktur ist nicht auf den Feldoxidfilm be schränkt, obgleich die Erörterung der vorstehend beschriebe nen bevorzugten Ausführungsformen hinsichtlich eines als Iso lierstruktur dienenden Feldoxidfilms erfolgte. Hinsichtlich des Gate-Isolierfilms können zwischen den Feldoxidfilm-Iso lierstrukturen auch von dem Oxidfilm verschiedene Isolier strukturen verwendet werden, die in der Lage sind, die Gate-Elektrode gegen das Halbleitersubstrat zu isolieren, um den selben Effekt zu bewirken.

Claims

1. Halbleiterteststruktur zur Bewertung von Defekten an ei nem Isolierungsrand, die folgendes aufweist:
einen ersten Isolierungsfilm (5), der auf einer Hauptoberflä che eines Halbleitersubstrats (1) vorgesehen ist, auf welchem eine Vielzahl von Halbleiterelementen vorgesehen sein kann, und dessen Breite ausreichend ist, um die Vielzahl der Halb leiterelemente gegeneinander zu isolieren;
einen zweiten Isolierungsfilm (6, 18, 20, 25, 31, 41), der auf der Hauptoberfläche vorgesehen ist, der mit dem ersten Isolierungsfilm (5) zusammenhängt und dünner ist als der er ste Isolierungsfilm (5);
eine Elektrode (7, 17, 19, 21, 25, 27, 30) , die auf dem zwei ten Isolierungsfilm angeordnet ist und sich auf Bereiche des ersten Isolierungsfilms (5) erstreckt; und
eine Anschlußfläche (11), die auf dem ersten Isolierungsfilm (5) vorgesehen ist und elektrisch mit der Elektrode (7, 17, 19, 21, 25, 27, 30) verbunden ist, mit welcher eine Sonde (3) in Kontakt kommt,
dadurch gekennzeichnet, daß in einem Bereich des Halbleiter substrats (1), das zusammen mit der Elektrode (7, 17, 19, 21, 25, 27, 30) und dem zweiten Isolierungsfilm eine mehrschich tige Struktur bildet, keine Verarmungsschicht ausgebildet wird, wenn keine Spannung zwischen dem Halbleitersubstrat (1) und der Anschlußfläche (11) angelegt ist, und
eine Verarmungsschicht (8) in dem Bereich des Halbleiter substrats (1) der mehrschichtigen Struktur ausgebildet wird und sich in einen Bereich unterhalb einer Grenzfläche zwi schen dem ersten Isolierungsfilm (5) und dem zweiten Isolie rungsfilm (6, 18, 20, 22, 31, 41) und der Nachbarschaft des Bereiches erstreckt, wenn eine vorbestimmte Spannung zwischen dem Halbleitersubstrat (1) und der Anschlußfläche (11) ange legt ist.

2. Halbleiterteststruktur nach Anspruch 1, dadurch gekennzeichnet, daß der zweite Isolierungsfilm (31) unter der Elektrode (30) eine Vielzahl von Regionen (31a, 31b, 31c) umfaßt, die voneinander unabhängig sind.

3. Halbleiterteststruktur nach Anspruch 2, dadurch gekennzeichnet, daß der zweite Isolierungsfilm unter der Elektrode (40) eine Region (41) umfaßt, deren Ebene an der Hauptoberfläche S-förmig ist.

4. Halbleiterteststruktur nach Anspruch 1, 2 oder 3, dadurch gekennzeichnet, daß der zweite Isolierungsfilm unter der Elektrode eine Vielzahl von Regionen (18, 26, 28) umfaßt, deren ebene Oberflächen an der Hauptoberfläche unterschied liche Umfangslängen an der Grenzfläche mit dem ersten Iso lierungsfilm (5) und die gleiche Fläche haben,
die Elektrode eine Vielzahl von Elektroden (17, 25, 27) um faßt, die entsprechend der Vielzahl von Regionen (18, 26, 28) des zweiten Isolierungsfilms vorgesehen sind und elektrisch gegeneinander isoliert sind, und
die Anschlußfläche eine Vielzahl von Anschlußflächen umfaßt, die entsprechend der Vielzahl von Elektroden (17, 25, 27) vorgesehen sind.

5. Halbleiterteststruktur nach Anspruch 1, 2 oder 3, dadurch gekennzeichnet, daß der zweite Isolierungsfilm unter der Elektrode eine Vielzahl von Regionen (18, 20, 22) umfaßt, deren ebene Oberflächen an der Hauptoberfläche die gleiche Umfangslänge an der Grenzfläche mit dem ersten Isolierungs film (5) und verschiedene Flächen haben,
die Elektrode eine Vielzahl von Elektroden (17, 19, 21) umfaßt, die entsprechend der Vielzahl von Regionen (18, 20, 22) des zweiten Isolierungsfilms vorgesehen sind und elek trisch gegeneinander isoliert sind, und
die Anschlußfläche eine Vielzahl von Anschlußflächen umfaßt, die entsprechend der Vielzahl von Elektroden (17, 19, 21) vorgesehen sind.

6. Halbleiterteststruktur nach Anspruch 1, 2, 3, 4 oder 5, dadurch gekennzeichnet, daß die Halbleiterstruktur eine Ver bindungseinrichtung (53) aufweist, die nahe der Elektrode (50A, 50B) vorgesehen ist und elektrisch mit der Hauptober fläche des Halbleitersubstrats (1) verbunden ist,
wobei die Spannung über die Verbindungseinrichtung (53) zwi schen der Anschlußfläche und dem Halbleitersubstrat (1) ange legt ist.

7. Verfahren zur Bewertung von Defekten unter Verwendung ei ner Halbleiterteststruktur zur Bewertung von Defekten an ei nem Isolierungsrand mit den Schritten:
Herstellen eines Halbleitersubstrats, auf welchem eine Viel zahl von Halbleiterelementen vorgesehen sein kann und das mit einem ersten Isolierungsfilm auf seiner Hauptoberfläche, der eine ausreichende Breite hat, um die Vielzahl von Halblei terelementen gegeneinander zu isolieren, einem zweiten Iso lierungsfilm auf der Hauptoberfläche, der mit dem ersten Iso lierungsfilm zusammenhängt und dünner ist als der erste Iso lierungsfilm, einer Elektrode, die auf dem zweiten Isolie rungsfilm angeordnet ist, welche sich auf Bereiche des ersten Isolierungsfilms erstreckt, und einer Anschlußfläche, die auf dem ersten Isolierungsfilm vorgesehen ist und elektrisch mit der Elektrode verbunden ist, versehen ist;
Ausbilden einer Verarmungsschicht durch Anlegen einer vorbe stimmten Spannung zwischen der Elektrode und dem Halbleiter substrat, wobei sich die Verarmungsschicht in einen Bereich unter einer Grenzfläche zwischen dem ersten Isolierungsfilm und dem zweiten Isolierungsfilm und der Umgebung dieses Be reiches erstrecken kann; und
Messen der Zeit ab dem Zeitpunkt, an dem die Verarmungs schicht ausgebildet wird, bis zu dem Zeitpunkt, an dem die Kapazität ins Gleichgewicht kommt.

8. Verfahren nach Anspruch 7, dadurch gekennzeichnet, daß der zweite Isolierungsfilm unter der Elektrode eine Vielzahl von Regionen umfaßt, die vonein ander unabhängig sind.

9. Verfahren nach Anspruch 8, dadurch gekennzeichnet, daß der zweite Isolierungsfilm unter der Elektrode eine Region umfaßt, deren Ebene an der Hauptoberfläche S-förmig ist.

10. Verfahren nach Anspruch 7, 8 oder 9, dadurch gekennzeichnet, daß der zweite Isolierungsfilm unter der Elektrode eine Vielzahl von Regionen umfaßt, deren ebene Oberflächen an der Hauptoberfläche unterschiedliche Umfangs längen an der Grenzfläche mit dem ersten Isolierungsfilm und die gleiche Fläche haben,
die Elektrode eine Vielzahl von Elektroden umfaßt, die ent sprechend der Vielzahl von Regionen des zweiten Isolierungs films vorgesehen sind und elektrisch gegeneinander isoliert sind,
die Anschlußfläche eine Vielzahl von Anschlußflächen umfaßt, die entsprechend der Vielzahl von Elektroden vorgesehen sind,
und bei welchem eine Vielzahl von Daten verschiedener Para meter durch eine Messung mit einer Vielzahl von Sonden, die mit der Vielzahl von Anschlußflächen in einem Schritt der Zeitmessung in Kontakt gebracht werden, aufgezeichnet werden können.

11. Verfahren nach Anspruch 7, 8 oder 9, dadurch gekennzeichnet, daß der zweite Isolierungsfilm unter der Elektrode eine Vielzahl von Regionen umfaßt, deren ebene Oberflächen an der Hauptoberfläche die gleiche Umfangslänge an der Grenzfläche mit dem ersten Isolierungsfilm und unter schiedliche Flächen haben,
die Elektrode eine Vielzahl von Elektroden umfaßt, die ent sprechend der Vielzahl von Regionen des zweiten Isolierungs films vorgesehen sind und elektrisch gegeneinander isoliert sind,
die Anschlußfläche eine Vielzahl von Anschlußflächen umfaßt, die entsprechend der Vielzahl von Elektroden vorgesehen sind,
und bei welchem eine Vielzahl von Daten verschiedener Para meter durch eine Messung mit einer Vielzahl von Sonden, die mit der Vielzahl von Anschlußflächen in dem Schritt der Zeit messung in Kontakt gebracht werden, aufgezeichnet werden können.

12. Verfahren nach Anspruch 7, 8, 9, 10 oder 11, dadurch gekennzeichnet, daß das Halbleitersubstrat ferner mit einer Verbindungseinrichtung nahe der Elektrode versehen ist, die elektrisch mit der Hauptoberfläche des Halbleiter substrats verbunden ist, und
die Spannung über die Verbindungseinrichtung zwischen der An schlußfläche und dem Halbleitersubstrat angelegt wird.