DE19724245A1 - Flüssigkristallanzeige und Herstellungsverfahren dafür - Google Patents
Flüssigkristallanzeige und Herstellungsverfahren dafürInfo
- Publication number
- DE19724245A1 DE19724245A1 DE19724245A DE19724245A DE19724245A1 DE 19724245 A1 DE19724245 A1 DE 19724245A1 DE 19724245 A DE19724245 A DE 19724245A DE 19724245 A DE19724245 A DE 19724245A DE 19724245 A1 DE19724245 A1 DE 19724245A1
- Authority
- DE
- Germany
- Prior art keywords
- layer
- metal layer
- mask
- photoresist
- lattice
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/01—Manufacture or treatment
- H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
- H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
- H10D30/0312—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes
- H10D30/0316—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes of lateral bottom-gate TFTs comprising only a single gate
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1343—Electrodes
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/20—Exposure; Apparatus therefor
- G03F7/2002—Exposure; Apparatus therefor with visible light or UV light, through an original having an opaque pattern on a transparent support, e.g. film printing, projection printing; by reflection of visible or UV light from an original such as a printed image
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/01—Manufacture or treatment
- H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
- H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
- H10D30/0321—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] comprising silicon, e.g. amorphous silicon or polysilicon
-
- H10P50/71—
-
- H10P76/2041—
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Engineering & Computer Science (AREA)
- Optics & Photonics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Chemical & Material Sciences (AREA)
- Mathematical Physics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Liquid Crystal (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Thin Film Transistor (AREA)
Description
Die Erfindung betrifft ein Herstellungsverfahren für eine
Flüssigkristallanzeige mit aktiver Matrix (AMLCD: Active Matrix
Liquid Crystal Display) und insbesondere ein
Herstellungsverfahren für eine AMLCD, bei der eine
Unterbrechung der Signalleitungen sowie Kurzschlüsse durch eine
Verbesserung der Stufenbedeckung der Flüssigkristallanzeige
(LCD: liquid crystal display) mit einem geschichteten Aufbau
verhindert werden können.
In herkömmlichen AMLCDs werden Schaltvorrichtungen mit
integrierten aktiven Elementen, wie Dünnschichttransistoren
(TFT: Thin Film Transistor), verwendet, um die Pixel
(Bildpunkte) der LCD anzusteuern. Wie aus Fig. 1 ersichtlich,
weist eine herkömmliche LCD mit einer TFT-Anordnung rechteckige
Pixel-Elektroden 12 auf, die in Reihen und Spalten auf einem
transparenten Substrat 11 angeordnet sind. Jede der
Gate-Leitungen (Adressleitungen) 13 ist zwischen jeweils zwei Reihen
der Pixel-Elektrode 12, und jede der Source-Leitungen
(Daten-Leitungen) 14 ist zwischen jeweils zwei Spalten der
Pixel-Elektroden 12 angeordnet. Die TFTs 15 sind mit den
Gate-Leitungen 13 und den Source-Leitungen 40 im Bereich der
Kreuzungen zwischen den Gate-Leitungen 13 und den
Source-Leitungen 14 elektrisch leitend verbunden.
Aus Fig. 2A ist eine Draufsicht auf einen Teil eines
Flüssigkristallanzeigeelementes einer herkömmlichen LCD
ersichtlich, und aus Fig. 2B ist eine Schnittansicht entlang
der Linie 2B-2B aus Fig. 2A ersichtlich.
Wie aus den Fig. 2A und 2B ersichtlich, weist die
herkömmliche LCD eine TFT-Anordnung, eine Gate-Leitung 13 und
eine Gate-Elektrode 13a auf einem transparenten Glassubstrat 11
auf. Eine Isolierschicht 21 ist auf der auf dem transparenten
Substrat 11 ausgebildeten Gate-Elektrode 13a ausgebildet, die
eine Anodisierungsschicht 13b trägt. Auf der Isolierschicht 21
ist eine Source-Leitung 14 quer zur Gate-Leitung 13
ausgebildet. In der Nähe einer jeden Kreuzung der
Gate-Leitungen 13 und der Source-Leitungen 14 ist eine intrinsische
Halbleiterschicht 16 (i-Halbleiterschicht) auf der
Isolierschicht 21 über der von der Gate-Leitung 13 abzweigenden
Gate-Elektrode 13a ausgebildet. Eine von der Source-Busleitung
14 abzweigende Source-Elektrode 14a ist auf einem Bereich der
intrinsischen Halbleiterschicht 16 über einer Seite der
Gate-Elektrode 13a ausgebildet. Eine Drain-Elektrode 17 ist auf einem
anderen Bereich der intrinsischen Halbleiterschicht 16 über der
anderen Seite der Gate-Elektrode 13a gegenüber der
Source-Elektrode 14a ausgebildet. Auf diese Weise werden TFTs mit
nichtlinearen aktiven Elementen gebildet, wobei die
Source-Elektrode und die Drain-Elektrode entsprechend der der jeweils
zugehörigen Gate-Elektrode zugeführten Ladung angesprochen
werden.
Eine n⁺-dotierte Halbleiterschicht 22 (n⁺-Halbleiterschicht)
ist auf diesen Bereichen der intrinsischen Halbleiterschicht 16
ausgebildet, und die Source-Elektrode 14a und die
Drain-Elektrode 17, die beide aus Metall sind, sind darauf
ausgebildet. Die Source-Elektrode 14a und die Drain-Elektrode
17 weisen jeweils einen ohmschen Kontakt mit der
Verunreinigungen aufweisenden Halbleiterschicht 22 auf.
Wie aus Fig. 2B ersichtlich, ist die in ohmschem Kontakt mit
der n⁺-Halbleiterschicht 22 stehende Drain-Elektrode 17 mit
einer Pixel-Elektrode 12 durch ein Verbindungsloch 19 in der
die oben beschriebene TFT-Struktur bedeckenden, isolierenden
Passivierungsschicht 25 elektrisch leitend verbunden.
Grundsätzlich weist ein solcher TFT eine Gate-Elektrode 13a,
eine Isolierschicht 21, eine intrinsische Halbleiterschicht 16,
eine Verunreinigungen aufweisende Halbleiterschicht 22, eine
Drain-Elektrode 17 und eine Source-Elektrode 14a auf. Diese
werden alle durch wiederholtes Durchführen folgender Schritte
ausgebildet: Aufbringen einer dünnen Schicht, Belichten und
Entwickeln eines auf die dünne Schicht aufgebrachten Fotolacks
unter Verwendung einer Maske und selektives Abätzen der dünnen
Schicht.
Die oben beschriebene herkömmliche AMLCD weist einen
Schichtaufbau auf, bei dem jedes Element der AMLCD aus einer
dünnen Schicht gebildet ist. Beim Aufeinanderbringen der dünnen
Schichten werden einander überlappende Schichtbereiche in den
Bereichen, in denen die Gate-Leitungen die Source-Leitungen
einander überkreuzen, und in den Bereichen der TFTs, in denen
die Drain-Elektroden mit den in Reihen und Spalten auf dem
Substrat angeordneten Pixel-Elektroden verbunden sind,
ausgebildet.
Insgesamt beeinflußt die Form einer ersten Schicht die Form
einer anderen, auf der ersten Schicht ausgebildeten Schicht.
Falls z. B. die Form einer zuerst gebildeten Schicht eine
unterschnittene Schrägschulter aufweist, wird eine zweite, auf
der ersten Schicht ausgebildete Schicht die Form der ersten
Schicht nachbilden. Das heißt, daß wenn eine erste
Metallschicht eine unterschnittene Schrägschulter aufweist,
eine auf der ersten Metallschicht beim Herstellen der LCD
ausgebildete Isolierschicht die Form der ersten Metallschicht
nachbildet. Daher kann jede auf einer solchen Isolierschicht
gebildete Metallschicht unterbrochene Leitungen oder
Kurzschlußprobleme aufweisen.
Diese Probleme treten häufig dann auf, wenn eine dünne Schicht
aus einem Metall (z. B. Cr) gebildet wird, da sich Metalle nur
schwer in eine vorbestimmte Form, wie z. B. eine sich
trapezförmig verjüngende Form, ätzen lassen, oder wenn zum
Strukturieren ein Trockenätzverfahren verwendet wird. Mit
anderen Worten bestimmt der abfallende Verlauf der
Metallschicht entlang deren Stirnseite, aus der eine
Drain-Elektrode gebildet wird, die Form der isolierenden
Passivierungsschicht, die auf der Drain-Elektrode gebildet
wird, und ferner die Form der Pixel-Elektrode, die danach auf
der isolierenden Passivierungsschicht gebildet wird. Die
isolierende Passivierungsschicht kann nur dann die gewünschte
Form aufweisen, wenn schon der abfallende Verlauf der
Metallschicht der gewünschten Form entspricht. Ferner kann eine
elektrische Unterbrechung der Pixel-Elektrode aufgrund eines
Höhenunterschieds (Stufe) innerhalb der Drain-Elektrode dann
verhindert werden, wenn die isolierende Passivierungsschicht
schon die gewünschte Form aufweist.
Falls eine Metallschicht für die Drain-Elektrode 17 in eine
sich erweiternden Form geätzt ist (d. h., daß sich die
Stirnflächen der Drain-Elektrode in Richtung zum Substrat 11
hin voneinander entfernen) (Fig. 3B), wird die isolierende
Passivierungsschicht 25 mit einer Schulter 27 oder
möglicherweise mit einer Spalte ausgebildet. Dann wird die
Pixel-Elektrode 12 entweder unterbrochen oder kann auf der
Schulter 27 oder der Spalte nicht in der gewünschten Form
ausgebildet werden. Ferner fließt, wenn die isolierende
Passivierungsschicht 25 Spalten aufweist, Ätzmittel durch die
Spalten hindurch in die Drain-Elektrode 17 hinein, und auf
diese Weise wird die Verbindung zwischen der Drain-Elektrode 17
und der Pixel-Elektrode 12 während des Ätzschritts zum
Ausbilden der Pixel-Elektrode auf leichte Weise unterbrochen.
Aus Fig. 3A ist ein Beispiel für eine aufgrund der oben
beschriebenen Schultern oder Spalten unterbrochene Leitung
ersichtlich, und aus Fig. 3 ist ein Schnitt entlang der Linie
3B-3B aus Fig. 3A ersichtlich.
Wie aus den Fig. 3A und 3B ersichtlich, weist die
Drain-Elektrode 17 eine unterschnittene Schrägschulter auf. Die
isolierende Passivierungsschicht 25 auf der Drain-Elektrode 17
weist eine Schulter 27 auf, und die Pixel-Elektrode 12 auf der
Passivierungsschicht 25 ist dort unterbrochen, wo diese eine
Stufe aufweist. Dies führt zu Funktionsstörungen und zu einer
unzuverlässigen Signalverarbeitung.
Deshalb ist bei einem Schichtaufbau eine gute Stufenbedeckung
für einen stabilen Betrieb und zum Erzielen einer guten
Herstellungsausbeute erforderlich. Es ist jedoch sehr
schwierig, ein Verfahren zum geeigneten Formen einer
Metallschicht, nachdem diese schon geätzt worden ist, zu
entwickeln und zu handhaben. Es ist ebenfalls schwierig, eine
dünne Metallschicht, z. B. aus Cr derart zu Ätzen, daß sie
leicht abfallend verläuft. Ähnlich führen mittels eines
Trockenätzverfahrens hergestellte, dünne Schichten zu
unterbrochenen Verbindungen oder zu Spalten in anderen auf
diesen Schichten ausgebildeten dünnen Schichten. Diese und
andere Probleme treten bei dem herkömmlichen Verfahren auf und
verringern demgemäß die Ausbeute bei der Herstellung von
Halbleiterbauteilen, wie TFTs.
Es ist eine Aufgabe der Erfindung, ein Herstellungsverfahren
für eine Flüssigkristallanzeige bereit zustellen, bei dem die
Stufenbedeckung bei einem Schichtaufbau aus dünnen Schichten
derart verbessert ist, daß Unterbrechungen in den dünnen
Schichten, wie z. B. in Signalleitungen, verhindert werden.
Die Aufgabe wird erfindungsgemäß durch ein
Herstellungsverfahren gelöst, das folgende Schritte aufweist:
Ausbilden einer ersten Metallschicht auf einer ersten Schicht;
Beschichten der ersten Metallschicht mit Fotolack; Belichten und Entwickeln des Fotolacks mit Hilfe einer Maske, die eine Gitterstruktur mit einer Spaltbreite aufweist, die geringer ist als das Auflösungsvermögen der Belichtungsvorrichtung;
selektives Abätzen der ersten Metallschicht in eine gewünschte Form; Ausbilden einer Isolierschicht auf der strukturierten ersten Metallschicht und Ausbilden einer zweiten Metallschicht auf der Isolierschicht.
Ausbilden einer ersten Metallschicht auf einer ersten Schicht;
Beschichten der ersten Metallschicht mit Fotolack; Belichten und Entwickeln des Fotolacks mit Hilfe einer Maske, die eine Gitterstruktur mit einer Spaltbreite aufweist, die geringer ist als das Auflösungsvermögen der Belichtungsvorrichtung;
selektives Abätzen der ersten Metallschicht in eine gewünschte Form; Ausbilden einer Isolierschicht auf der strukturierten ersten Metallschicht und Ausbilden einer zweiten Metallschicht auf der Isolierschicht.
Wenn der Fotolack auf der ersten Metallschicht unter Verwendung
einer Maske mit einer kammförmigen Gitterstruktur belichtet
wird, wird ein erster Bereich (P1) des Fotolacks entsprechend
der Spalte zwischen den Gitterbalken der Maske weniger stark
belichtet als ein zweiter Bereich (P2) des Fotolacks, der
überhaupt nicht von der Maske bedeckt ist. Ähnlich wird ein
dritter Bereich (P3) des Fotolacks unter den Gitterbalken der
Maske im Vergleich mit dem ersten Bereich des Fotolacks
entsprechend der Spalte zwischen den Gitterbalken der Maske nur
leicht belichtet. Somit folgt der Belichtungsgrad I des
Fotolacks der Relation I(P2) < I(P1) < I(P3). Die Spaltbreite
(d. h. der Abstand zwischen zwei Gitterbalken) ist geringer als
2 µm.
Die erste Metallschicht wird unter Verwendung des Fotolacks als
Maske selektiv abgeätzt. Der Bereich der ersten Metallschicht,
der ursprünglich nicht mit Fotolack bedeckt ist, wird schneller
abgeätzt als die anderen Bereiche der ersten Metallschicht, auf
denen sich ursprünglich Fotolack befindet, da das Ätzmittel
mehr Zeit bedarf, zusätzlich durch den Fotolack
hindurchzutreten. Der Bereich der ersten Metallschicht mit
einer ursprünglich nur dünnen Fotolackschicht wird ebenfalls
schneller abgeätzt als der Bereich der ersten Metallschicht mit
einer ursprünglich dickeren Fotolackschicht.
Dementsprechend wird der mit einem Fotolack mit einer
Gitterstruktur bedeckte Bereich der ersten Metallschicht derart
abgeätzt, daß dieser Bereich einen Verlauf mit Tälern und
Graten mit einer leichten Neigung und keine Stufenform mit
einem steil abfallenden Endbereich aufweist.
Wenn die Isolierschicht auf der ersten Metallschicht
ausgebildet ist, weist die Isolierschicht ebenfalls eine
leichte Neigung gemäß der Neigung der ersten Metallschicht auf.
Die auf der Isolierschicht aufgebrachte zweite Metallschicht
folgt in ihrer Form dann der leichten Neigung der
Isolierschicht.
Wenn das oben beschriebene Verfahren verwendet wird, um die
Kreuzungen der Gate-Leitungen mit den Source-Leitungen zu
bilden, entspricht die erste Schicht einem transparenten
Glassubstrat, die erste Metallschicht entspricht einer
Gate-Leitung, und die zweite Metallschicht entspricht einer
Source-Leitung. Wenn das oben beschriebene Verfahren zur Herstellung
eines TFT verwendet wird, entspricht die erste Metallschicht
der Source-Elektrode und der Drain-Elektrode, und die zweite
Metallschicht entspricht einer Pixel-Elektrode oder einer
leitfähige Schicht zum elektrischen Verbinden der
Drain-Elektrode mit der Pixel-Elektrode. Das oben beschriebene
Verfahren kann sowohl zum Ausbilden der Kreuzungen als auch zum
Herstellen der TFTs verwendet werden.
Ein erfindungsgemäßes Herstellungsverfahren für eine LCD wird
im Folgenden beschrieben. Eine erste Metallschicht wird auf
einem transparenten Glassubstrat durch Aufbringen eines Metalls
ausgebildet. Ein Fotolack wird auf die erste Metallschicht
aufgebracht, und dann wird der Fotolack unter Verwendung einer
das gewünschte Muster aufweisenden Maske belichtet und
entwickelt. Gate-Leitungen und Gate-Elektroden werden durch
selektives Abätzen der ersten Metallschicht entlang des
strukturierten Fotolacks ausgebildet. Eine Isolierschicht wird
auf dem Substrat mit den Gate-Elektroden und den Gate-Leitungen
ausgebildet. Eine i-Halbleiterschicht wird auf der
Isolierschicht in sich jeweils über den einzelnen
Gate-Elektroden befindenden Bereichen gebildet. Eine
n⁺-Halbleiterschicht wird auf der i-Halbleiterschicht ausgebildet,
und eine zweite Metallschicht wird auf der n⁺-Halbleiterschicht
und der Isolierschicht ausgebildet. Ein Fotolack wird auf die
zweite Metallschicht aufgebracht, und dann wird der Fotolack
unter Verwendung einer eine Gitterstruktur aufweisenden Maske
belichtet und entwickelt. Die Spaltbreite des Gitters ist
kleiner als das Auflösungsvermögen der Belichtungsvorrichtung,
die für das Belichten des Fotolacks verwendet wird.
Source-Elektroden und Drain-Elektroden werden durch selektives Abätzen
der zweiten Metallschicht entlang des derart strukturierten
Fotolacks gebildet, wobei der Bereich der n⁺-Halbleiterschicht
zwischen der Source-Elektrode und der Drain-Elektrode ebenfalls
abgeätzt wird. Eine isolierende Passivierungsschicht wird auf
der Source-Elektrode, der Drain-Elektrode, der Isolierschicht
und der i-Halbleiterschicht zwischen der Source-Elektrode und
der Drain-Elektrode ausgebildet. Ein Verbindungsloch wird in
der isolierenden Passivierungsschicht über der Drain-Elektrode
gebildet, und auf der isolierenden Passivierungsschicht wird
eine leitfähige Schicht gebildet. Die leitfähige Schicht
verbindet die Drain-Elektrode mit einer Pixel-Elektrode auf der
Passivierungsschicht durch das Verbindungsloch hindurch
elektrisch leitend.
Kurz gesagt betrifft die Erfindung ein Herstellungsverfahren
für ein Halbleiterbauelement, wobei das Herstellungsverfahren
folgende Schritte aufweist: Ausbilden einer ersten
Metallschicht auf einer Schicht; Ausbilden eines
Fotolackmusters auf der ersten Metallschicht unter Verwendung
einer Maske, die in ihrem Randbereich eine Gitterstruktur
aufweist, deren Spaltbreite kleiner ist als das
Auflösungsvermögen der Belichtungsvorrichtung; und
Strukturieren der ersten Metallschicht unter Verwendung des
Fotolackmusters, so daß eine erste Metallstruktur gemäß des
Fotolackmusters gebildet wird.
Ferner betrifft die Erfindung ein Herstellungsverfahren für
eine Flüssigkristallanzeige mit folgenden Schritten: Ausbilden
einer ersten Metallschicht auf einem transparenten Substrat;
Ausbilden eines ersten Fotolackmusters auf der ersten
Metallschicht unter Verwendung einer ersten Maske mit einer
vorbestimmten Struktur; Ausbilden einer Gate-Elektrode durch
selektives Abätzen der ersten Metallschicht unter Verwendung
des Fotolackmusters; Ausbilden einer zweiten Metallschicht auf
der Gate-Elektrode; Ausbilden eines zweiten Fotolackmusters auf
der zweiten Metallschicht unter Verwenden einer zweiten Maske,
die eine Gitterstruktur aufweist, deren Spaltbreite kleiner ist
als das Auflösungsvermögen der Belichtungsvorrichtung zum
Belichten des Fotolacks; Ausbilden einer Source-Elektrode und
einer Drain-Elektrode durch selektives Abätzen der zweiten
Metallschicht unter Verwendung des zweiten Fotolackmusters; und
Ausbilden einer transparenten leitfähigen Schicht für eine
elektrisch leitende Verbindung der Drain-Elektrode mit einer
Pixel-Elektrode.
Im Folgenden wird die Erfindung unter Bezugnahme auf die
Zeichnungen näher erläutert, wobei:
Fig. 1 ein Schaltplan einer herkömmlichen LCD ist;
Fig. 2A eine Draufsicht auf einen Teil eines
Flüssigkristallanzeigeelements einer herkömmlichen LCD mit
einer Dünnschichttransistoranordnung ist;
Fig. 2B ein Schnitt entlang der Linie 2B-2B aus Fig. 2A
ist;
Fig. 3A eine Draufsicht auf eine unterbrochene Leitung,
wobei die Unterbrechung auf das herkömmliche Fotoätzen
zurückzuführen ist;
Fig. 3B ein Schnitt entlang der Linie 3B-3B aus Fig. 3A
ist;
Fig. 4A bis 4I Schnitte von TFTs einer LCD nach
unterschiedlichen Schritten des Herstellungsverfahrens gemäß
einer ersten Ausführungsform der Erfindung sind;
Fig. 5A eine Draufsicht auf eine Maske mit einer
Gitterstruktur zur Verwendung bei dem in den Fig. 4A-4I
gezeigten Herstellungsverfahren ist;
Fig. 5B eine vergrößerte Ansicht eines Randbereichs der
in Fig. 5A gezeigten Maske ist;
Fig. 6A eine modellhafte Darstellung einer Struktur eines
Fotolacks auf einer Metallschicht eines TFTs ist, nachdem der
Fotolack erfindungsgemäß unter Verwendung der in Fig. 5A
gezeigten Maske belichtet und entwickelt worden ist;
Fig. 6B eine modellhafte Darstellung der Struktur einer
Metallschicht nach dem unter Verwendung des in Fig. 6A
dargestellten Fotolacks durchgeführten Ätzvorgang ist; und
Fig. 7 ein Schnitt ist, der die verbesserte
Stufenbedeckung bei einem erfindungsgemäß hergestellten
Halbleiterbauelement zeigt.
Aus den Fig. 4A bis 4I ist das Herstellungsverfahren für
einen TFT auf einem transparenten Glassubstrat gemäß einer
Ausführungsform der Erfindung aufgrund von Schnitten durch den
TFT nach einem jeden Herstellungsschritt ersichtlich.
Eine erste Metallschicht mit einer Dicke von ca. 4000 Å wird
durch Aufsputtern (Kathodenzerstäubungsverfahren) eines Metalls
auf ein transparentes Glassubstrat 111 gebildet. Das
aufzusputternde Material wird aus einer Gruppe ausgewählt, die
aufweist: Aluminium (Al) sowie Al-Legierungen, wie Al-Pd,
Al-Si, Al-Si-Ti und AI-Si-Cu. Eine Gate-Elektrode 113a wird durch
selektives Abätzen der ersten Metallschicht unter Verwendung
eines Fotolitographie-Verfahrens gebildet (Fig. 4A).
Eine Anodisierungsschicht 113b wird auf der Gate-Elektrode 113a
durch Anodisieren derselben gebildet, um die
Oberflächenbeschaffenheit der Gate-Elektrode 113a zu
verbessern. Die Gate-Elektrode 113a mit der
Anodisierungsschicht 113b wird somit chemisch resistent sowie
hitzeresistent und gleicht sich der Gate-Isolierschicht
bezüglich ihrer Adhersionseigenschaften an. Die
Anodisierungsschicht 113b wirkt zusammen mit der
Gate-Isolierschicht als eine Isolierschicht und verbessert somit die
Isolierung zwischen der Gate-Elektrode 113a und den anderen
Signalleitungen (Fig. 4B).
Eine Gate-Isolierschicht 121 aus Si-Nitrid wird auf dem
transparenten Glassubstrat 111 mit der Gate-Elektrode 113a
unter Verwendung einer Gasmischung aus Ammoniak, Silan oder
Stickstoff in einer Plasma-CVD-Vorrichtung (CVD: chemical vapor
deposition, chemische Abscheidung aus der Gasphase) gebildet
(Fig. 4C). Die Dicke der Gate-Isolierschicht 121 beträgt ca.
2000 Å.
Eine i-Halbleiterschicht 116 mit einer Dicke von ca. 2000 Å
wird auf der Isolierschicht 121 in einem Bereich über der
Gate-Elektrode 113a unter Verwendung einer Gasmischung aus Ammoniak,
Silan und Wasserstoff in einem CVD-Vorrichtung gebildet (Fig.
4D). Eine n⁺-Halbleiterschicht 122 mit einer Dicke von ca. 300
Å wird auf der i-Halbleiterschicht 116 unter Verwendung einer
Gasmischung aus Wasserstoff, Phosphin, usw. in einer
Plasma-CVD-Vorrichtung gebildet (Fig. 4E).
Eine zweite Metallschicht 146 aus einem Material, das aus einer
Gruppe ausgewählt ist, die Al sowie Al-Legierungen wie Al-Pd,
Al-Si, Al-Si-Ti, Al-Si-Cu, aufweist, wird mit einer Dicke von
ca. 4000 Å unter Verwendung eines Sputter-Verfahrens gebildet,
und ein Fotolack 156 wird auf die zweite Metallschicht 146
aufgebracht (Fig. 4F). Die zweite Metallschicht 146 wird
selektiv abgeätzt, nachdem der Fotolack mit Hilfe einer Maske
mit einer Gitterstruktur im Randbereich der Maske belichtet und
entwickelt worden ist (Fig. 4G), wodurch eine leicht abfallend
verlaufender Randbereich, wie z. B. aus Fig. 6B ersichtlich,
gebildet wird. Die Spaltbreite des aus Fig. 5A ersichtlichen
Gitters wird derart gewählt, daß sie kleiner als das
Auflösungsvermögen der Belichtungsvorrichtung ist, mit der der
Fotolack belichtet wird. Auf diese Weise werden eine
Source-Busleitung 114, eine Source-Elektrode 114a und eine
Drain-Elektrode 117 gebildet.
Es ist bevorzugt, eine Maske zu verwenden, die an ihren Rändern
eine Gitterstruktur aufweist, deren Spaltbreite, d. h. der
Abstand zwischen zwei Gitterbalken, weniger als 2 µm beträgt,
da im Allgemeinen verwendete Belichtungsvorrichtungen ein
Auflösungsvermögen von 3-4 µm aufweisen (beispielsweise weist
die Belichtungsvorrichtung FX-510D von NIKON, Japan, ein
Auflösungsvermögen von 2,4 µm (bei Verwendung eines
Einfachspaltes) und ein Auflösungsvermögen von 3 µm (bei
Verwendung eines Multispaltes) auf).
Eine Passivierungsschicht 125 wird auf der von der
Source-Busleitung 114, der Source-Elektrode 114a und der
Drain-Elektrode 117 gebildeten und in den Randbereichen Täler und
Grate aufweisenden Oberfläche gebildet (Fig. 4H und Fig. 6B).
Somit weist die Passivierungsschicht 125 ebenfalls eine Form
mit Tälern und Graten mit einer leichten Neigung auf.
Als Nächstes wird ein Fotolack auf die Passivierungsschicht 125
aufgebracht, belichtet und entwickelt. Ein Verbindungsloch 119
wird in der Passivierungsschicht 125 über der Drain-Elektrode
117 durch selektives Abätzen der Passivierungsschicht 125
entsprechend des entwickelten Fotolacks ausgebildet. Eine mit
der Drain-Elektrode 117 durch das Verbindungsloch hindurch
verbundene Pixel-Elektrode 112 wird unter Verwendung eines
Sputter-Verfahrens gebildet (Fig. 4I).
Ein erster Bereich des Fotolacks entsprechend den Spalten
zwischen den Gitterbalken wird aufgrund der Gitterbalken leicht
belichtet, wohingegen ein zweiter, von der Maske nicht
bedeckter Bereich des Fotolacks, vollständig belichtet wird.
Somit verbleiben ca. 10% der Dicke des Fotolacks im ersten
Bereich, nachdem der Fotolack im vollständig belichteten
Bereich entfernt worden ist. Ein dritter Bereich des Fotolacks,
der von den Gitterbalken der Maske bedeckt ist, wird leicht
belichtet (und entfernt). Das heißt, daß ca. 90%
(möglicherweise weniger an den Rändern der Gitterbalken) der
Dicke des Fotolacks im dritten Bereich verbleiben, nachdem die
vollständig belichteten Bereiche entfernt worden sind.
Im Ätzschritt, wird der zweite Bereich der zweiten
Metallschicht ohne darauf aufgebrachten Fotolack schneller
abgeätzt als der erste Bereich der zweiten Metallschicht, auf
dem ca. 10% des Fotolacks verblieben sind, da es für das
Ätzmittel zusätzliche Zeit in Anspruch nimmt, durch den
Fotolack hindurchzudringen und die zweite Metallschicht zu
erreichen. Ähnlich wird der dritte Bereich der zweiten
Metallschicht, auf dem ein Teil des Fotolacks entfernt worden
ist, schneller abgeätzt als ein vierter Bereich der zweiten
Metallschicht, auf dem der Fotolack mit seiner ganzen
ursprünglichen Dicke verblieben ist. Daher weist der Bereich
der zweiten Metallschicht, der mit der Maske mit der
Gitterstruktur bedeckt gewesen ist, eine wellenartige Form mit
Tälern und Graten mit einem leicht abfallenden Verlauf und
keine stufige Form auf.
Das Verfahren, in dem die oben beschriebenen Schritte in einem
Trockenätzverfahren verwendet werden, wird im Folgenden
beschrieben. Ein zweiter Bereich der zweiten Metallschicht ohne
darauf aufgebrachtem Fotolack kann mittels eines Ätzmittels
vollständig abgeätzt werden. Ein erster Bereich der zweiten
Metallschicht, auf dem nur eine dünne Schicht des Fotolacks
verbleibt, kann derart abgeätzt werden, daß dieser erste
Bereich eine leicht abfallende Form mit einer leichten Neigung
aufweist. Das Ätzmittel dringt zuerst in den zweiten Bereich
der Metallschicht ein, als Nächstes in den ersten, mit einer
dünnen Fotolackschicht bedeckten Bereich der Metallschicht und
schließlich in einen dritten, mit einer dicken Fotolackschicht
bedeckten Bereich der zweiten Metallschicht, so daß die zweite
Metallschicht mit einer gewissen Neigung ausgebildet wird.
Das heißt, daß die Randbereiche der gemäß des oben
beschriebenen Verfahrens strukturierten zweiten Metallschicht
eine leichte Neigung aufweisen und sanft abfallend verlaufend
und die darauf ausgebildete Isolierschicht der Form der
strukturierten zweiten Metallschicht folgt. Die
Passivierungsschicht weist eine leichte Neigung ohne Schulter
oder Spalten auf, so daß eine leitfähige Schicht (z. B. eine
mit der Drain-Elektrode zu verbindende Pixel-Elektrode) die
Passivierungsschicht mit der gewünschten Form und mit einer
leichten Neigung bedeckt.
Aus Fig. 5A ist eine Maske mit einer Gitterstruktur
ersichtlich, wobei die Spaltbreite kleiner ist als das
Auflösungsvermögen der für das Strukturieren verwendeten
Belichtungsvorrichtung, und aus Fig. 5B ist eine vergrößerte
Ansicht der Gitterstruktur der Maske aus Fig. 5A ersichtlich.
Die Gitterstruktur 150 weist Zähne, ähnlich wie bei einem Kamm,
auf. Eine Mehrzahl von Gitterbalken 152 ragen vom Rand der
Maske hervor, und zwischen den Gitterbalken 152 sind Spalte 154
ausgebildet. Falls erforderlich, kann die Maske eine Mehrzahl
von auf unterschiedlichen Bereichen des Randes ausgebildeten
Gitterstrukturen aufweisen. Außerdem können die
Gitterstrukturen unterschiedliche Formen aufweisen, z. B. können
die Gitterstrukturen innerhalb des Randes der Maske ausgebildet
sein.
Aus Fig. 6A ist eine modellhafte Darstellung ersichtlich, die
eine Metallschicht 246 mit darauf ausgebildetem strukturierten
Fotolack 256 zeigt, der nach dem Belichten und Entwickeln unter
Verwendung einer z. B. aus Fig. 5a ersichtlichen Maske mit
einer Gitterstruktur verblieben ist, bei der jeder Spalt
kleiner ist als das Auflösungsvermögen der
Belichtungsvorrichtung.
Wenn die Metallschicht 246 unter Verwendung des Fotolacks 256,
wie beschrieben, selektiv abgeätzt wird, weist die
Metallschicht eine Struktur, wie aus Fig. 6B ersichtlich auf,
wobei die Ränder der Metallschicht 246 eine leichte Neigung
aufweisen. Deshalb weist eine die Metallschicht 246 bedeckende
Isolierschicht 225, wie aus Fig. 7 ersichtlich, ebenfalls eine
leichte Neigung auf. Eine andere Schicht, z. B. eine
Pixel-Elektrode 212 auf der Isolierschicht 225, weist ebenfalls eine
leichte Neigung in dem Bereich auf, in dem die Metallschicht
246 endet.
Wenn das oben beschriebene Verfahren für die Herstellung von
LCDs verwendet wird, wird bei einem Schichtaufbau eine gute
Stufenbedeckung erreicht, und Probleme aufgrund von Defekten in
Signalleitungen oder Probleme aufgrund einer schlechten
Stufenbedeckung können gelöst werden.
Die Erfindung verhindert Unterbrechungen in Signalleitungen an
Stufen durch eine Verbesserung der Stufenbedeckung einander
überkreuzender und/oder überlappender Schichten. Obwohl die
Erfindung für die Anwendung bei einem Herstellungsverfahren für
LCDs beschrieben worden ist, kann sie auch bei der Herstellung
anderer Halbleiterprodukte mit einander überkreuzenden
Schichten angewandt werden.
In der bevorzugten Ausführungsform der Erfindung wird ein
positiver Fotolack verwendet. Falls ein negativer Fotolack
verwendet wird, wird der den belichteten Bereich nicht
bedeckende Maskenbereich verwendet.
Claims (15)
1. Herstellungsverfahren für ein Halbleiterbauelement mit einer
Metallschichtmuster mit einem Randbereich, dessen Dicke in
Richtung weg von einer die Metallschicht tragenden Schicht
allmählich zunimmt, wobei das Verfahren folgende Schritte
aufweist:
Ausbilden einer Metallschicht (146, 246) auf der Tragschicht;
Ausbilden einer Fotolackstruktur auf der Metallschicht (146, 246) unter Verwendung einer Maske mit einem Randbereich, der eine Gitterstruktur (150) mit Gitterbalken (152) und Spalten (154) zwischen den Gitterbalken (152) aufweist, wobei die Spaltbreite der Gitterstruktur (150) kleiner als das Auflösungsvermögen des für das Belichten des Fotolacks verwendeten Belichtungsvorrichtung ist; und
selektives Abätzen der Metallschicht (146, 246) unter Verwendung der Fotolackstruktur, so daß die Metallschichtstruktur gemäß der Fotolackstruktur ausgebildet wird.
Ausbilden einer Metallschicht (146, 246) auf der Tragschicht;
Ausbilden einer Fotolackstruktur auf der Metallschicht (146, 246) unter Verwendung einer Maske mit einem Randbereich, der eine Gitterstruktur (150) mit Gitterbalken (152) und Spalten (154) zwischen den Gitterbalken (152) aufweist, wobei die Spaltbreite der Gitterstruktur (150) kleiner als das Auflösungsvermögen des für das Belichten des Fotolacks verwendeten Belichtungsvorrichtung ist; und
selektives Abätzen der Metallschicht (146, 246) unter Verwendung der Fotolackstruktur, so daß die Metallschichtstruktur gemäß der Fotolackstruktur ausgebildet wird.
2. Verfahren nach Anspruch 1, wobei der Abstand zwischen zwei
Gitterbalken (152) der Gitterstruktur (150) der Maske weniger
als 2 µm beträgt.
3. Verfahren nach Anspruch 1 oder 2, wobei die Gitterstruktur
(150) kammförmig ist.
4. Verfahren nach einem der Ansprüche 1 bis 3, wobei die
Gitterstruktur (150) eine Mehrzahl von parallelen Gitterbalken
(152), die von dem Rand der Maske nach außen hervorstehen, und
eine Mehrzahl von zwischen jeweils zwei Gitterbalken (152)
ausgebildeten Spalten (154) aufweist.
5. Verfahren nach einem der Ansprüche 1 bis 3, wobei die
Gitterstruktur (150) eine Mehrzahl von parallelen Gitterbalken
(152), die vom Rand der Maske nach innen stehen, und eine
Mehrzahl von jeweils zwischen zwei benachbarten Gitterbalken
(152) ausgebildeten Spalten (154) aufweist.
6. Herstellungsverfahren für ein Halbleiterbauelement mit
einer Mehrzahl von ersten Signalleitungen als erstes
Metallschichtmuster auf einer Tragschicht;
einer Isolierschicht (121, 225), von der die Tragschicht einschließlich der ersten Signalleitungen bedeckt ist, und einer Mehrzahl von zweiten Signalleitungen als zweites Metallschichtmuster auf der Isolierschicht (121, 225);
wobei die zweiten Signalleitungen derart ausgebildet sind, daß sie die ersten Signalleitungen überkreuzen, und wenigstens die Kreuzungsbereiche der ersten Signalleitungen mit den zweiten Signalleitungen nach einem der Ansprüche 1 bis 5 hergestellt werden.
einer Isolierschicht (121, 225), von der die Tragschicht einschließlich der ersten Signalleitungen bedeckt ist, und einer Mehrzahl von zweiten Signalleitungen als zweites Metallschichtmuster auf der Isolierschicht (121, 225);
wobei die zweiten Signalleitungen derart ausgebildet sind, daß sie die ersten Signalleitungen überkreuzen, und wenigstens die Kreuzungsbereiche der ersten Signalleitungen mit den zweiten Signalleitungen nach einem der Ansprüche 1 bis 5 hergestellt werden.
7. Herstellungsverfahren für eine Flüssigkristallanzeige mit
einem Anzeigepaneel, das aufweist:
auf dem Paneel in Reihen und Spalten angeordnete Pixel-Elektroden (112, 212);
eine der Anordnung der Pixel-Elektroden (112, 212) entsprechende Anordnung von Dünnschichttransistoren zum Ansteuern der Pixel-Elektroden (112, 212);
eine Mehrzahl von auf dem Paneel auf einer Tragschicht zwischen den Reihen der Pixel-Elektroden (112, 212) angeordnete und mit der jeweiligen Gate-Elektrode (113a) des entsprechenden Transistors verbundene Adressleitungen und eine Mehrzahl von auf dem Paneel auf einer die Adressleitungen zwischen den Reihen der Pixel-Elektroden (112, 212) bedeckenden Isolierschicht (121, 225) zwischen den Spalten der Pixel-Elektroden (112, 212) angeordneten und mit der jeweiligen Source-Elektrode (114a) des entsprechenden Transistors verbundene Datenleitungen; wobei
die Adressleitungen wenigstens in ihren von den Datenleitungen überlappten Bereichen als ein Metallschichtmuster nach einem der Ansprüche 1 bis 5 hergestellt werden.
auf dem Paneel in Reihen und Spalten angeordnete Pixel-Elektroden (112, 212);
eine der Anordnung der Pixel-Elektroden (112, 212) entsprechende Anordnung von Dünnschichttransistoren zum Ansteuern der Pixel-Elektroden (112, 212);
eine Mehrzahl von auf dem Paneel auf einer Tragschicht zwischen den Reihen der Pixel-Elektroden (112, 212) angeordnete und mit der jeweiligen Gate-Elektrode (113a) des entsprechenden Transistors verbundene Adressleitungen und eine Mehrzahl von auf dem Paneel auf einer die Adressleitungen zwischen den Reihen der Pixel-Elektroden (112, 212) bedeckenden Isolierschicht (121, 225) zwischen den Spalten der Pixel-Elektroden (112, 212) angeordneten und mit der jeweiligen Source-Elektrode (114a) des entsprechenden Transistors verbundene Datenleitungen; wobei
die Adressleitungen wenigstens in ihren von den Datenleitungen überlappten Bereichen als ein Metallschichtmuster nach einem der Ansprüche 1 bis 5 hergestellt werden.
8. Verfahren nach Anspruch 7, wobei die Source-Elektrode (114a)
und die Drain-Elektrode (117) des Dünnschichttransistors mit
einer Passivierungsschicht (125) bedeckt sind, und die
Pixel-Elektroden (112, 212) auf der Passivierungsschicht (125)
ausgebildet sind und mit den Drain-Elektroden (117) durch ein
entsprechendes Verbindungsloch in der Passivierungsschicht
(125) über der jeweiligen Drain-Elektrode (117) hindurch
verbunden sind, wobei jede Drain-Elektrode (117) als ein
Metallschichtmuster gemäß einem der Ansprüche 1 bis 5
ausgebildet wird.
9. Herstellungsverfahren für eine Flüssigkristallanzeige mit
einem Dünnschichttransistoranordnung, mit folgenden Schritten:
Ausbilden einer ersten Metallschicht auf einem Substrat (111);
Ausbilden einer ersten Fotolackstruktur auf der ersten Metallschicht unter Verwendung einer ersten Maske mit einer vorbestimmten Struktur;
Ausbilden einer Gate-Elektrode (113a) durch selektives Abätzen der ersten Metallschicht unter Verwendung der Fotolackstruktur;
Ausbilden einer Isolierschicht (121, 225) auf der Gate-Elektrode (113a) und dem Substrat (111);
Ausbilden einer i-Halbleiterschicht (116) auf der Isolierschicht (121, 225) im Bereich der über der Gate-Elektrode (113a);
Ausbilden einer n⁺-Halbleiterschicht auf der i-Halbleiterschicht (116);
Ausbilden einer zweiten Metallschicht (146, 246) auf der n⁺-Halbleiterschicht und der Isolierschicht (121, 225);
Ausbilden einer zweiten Fotolackstruktur auf der zweiten Metallschicht (146, 246) unter Verwendung einer zweiten Maske mit einer Gitterstruktur (150) mit Gitterbalken (152) und zwischen diesen ausgebildeten Spalten (154), wobei die Spalte (154) der Gitterstruktur (150) kleiner sind als das Auflösungsvermögen der für die Belichtung des zweiten Fotolacks verwendeten Belichtungsvorrichtung;
Ausbilden einer Source-Elektrode (114a) und einer Drain-Elektrode (117) durch selektives Abätzen der zweiten Metallschicht (146, 246) unter Verwendung der zweiten Fotolackstruktur;
Ausbilden einer isolierenden Passivierungsschicht (125) auf der Source-Elektrode (114a) und auf der Drain-Elektrode (117);
Ausbilden eines Verbindungslochs in der isolierenden Passivierungsschicht (125) über der Drain-Elektrode (117); und
Ausbilden einer ITO-Schicht oder einer Schicht aus einem anderen transparenten, leitfähigen Material in dem Verbindungsloch zum elektrischen Verbinden der Drain-Elektrode (117) mit einer Pixel-Elektrode (112, 212) auf der isolierenden Passivierungsschicht (125).
Ausbilden einer ersten Metallschicht auf einem Substrat (111);
Ausbilden einer ersten Fotolackstruktur auf der ersten Metallschicht unter Verwendung einer ersten Maske mit einer vorbestimmten Struktur;
Ausbilden einer Gate-Elektrode (113a) durch selektives Abätzen der ersten Metallschicht unter Verwendung der Fotolackstruktur;
Ausbilden einer Isolierschicht (121, 225) auf der Gate-Elektrode (113a) und dem Substrat (111);
Ausbilden einer i-Halbleiterschicht (116) auf der Isolierschicht (121, 225) im Bereich der über der Gate-Elektrode (113a);
Ausbilden einer n⁺-Halbleiterschicht auf der i-Halbleiterschicht (116);
Ausbilden einer zweiten Metallschicht (146, 246) auf der n⁺-Halbleiterschicht und der Isolierschicht (121, 225);
Ausbilden einer zweiten Fotolackstruktur auf der zweiten Metallschicht (146, 246) unter Verwendung einer zweiten Maske mit einer Gitterstruktur (150) mit Gitterbalken (152) und zwischen diesen ausgebildeten Spalten (154), wobei die Spalte (154) der Gitterstruktur (150) kleiner sind als das Auflösungsvermögen der für die Belichtung des zweiten Fotolacks verwendeten Belichtungsvorrichtung;
Ausbilden einer Source-Elektrode (114a) und einer Drain-Elektrode (117) durch selektives Abätzen der zweiten Metallschicht (146, 246) unter Verwendung der zweiten Fotolackstruktur;
Ausbilden einer isolierenden Passivierungsschicht (125) auf der Source-Elektrode (114a) und auf der Drain-Elektrode (117);
Ausbilden eines Verbindungslochs in der isolierenden Passivierungsschicht (125) über der Drain-Elektrode (117); und
Ausbilden einer ITO-Schicht oder einer Schicht aus einem anderen transparenten, leitfähigen Material in dem Verbindungsloch zum elektrischen Verbinden der Drain-Elektrode (117) mit einer Pixel-Elektrode (112, 212) auf der isolierenden Passivierungsschicht (125).
10. Verfahren nach Anspruch 9, wobei die erste, zum Ausbilden
der ersten Fotolackstruktur auf der ersten Metallschicht
verwendete Maske eine Gitterstruktur (150) mit Gitterbalken
(152) und dazwischen ausgebildeten Spalten (154) aufweist,
wobei die Spaltbreite der Gitterstruktur (150) kleiner ist als
das Auflösungsvermögen der für die Belichtung des ersten
Fotolacks verwendeten Belichtungsvorrichtung.
11. Verfahren nach Anspruch 9 oder 10, wobei die Spaltbreite
zwischen den Gitterbalken (152) bei der Gitterstruktur (150)
der ersten Maske und der Gitterstruktur (150) dem zweiten Maske
weniger als 2 µm beträgt.
12. Verfahren nach einem der Ansprüche 9 bis 11, wobei die
Gitterstruktur (150) kammförmig ist.
13. Verfahren nach einem der Ansprüche 9 bis 12, wobei die
Gitterstruktur (150) eine Mehrzahl von parallelen Gitterbalken
(152), die sich vom Rand der Maske nach außen erstrecken, und
eine Mehrzahl von zwischen benachbarten Gitterbalken (152)
ausgebildeten Spalten (154) aufweist.
14. Verfahren nach einem der Ansprüche 9 bis 12, wobei die
Gitterstruktur (150) eine Mehrzahl von parallelen Gitterbalken
(152), die vom Rand der Maske nach innen stehen, und eine
Mehrzahl von zwischen jeweils zwei benachbarten Gitterbalken
(152) ausgebildeten Spalten (154) aufweist.
15. Verfahren nach einem der Ansprüche 9 bis 14, wobei die
erste Maske und/oder die zweite Maske eine Mehrzahl von
Gitterstrukturen (150) in unterschiedlichen Bereichen des
Randes der Masken aufweist/aufweisen.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960021099A KR100229611B1 (ko) | 1996-06-12 | 1996-06-12 | 액정표시장치의 제조방법 |
| KR96-21099 | 1996-06-12 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| DE19724245A1 true DE19724245A1 (de) | 1997-12-18 |
| DE19724245B4 DE19724245B4 (de) | 2009-09-10 |
Family
ID=19461658
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE19724245A Expired - Lifetime DE19724245B4 (de) | 1996-06-12 | 1997-06-09 | Flüssigkristallanzeige und Herstellungsverfahren dafür |
Country Status (6)
| Country | Link |
|---|---|
| US (2) | US6043000A (de) |
| JP (1) | JP4166300B2 (de) |
| KR (1) | KR100229611B1 (de) |
| DE (1) | DE19724245B4 (de) |
| FR (1) | FR2750797B1 (de) |
| GB (1) | GB2314209B (de) |
Families Citing this family (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100229611B1 (ko) * | 1996-06-12 | 1999-11-15 | 구자홍 | 액정표시장치의 제조방법 |
| KR100288150B1 (ko) * | 1997-11-27 | 2001-05-02 | 구본준 | 액정표시장치의 제조방법 |
| US7083900B2 (en) * | 1997-11-27 | 2006-08-01 | Lg Electronics Inc. | Method for manufacturing a liquid crystal display device |
| US6206848B1 (en) * | 1998-06-04 | 2001-03-27 | Alcon Laboratories, Inc. | Liquefracture handpiece |
| US6161923A (en) * | 1998-07-22 | 2000-12-19 | Hewlett-Packard Company | Fine detail photoresist barrier |
| KR100595416B1 (ko) * | 1998-09-11 | 2006-09-18 | 엘지.필립스 엘시디 주식회사 | 회절노광을 이용한 액정 표시 장치 제조 방법 |
| KR100364832B1 (ko) * | 2000-05-18 | 2002-12-16 | 엘지.필립스 엘시디 주식회사 | 액정 표시장치 제조방법 |
| KR100494683B1 (ko) * | 2000-05-31 | 2005-06-13 | 비오이 하이디스 테크놀로지 주식회사 | 4-마스크를 이용한 박막 트랜지스터 액정표시장치의제조시에 사용하는 할프톤 노광 공정용 포토 마스크 |
| US6960510B2 (en) * | 2002-07-01 | 2005-11-01 | International Business Machines Corporation | Method of making sub-lithographic features |
| TWI296059B (en) * | 2004-05-14 | 2008-04-21 | Innolux Display Corp | Photo mask and method of manufacturing slant reflected bumps using same |
| KR100873275B1 (ko) * | 2007-03-19 | 2008-12-11 | 매그나칩 반도체 유한회사 | 이미지센서의 제조 방법 |
| KR101143837B1 (ko) * | 2007-10-15 | 2012-07-12 | 삼성테크윈 주식회사 | 전자 소자를 내장하는 회로기판 및 회로기판의 제조 방법 |
| US8582073B2 (en) * | 2009-04-30 | 2013-11-12 | Sharp Kabushiki Kaisha | Method of manufacturing liquid crystal panel, glass substrate for liquid crystal panel, and liquid crystal panel including the same |
| KR101958355B1 (ko) * | 2012-05-22 | 2019-07-03 | 삼성디스플레이 주식회사 | 어시스트 패턴을 포함하는 마스크 |
| CN108987416B (zh) | 2012-07-20 | 2023-07-04 | 株式会社半导体能源研究所 | 显示装置及具有该显示装置的电子设备 |
| KR102319094B1 (ko) * | 2014-10-15 | 2021-11-01 | 삼성디스플레이 주식회사 | 마스크, 이의 제조 방법 및 이를 이용한 표시 패널의 제조 방법 |
| CN205880497U (zh) * | 2016-05-30 | 2017-01-11 | 鄂尔多斯市源盛光电有限责任公司 | 一种掩膜板 |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3823463C1 (de) * | 1988-07-11 | 1990-02-01 | Du Pont De Nemours (Deutschland) Gmbh, 4000 Duesseldorf, De | |
| JPH0224631A (ja) | 1988-07-13 | 1990-01-26 | Seikosha Co Ltd | 薄膜トランジスタアレイ |
| JPH0440457A (ja) * | 1990-06-06 | 1992-02-10 | Seiko Epson Corp | 半導体装置の製造方法 |
| KR920015482A (ko) * | 1991-01-30 | 1992-08-27 | 김광호 | 광리소그라피의 한계해상도 이하의 미세패턴 형성방법 |
| JPH04257826A (ja) | 1991-02-13 | 1992-09-14 | Sharp Corp | アクティブマトリクス基板の製造方法 |
| DE69225347T2 (de) * | 1991-02-19 | 1998-09-03 | Fujitsu Ltd | Projektionsbelichtungsmethode und optische Maske für die Projektionsbelichtung |
| KR100256619B1 (ko) * | 1991-07-12 | 2000-06-01 | 사와무라 시코 | 포토마스크 및 그것을 사용한 레지시트 패턴 형성방법 |
| JP3087364B2 (ja) * | 1991-08-27 | 2000-09-11 | 株式会社日立製作所 | マスクの製造方法 |
| US5242770A (en) * | 1992-01-16 | 1993-09-07 | Microunity Systems Engineering, Inc. | Mask for photolithography |
| JPH06260383A (ja) * | 1993-03-03 | 1994-09-16 | Nikon Corp | 露光方法 |
| JPH0728074A (ja) * | 1993-07-09 | 1995-01-31 | Sharp Corp | 表示装置及びその製造方法 |
| KR100208441B1 (ko) * | 1995-06-15 | 1999-07-15 | 김영환 | 포토마스크의 패턴 구조 |
| KR100229611B1 (ko) * | 1996-06-12 | 1999-11-15 | 구자홍 | 액정표시장치의 제조방법 |
-
1996
- 1996-06-12 KR KR1019960021099A patent/KR100229611B1/ko not_active Expired - Lifetime
-
1997
- 1997-02-12 US US08/799,416 patent/US6043000A/en not_active Expired - Lifetime
- 1997-06-02 JP JP14379397A patent/JP4166300B2/ja not_active Expired - Lifetime
- 1997-06-02 GB GB9711349A patent/GB2314209B/en not_active Expired - Lifetime
- 1997-06-04 FR FR9706862A patent/FR2750797B1/fr not_active Expired - Lifetime
- 1997-06-09 DE DE19724245A patent/DE19724245B4/de not_active Expired - Lifetime
-
2000
- 2000-01-14 US US09/482,855 patent/US6395457B1/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| FR2750797B1 (fr) | 2003-09-19 |
| KR100229611B1 (ko) | 1999-11-15 |
| FR2750797A1 (fr) | 1998-01-09 |
| JPH1062818A (ja) | 1998-03-06 |
| DE19724245B4 (de) | 2009-09-10 |
| US6043000A (en) | 2000-03-28 |
| GB2314209A (en) | 1997-12-17 |
| US6395457B1 (en) | 2002-05-28 |
| GB9711349D0 (en) | 1997-07-30 |
| GB2314209B (en) | 1999-01-27 |
| KR980003736A (ko) | 1998-03-30 |
| JP4166300B2 (ja) | 2008-10-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE69833717T2 (de) | Flüssigkristall-Anzeigevorrichtung mit aktiver Matrix mit querelektrischem Feld und Verfahren zu ihrer Herstellung | |
| DE69427556T2 (de) | Drain/Source-Kontakt für Dünnfilmtransistor | |
| DE19724245B4 (de) | Flüssigkristallanzeige und Herstellungsverfahren dafür | |
| DE19624916C2 (de) | Flüssigkristallanzeigevorrichtung und Verfahren zu ihrer Herstellung | |
| DE19808989B4 (de) | Dünnschichttransistor und Herstellungsverfahren dafür | |
| DE69430696T2 (de) | Herstellungsverfahren für eine anzeigeanordnung | |
| DE69210886T2 (de) | Substrat mit Dünnfilmelementen | |
| DE68923727T2 (de) | Verfahren zur Herstellung eines aktiven Matrixsubstrats. | |
| DE19610283B4 (de) | Verfahren zum Herstellen einer Flüssigkristallanzeigevorrichtung mit Speicherkondensatoren erhöhter Kapazität und Flüssigkristallvorrichtung | |
| DE19758065C2 (de) | Verfahren zur Herstellung eines aktiven Paneels für eine Flüssigkristallanzeigevorrichtung | |
| DE69111906T2 (de) | Verfahren zur Herstellung von Matrixen von MIM-Anordnungen und solche Matrixen enthaltende Anzeigevorrichtungen. | |
| DE69028581T2 (de) | Dünnschicht-Halbleiter-Matrixbauelement | |
| DE69408000T2 (de) | Flüssigkristall-Anzeigevorrichtungen mit aus Metalloxid und Halbleitermaterial bestehenden Mehrschicht-Gatebusleitungen | |
| DE69017262T2 (de) | Aktiv-Matrix-Anzeigevorrichtung und Verfahren zu ihrer Herstellung. | |
| DE10355666B4 (de) | Dünnschichttransistor-Matrixsubstrat sowie Verfahren zu dessen Herstellung | |
| DE19714692C2 (de) | Dünnschichttransistor und Herstellungsverfahren dafür | |
| DE3855793T2 (de) | Schaltungen mit mehreren Ebenen, Verfahren zum Herstellen derselben und Anzeigevorrichtung mit solchen Schaltungen | |
| DE3884891T2 (de) | Aktive Matrixzelle und deren Herstellungsverfahren. | |
| DE19906815A1 (de) | Flüssigkristallanzeige und Verfahren zur Herstellung derselben | |
| DE19648083B4 (de) | Flüssigkristall-Anzeigeeinrichtung und Verfahren zu deren Herstellung | |
| DE19811624A1 (de) | Flüssigkristallanzeigevorrichtung und Herstellungsverfahren dafür | |
| DE19839063A1 (de) | Flüssigkristallanzeigevorrichtung und Herstellungsverfahren dafür | |
| DE10150432A1 (de) | Arraysubstrat für eine Flüssigkristallanzeige und Verfahren zu dessen Herstellung | |
| DE19808990A1 (de) | Dünnschichttransistor und Herstellungsverfahren dafür | |
| DE3714164A1 (de) | Fluessigkristallanzeige |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| OP8 | Request for examination as to paragraph 44 patent law | ||
| 8127 | New person/name/address of the applicant |
Owner name: LG PHILIPS LCD CO., LTD., SEOUL/SOUL, KR |
|
| 8127 | New person/name/address of the applicant |
Owner name: LG DISPLAY CO., LTD., SEOUL, KR |
|
| 8364 | No opposition during term of opposition | ||
| R071 | Expiry of right |