[go: up one dir, main page]

DE19716102C2 - Integrierte Schaltungsanordnung mit mehreren Bauelementen und Verfahren zu deren Herstellung - Google Patents

Integrierte Schaltungsanordnung mit mehreren Bauelementen und Verfahren zu deren Herstellung

Info

Publication number
DE19716102C2
DE19716102C2 DE19716102A DE19716102A DE19716102C2 DE 19716102 C2 DE19716102 C2 DE 19716102C2 DE 19716102 A DE19716102 A DE 19716102A DE 19716102 A DE19716102 A DE 19716102A DE 19716102 C2 DE19716102 C2 DE 19716102C2
Authority
DE
Germany
Prior art keywords
substrate
metal
components
component
circuit arrangement
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE19716102A
Other languages
English (en)
Other versions
DE19716102A1 (de
Inventor
Holger Huebner
Anton Anthofer
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to DE19716102A priority Critical patent/DE19716102C2/de
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to KR10-1999-7009503A priority patent/KR100433870B1/ko
Priority to US09/403,157 priority patent/US6597053B1/en
Priority to JP54467198A priority patent/JP3786429B2/ja
Priority to EP98925394A priority patent/EP0976156A1/de
Priority to PCT/DE1998/000769 priority patent/WO1998048459A1/de
Priority to TW087104008A priority patent/TW405218B/zh
Publication of DE19716102A1 publication Critical patent/DE19716102A1/de
Application granted granted Critical
Publication of DE19716102C2 publication Critical patent/DE19716102C2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H10W42/60
    • H10P90/1906
    • H10W10/061
    • H10W10/181
    • H10W42/20
    • H10W10/021
    • H10W10/20
    • H10W90/722

Landscapes

  • Semiconductor Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Element Separation (AREA)

Description

In modernen Schaltungskonzepten werden zur Erhöhung der Packungsdichte und Verkürzung der Verbindungswege Leistungshalbleiter zusammen mit ihrer Ansteuerlogik auf einem Chip integriert. Beispiele hierfür sind Motorsteuerungen oder im Automobilbereich ABS-Schaltungen und Airbagtreiber. Dabei ist es notwendig die empfindliche Ansteuerlogik vor Einkopplung starker Störimpulse aus dem Leistungshalbleiter zu schützen.
Bisher wurde die Ansteuerlogik von den Leistungshalbleitern galvanisch getrennt (vgl. A. Nakagawa et al. ISPS 1990, S. 97 bis 101). Dazu wurden die Bausteine auf Siliziumscheiben integriert, die unterhalb des aktiven Si-Bereichs eine dünne SiO2-Schicht aufweisen. Die galvanische Trennung wurde durch Ätzen von bis zu der isolierenden SiO2-Schicht reichenden Gräben rund um die Schaltungen erlangt.
Die dadurch erhaltene Abschirmung der Ansteuerlogik vor Einkopplung ist allerdings gegen hochfrequente Störimpulse mangelhaft. Schnelle Schaltvorgänge können ein unkontrolliertes Ansprechen der Logik auslösen.
Aus US 5 306 942 ist eine integrierte Schaltungsanordnung mit mindestens einem in einem ersten Substrat abgeordneten Bauelement, das durch eine Abschirmungsstruktur von elektrischen Fluktuationen des ersten Substrats abgeschirmt ist, die durch ein weiteres Bauelement der Schaltungsanordnung verursacht werden. Dazu wird eine Abschirmungsstruktur erzeugt, die eine untere Hälfte des Bauelements seitlich umringt und die ein unteres horizontales Abschirmungselement umfaßt, erzeugt. Um eine solche integrierte Schaltungsanordnung zu erzeugen, wird ein Verfahren beschrieben, bei dem in einer Oberfläche eines Substrats eine ringförmige Vertiefung erzeugt wird. Anschließend werden eine isolierende Schicht und eine Schicht aus Polysilizium abgeschieden. Darüber wird eine dicke Schicht aus SiO2 abgeschieden und planarisiert. Auf die planarisierte Oberfläche der Schicht aus SiO2 wird ein zweites Substrat als Träger aufgebracht. Anschließend wird die Rückseite des ersten Substrats dünn geschliffen, bis die isolierende Schicht freigelegt wird. Teile der leitenden Schicht dienen als Abschirmungsstruktur. In einem Teil des ersten Substrats, das von der Abschirmungsstruktur umringt wird, werden durch Implantation Source/Drain-Gebiete erzeugt. Darüber werden eine Gateelektrode und Kontakte erzeugt. Da für das Aufbringen des Trägers und für die Erzeugung der Source/Drain-Gebiete hohe Temperaturen benötigt werden, wird für die Abschirmungsstruktur dotiertes Polysilizium verwendet, das eine hohe Schmelztemperatur aufweist.
In JP 61/290 753 ist eine integrierte Schaltungsanordnung dargestellt, bei der neben einem Bauelement eine seitliche metallische Struktur angeordnet ist. Dazu sind in einer Oberfläche eines Substrats, an der das Bauelement angrenzt, Vertiefungen angeordnet, die mit einer isolierenden Schicht ausgekleidet und mit leitendem Material gefüllt sind.
EP 0 567 694 A1 beschreibt eine integrierte Schaltungsanordnung mit mindestens zwei Blöcken, die durch eine isolierende Schicht voneinander getrennt sind. Zwischen ihnen ist eine metallische Platte angeordnet, um die kapazitive Kopplung zwischen dem ersten und dem zweiten Block zu begrenzen.
US 5 122 856 beschreibt eine in einem Substrat integrierte Schaltungsanordnung, die elektrische Signale von einer Oberfläche des Substrats zu einer Rückseite des Substrats vermitteln kann. Dazu wird in der Rückseite des Substrats eine Vertiefung angebracht, die mit einer isolierenden Schicht ausgekleidet wird. Ein Kontaktelement verläuft ent­ lang einer Flanke der Vertiefung. Es können Bauelemente um­ fassende Stapel übereinander angeordnet werden, indem Elekt­ roden der Bauelemente durch Erhitzen miteinander verbunden werden.
US 5 266 511 beschreibt eine dreidimensionale integrierte Schaltungsanordnung, bei der Bauelemente umfassende Substrate übereinander gestapelt werden. Die Bauelemente sind in mono­ kristallinen Schichten angeordnet. Die Verbindung der Sub­ strate wird durch Erhitzen zweier aneinander angrenzender SiO2 Schichten der Substrate auf ca. 900°C bewirkt. Kontakte verbinden übereinander gestapelte Bauelemente elektrisch mit­ einander.
Die US 5,502,431 beschreibt eine integrierte Schaltungsanord­ nung mit mehreren gegeneinander abgeschirmten Bauelementen.
Aus JP 06164088 A (Patent Abstracts of Japan) ist eine integ­ rierte Hybridschaltung bekannt, bei der eine erste Schaltung auf einem ersten metallischen Substrat und eine zweite Schal­ tung auf einem zweiten metallischen Substrat aufgebracht ist. Das erste metallische Substrat ist dabei oberhalb des zweiten metallischen Substrats mittels eines Rahmens derart aufge­ bracht, dass die Schaltung des zweiten metallischen Substrats komplett abgeschirmt ist.
Der Erfindung liegt das Problem zugrunde eine integrierte Schaltungsanordnung, in der Bauelemente gegen Einkopplung auch hochfrequenter Störimpulse abgeschirmt sind, und ein Verfahren zu deren Herstellung anzugeben.
Diese Aufgabe wird erfindungsgemäß gelöst durch eine metalli­ sche, wie ein Faradayscher Käfig wirkende Abschirmungsstruk­ tur, die das zu schützende Bauelement umgibt. Ausgestaltungen der Erfindung sowie Herstellungsverfahren gehen aus den An­ sprüchen hervor.
Der Begriff "Bauelement" wird hier sowohl für einzelne Ele­ mente, wie Dioden und Transistoren, verwendet, als auch für Schaltungsstrukturen, die mehrere Elemente umfassen.
Bauelemente mit einer metallischen Abschirmungsstruktur zu schützen, birgt den Vorteil, die hohen Kosten, die mit der Verwendung von oben beschriebenen SiO2-haltigen Scheiben ver­ bunden sind, zu umgehen.
Durch die metallische Abschirmungsstruktur werden die Bauele­ mente von Störimpulsen nicht nur benachbarter Leistungshalb­ leiter, sondern jeden Ursprungs geschützt. Die Notwendigkeit für eine zusätzliche Abschirmung vor Störimpulsen aus der Um­ gebung entfällt. Dadurch wird das Volumen der Chips besonders klein gehalten.
Die Bauelemente können gemäß Anspruch 4 in eine dreidimensio­ nale Schaltungsanordnung integriert werden. Dabei werden Bau­ elemente umfassende Substrate stapelförmig übereinander zu­ sammengefügt. Im Gegensatz zu der üblichen zweidimensionalen Anordnung, die die Verwendung eines gemeinsamen Substratmate­ rials für alle Bausteine zur Bedingung hat, erhöht die drei­ dimensionale Anordnung die Kombinationsmöglichkeiten hin­ sichtlich Material und Herstellungsprozeß der verschiedenen Bauelemente. Damit können beispielsweise Sensorelemente oder schnelle GaAs-Hf-Transistoren mit Silizium-CMOS-Logik kombi­ niert werden.
Zur Herstellung eines Teils der Abschirmungsstruktur werden die Oberflächen der Bauelemente mit einer Metallschicht ver­ sehen und anschließend deren elektrische Kontakte, durch Wegätzen der Metallschicht rund um die Kontakte, von der Me­ tallschicht elektrisch isoliert. Es ist vorteilhaft für die Metallschichten zweier Bauelemente, die im Stapel aneinander­ grenzen werden, zwei unterschiedliche Metalle zu verwenden, deren Legierung eine Schmelztemperatur oberhalb der Schmelz­ temperatur mindestens des einen Metalls besitzt. Bringt man nämlich die Bauelemente zusammen und erhitzt deren Metall­ schichten auf eine Temperatur unterhalb der Schmelztemperatur der Legierung, bei der das eine Metall fest und das andere flüssig ist, so vermischen sich die Metalle, was, wegen der höheren Schmelztemperatur der Legierung, eine Aushärtung zur Folge hat. Dadurch dienen die Metalle der Abschirmungsstruk­ tur gleichzeitig der festen Verbindung zweier im Stapel an­ grenzender Bauelemente.
Es ist vorteilhaft, Zinn als das eine Metall zu verwenden, da es eine niedrige Schmelztemperatur besitzt. Als anderes Me­ tall kann Kupfer gewählt werden.
Es ist vorteilhaft, vor Anbringen der Metalle auf die Ober­ flächen der Bauelemente eine Hilfsschicht aus beispielsweise Ti oder TiN aufzutragen, die die Haftung der Metallschicht verbessert und die eine Barriere gegen Diffusion der Metalle in metallische Teile der Oberfläche der Bauelemente bildet.
Es ist vorteilhaft, vor Anbringen des Zinns noch eine zusätz­ liche Hilfsschicht aus Kupfer anzubringen, um die Haftung weiter zu verbessern.
Im folgenden wird die Erfindung anhand der Ausführungsbei­ spiele, die in den Figuren dargestellt sind, näher erläutert.
Fig. 1 zeigt einen Ausschnitt aus einem Querschnitt durch ein erstes Substrat, in dessen oberer Schicht sich ein Bauelement mit einem oberen und einem unteren Kontakt und einer elektrischen Verbindung befindet, das von einem ersten seitlichen Abschirmungselement in der oberen Schicht, die für die Durchführung der elektrischen Verbindung unterbrochen ist, umgeben ist.
Fig. 2 zeigt das erste Substrat, auf dessen oberer Oberflä­ che eine Hilfsschicht und ein oberes horizontales Ab­ schirmungselement aufgebracht ist.
Fig. 3 zeigt ein zweites Substrat, in dessen oberer Schicht sich ein Bauelement mit einem oberen und einem unte­ ren Kontakt und einer elektrischen Verbindung befin­ det, das von einer Vertiefung in der oberen Schicht, die für die Durchführung der elektrischen Verbindung unterbrochen ist, umgeben ist.
Fig. 4 zeigt das zweite Substrat, auf dessen oberer Oberflä­ che eine Hilfsschicht aufgebracht und ein oberes ho­ rizontales Abschirmungselement und ein erstes seitli­ ches Abschirmungselement erzeugt ist.
Fig. 5 zeigt ein drittes Substrat, in dessen oberer Schicht sich ein Bauelement mit einem oberen und einem unte­ ren Kontakt und einer elektrischen Verbindung befin­ det, das von einer mit einer Isolationsschicht verse­ hene Vertiefung, umgeben ist.
Fig. 6 zeigt das erste Substrat, das von unten dünn ge­ schliffen ist und in dem auf seiner unteren Oberflä­ che Vertiefungen erzeugt sind, die zum einen auf das erste seitliche Abschirmungselement in der oberen Schicht und zum anderen auf den unteren Kontakt des Bauelements treffen. Die Seitenwände der Vertiefungen und die untere Oberfläche des Substrats sind mit ei­ ner Isolationsschicht versehen.
Fig. 7 zeigt das erste Substrat nach Aufbringen einer Hilfs­ schicht und eines unteren Abschirmungselements auf die untere Oberfläche.
Fig. 8 zeigt zwei übereinander angeordnete Substrate, die verbunden sind.
In einem ersten Ausführungsbeispiel ist ein erstes Substrat 1 z. B. eine ungedünnte Halbleiterscheibe aus einkristallinem Silizium oder einem III-V-Halbleiter, die ein oder mehrere Bau­ elemente umfaßt. Ein Bauelement des ersten Substrats 1 ent­ hält in seiner oberen Schicht (s. Fig. 1) z. B. einen Transi­ stor oder eine Schaltungsstruktur, bestehend aus mehreren Me­ tall- und/oder Halbleiterschichten, die in eine isolierende Umgebung, die z. B. Intermetalloxide enthalten kann, eingebet­ tet sind, was nicht im einzelnen dargestellt ist. Der Bereich der Schaltungsstruktur ist mit S gekennzeichnet. Das Bauele­ ment weist elektrische Kontakte und Verbindungen auf. Ein oberer Kontakt K1, ein unterer Kontakt K2 und eine elektri­ sche Verbindung E sind z. B. in Fig. 1 eingezeichnet. Soll das Bauelement abgeschirmt werden, so umgibt ein erstes seitli­ ches Abschirmungselement A1a aus Metall den Bereich der Schaltungsstruktur S. Sie ist am Ort der elektrischen Verbin­ dung E derart unterbrochen, daß ein elektrischer Kontakt vom ersten seitlichen Abschirmungselement A1a zur elektrischen Verbindung E vermieden wird. Das erste seitliche Abschirmung­ selement A1a wird gleichzeitig mit der Schaltungsstruktur er­ zeugt und besteht damit aus demselben Metall wie die Metall­ teile der Schaltungsstruktur.
Auf die Oberfläche des Substrats 1 wird eine obere Hilfs­ schicht H1 und darüber ein aus Metall bestehendes oberes ho­ rizontales Abschirmungselement A2a aufgebracht (s. Fig. 2). Dazu wird z. B. durch Sputtern zunächst eine erste Schicht er­ zeugt. Die erste Schicht besteht aus einem Material, z. B. Ti oder TiN, das die Benetzung der Oberfläche mit Metall erlei­ chert und z. B. 100 nm dick ist. Anschließend wird z. B. durch Sputtern oder Verdampfen mit einem Elektronenstrahl über die erste Schicht eine zweite Schicht aus Metall aufgebracht. Die zweite Schicht enthält z. B. Kupfer, Zinn, Gallium, Nickel oder Wolfram und ist z. B. 1-2 µm dick. Durch anisotropes Ätzen werden mit Hilfe einer Fotolackmaske (nicht dargestellt) zum einen Teile der ersten und zweiten Schicht, die das Bauele­ ment nicht überdecken, entfernt, und zum anderen der Kontakt K1 elektrisch isoliert. Dadurch entstehen die obere Hilfs­ schicht H1 und das obere horizontale Abschirmungselement A2a. Bei Verwendung eines Metalls der zweiten Schicht, das die Oberfläche ohne die obere Hilfsschicht H1 gut benetzt, kann auf die obere Hilfsschicht H1 verzichtet werden. Bei Verwen­ dung von Zinn kann eine zusätzliche oberhalb der oberen. Hilfsschicht H1 befindliche Hilfsschicht, die wie die obere Hilfsschicht H1 gebildet wird, aufgetragen werden und die z. B. Kupfer enthält und z. B. 20 nm dick ist.
In einem zweiten Ausführungsbeispiel sind ein Substrat 1', das mindestens ein Bauelement umfaßt, ein oberer Kontakt K1', ein unterer Kontakt K2' und eine elektrische Verbindung E' analog wie im ersten Ausführungsbeispiel vorgesehen (s. Fig. 3). Auf das Substrat 1' wird eine Fotolackmaske (nicht darge­ stellt) aufgebracht. Die Fotolackmaske wird bei einer ani­ sotropen Ätzung, z. B. Plasmaätzung, zur Erzeugung einer Ver­ tiefung V' als Ätzmaske verwendet. Die Vertiefung V' umgibt das Bauelement seitlich. Oberhalb der elektrischen Verbindung E' weist die Vertiefung V' eine Unterbrechung U auf (s. Fig. 3).
Es liegt im Rahmen der Erfindung, die Vertiefung V' auch oberhalb der elektrischen Verbindung E' fortzusetzen (nicht dargestellt), wobei der Boden der Vertiefung V' an dieser Stelle nicht bis an die elektrische Verbindung E' heran­ reicht, so daß isolierendes Material die elektrische Verbin­ dung E' vollständig umgibt.
Auf die Oberfläche des Substrats 1' wird eine obere Hilfs­ schicht H1', darüber ein aus Metall bestehendes oberes hori­ zontales Abschirmungselement A2a' und erstes seitliches Ab­ schirmungselement A1a' aufgebracht (s. Fig. 4). Dazu werden analog wie im ersten Ausführungsbeispiel eine erste Schicht und eine zweite Schicht erzeugt. Durch anisotropes Ätzen wer­ den mit Hilfe einer Fotolackmaske (nicht dargestellt) zum ei­ nen Teile der ersten und zweiten Schicht, die das Bauelement nicht überdecken, entfernt, und zum anderen der Kontakt K1' elektrisch isoliert. Dadurch entstehen die obere Hilfsschicht H1', das obere horizontale Abschirmungselement A2a' und das erste seitliche Abschirmungselement A1a'.
In einem dritten Ausführungsbeispiel sind ein Substrat 1", das mindestens ein Bauelement umfaßt, ein oberer Kontakt K1", ein unterer Kontakt K2" und eine elektrische Verbin­ dung E" analog wie im ersten und zweiten Ausführungsbeispiel vorgesehen (s. Fig. 5). Auf das Substrat 1" wird eine Foto­ lackmaske (nicht dargestellt) aufgebracht. Die Fotolackmaske wird bei einer anisotropen Ätzung, z. B. Plasmaätzung, zur Er­ zeugung einer Vertiefung V" als Ätzmaske verwendet. Die Ver­ tiefung V" umgibt das Bauelement seitlich und reicht ober­ halb der elektrischen Verbindung E" bis auf die elektrische Verbindung, die ein tieferes Ätzen verhindert und damit als Ätzstop wirkt. Nach Erzeugung der Vertiefung V" wird auf die Oberfläche eine Isolationsschicht abgeschieden und mit Hilfe einer Fotolackmaske (nicht dargestellt) durch anisotropes Ät­ zen strukturiert. Dadurch wird eine Isolation 2 erzeugt, die Seitenwände der Vertiefung V" und Flächen der elektrischen Verbindung E" bedeckt.
Anschließend wird zur Herstellung einer oberen Hilfsschicht H1", eines oberen horizontales Abschirmungselement A2a" und eines ersten seitlichen Abschirmungselement A1a" analog wie im zweiten Ausführungsbeispiel vorgegangen.
Es liegt im Rahmen der Erfindung nach Herstellung des oberen horizontalen Abschirmungselements A2a auf der oberen Oberflä­ che das Substrats 1 einen Träger aufzukleben und anschließend die untere Seite des Substrats 1 dünn zu schleifen. Es wird z. B. durch Sputtern auf eine entstandene untere Oberfläche des Substrats 1 isolierendes Material, z. B. SiO2, aufge­ bracht, so, daß die untere Oberfläche vollständig bedeckt wird. Anschließend wird auf die untere Oberfläche eine Foto­ lackmaske (nicht dargestellt) aufgebracht. Die Fotolackmaske wird bei einer anisotropen Ätzung, z. B. Plasmaätzung, zur Er­ zeugung einer Vertiefung V1 bzw. V2 als Ätzmaske verwendet (s. Fig. 6). Die Vertiefung V1 wird so angebracht, daß sie von unten auf das erste seitliche Abschirmungselement A1a trifft. Die Vertiefung V2 reicht bis zum unteren Kontakt K2. Es wird z. B. durch Sputtern ganzflächig isolierendes Material, z. B. SiO2, aufgebracht, wodurch die untere Oberfläche dicker von isolierendem Material bedeckt ist, als Seitenflächen und Bö­ den der Vertiefungen V1 und V2. Durch anisotropes Ätzen wird das isolierende Material an Böden der Vertiefung V1 und der Vertiefung V2 entfernt, so, daß eine Isolation I entsteht, die die Vertiefungen V1 und V2 nur an den Seitenwänden und die untere Oberfläche bedeckt (s. Fig. 6).
Anschließend wird auf der unteren Seite des Substrats 1 eine untere Hilfsschicht H2 und darüber ein aus Metall bestehendes zweites seitliches Abschirmungselement A1b und ein unteres horizontales Abschirmungselement A2b aufgebracht (s. Fig. 7). Dazu wird z. B. durch Sputtern zunächst eine dritte Schicht erzeugt. Die dritte Schicht besteht aus einem Material, z. B. Ti oder TiN, das die Benetzung der Oberfläche mit Metall er­ leichert und z. B. 100 nm dick ist. Anschließend wird z. B. durch Sputtern oder Verdampfen mit einem Elektronenstrahl über die dritte Schicht eine vierte Schicht aus Metall aufge­ bracht. Die vierte Schicht enthält z. B. Kupfer, Zinn, Galli­ um, Nickel oder Wolfram und ist z. B. 1-2 µm dick. Mit Hilfe einer Fotolackschicht (nicht dargestellt) werden durch ani­ sotropes Ätzen zum einen Teile der dritten und vierten Schicht, die das Bauelement nicht überdecken, entfernt, und zum anderen der untere Kontakt K2 elektrisch isoliert. Da­ durch entstehen neben der unteren Hilfsschicht H2 das untere horizontale Abschirmungselement A2b und das zweite seitliche Abschirmungselement A1b, die zusammen mit dem oberen horizon­ talen Abschirmungselement A2a und dem ersten seitlichen Ab­ schirmungselement A1a eine Abschirmungsstruktur für das Bau­ element ergeben. Bei Verwendung eines Metalls der vierten Schicht, das die Oberfläche der Isolation I gut benetzt, kann auf die untere Hilfsschicht H2 verzichtet werden. Bei Verwen­ dung von Zinn kann eine zusätzliche oberhalb der unteren Hilfsschicht H2 befindliche Hilfsschicht, die wie die untere Hilfsschicht H2 gebildet wird, aufgetragen werden und die z. B. Kupfer enthält und z. B. 20 nm dick ist. Es ist vorteil­ haft, die Vertiefung V1 nur an den Seitenwänden von einer Isolationsschicht zu bedecken, da dies zu einem elektrischen Kontakt zwischen dem ersten seitlichen Abschirmungselement A1a mit dem zweiten seitlichen Abschirmungselement A1b führt, wodurch ein einheitliches Spannungspotential der Abschir­ mungsstruktur gewährleistet wird.
Weitere Ausführungsbeispiele ergeben sich durch ein analoges Verfahren an Substrat 1' aus dem zweiten Ausführungsbeispiel und an Substrat 1" aus dem dritten Ausführungsbeispiel.
Zur Herstellung einer dreidimensionalen Schaltungsanordnung werden zwei Substrate 1a und 1b übereinander angeordnet (s. Fig. 8). Substrat 1a weist einen oberen elektrischen Kontakt K1*, einen unteren elektrischen Kontakt K2*, eine elektrische Verbindung E*, ein erstes seitliches Abschirmungselement A1a*, ein zweites seitliches Abschirmungselement A1b*, ein oberes horizontales Abschirmungselement A2a*, ein unteres ho­ rizontales Abschirmungselement A2b*, eine Isolation I*, eine obere Hilfsschicht H1* und eine untere Hilfsschicht H2* ana­ log wie das in Fig. 7 dargestellte Ausführungsbeispiel auf. Das Substrat 1b weist einen oberen elektrischen Kontakt K1**, einen unteren elektrischen Kontakt K2**, eine elektrische Verbindung E**, eine Isolation I** und eine untere Hilfs­ schicht H2** analog wie das in Fig. 7 dargestellte Ausfüh­ rungsbeispiel auf. Eine Metallschicht (nicht dargestellt) be­ deckt die Hilfsschicht H2**. Die Substrate sind so angeord­ net, daß der Kontakt K2** mit dem Kontakt K1* elektrisch ver­ bunden ist. Die Metallschicht und das obere horizontale Ab­ schirmungselement A2a werden zusammengelötet, wodurch die Substrate 1a und 1b fest verbunden werden.
Es ist vorteilhaft für das Metall der Metallschicht und für das Metall des oberen Abschirmungselements A2a verschiedene Metalle zu wählen, deren Legierung eine Schmelztemperatur aufweist, die oberhalb der Schmelztemperatur mindestens des einen Metalls liegt. Die Verbindung der Substrate 1a und 1b erfolgt dann durch Erhitzung auf eine Temperatur unterhalb der Schmelztemperatur der Legierung, bei der das eine Metall fest und das andere flüssig ist, wodurch sich die Metalle vermischen, was, wegen der höheren Schmelztemperatur der Le­ gierung, eine Aushärtung zur Folge hat. Dadurch dient das Me­ tall des oberen horizontalen Abschirmungselements A2a* gleichzeitig der festen Verbindung der Substrate 1a und 1b.
Es liegt im Rahmen der Erfindung, die untere Seite des Substrats 1a mit der unteren Seite des Substrats 1b, oder die obere Seite des Substrats 1a mit der oberen Seite des Substrats 1b zu verbinden. Für den letzen Fall ist es vor­ teilhaft die obere Seite des Substrats 1b mit einer Metall­ schicht zu versehen, die beim Zusammenfügen der Substrate 1a und 1b auf die obere horizontale Abschirmungsstruktur A2a* trifft.
Es liegt im Rahmen der Erfindung, mehr als zwei Substrate zu einem Stapel zu verbinden.
Es liegt im Rahmen der Erfindung, mindestens ein ungedünntes Substrat, wie jenes Substrat aus dem in Fig. 1 oder Fig. 2 dar­ gestellten Ausführungsbeispiel, im Stapel einzubauen.
Es liegt im Rahmen der Erfindung, die Verbindung verschiede­ ner Substrate durch andere Methoden, wie z. B. über Klebe­ schichten nach Y. Hayashi et al. Symp. on VLSI Techn. (1990) Seite 95 bis 96, herzustellen.

Claims (20)

1. Integrierte Schaltungsanordnung mit mehreren Bauelementen,
bei der mindestens ein Bauelement von einer metallischen Abschirmungsstruktur umgeben ist,
bei der das Bauelement in einer oberen Schicht eines Sub­ strats (1) aus Halbleitermaterial angeordnet ist,
bei der die Abschirmungsstruktur seitliche Abschirmungsele­ mente (A1a und A1b), ein oberes Abschirmungselement(A2a) und ein unteres horizontales Abschirmungselement (A2b) ent­ hält,
bei der die seitlichen Abschirmungselemente (A1a, A1b) min­ destens teilweise im Substrat (1) angeordnet sind und vom Substrat (1) durch eine Isolation (I) getrennt sind.
2. Integrierte Schaltungsanordnung nach Anspruch 1, bei der die Abschirmungsstruktur das Bauelement bis auf Be­ reiche, die Kontakte (K1, K2) und/oder elektrische Verbindun­ gen (E) des Bauelements umgeben, vollständig umgibt.
3. Integrierte Schaltungsanordnung nach einem der Ansprüche 1 oder 2, bei der mindestens eines der Bauelemente der Gruppe bestehend aus Bipolar-Transistoren, GaAs-Transistoren, HEMT, MESFET, HBT, Thyristoren, CMOS-Logik, Biplolar-Logik, ECL zu­ gehört.
4. Integrierte Schaltungsanordnung nach einem der Ansprüche 1 bis 3, bei der die Bauelemente neben- und untereinahder ange­ ordnet sind.
5. Integrierte Schaltungsanordnung nach Anspruch 4,
bei der Bauelemente umfassende Substrate als Stapel über­ einander angeordnet sind,
bei der jedes Bauelement, das von einer Abschirmungsstruk­ tur umgeben wird, durch eine isolierende Schicht von der Abschirmungsstruktur getrennt ist,
bei der die Abschirmungsstruktur seitliche Abschirmungsele­ mente (A1a und A1b) innerhalb des jeweiligen Substrats und horizontale Abschirmungselemente (A2a und A2b) zwischen be­ nachbarten Substraten enthält,
bei der die seitlichen Abschirmungselemente (A1a und A1b) und die horizontalen Abschirmungselemente (A2a und A2b) durch isolierende Bereiche unterbrochen werden,
bei der Bereiche, die Kontakte (K1 und K2) und elektrische Verbindungen (E) der Bauelemente umgeben, zu den isolierenden Bereichen, die die seitlichen Abschirmungselemente (A1a und A1b)) und die horizontalen Abschirmungselemente (A2a und A2b) unterbrechen, gehören.
6. Integrierte Schaltungsanordnung nach Anspruch 5, bei der sich auf beiden Oberflächen jedes Substrats die horizontalen Abschirmungselemente (A2a und A2b) und Teile der Kontakte (K1 und K2) der in dem Substrat enthaltenen Bauelemente befinden.
7. Integrierte Schaltungsanordnung nach Anspruch 5 oder 6, bei der isolierende Bereiche, die die elektrischen Verbindun­ gen (E) zwischen Bauelementen eines Substrats umgeben, Inter­ metalloxide enthalten.
8. Integrierte Schaltungsanordnung nach einem der Ansprüche 5 bis 7, bei der isolierende Bereiche, die die Kontakte (K1 und K2) zwischen Hauelementen verschiedener Substrate umgeben, Lücken sind.
9. Integrierte Schaltungsanordnung nach einem der Ansprüche 6 bis 8,
bei der durch Intermetalloxide voneinander isolierte Schaltstrukturen der Bauelemente an der einen Oberfläche jedes Substrats angrenzen,
bei der eine Schicht, die Teil des Substrats ist, an der gegenüberliegenden Oberfläche angrenzt,
bei der die Schicht, die Teil des Substrats ist und an der gegenüberliegenden Oberfläche angrenzt, falls sie nicht isolierend ist, an der Oberfläche von einer isolierenden Schicht bedeckt wird.
10. Integrierte Schaltungsanordnung nach einem der Ansprüche 5 bis 9, bei der die seitlichen Abschirmungselemente (A1a und A1b) eine Legierung zweier Metallkomponenten enthalten, von denen bei der Verarbeitungstemperatur die eine flüssig und die andere fest ist und von denen sich die feste Komponente in der flüssigen Komponente löst, was zur Aushärtung des Ge­ misches führt.
11. Integrierte Schaltungsanordnung nach einem der Ansprüche 5 bis 10, bei der mindestens ein horizontales Abschirmungs­ element (A2a oder A2b) und mindestens ein Kontakt (K1 oder K2) zwischen Bauelementen verschiedener Substrate, zur Bil­ dung einer festen Verbindung zwischen benachbarten Substra­ ten, eine Legierung zweier Metallkomponenten enthalten, von denen bei der Verarbeitungstemperatur die eine flüssig und die andere fest ist und von denen sich die feste Komponente in der flüssigen Komponente löst, was zur Aushärtung des Ge­ misches führt.
12. Verfahren zur Herstellung einer integrierten Schaltungs­ anordnung mit mehreren Bauelementen,
bei dem das Bauelement in einer oberen Schicht eines Sub­ strats (1) aus Halbleitermaterial erzeugt wird,
bei dem mindestens ein Bauelement von einer metallischen Abschirmungsstruktur umgeben wird,
bei dem für die Abschirmungsstruktur seitliche Abschir­ mungselemente (A1a und A1b), ein oberes Abschirmungsele­ ment(A2a) und ein unteres horizontales Abschirmungselement (A2b) erzeugt werden
bei der die seitlichen Abschirmungselemente (A1a, A1b) min­ destens teilweise im Substrat (1) erzeugt werden,
bei dem eine Isolation (I) erzeugt wird, die die seitlichen Abschirmungselemente (A1a, A1b) vom Substrat (1) trennen.
13. Verfahren nach Anspruch 12, bei dem die Abschirmungsstruktur so erzeugt wird, daß sie das Bauelement bis auf Bereiche, die Kontakte (K1, K2) und/oder elektrische Verbindungen (E) des Bauelements umge­ ben, vollständig umgibt.
14. Verfahren zur Herstellung einer integrierten Schaltungs­ anordnung gemäß den Ansprüchen 12 oder 13,
bei dem eine obere Oberflächen des Substrats mit einer Me­ tallschicht bedeckt wird,
bei dem aus der Metallschicht ein oberes horizontales Ab­ schirmungselement (A2a) erzeugt wird, indem Teile der Me­ tallschicht um die Kontaktflächen der Kontakte (K1) herum weggeätzt wird, so daß die Kontakte (K1) von der übrig bleibenden Metallschicht elektrisch isoliert werden,
bei dem die obere Seite des Substrats auf einen Träger auf­ geklebt wird,
bei dem das Substrat von unten dünn geschliffen wird,
bei dem erste Vertiefungen (V1) und zweite Vertiefungen (V2) auf der unteren Oberfläche des Substrats erzeugt und deren Seitenwände sowie die untere Oberfläche des Substrats mit einer Isolation (I) versehen werden,
bei dem die zweiten Vertiefungen (V2) bis auf innerhalb dieses Substrats befindliche Kontakte (K2) reichen,
bei dem die ersten (V1) und zweiten (V2) Vertiefungen sowie die untere Oberfläche des Substrats mit Metall gefüllt oder ausgekleidet werden,
bei dem durch Auffüllung oder Auskleidung der zweiten Ver­ tiefungen (V2) mit Metall, die Kontakte (K2) der Bauelemen­ te zu den Oberflächen führen,
bei dem durch Auffüllung oder Auskleidung der ersten Ver­ tiefungen (V1) mit Metall, die Bauelemente, bis auf Unter­ brechungen, seitlich vollständig von Metallschichten umge­ ben sind, und ein unteres seitliche Abschirmungselement (A1b) entsteht,
bei dem zumindest im Bereich der elektrischen Verbindungen (E) zwischen Bauelementen eines Substrats Unterbrechungen der Metallschichten der seitlichen Abschirmungselemente (A1a und A1b) gebildet werden, so daß ein elektrischer Kon­ takt zwischen diesen Metallschichten und diesen elektri­ schen Verbindungen (E) vermieden wird,
bei dem die mit Metall ausgekleidete untere Oberfläche des Substrats um die Kontaktflächen der Kontakte (K2) herum weggeätzt wird, und zwar so tief, daß isolierende Bereiche des Substrats erreicht werden.
15. Verfahren gemäß Anspruch 14, bei dem vor Bedecken der oberen Oberfläche des Substrats mit einer Metallschicht obere Vertiefungen (V' oder V") erzeugt werden.
16. Verfahren gemäß Anspruch 15,
bei dem die obere Vertiefung (V') ein Bauelement seitlich umgibt,
bei dem die obere Vertiefung (V') oberhalb der elektrischen Verbindung (E) unterbrochen ist,
bei dem die obere Vertiefung nicht bis zu leitenden Berei­ chen des Substrats reicht,
bei dem die erste Vertiefung (V1) so angebracht wird, daß sie auf die obere Vertiefung (V') trifft.
17. Verfahren gemäß Anspruch 15,
bei dem die obere Vertiefung (V") ein Bauelement seitlich umgibt,
bei dem die obere Vertiefung (V") oberhalb der elektri­ schen Verbindung (E) bis hin zur elektrischen Verbindung (E) reicht,
bei dem die obere Vertiefung (V") mit einer isolierenden Schicht versehen wird,
bei dem die erste Vertiefung (V1) so angebracht wird, daß sie auf die obere Vertiefung (V") trifft.
18. Verfahren gemäß einem der Ansprüche 12 bis 17, bei dem vor Ausfüllen oder Auskleiden der ersten (V1) und zweiten (V2) und oberen (V") Vertiefungen mit Metall und vor Bedec­ kung der Oberflächen der Substrate mit Metall eine zusätzli­ che Schicht an den Stellen, an denen das Metall anschließend aufgetragen wird, aufgebracht wird, die der besseren Haftung des Metalls dient und die Diffusion des Metalls in die Kon­ takte (K1, K2) verhindert.
19. Verfahren gemäß einem der Ansprüche 12 bis 18,
bei dem Substrate zu einem Stapel fest verbunden werden,
bei dem die zweiten Vertiefungen (V2) und/oder die Kontakte (K1) so angeordnet werden, daß die zweiten Vertiefungen (V2) und/oder die Kontakte (K1) des einen Substrats beim Zusammenfügen der Substrate zum Stapel auf zugeordnete zweite Vertiefungen (V2) und/oder Kontakte (K1) des benach­ barten Substrats treffen.
20. Verfahren gemäß Anspruch 19,
bei dem zur Verbindung der Substrate die Metalle der Ober­ flächen zweier benachbarter Substrate unterschiedlich ge­ wählt werden,
bei dem die Legierung der unterschiedlichen Metalle der Oberflächen zweier benachbarter Substrate eine Schmelztem­ peratur aufweist, die oberhalb der Schmelztemperatur minde­ stens des einen Metalls liegt,
bei dem die Verbindung benachbarter Substrate durch Erhit­ zung auf eine Temperatur unterhalb der Schmelztemperatur der Legierung, bei der das eine Metall fest und das andere flüssig ist, erfolgt, wodurch sich die Metalle vermischen, was wegen der höheren Schmelztemperatur der Legierung eine Aushärtung zur Folge hat.
DE19716102A 1997-04-17 1997-04-17 Integrierte Schaltungsanordnung mit mehreren Bauelementen und Verfahren zu deren Herstellung Expired - Lifetime DE19716102C2 (de)

Priority Applications (7)

Application Number Priority Date Filing Date Title
DE19716102A DE19716102C2 (de) 1997-04-17 1997-04-17 Integrierte Schaltungsanordnung mit mehreren Bauelementen und Verfahren zu deren Herstellung
US09/403,157 US6597053B1 (en) 1997-04-17 1998-03-13 Integrated circuit arrangement with a number of structural elements and method for the production thereof
JP54467198A JP3786429B2 (ja) 1997-04-17 1998-03-13 複数の素子を有する集積回路装置およびその製造方法
EP98925394A EP0976156A1 (de) 1997-04-17 1998-03-13 Integrierte schaltungsanordnung mit mehreren bauelementen und verfahren zu deren herstellung
KR10-1999-7009503A KR100433870B1 (ko) 1997-04-17 1998-03-13 다수의 소자를 갖는 집적 회로 및 그것의 제조 방법
PCT/DE1998/000769 WO1998048459A1 (de) 1997-04-17 1998-03-13 Integrierte schaltungsanordnung mit mehreren bauelementen und verfahren zu deren herstellung
TW087104008A TW405218B (en) 1997-04-17 1998-03-18 Integrated circuit arrangement having a plurality of components, and method for the production thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19716102A DE19716102C2 (de) 1997-04-17 1997-04-17 Integrierte Schaltungsanordnung mit mehreren Bauelementen und Verfahren zu deren Herstellung

Publications (2)

Publication Number Publication Date
DE19716102A1 DE19716102A1 (de) 1998-10-22
DE19716102C2 true DE19716102C2 (de) 2003-09-25

Family

ID=7826820

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19716102A Expired - Lifetime DE19716102C2 (de) 1997-04-17 1997-04-17 Integrierte Schaltungsanordnung mit mehreren Bauelementen und Verfahren zu deren Herstellung

Country Status (7)

Country Link
US (1) US6597053B1 (de)
EP (1) EP0976156A1 (de)
JP (1) JP3786429B2 (de)
KR (1) KR100433870B1 (de)
DE (1) DE19716102C2 (de)
TW (1) TW405218B (de)
WO (1) WO1998048459A1 (de)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19853703A1 (de) 1998-11-20 2000-05-25 Giesecke & Devrient Gmbh Verfahren zur Herstellung eines beidseitig prozessierten integrierten Schaltkreises
DE10003112C1 (de) * 2000-01-13 2001-07-26 Infineon Technologies Ag Chip mit allseitigem Schutz sensitiver Schaltungsteile vor Zugriff durch Nichtberechtigte durch Abschirmanordnungen (Shields) unter Verwendung eines Hilfschips
US8212331B1 (en) * 2006-10-02 2012-07-03 Newport Fab, Llc Method for fabricating a backside through-wafer via in a processed wafer and related structure
EP2031653B1 (de) * 2007-08-27 2014-03-05 Denso Corporation Herstellungsverfahren für ein Halbleiterbbauelement mit mehreren Elementbildungsbereichen
KR101131782B1 (ko) 2011-07-19 2012-03-30 디지털옵틱스 코포레이션 이스트 집적 모듈용 기판
US8890247B2 (en) * 2012-10-15 2014-11-18 International Business Machines Corporation Extremely thin semiconductor-on-insulator with back gate contact
US9786613B2 (en) 2014-08-07 2017-10-10 Qualcomm Incorporated EMI shield for high frequency layer transferred devices
DE102016125042A1 (de) * 2015-12-28 2017-06-29 Oerlikon Surface Solutions Ag, Pfäffikon Infrarotspiegel mit einer thermisch stabilen Schicht
CN114975368A (zh) * 2021-02-22 2022-08-30 联华电子股份有限公司 接合半导体结构及其制作方法

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4617193A (en) * 1983-06-16 1986-10-14 Digital Equipment Corporation Planar interconnect for integrated circuits
JPS61290753A (ja) * 1985-06-19 1986-12-20 Nippon Telegr & Teleph Corp <Ntt> 相補形mis半導体集積回路装置
US4839309A (en) * 1988-03-30 1989-06-13 American Telephone And Telegraph Company, At&T Technologies, Inc. Fabrication of high-speed dielectrically isolated devices utilizing buried silicide outdiffusion
US5122856A (en) * 1987-11-13 1992-06-16 Nissan Motor Co., Ltd. Semiconductor device
EP0567694A1 (de) * 1992-04-21 1993-11-03 Mitsubishi Denki Kabushiki Kaisha Integrierte Halbleiterschaltungsanordnung mit Rauschabschirmung
US5266511A (en) * 1991-10-02 1993-11-30 Fujitsu Limited Process for manufacturing three dimensional IC's
US5306942A (en) * 1989-10-11 1994-04-26 Nippondenso Co., Ltd. Semiconductor device having a shield which is maintained at a reference potential
JPH06164088A (ja) * 1991-10-31 1994-06-10 Sanyo Electric Co Ltd 混成集積回路装置
US5502431A (en) * 1993-03-04 1996-03-26 Nippon Precision Circuits Inc. Integrated circuit device

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62254459A (ja) 1986-04-28 1987-11-06 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
EP0576773B1 (de) * 1992-06-30 1995-09-13 STMicroelectronics S.r.l. Integrierte Schaltung mit vollständigem Schutz gegen Ultraviolettstrahlen
US5726485A (en) * 1996-03-13 1998-03-10 Micron Technology, Inc. Capacitor for a semiconductor device
US5729047A (en) * 1996-03-25 1998-03-17 Micron Technology, Inc. Method and structure for providing signal isolation and decoupling in an integrated circuit device
US5969378A (en) * 1997-06-12 1999-10-19 Cree Research, Inc. Latch-up free power UMOS-bipolar transistor
KR100285701B1 (ko) * 1998-06-29 2001-04-02 윤종용 트렌치격리의제조방법및그구조

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4617193A (en) * 1983-06-16 1986-10-14 Digital Equipment Corporation Planar interconnect for integrated circuits
JPS61290753A (ja) * 1985-06-19 1986-12-20 Nippon Telegr & Teleph Corp <Ntt> 相補形mis半導体集積回路装置
US5122856A (en) * 1987-11-13 1992-06-16 Nissan Motor Co., Ltd. Semiconductor device
US4839309A (en) * 1988-03-30 1989-06-13 American Telephone And Telegraph Company, At&T Technologies, Inc. Fabrication of high-speed dielectrically isolated devices utilizing buried silicide outdiffusion
US5306942A (en) * 1989-10-11 1994-04-26 Nippondenso Co., Ltd. Semiconductor device having a shield which is maintained at a reference potential
US5266511A (en) * 1991-10-02 1993-11-30 Fujitsu Limited Process for manufacturing three dimensional IC's
JPH06164088A (ja) * 1991-10-31 1994-06-10 Sanyo Electric Co Ltd 混成集積回路装置
EP0567694A1 (de) * 1992-04-21 1993-11-03 Mitsubishi Denki Kabushiki Kaisha Integrierte Halbleiterschaltungsanordnung mit Rauschabschirmung
US5502431A (en) * 1993-03-04 1996-03-26 Nippon Precision Circuits Inc. Integrated circuit device

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
HAYASHI, Y. et al., In: Symp. on VLSI Techn., 1990, S. 95-96 *
NAKAGAWA, A. et al., In: ISPS 1990, S. 97-101 *

Also Published As

Publication number Publication date
JP2001517376A (ja) 2001-10-02
EP0976156A1 (de) 2000-02-02
WO1998048459A1 (de) 1998-10-29
KR100433870B1 (ko) 2004-06-04
DE19716102A1 (de) 1998-10-22
TW405218B (en) 2000-09-11
KR20010006415A (ko) 2001-01-26
US6597053B1 (en) 2003-07-22
JP3786429B2 (ja) 2006-06-14

Similar Documents

Publication Publication Date Title
EP1171912B1 (de) Verfahren zur vertikalen integration von elektrischen bauelementen mittels rückseitenkontaktierung
EP0769209B1 (de) Verfahren zur herstellung einer dreidimensionalen schaltungsanordnung
DE4400985C1 (de) Verfahren zur Herstellung einer dreidimensionalen Schaltungsanordnung
DE19601372B4 (de) Halbleitermodul
DE3850855T2 (de) Halbleitervorrichtung.
DE102006033319B4 (de) Verfahren zur Herstellung eines Halbleiterbauelements in Halbleiterchipgröße mit einem Halbleiterchip
DE69609224T2 (de) Kondensator für eine integrierte Schaltung mit leitendem Graben
DE102008045488A1 (de) Halbleiterbauelement und Verfahren zur Herstellung desselben
DE102004039906A1 (de) Verfahren zur Herstellung eines elektronischen Bauelements sowie ein elektronisches Bauelement mit mindestens zwei integrierten Bausteinen
DE102018212438A1 (de) Halbleitergehäuse mit elektromagnetischer abschirmstruktur und verfahren zu dessen herstellung
DE102007007142A1 (de) Nutzen, Halbleiterbauteil sowie Verfahren zu deren Herstellung
DE19716102C2 (de) Integrierte Schaltungsanordnung mit mehreren Bauelementen und Verfahren zu deren Herstellung
EP0745274B1 (de) Verfahren zur herstellung einer dreidimensionalen schaltungsanordnung
DE19507547C2 (de) Verfahren zur Montage von Chips
DE10324751B4 (de) Verfahren zur Herstellung einer Halbleiter-Struktur mit einem Halbleitersubstrat und mit diesem Verfahren hergestellte Halbleiter-Struktur
DE102004041904A1 (de) Leistungstransistor
DE4300516C2 (de) Leistungshalbleitermodul
DE102004060365A1 (de) Bauelement mit Halbleiterübergang und Verfahren zur Herstellung
DE102011104305A1 (de) Herstellungsverfahren für ein Halbleiterbauelement mit einer Leiterschicht im Halbleiterkörper und Halbleiterbauelement
DE4204004A1 (de) Verfahren zur herstellung einer halbleiterstruktur mit vertikalen und lateralen halbleiterbauelementen und nach dem verfahren hergestellte halbleiterstruktur
DE102006031539B4 (de) Integrierter Halbleiterchip mit lateraler Wärmedämmung und Substratkontakt
EP1183723A1 (de) Vertikal integrierbare schaltung und verfahren zu ihrer herstellung
DE102006054311B4 (de) Verfahren zur Herstellung einer Halbleitervorrichtung und mit diesem herstellbare Halbleitervorrichtung
EP0136444A1 (de) Leistungsthyristor auf einem Substrat
DE19958486A1 (de) Verfahren zur vertikalen Integration von elektrischen Bauelementen mittels Rückseitenkontakt

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8127 New person/name/address of the applicant

Owner name: INFINEON TECHNOLOGIES AG, 81669 MUENCHEN, DE

8304 Grant after examination procedure
8364 No opposition during term of opposition
R071 Expiry of right