DE19645405C2

DE19645405C2 - Digital-Analog-Wandler

Info

Publication number: DE19645405C2
Application number: DE19645405A
Authority: DE
Inventors: Kazuyuki Kikuchi
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 1996-04-18
Filing date: 1996-11-04
Publication date: 2000-04-06
Anticipated expiration: 2016-11-05
Also published as: US5729231A; JP3513608B2; JPH09284135A; DE19645405A1

Description

Die Erfindung betrifft einen zur Integration geeigneten (nachstehend als D/A-Wandler bezeichneten) Digital-Analog- Wandler.

Fig. 3 zeigt ein Beispiel für eine Schaltung zur Darstellung eines Arbeitsprinzips eines herkömmlichen D/A-Wandlers. Die Schaltung weist eine Leiterschaltung mit Widerständen und Um schalt-Schaltungen auf. Gemäß Fig. 3 weist die Schaltung eine Referenz-Gleichspannungsquelle 21 mit einer Spannung V, Wi derstände 311 bis 317 mit Widerständen R oder 2R, entspre chend eingegebenen Bitinformationen geschaltete Schalter 331, 332, 333, 334 (S₁, S₂, ..., S_n), Konstantstromquellen I 321, 322, 323, 324, eine Ausgangsspannung V_AUS des D/A-Wandlers, einen Ausgangsanschluß 70, aus dem die Ausgangsspannung V_AUS ausgegeben wird, Eingangsanschlüsse 341, 342, 343, 344 sowie binäre digitale Eingangssignale b₁, b₂, b_n-1 bzw. b_n auf, die in die Eingangsanschlüsse 341, 342, 343, sowie 344 eingegeben werden. In diesem Fall werden die Schalter S₁, S₂, ..., S_n eingeschaltet, wenn die binären digitalen Eingangssignale b₁, b₂, ..., b_n-1, b_n "1" sind, und ausgeschaltet, wenn die binä ren digitalen Eingangssignale b₁, b₂, ..., b_n-1 sowie b_n "0" sind.

Nachstehend wird die Arbeitsweise des D/A-Wandlers beschrie ben. Fig. 3 zeigt ein Beispiel für einen idealen D/A-Wandler. Zunächst werden zum Erhalt der analogen Spannung V_AUS Impedan zen von in Fig. 4 dargestellten entsprechenden Knoten erhal ten. Fig. 4 zeigt ein Beispiel für eine Leiterschaltung.

Gemäß Fig. 4 beträgt die entsprechende Impedanz des rechten Teils der Leiterschaltung gesehen von einem Punkt B1 und ei nem Punkt C1 R, und die Impedanz an einem Knoten A wird als Parallelschaltung aus dem Widerstand R und einem Widerstand 2R angesehen, was zu der folgenden Gleichung führt:

R||2R = (2/3) × R.

a) In dem Fall, daß die entsprechenden eingegebenen digita len Datensignale b₁, b₂, b_n-1, b_n gemäß Fig. 5 1, 0, 0, 0 sind, wird die Ausgangsspannung entsprechend dem vorstehend angege benen Ergebnis wie folgt erhalten. Gemäß Fig. 5 wird der Schalter S₁ eingeschaltet, da das eingegebene digitale Signal b₁ "1" ist, während sämtliche anderen Schalter S₂, ..., S_n-1, S4 ausgeschaltet werden, da sämtliche eingegebenen digitalen Signale b₂, ..., b_n-1, b_n "0" sind.
Deswegen wird ein durch den Widerstand 311 hervorgerufener Spannungsabfall V_A zwischen der Referenz-Gleichspannungs quelle 21 und dem Knoten A wie folgt erhalten.
V_A = (2/3) × R × I
Auf diese Weise werden Spannungsabfälle V_B, V_C, V_D nach den Stufen des Knotens B jeweils wie folgt erhalten.
V_B = 1/2 × V_A,
...
V_C = 1/2 × V_C-1,
V_D = 1/2 × V_C,
wobei der Spannungsabfall V_C-1 ein Spannungsabfall an einem einem Knoten mit dem Spannungsabfall V_C unmittelbar vorange henden Knoten ist. Daher nehmen die Spannungsabfälle an ent sprechenden Widerständen weitergehend zu den entsprechenden Knoten B, C und D um die Hälfte ab. Deswegen wird die analoge Ausgangsspannung V_AUS an dem Ausgangsanschluß 70 durch eine allgemeine Gleichung (1) erhalten.
V_AUS = V - V_D = (1/2^n-1) × (2/3) × R × I × b₁ (1),
wobei n eine positive Ganzzahl wie 1, 2, 3, ... ist.
b) Danach wird die Ausgangsspannung, wenn die eingegebenen digitalen Signale b₁, b₂, b_n-1, b_n gemäß Fig. 6 jeweils 0, 1, 0 bzw. 0 sind, wie folgt erhalten. Gemäß Fig. 6 wird der Schal ter S₂ eingeschaltet, da das eingegebene digitale Signal b₂ "1" ist, während sämtliche anderen Schalter S₁, ..., S_n-1, S_n ausgeschaltet sind, da sämtliche eingegebenen digitalen Si gnale b₁, ..., b_n-1, b_n "0" sind.
Deswegen wird der Spannungsabfall V_B zwischen der Referenz- Gleichspannungsquelle 21 und dem Knoten B des Widerstands 311 wie folgt erhalten.
V_B = (2/3) × R × I
Dann werden die Spannungsabfälle V_C sowie V_D nach den Stufen des Knotens C jeweils wie folgt erhalten.
V_C = 1/2 × V_C-1,
V_D = 1/2 × V_C,
wobei ein Spannungsabfall V_C-1 ein Spannungsabfall an einem dem Knoten C unmittelbar vorangehenden Knoten ist.
Daher nehmen die Spannungsabfälle an entsprechenden Wider ständen weitergehend zu den entsprechenden Knoten B, C, sowie D um die Hälfte ab. Deswegen wird die analoge Ausgangsspan nung V_AUS an dem Ausgangsanschluß 70 durch eine allgemeine Gleichung (2) erhalten.
V_AUS = V - (1/2^n-2) × (2/3) × R × I × b₂ (2),
wobei n eine positive Ganzzahl wie 1, 2, 3, ... ist.
c) Danach wird die Ausgangsspannung, wenn die eingegebenen digitalen Signale b₁, b₂, b_n-1, b_n gemäß Fig. 7 jeweils 0, 0, 1 bzw. 0 sind, wie folgt erhalten. Gemäß Fig. 7 wird der Schal ter S_n-1 eingeschaltet, da das eingegebene digitale Signal b₃ "1" ist, während sämtliche anderen Schalter S₁, S₂, S_n ausge schaltet sind, da alle eingegebenen digitalen Signale b₁, b₂, b_n "0" sind.
Deswegen wird der Spannungsabfall V_C zwischen der Referenz- Gleichspannungsquelle 21 und dem Knoten C des Widerstands 315 wie folgt erhalten.
V_C = (2/3) × R × I
Dann wird der Spannungsabfall V_D an einem Knoten D wie folgt erhalten.
V_D = 1/2 × V_C
Auf diese Weise nehmen die Spannungsabfälle an entsprechenden Widerständen weitergehend zu den entsprechenden Knoten C so wie D um die Hälfte ab. Deswegen wird die analoge Ausgangs spannung V_AUS an dem Ausgangsanschluß 70 durch eine allgemeine Gleichung (3) erhalten.
V_AUS = V - (1/2^n-2) × (2/3) × R × I × b₃ (3),
wobei n eine positive Ganzzahl wie 1, 2, 3, ... ist.
d) Danach wird die Ausgangsspannung, wenn die eingegebenen digitalen Signale b₁, b₂, b₃, b_n gemäß Fig. 8 jeweils 0, 0, 0 bzw. 1 sind, wie folgt erhalten. Gemäß Fig. 8 wird der Schal ter S_n eingeschaltet, da nur das eingegebene digitale Signal b_n "1" ist, während sämtliche anderen Schalter S₁, S₂, S_n-1 ausgeschaltet sind, da sämtliche eingegebenen digitalen Si gnale b₁, b₂, b₃ "0" sind.
Deswegen wird der Spannungsabfall V_D zwischen dem Knoten C des Widerstands 317 und der Referenz-Gleichspannungsquelle 21 wie folgt erhalten.
V_D = (2/3) × R × I

Auf diese Weise nehmen die Spannungsabfälle an entsprechenden Widerständen weitergehend zu den entsprechenden Knoten C so wie D um die Hälfte ab. Deswegen wird die Ausgangsspannung V_AUS an dem Ausgangsanschluß 70 durch eine allgemeine Glei chung (6) erhalten.

V_AUS = V - (1/2⁰) × (2/3) × R × I × b_n (4),

wobei n eine positive Ganzzahl wie 1, 2, 3, ... ist.

Entsprechend den vorstehend angegebenen Ergebnissen wird die Ausgangsspannung V_AUS durch Kombination der Gleichungen (1) bis (4) erhalten.

V_AUS = V - (2/3) × R × I × {b_n + (1/2¹) × b_n-1 + ... + (1/2^n-1) × b₁} = V - (2/3) × R × I × (1/2^n-1) × {2^n-1 × b_n + 2^n-2 × b_n-1 ... + 2⁰ × b₁ } (6)

Fig. 9 zeigt einen Zusammenhang zwischen den eingegebenen di gitalen Datensignalen (b1, b2, b3, b4) und dem analogen Ausgangssignal V_AUS, wenn ein Wert n der vorstehend er wähnten digitalen Signale b₁, b₂, b₃, ..., b_n beispielsweise 4 ist.

Gemäß Fig. 3 ist, wenn die digitalen Signale b₁, b₂, b₃, b₄ jeweils 0, 0, 0 bzw. 0 sind, die Ausgangsspannung V_AUS gleich der Spannung V der Referenz-Gleichspannungsquelle 21, da durch S₁, S₂, S₃ und S₄ jeweils kein Strom fließt.

Demgegenüber wird, wenn die digitalen Signale b₁, b₂, b₃, b₄ gemäß Fig. 5 1, 0, 0, 0 sind, die Ausgangsspannung V_AUS durch Einsetzen von 4 für n in der vorstehend angegebenen Gleichung (1) erhalten.

V_AUS = V - (1/2^4-1) × (2/3) × R × I = V - (1/8)ΔV (7),

wobei ΔV gleich (2/3) R × I ist und einen Wert eines konstan ten Spannungsabfalls angibt.

Danach wird, wenn die digitalen Signale b₁, b₂, b₃, b₄ gemäß Fig. 6 0, 1, 0, 0 sind, die Ausgangsspannung V_AUS durch Ein setzen von 4 für n in der vorstehend angegebenen Gleichung (2) erhalten.

V_AUS = V - (1/2^4-2) × (2/3) × R × I = V - (1/4)ΔV (8).

Danach wird, wenn die digitalen Signale b₁, b₂, b₃, b₄ gemäß Fig. 7 0, 0, 1, 0 sind, die Ausgangsspannung V_AUS durch Ein setzen von 4 für n in der vorstehend angegebenen Gleichung (3) erhalten.

V_AUS = V - (1/2^n-3) × (2/3) × R × I = V - (1/2)ΔV (9).

Danach wird die Ausgangsspannung V_AUS, wenn die digitalen Si gnale b₁, b₂, b₃, b₄ gemäß Fig. 8 0, 0, 0, 1 sind, durch Ein setzen von 4 für n in der vorstehend angegebenen Gleichung (4) erhalten.

V_AUS = V - (1/2⁰) × (2/3) × R × I = V - ΔV (10).

Außerdem wird, wenn die digitalen Signale b₁, b₂, b₃, b₄ bei spielsweise 1, 1, 0, 0 sind, die Ausgangsspannung V_AUS durch Kombination der vorstehend angegebenen Gleichung (7) und der vorstehend angegebenen Gleichung (8) wie folgt erhalten.

V_AUS = V - (1/8)ΔV - (1/4)ΔV

Außerdem wird, wenn die digitalen Signale b₁, b₂, b₃, b₄ bei spielsweise 1, 1, 1, 0 sind, die Ausgangsspannung V_AUS durch Kombination der vorstehend angegebenen Gleichungen (7), (8) und (9) erhalten.

V_AUS = V - (1/8)ΔV - (1/4)ΔV - (1/2)ΔV (11).

Durch Wiederholung der vorstehend beschriebenen Vorgänge wird eine in Fig. 10 dargestellte gestufte Ausgangsspannung V_AUS erhalten. Gemäß Fig. 10 beträgt, wenn eine Kombination der Schalter S₁, S₂, ..., S_n auf der horizontalen Achse beispiels weise (0, 0, 0, 0) ist, eine analoge Spannung auf der verti kalen Achse V. Wenn die Kombination der Schalter S₁, S₂, ..., S_n auf der horizontalen Achse (0, 1, 0, 0) ist, beträgt die analoge Spannung auf der vertikalen Achse V - ΔV. Dabei ist jede Spannungseinheit auf der vertikalen Achse gleich ΔV. Wenn die Kombination der Schalter S₁, S₂, ..., S_n auf der ho rizontalen Achse (1, 1, 1, 1) ist, weist die analoge Spannung auf der vertikalen Achse außerdem die geringste Spannung VL auf. Durch Erhöhung der Anzahl der Stufen der Schalter ist es möglich, die Spannungseinheit ΔV (= (2/3) RI) zu verringern und eine glatte analoge Spannung zu erhalten. In diesem Fall wird die Anzahl der Schalter durch die Systemanforderungen bestimmt. In Fig. 10 bedeutet ein mit einem Kreis gekenn zeichneter Schalter "eingeschaltet", während ein Schalter oh ne Kennzeichnung "ausgeschaltet" bedeutet. "Ein/Aus" der ent sprechenden Schalter entspricht digitalen Werten in dem unte ren Teil der Matrixtabelle.

Fig. 9 zeigt ein Beispiel, bei dem der herkömmliche D/A- Wandler gemäß Fig. 3 in einem integrierten bzw. IC-Schalt kreis realisiert ist. Gemäß Fig. 9 weist der D/A-Wandler Re ferenz-Gleichspannungsquellen 21 sowie 22 (jeweils mit einer Spannung V und einer Spannung V_ref), Widerstände 43 bis 53 (jeweils mit Widerständen R, 2R oder R_E) und Schalttransisto ren (Q1a, Q1b), (Q2a, Q2b), ..., (Qna, Qnb) auf, die jeweils den Schaltern S₁, S₂, ..., S_n gemäß Fig. 3 entsprechen. Der D/A-Wandler weist außerdem einen Ausgangsanschluß 70, aus dem eine analoge Ausgangsspannung V_AUS ausgegeben wird, Eingangs anschlüsse 11, 12, 13, 14, jeweils in die Eingangsanschlüsse 11, 12, 13 bzw. 14 eingegebene binäre digitale Eingangssigna le b₁, b₂, b_n-1, b_n sowie die analoge Ausgangsspannung V_AUS des D/A-Wandlers auf.

Bitinformationen der digitalen Signale b₁, b₂, ..., b_n werden in die Eingangsanschlüsse 11, 12, 13, 14 eingegeben. Binär zahl-Logikspannungen von "1 oder hoch" oder "0 oder niedrig" werden als diese Bitinformationen verwendet. Wenn beispiels weise b₁ gleich 1 und V_b1 << V_ref ist, wobei V_b1 eine an die Basis des Transistors Q1b angelegte Spannung und V_ref eine Spannung der Referenz-Gleichspannungsquelle 22 ist, wird der Transistor Q1b eingeschaltet, während der Transistor Q1a aus geschaltet wird, und dann fließt durch den Transistor Q1a kein Strom.

Wenn b₁ gleich 0 und V_b1 << V_ref ist, wobei V_b1 eine an die Ba sis des Transistors Q1b angelegte Spannung und V_ref eine Span nung der Referenz-Gleichspannungsquelle 22 ist, wird der Transistor Q1b ausgeschaltet, während der Transistor Q1a ein geschaltet wird, weshalb ein Strom I_C durch den Transistor Q1a fließt.

Wie sich aus der vorstehenden Beschreibung ergibt, ist das Einschalten des Transistors Q1a gleichwertig mit dem Ein schalten des Schalters S₁ gemäß Fig. 3, weshalb eine Spannung an einem Knoten A gemäß Fig. 9 wie nachstehend angegeben die selbe wie diejenige gemäß Fig. 3 ist.

V_A = (2/3) × R × I

Auf diese Weise wird eine der Digitalspannungen "1" oder "0" an die Eingangsanschlüsse 11, 12, 13, 14 als digitale Signale b₂, b₃, ..., b_n angelegt. Durch Ersatz des durch die entspre chenden Transistoren Q1a, Q2a, ..., Qna fließenden Stroms I_C durch einen Strom I wird die vorstehend angegebene Gleichung (6) auf dieselbe Weise wie gemäß Fig. 3 erhalten.

Es ist allgemein bekannt, daß der Zusammenhang zwischen dem Basisstrom I_B und dem Kollektorstrom I_C wie folgt ausgedrückt wird.

I_C/I_B = h_FE

Deswegen wird der Kollektorstrom I_C des Schalttransistors Q1a wie folgt erhalten.

I_C = (V_ref - V_BE) × h_FE/{R_E × (1 + h_FE)} (12)

Unter der Annahme, daß I_C = I ist, und wenn die Gleichung (12) in die Gleichung (6) eingesetzt wird, wird die folgende Gleichung erhalten.

V_AUS = V - (2/3) × R × (1/2^n-1) × [(V_ref - V_BE) × h_FE/{R_E × (1 + h_FE)}]

× {2^n-1 × b_n + 2^n-2 × b_n-1 + ... + 2⁰ × b₁} (13)

Da die Gleichung (13) den Ausdruck "h_FE/{R_E × (1 + h_FE)} " enthält, hängt die Ausgangsspannung V_AUS von h_FE der Transi storen ab. Deshalb ist es schwierig, die Ausgangsspannung V_AUS wegen der während der Herstellung verursachten Streuung oder durch die Veränderung der Temperatur wie anfänglich ausgelegt zu erhalten.

Fig. 11 zeigt Temperaturkennlinien hinsichtlich der digitalen Biteingangs- und der analogen Ausgangsspannung V_AUS bei den D/A-Wandlern. Da die Ausgangsspannung V_AUS von h_FE der Transi storen wie vorstehend beschrieben bei dem herkömmlichen D/A- Wandler abhängt, nimmt die Ausgangsspannung V_AUS für denselben digitalen Eingangswert ab, falls sich die Betriebstemperatur des D/A-Wandlers beispielsweise von T°C auf T1°C verändert.

Da sich jedes h_FE der Transistoren wegen der durch den Unter schied des Herstellungsloses verursachten Streuung unter scheidet, ist außerdem das Problem aufgetreten, daß sich die Ausgangsspannung V_AUS des D/A-Wandlers von derjenigen eines anderen D/A-Wandlers unterscheidet, obwohl sie bei derselben Temperatur arbeiten.

Die Druckschrift FR 2 620 883 A1 beschreibt einen herkömmlichen Digital-/Analog-Wandler für gewichtete Summen aus Binärworten, der einfach herzustellen ist, wenig Bauteile benötigt und nur eine kleine Fläche als integrierte Schaltung belegt.

Darüber hinaus beschreibt die DE 38 20 260 A1 einen weiteren herkömmlichen Digital-/Analog-Wandler in CMOS- Technologie, der zum Betrieb mit einer einzigen 5-V- Spannungsversorgung mit niedriger Leistungsaufnahme bei ausreichender Genauigkeit und Linearität zum Erzielen eines niedrigen Pegels an harmonischen Verzerrungen geeignet ist.

Bei beiden der vorstehend genannten herkömmlichen Wandler bleibt die der vorliegenden Erfindung zugrunde liegende Problematik einer Ausgangsspannungsänderung aufgrund von Unterschieden im Herstellungslos weitestgehend unberücksichtigt.

Die Erfindung dient zur Lösung der vorstehend beschriebenen Probleme. Erfindungsgemäß wird ein D/A-Wandler geschaffen, der nicht von h_FE des Transistors abhängt, indem eine Steuer schaltung mit Widerständen und Transistoren und ein Operati onsverstärker zu der herkömmlichen D/A-Wandlerschaltung hin zugefügt werden, indem ein Ausgangssignal der vorstehend er wähnten Steuerschaltung mit einer Spannung der Referenz- Direktspannungsquelle durch den Operationsverstärker vergli chen wird und indem ein Ausgangssignal des Operationsverstär kers dem Eingang der Steuerschaltung und dem D/A-Wandler zu geführt wird.

Erfindungsgemäß wird die Aufgabe durch einen Digital- Analog-Wandler mit den Merkmalen des Patentanspruchs 1 gelöst.

Ferner wird erfindungsgemäß die Aufgabe durch einen Digital-Analog-Wandler mit den Merkmalen des Patentanspruchs 2 gelöst.

Vorteilhafte Weiterbildungen der Erfindung sind in den Unteransprüchen angegeben.

Insbesondere bestehen die Schaltelemente und der Transistor in dem D/A-Wandler vorzugsweise aus bipolaren Transistoren, wobei die er sten Elektroden Kollektoren, die zweiten Elektroden Emitter und die dritten Elektroden Basen sind.

Weiterhin bestehen insbesondere die Schaltelemente und der Transistor in dem D/A-Wandler vorzugsweise aus MOS-Transistoren, wobei die ersten Elektroden Drains, die zweiten Elektroden Sources und die dritten Elektroden Gates sind.

Die Erfindung wird nachstehend anhand der bevorzugten Ausfüh rungsbeispiele unter Bezugnahme auf die Zeichnung näher be schrieben. Es zeigen:

Fig. 1 einen erfindungsgemäßen D/A-Wandler gemäß einem ersten Ausführungsbeispiel,

Fig. 2 einen erfindungsgemäßen D/A-Wandler gemäß einem zwei ten Ausführungsbeispiel,

Fig. 3 ein Schaltbild zur Erläuterung einer Operationslogik eines D/A-Wandlers,

Fig. 4 ein Schaltbild zum Erhalt von Impedanzen an den ent sprechenden Knoten in Fig. 3,

Fig. 5 ein Schaltbild zur Erläuterung einer Operationslogik eines D/A-Wandlers,

Fig. 6 ein Schaltbild zur Erläuterung einer Operationslogik eines D/A-Wandlers,

Fig. 7 ein Schaltbild zur Erläuterung einer Operationslogik eines D/A-Wandlers,

Fig. 8 ein Schaltbild zur Erläuterung einer Operationslogik eines D/A-Wandlers,

Fig. 9 ein Beispiel, bei dem der D/A-Wandler gemäß Fig. 3 in einem integrierten bzw. IC-Schaltkreis verwirklicht ist,

Fig. 10 einen Zusammenhang zwischen einem digitalen Bit- Eingangssignal und einer analogen Ausgangsspannung V_AUS bei einem D/A-Wandler,

Fig. 11 eine Temperaturkennlinie eines digitalen Bit- Eingangssignals und einer analogen Ausgangsspannung V_AUS bei D/A-Wandlern und

Fig. 12 ein Beispiel eines Schaltungsaufbaus einer bei einem D/A-Wandler verwendeten Referenz-Gleichspannungsquelle.

Ausführungsbeispiel 1

Fig. 1 zeigt ein Schaltbild gemäß einem ersten Ausführungs beispiel der Erfindung. Gemäß Fig. 1 weist ein D/A-Wandler Referenz-Gleichspannungsquellen 21 sowie 22 (jeweils mit ei ner Spannung V und einer Spannung V_ref), einen Operationsver stärker 30, einen Transistor Qr, Widerstände Rr sowie R_Er, Widerstände 43 bis 53 (jeweils mit Widerständen R, 2R und RE), Schalttransitoren Q1a, Q1b, Q2a, Q2b, ..., Qna, Qnb, Bi tinformations-Eingangsanschlüsse b₁, b₂, ..., b_n, einen Aus gangsanschluß 70, eine Steuerschaltung 110 sowie Widerstände 41, 42 (jeweils mit Widerständen Rr sowie R_Er) auf. In Fig. 9 sind die Elemente mit denselben Bezugszahlen wie in Fig. 1 dieselben Teile oder die entsprechenden Teile. Infolgedessen entfällt eine ausführliche Beschreibung derselben Teile.

Gemäß Fig. 1 ist der Emitter des Transistors Qr der Steuer schaltung 110 über den Widerstand R_Er mit Masse verbunden. Der Kollektor des Transistors Qr ist über den Widerstand Rr mit der Referenz-Gleichspannungsquelle 21 und dem nichtinver tierenden Eingangsanschluß des Operationsverstärkers 30 ver bunden. Die Referenz-Gleichspannungsquelle 22 mit der Span nung V_ref ist mit dem invertierenden Eingangsanschluß des Ope rationsverstärkers 30 verbunden. Ein Ausgang des Operations verstärkers 30 ist an die Basis des Transistors Qr und eben falls an entsprechende Basen der Transistoren Q1a, Q2a, ..., Qna angeschlossen, die den D/A-Wandler bilden.

Entsprechende Kollektoren der Transistoren Q1a, Q2a, ..., Qna sind über die Widerstände 43, 46, 49, 52 an die Referenz- Gleichspannungsquelle 21 und entsprechende Emitter über die Widerstände R_E mit Masse verbunden. Entsprechende Kollektoren der Transistoren Q1b, Q2b, ..., Qnb sind direkt mit der Refe renz-Gleichspannungsquelle 21, entsprechende Emitter zusammen mit den Emittern der Transistoren Q1a, Q2a, ..., Qna über die entsprechenden Widerstände R_E mit Masse verbunden und ent sprechende Basen an die digitalen Eingangsanschlüsse b₁, b₂, b_n-1, b_n verbunden, in die eines der binären digitalen Ein gangssignale "1" und "0" eingegeben wird.

Bei dem Operationsverstärker 30 des vorstehend beschriebenen Schaltungsaufbaus verändert sich eine Ausgangsspannung V3, so daß die Kollektorspannung V2 des Transistors Qr an einem Kno ten E gleich der Spannung V_ref der Referenz-Gleichspannungs quelle ist. Die Ausgangsspannung V3 des Operationsverstärkers 30 wird sämtlichen Basen der Transistoren Q1a, Q2a, ..., Qna zugeführt, die den D/A-Wandler bilden.

Nachstehend wird der Weg zum Erhalt einer analogen Ausgangs spannung V_AUS des erfindungsgemäßen D/A-Wandlers beschrieben. Gemäß Fig. 1 wird zunächst der Kollektorstrom I_Cr des Transi stors Qr erhalten, bevor die Ausgangsspannung V_AUS berechnet wird. Die Ausgangsspannung V3 des Operationsverstärkers 30 wird wie folgt erhalten.

V3 = A (V2 - V_ref)

Deswegen wird die Spannung V2 des nichtinvertierenden An schlusses des Operationsverstärkers 30 wie folgt erhalten.

V2 = (V3/A) + V_ref

Unter der Annahme, daß der Verstärkungsfaktor A des Operati onsverstärkers 30 unendlich ist (A = ∞), wird die Spannung V2 entsprechend der vorstehend angegebenen Gleichung wie folgt erhalten.

V2 = V_ref

Außerdem wird die Spannung V2 durch Subtraktion eines durch den durch den Transistor Qr fließenden Stroms I_Cr verursach ten Spannungsabfalls des Widerstands Rr von einer Spannung V der Referenz-Gleichspannungsquelle 21 erhalten.

V2 = V - Rr × I_Cr

Der Strom I_Cr wird durch Substitution von V_ref für V2 in der vorstehend angegebenen Gleichung wie folgt erhalten.

V - V_ref = Rr × I_Cr

Deswegen gilt

I_Cr = (V - V_ref)/Rr (14),

wobei A der Verstärkungsfaktor des Operationsverstärkers 30 und V die Referenzspannung der Referenz-Gleichspannungsquelle 21 ist.

Aus der Gleichung (14) ist ersichtlich, daß der Kollektor strom I_Cr des Transistors Qr nicht von h_FE des Transistors Qr abhängt, sondern nur durch den Widerstand bestimmt ist.

Da die Ausgangsspannung V3 des Operationsverstärkers 30 den entsprechenden Basen der Transistoren Q1a, Q2a, ..., Qna zu geführt wird, die den D/A-Wandler bilden, sind die entspre chenden Kollektorströme I_C der Transistoren Q1a, Q2a, ..., Qna demgegenüber dem Kollektorstrom I_Cr des Transistors Qr proportional. Unter der Annahme, daß α eine Proportionali tätskonstante ist, wird der Kollektorstrom I_Cr durch die fol gende Gleichung (15) ausgedrückt.

I_C = α × I_Cr (15).

Deswegen wird die Ausgangsspannung V_AUS des D/A-Wandlers unter Verwendung der Gleichungen (6) und (14) wie folgt erhalten, falls I für I_Cr substituiert wird.

V_AUS = V - (2/3) × R × I × (1/2^n-1) × {2^n-1 × b_n + 2^n-2 × b_n-1 + ... + 2⁰ × b₁} = V - (2/3) × R × α × (V - V_ref)/r × (1/2^n-1) × {2^n-1 × b_n + 2^n-1 × b_n-1 + ... + 2⁰ × b₁} = V - (2/3) × α × (V - V_ref) × (R/Rr) × (1/2^n-1) {2^n-1 × b_n + 2^n-2 × b_n-1 + ... + 2⁰ × b₁} (16)

Durch Verwendung von Elementen mit denselben Eigenschaften (die beispielsweise unter denselben Diffusionsbedingungen hergestellt werden) wie dieselben Widerstandswerte R sowie Rr weisen die während der Herstellung verursachte Streuung und ein Temperaturkoeffizient dieselbe Steigung auf. Deswegen wird (R/Rr) konstant.

Deswegen wird gemäß Gleichung (16) die analoge Ausgangsspan nung V_AUS des D/A-Wandlers nur durch die Spannungen V, V_ref der Referenz-Gleichspannungsquellen bestimmt, hängt aber nicht von h_FE des Transistors ab.

Fig. 11 zeigt sowohl eine Temperaturkennlinie der analogen Ausgangsspannung V_AUS für das digitale Bit-Eingangssignal des erfindungsgemäßen D/A-Wandlers als auch die Temperaturkenn linie der analogen Ausgangsspannung V_AUS für das digitale Bit- Eingangssignal des herkömmlichen D/A-Wandlers. Wie vorstehend beschrieben ist, da die Ausgangsspannung V_AUS des erfindungs gemäßen D/A-Wandlers nicht von h_FE des Transistors abhängt, die Veränderung der Ausgangsspannung V_AUS selbst dann sehr klein, falls sich die Temperatur des D/A-Wandlers von T°C auf T1°C verändert.

Da die erfindungsgemäße Ausgangsspannung V_AUS durch h_FE des Transistors wie vorstehend beschrieben nicht beeinflußt wird, ist es vorteilhaft, daß die analoge Ausgangsspannung V_AUS sich selbst dann wenig verändert, wenn sich h_FE des Transistors wegen einer während der Herstellung verursachten Streuung verändert oder wenn der D/A-Wandler der Vorrichtung durch ei nen anderen ausgetauscht wird.

Die Referenz-Gleichspannungsquellen 21 sowie 22 können durch in Fig. 12 dargestellte Bandlücken-Referenzspannungs- Generatorschaltungen ersetzt werden. Gemäß Fig. 12 weist die Bandlücken-Referenzspannungs-Generatorschaltung Widerstände 401, 402, 403, Spannungsquellen 421, 422, Transistoren Q10, Q11, Q12, eine Konstantstromquelle 410 und einen Ausgangsan schluß 430 der Referenz-Gleichspannungsquelle auf. Gemäß Fig. 12 wird die Ausgangsspannung V_ref wie folgt erhalten.

V_ref = (R2/R3) × (kT/q) × 1n(n × R2/R1) + V_BE3

Bei der vorstehend angegebenen Gleichung ist die Ausgangs spannung V_ref durch R2/R3, R2/R1 sowie V_BE3 bestimmt, da (kT/q) konstant ist. Falls diese Widerstandselemente 401 bis 403 auf demselben Substrat ausgebildet sind, sind, da sich durch die Temperatur verursachte, sich verändernde Widerstandskomponen ten der Widerstände R1, R2, R3 dieselben Temperaturkoeffizi enten aufweisen, die Verhältnisse der Widerstände R2/R3 und R2/R1 unabhängig von der Temperatur. Da V_BE3 die Basis- Emitter-Spannung des Transistors Q11 ist und konstant ist, ist darüber hinaus die Ausgangsspannung V_ref konstant. Da die se Bandlücken-Referenzspannungs-Generatorschaltung als Kon stantstromquelle hinreichend bekannt ist, entfällt deren wei tere Beschreibung.

Ausführungsbeispiel 2

Fig. 2 zeigt einen erfindungsgemäßen D/A-Wandler gemäß einem zweiten Ausführungsbeispiel. Der D/A-Wandler weist einen Transistor Q₀, Widerstände R_E', RL und eine analoge Ausgangs spannung V_AUS des D/A-Wandlers auf. Die Elemente mit denselben Bezugszahlen in Fig. 2 sind dieselben Teile oder entsprechen de Teile wie in Fig. 1. Infolgedessen entfällt eine ausführ liche Beschreibung derselben Teile.

Gemäß Fig. 2 ist der Kollektor eines Transistors Qna an den nichtinvertierenden Eingangsanschluß eines Operationsverstär kers 30 angeschlossen. Eine Referenz-Gleichspannungsquelle 22 mit einer Referenzspannung V_ref ist an den invertierenden Ein gangsanschluß des Operationsverstärkers 30 angeschlossen. Ein Ausgangssignal des Operationsverstärkers 30 wird entsprechen den Basen der Transistoren Q1a, Q2a, ..., Qna zugeführt, die den D/A-Wandler bilden. Eine Ausgangsspannung V4 des Operati onsverstärkers 30 wird ebenfalls einer Basis des Transistors Q₀ zugeführt. Ein Ausgangsanschluß 70 ist ein Anschluß, aus dem die Ausgangsspannung V_AUS ausgegeben wird. Binäre digitale Eingangssignale b₁, b₂, b₃, b_n werden jeweils in Ein gangsanschlüsse 11, 12, 13, 14 eingegeben.

Die Kollektoren der Transistoren Q1a, Q2a, ..., Qna sind über die entsprechenden Widerstände 43, 46, 49, 52 an eine Refe renz-Gleichspannungsquelle 21 und deren Emitter über Wider stände RE mit Masse verbunden. Die Transistoren Q1b, Q2b, ..., Qnb weisen direkt an die Referenz-Gleichspannungsquelle 21 angeschlossene Kollektoren, zusammen mit den Emittern der Transistoren Q1a, Q2a, ..., Qna über die Widerstände R_E ange schlossene Emitter und an die digitalen Eingangsanschlüsse 11 bis 14 angeschlossene entsprechende Basen auf, in die eines der binären digitalen Eingangssignale "1" und "0" eingegeben wird.

In diesem Fall werden die entsprechenden Transistoren Q1a, Q2a, ..., Qna eingeschaltet, wenn die entsprechenden binären digitalen Eingangssignale b₁, b₂, ..., b_n "1" sind, und ausge schaltet, wenn die entsprechenden binären digitalen Eingangs signale b₁, b₂, ..., b_n "0" sind.

Bei dem Operationsverstärker 30 des vorstehend beschriebenen Schaltungsaufbaus verändert sich die Ausgangsspannung V4 des Operationsverstärkers 30, so daß die Kollektorspannung V₀ des Kollektors (an einem Knoten D) des Transistors Qna gleich der Spannung V_ref der Referenz-Gleichspannungsquelle 22 wird. Die Ausgangsspannung V4 des Operationsverstärkers 30 wird sämtli chen Basen der Transistoren Q1a, Q2a, ..., Qna zugeführt, die den D/A-Wandler bilden.

Der Transistor Q₀ weist einen an die Referenz-Gleichspan nungsquelle 21 über den Widerstand RL angeschlossenen Kollek tor und einen über den Widerstand R_E' mit Masse verbundenen Emitter auf.

Durch Anschluß des Operationsverstärkers 30 wie in Fig. 2 dargestellt wird die Ausgangsspannung V4 des Operationsver stärkers 30 derart gesteuert, daß die Ausgangsanschluß- Spannung V₀ des Transistors Qna gleich der Spannung V_ref der Referenz-Gleichspannungsquelle 22 ist. Diese Ausgangsspannung V4 des Operationsverstärkers 30 wird auch der Basis des Tran sistors Q₀ zugeführt.

Die Ausgangsspannung V_AUS des D/A-Wandlers in Fig. 2 wird wie folgt berechnet. Zunächst wird die Ausgangsspannung V4 des Operationsverstärkers 30 bestimmt. Die Ausgangsspannung V₀ des Transistors Qna wird auf den nichtinvertierenden Anschluß des Operationsverstärkers 30 zurückgeführt und die Ausgangs spannung V₀ des Transistors Qna dadurch gleich der Spannung V_ref der Referenz-Gleichspannungsquelle 22 gesteuert. Deswegen wird Gleichung (17) erhalten.

V₀ = V_ref (17)

Durch Einsetzen der Gleichung (17) in die Gleichung (13) und unter der Annahme, daß V_ref = V4 gilt, wird Gleichung (18) er halten.

V₀ = V_ref = V - (2/3) × R × (1/2^n-1) × [(V4 - V_BE) × h_FE/{R_E' × (1 + h_FE)}] × {2^n-1 × b_n + 2^n-2 × b_n-1 + ... + 2⁰ × b₁}) (18)

Deswegen wird die Ausgangsspannung V4 des Operationsverstär kers 30 durch Umwandlung der Gleichung (18) als Gleichung (19) erhalten.

V4 = (3/2) × 2^n-1 × (V - V_ref) × (R_E'/R) × {(1 + h_FE)/h_FE)/B + V_BE (19),

wobei B = 2^n-1 × b_n + 2^n-2 × b_n-1 + ... + 2⁰ × b₁ gilt.

Demgegenüber wird der Kollektorstrom I₀ des Transistors Q₀ durch Ersetzen von I₀ für I_C und von V4 für V_ref in der Glei chung (12) wie folgt erhalten.

I₀ = (V4 - V_BE) × h_FE/{R_E' × (1 + h_FE)} (20)

Gleichung (21) wird durch Einsetzen der Gleichung (19) in die Gleichung (20) erhalten.

I₀ (1/R_E') × {(3/2) × 2^n-1 × (V - V_ref) × (R_E'/R) × ((1 + h_FE)/h_FE)/B + V_BE - V_BE} × h_FE/{R_E' × (1 + h_FE) = (3/2) × 2^n-1 × (V - V_ref) × (1/R) × (1/B) (21)

Deswegen wird die analoge Ausgangsanschluß-Spannung V_AUS des D/A-Wandlers wie folgt erhalten.

V_AUS = V - RL × I₀ (22)

Gleichung (23) wird durch Einsetzen der Gleichung (21) in die Gleichung (22) erhalten.

V_AUS = V - RL × I₀ = V - (3/2) × 2^n-1 × (V - V_ref) × (RL/R) × (1/B) = V - (3/2) × 2^n-2 × (V - V_ref) × (RL/R) × {1/(2^n-1 × b_n + 2^n-2 × b_n-1 + ... + 2⁰ × b₁)} (23)

In der Gleichung (23) weisen durch Verwendung von Bauteilen mit denselben Eigenschaften (die beispielsweise unter densel ben Diffusionsbedingungen hergestellt werden) wie dieselben Widerstandswerte R sowie RL eine während der Herstellung ver ursachte Streuung und ein Temperaturkoeffizient die gleiche Steigung auf. Deswegen wird (R/Rr) konstant. Auf diese Weise ist aus der Gleichung (23) ersichtlich, daß die Ausgangsan schluß-Spannung V_AUS nicht von h_FE der Transistoren abhängt, da die Ausgangsanschluß-Spannung V_AUS nur durch die Spannungen V, V_ref der entsprechenden Referenz-Gleichspannungsquellen 21, 22 bestimmt ist.

Ein Digital-Analog-Wandler mit einer Leiterschaltung mit Wi derstandselementen, deren einer Anschluß an eine erste Refe renz-Gleichspannungsquelle 21 und deren anderer Anschluß an einen analogen Ausgangsanschluß 70 angeschlossen ist, wobei eine Vielzahl von Schaltelementen mit entsprechenden Knoten verbunden ist, die nicht an die erste Referenz-Gleichspan nungsquelle angeschlossen sind, und die Schaltelemente durch digitale Bit-Eingangssignale 11 bis 14 ein- oder ausgeschal tet werden, weist eine Steuerspannungs-Generatorschaltung 110 mit einem Transistor mit derselben Kennlinie wie die Schalte lemente in dem Digital-Analog-Wandler und einen Operations verstärker 30 zum Vergleich einer Spannung des Transistors mit einer Referenzspannung einer zweiten Referenz-Gleichspan nungsquelle 22 durch Rückführung der Spannung des Transistors auf. Ein Ausgangssignal des Operationsverstärkers 30 wird zur Steuerung der Schaltelemente des Digital-Analog-Wandlers ver wendet. Eine Kennlinie des erfindungsgemäßen Digital-Analog- (D/A-) Wandlers hängt nicht von h_FE der Transistoren ab.

Claims

1. Digital-Analog-Wandler mit:
einer Leiterschaltung
aus Widerstandselementen (43, 46, 49, 52),
deren einer Anschluß jeweils an eine erste Referenz-Gleichspannungsquelle (21) und
deren jeweils anderer Anschluß (A, B, C, D) einen Knoten einer Stufe (1, 2, 3, ...n) der Leiterschaltung bildet,
wobei zwischen zwei jeweilige andere Anschlüsse (A-B, B-C, C-D) jeweils ein weiteres Widerstandselement (45, 48, 51) geschaltet ist, und der andere Anschluß (D) des der n-ten Stufe zugehörigen Widerstandselements an einen analogen Ausgangsanschluß (70) angeschlossen ist;
einer Vielzahl von ersten Schalteinrichtungen (Q1a, Q1b, Q2a, Q2b, Q3a, Q3b, Qna, Qnb),
die an die jeweils anderen Anschlüsse (A, B, C, D) der Widerstandselemente angeschlossen sind, die nicht mit der ersten Referenz-Gleichspannungsquelle (21) verbunden sind,
wobei die ersten Schalteinrichtungen
erste Schaltelemente (Q1a, Q2a, Q3a, Qna)und zweite Schaltelemente (Q1b, Q2b, Q3b, Qnb) aufweisen,
wobei die ersten Schaltelemente jeweils
an Knoten (A, B, C, D) entsprechender Stufen der Leiterschaltung angeschlossene erste Elektroden,
über Widerstände (44, 47, 50, 53) mit Masse verbundene zweite Elektroden und
dritte Elektroden aufweisen, an die Steuerspannungen angelegt werden, und die zweiten Schaltelemente jeweils
an die erste Referenz-Gleichspannungs quelle (21) direkt angeschlossene erste Elektroden,
mit den zweiten Elektroden der ersten Schaltelemente verbundene zweite Elektroden und
dritte Elektroden (11, 12, 13, 14) aufweisen, an die digitale Eingangssignale (b1, b2, b3, ... bn) angelegt werden,
einer zweiten Schalteinrichtung (Qr) mit
einer über einen Widerstand (Rr) an die erste Referenz-Gleichspannungsquelle (21) angeschlossenen ersten Elektrode,
einer über einen Widerstand (Er) mit Masse verbundenen zweiten Elektrode, und
einer dritten Elektrode; und einem Operationsverstärker (30) mit
einem an die erste Elektrode der zweiten Schalteinrichtung (Qr) angeschlossenen nicht-invertierenden Anschluß und
einem an eine zweite Referenz-Gleichspannungsquelle (22) angeschlossenen invertierenden Anschluß,
wobei ein Ausgangsanschluß (V3) des Operationsverstärkers (30) sowohl an die jeweilige dritte Elektrode der ersten Schaltelemente der Vielzahl von ersten Schalteinrichtungen als auch an die dritte Elektrode der zweiten Schalteinrichtung angeschlossen ist,
wobei durch Ein- oder Ausschalten der ersten Schaltelemente der Vielzahl von ersten Schalteinrichtungen im Ansprechen auf die Vielzahl von digitalen Bit- Eingangssignalen (b1 bis bn) an den zweiten Schaltelementen ein analoges Ausgangssignal (V_AUS) an der ersten Elektrode des ersten Schaltelements (Qna) der ersten Schalteinrichtung der letzten Stufe erhalten wird.

2. Digital-Analog-Wandler mit:
einer Leiterschaltung
aus Widerstandselementen (43, 46, 49, 52),
deren einer Anschluß jeweils an eine erste Refe renz-Gleichspannungsquelle (21) und
deren jeweils anderer Anschluß (A, B, C, D) einen Knoten einer Stufe (1, 2, 3, ...n) der Leiterschaltung bildet,
wobei zwischen zwei jeweilige andere Anschlüsse (A- B, B-C, C-D) jeweils ein weiteres Widerstandselement (45, 48, 51) geschaltet ist;
einer Vielzahl von ersten Schalteinrichtungen (Q1a, Q1b, Q2a, Q2b, Q3a, Q3b, Qna, Qnb),
die an die jeweils anderen Anschlüsse (A, B, C, D) der Widerstandselemente angeschlossen sind, die nicht mit der er sten Referenz-Gleichspannungsquelle (21) verbunden sind,
wobei die ersten Schalteinrichtungen
erste Schaltelemente (Q1a, Q2a, Q3a, Qna) und zwei te Schaltelemente (Q1b, Q2b, Q3b, Qnb)aufweisen,
wobei die ersten Schaltelemente jeweils
an Knoten (A, B, C, D) entsprechender Stufen der Leiterschaltung angeschlossene er ste Elektroden,
über Widerstände (44, 47, 50, 53) mit Masse verbundene zweite Elektroden und
dritte Elektroden aufweisen, an die Steu erspannungen angelegt werden, und die zweiten Schaltelemente jeweils
an die erste Referenz-Gleichspannungs quelle (21) direkt angeschlossene erste Elek troden,
mit den zweiten Elektroden der ersten Schaltelemente verbundene zweite Elektroden und
dritte Elektroden (11, 12, 13, 14) auf weisen, an die digitale Eingangssignale (b1, b2, b3, ... bn) angelegt werden,
einer zweiten Schalteinrichtung (Qo) mit
einer über einen Widerstand (RL) an die erste Referenz- Gleichspannungsquelle (21) angeschlossenen ersten Elektrode,
einer über einen Widerstand (R_E') mit Masse verbundenen zweiten Elektrode, und
einer dritten Elektrode; und einem Operationsverstärker (30) mit
einem an die erste Elektrode des ersten Schaltelements (Qna) der ersten Schalteinrichtung der letzten Stufe ange schlossenen nicht-invertierenden Anschluß und
einem an eine zweite Referenz-Gleichspannungsquelle (22) angeschlossenen invertierenden Anschluß,
wobei ein Ausgangsanschluß (V4) des Operationsverstär kers (30) sowohl an die jeweilige dritte Elektrode der ersten Schaltelemente der Vielzahl von ersten Schalteinrichtungen als auch an die dritte Elektrode der zweiten Schalteinrich tung angeschlossen ist,
wobei durch Ein- oder Ausschalten der ersten Schaltele mente der Vielzahl von ersten Schalteinrichtungen im Anspre chen auf die Vielzahl von digitalen Bit-Eingangssignalen (b1 bis bn) an den zweiten Schaltelementen ein analoges Ausgangs signal (V_AUS) an der ersten Elektrode der zweiten Schaltein richtung (Qo) erhalten wird.

3. Digital-Analog-Wandler nach Anspruch 1 oder 2, wobei die Schaltelemente und die zweite Schalteinrichtung aus bipolaren Transistoren bestehen, und wobei die ersten Elek troden Kollektoren, die zweiten Elektroden Emitter und die dritten Elektroden Basen sind.

4. Digital-Analog-Wandler nach Anspruch 1 oder 2, wobei die Schaltelemente und die zweite Schalteinrichtung aus MOS-Transistoren bestehen, wobei die ersten Elektroden Drains, die zweiten Elektroden Sources und die dritten Elek troden Gates sind.