[go: up one dir, main page]

DE19639607A1 - Pufferspeichertestverfahren - Google Patents

Pufferspeichertestverfahren

Info

Publication number
DE19639607A1
DE19639607A1 DE1996139607 DE19639607A DE19639607A1 DE 19639607 A1 DE19639607 A1 DE 19639607A1 DE 1996139607 DE1996139607 DE 1996139607 DE 19639607 A DE19639607 A DE 19639607A DE 19639607 A1 DE19639607 A1 DE 19639607A1
Authority
DE
Germany
Prior art keywords
jump
command
buffer
commands
test
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE1996139607
Other languages
English (en)
Inventor
Christian Bajer
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Technology Solutions GmbH
Original Assignee
Siemens Nixdorf Informationssysteme AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens Nixdorf Informationssysteme AG filed Critical Siemens Nixdorf Informationssysteme AG
Priority to DE1996139607 priority Critical patent/DE19639607A1/de
Publication of DE19639607A1 publication Critical patent/DE19639607A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C29/00Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/10Test algorithms, e.g. memory scan [MScan] algorithms; Test patterns, e.g. checkerboard patterns 
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317Testing of digital circuits
    • G01R31/3181Functional testing
    • G01R31/3183Generation of test inputs, e.g. test vectors, patterns or sequences
    • G01R31/318392Generation of test inputs, e.g. test vectors, patterns or sequences for sequential circuits

Landscapes

  • Techniques For Improving Reliability Of Storages (AREA)
  • Memory System Of A Hierarchy Structure (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)

Description

Technisches Gebiet
Das Verfahren betrifft den Test von Pufferspeichern in Zentraleinheiten.
Stand der Technik
Zentraleinheiten von Rechenanlagen besitzen in der Regel einen üblicherweise mit dem englischen Wort französischen Ursprungs, "Cache", bezeichneten Pufferspeicher, der auch im folgenden weiterhin als Cache bezeichnet wird. Dieser wird durch die Schaltung der Zentraleinheit automatisch verwaltet, so daß ein Programm außer durch die geringere Laufzeit einer Befehlsfolge durch die Anwesenheit des Cache nicht beeinflußt wird. Dieses Verhalten wird auch als transparent bezeichnet.
Da der Cache transparent ist, ergeben sich Probleme bei Test- und Diagnoseprogrammen. Insbesondere ist ein Test des Cache-Speichers schwierig, da er ja gerade nicht den Ablauf des Programms beeinflussen und möglichst nicht be­ merkbar sein soll. Für einen Speichertest sind wirksame Testmuster bekannt, deren Abspeichern und anschließendes Lesen die häufigsten Speicherfehler erkennt. Eines der einfachsten Testmuster besteht darin, alternierend eine 1 und eine 0 sowie dessen Komplement zu verwenden, so daß die Testmuster hexadezimal "5555" und "AAAA" dargestellt werden. Da es sich jedoch um einen Befehlspuffer handelt und diese Testmuster nicht unbedingt zulässige Befehle darstellen, stellt sich das Problem, wie beliebige Test­ muster in den Cache geladen und geprüft werden können. Die Patentschrift US 4,882,673 verwendet hierzu eine Hardware-Einrichtung, mit der Cache-Inhalte vertauscht gespeichert werden können. Diese Lösung ist relativ auf­ wendig, weil nur für den Test benötigte Hardware vorhan­ den sein muß.
Aufgabe der Erfindung ist es daher, beliebige Testmuster in einen Befehlscache zu laden und zu überprüfen, ohne daß die Testmuster gültige Befehle sein müssen, ohne daß nur für den Test verwendete Hardware benötigt wird.
Darstellung der Erfindung
Die Erfindung benutzt die Beobachtung, daß ein Cache praktisch immer in Zeilen organisiert ist, die jeweils vollständig in den Cache geladen werden. Diese Zeilen sind so groß, daß nicht nur ein Sprungbefehl, sondern auch noch ein auf den Sprungbefehl folgendes Testmuster, welches durch den Sprungbefehl umsprungen wird, darin Platz hat. Die Erfindung besteht darin, daß diese Kette von Sprungbefehlen einmal ausgeführt wird und so die Testmuster in Pufferzeilen geschrieben werden und unmit­ telbar anschließend noch einmal ausgeführt wird und somit die Pufferzeilen gelesen und die Testmuster einer ohnehin vorhandenen Prüfeinrichtung zur Fehlererkennung zugeführt werden.
Eine Fortbildung der Erfindung betrifft Rechner mit einer Architektur, bei der der sequentiell folgenden Befehl be­ reits geladen wird, bevor der vorhergehende Befehl abge­ schlossen ist. In diesen Fällen folgt in dem Testpro­ gramm auf den Sprungbefehl (JMP) ein Leerbefehl (NOP), der dann zumindest in bzw. aus dem Befehlspuffer geladen wird. Liegt eine Wort- oder Zeilengrenze zwischen Sprung­ befehl und Leerbefehl, dann wird nicht nur das bzw. die den Sprungbefehl enthaltende Wort bzw. Zeile geladen, sondern auch noch das bzw. die den Leerbefehl enthaltende Zeile.
Beschreibung
In den Figuren sind verschiedene Testprogramme tabella­ risch dargestellt, wobei eine Zeile der Tabelle der Länge einer Pufferzeile entspricht und in der ersten Spalte die Adressen der Befehle in der ersten Spalte dargestellt sind. In den Beispielen wird angenommen, daß eine Puffer­ zeile 16 Adresseinheiten und ein Befehl 4 Adresseinheiten umfaßt. Dementsprechend enthalten die Spaltenköpfen die Versatzwerte der Befehle gegenüber dem ersten Befehl der Zeile. Die Tabellen sind in Fig. 1 und Fig. 2 in der Mit­ te ausgeblendet und ab Fig. 3 entsprechend der Länge des Pufferspeichers fortzusetzen.
In Fig. 1 ist ein Testprogramm skizziert, bei dem eine aufsteigende Kette von Sprungbefehlen verwendet wird, die sich jeweils am Anfang einer Pufferzeile befinden. In dem dargestellten Beispiel hat der Pufferspeicher 256 Zeilen à 4 Worte à 4 Bytes und umfaßt damit 4096 Adressen. In der ersten Spalte ist ein Kette von auf den jeweils näch­ sten verweisenden Sprungbefehlen vorhanden. Bei deren Ausführung wird der Pufferspeicher vollständig mit allen Zeilen, also nicht nur den Sprungbefehlen, sondern auch den auf die Sprungbefehle folgenden, in Fig. 1 allgemein mit "Pattern" bezeichneten Testmustern geladen. Hat das Testprogramm wie in dem Beispiel die Größe des Puffer­ speichers, so wird der gesamte Pufferspeicher mit den Sprungbefehlen und den Testmustern geladen. Der letzte Befehl auf Adresse 4050 springt auf eine zweite Kette von Sprungbefehlen ab Adresse 8, die in gleicher Art, wie die erste Kette die Pufferzeilen geladen hat, diese jetzt be­ nutzt, damit die Daten aus den Pufferzeilen gelesen wer­ den und durch den Lesevorgang die ohnehin vorhandene Prüf­ einrichtung (z. B. durch Paritätsprüfung) des Speichers für die Pufferzeilen aktiviert wird.
Auf diese Art können also die zweite und vierte Spalte mit beliebigen Testmustern geprüft werden, indem das Testprogramm eine entsprechende Anzahl von Sprungketten enthält. Zur Prüfung der ersten und dritten Spalte werden dann die beiden Sprungketten entsprechend in die zweite und vierte Spalte versetzt. Damit läßt sich der Puffer­ speicher vollständig testen.
Alternativ kann auch nach Fig. 2 vorgegangen werden, wo­ bei der letzte Befehl in der Kette der Sprungbefehle ein in praktisch allen Zentraleinheiten vorhandener Schlei­ fensprungbefehl DJNZ ist, der eine Speicherstelle oder ein Register um eins vermindert und, sofern das Resultat nicht Null ist, einen Sprung zu der angegebenen Adresse ausführt. Wird die Speicherstelle oder, wie im Beispiel, der Akkumulator, vor dem ersten Aufruf mit 2 initiali­ siert, wie in Fig. 2 unter der Adresse 4096 angedeutet ist, dann wird dieselbe Kette von Sprungbefehlen zweimal ausgeführt und sodann der auf den Schleifensprungbefehl folgende Befehl, der daher anstelle eines Testmusters ein Sprungbefehl sein sollte, ausgeführt. Der dadurch gering­ fügig reduzierten Testüberdeckung kann begegnet werden, indem das Testprogramm unverändert ein zweites Mal ausge­ führt wird, jedoch zuvor eine andere Kette von Befehlen, die alle Zeilen aus dem Pufferspeicher und mindestens ei­ ne weitere verdrängt, so daß bei der nochmaligen Ausfüh­ rung jede Zeile in eine physikalisch andere Pufferzeile geladen wird. Alternativ kann die erste und letzte Zeile vertauscht werden, so daß der Zähler mit 3 geladen, der Schleifensprungbefehl auf Adresse 0, der Rücksprung auf Adresse 4 und auf Adresse 4050 ein Sprung zurück nach 0 verwendet werden.
In den folgenden Beispielen wird davon ausgegangen, daß nach diesem Muster dieselbe Sprungkette zweifach ausge­ führt wird. Daher werden die Tabellen nur noch mit dem Anfang dargestellt, wie Fig. 3 für den Fall zeigt, daß die Sprungkette in der zweiten Spalte liegt. Die Beispie­ le können jedoch auch auf eine Variante mit zwei Sprung­ ketten nach dem Beispiel von Fig. 1 geändert werden; ins­ besondere, wenn eine Pufferzeile nicht nur vier, sondern sechs oder mehr Sprungbefehle aufnehmen kann und daher auch die noch im folgenden zu beschreibenden Leerbefehle zusätzlich zu den Sprungbefehlen und den Prüfmustern Platz haben.
Selbstverständlich sollte ein Test mit mehreren unter­ schiedlichen Mustern erfolgen. Sehr häufig wird hierzu das im Sechzehnersystem (hexadezimal) dargestellte Muster "5555" bzw. dessen Komplement "AAAA" verwendet. Andere, in der Literatur diskutierte Muster können ersichtlich gleichfalls beliebig eingesetzt werden.
Es ist auch nicht notwendig, daß die Kette der Sprungbe­ fehle äquidistant und aufsteigend ist. In Fig. 4 wird ei­ ne Variante gezeigt, bei der abwechselnd die erste und zweite Spalte benutzt werden. Fig. 5 zeigt eine Variante, bei der verschränkt die Adressreihenfolge die Folge 16, 0, 32, 64, 48 usw. verwendet werden. Auch könnte ein Pseudo-Zufallszahlengenerator nach der Art rückgekoppel­ ter Schieberegister bzw. mit einer Modulo-Rechnung ver­ wendet werden, die in dem Standardwerk von D. Knuth, "The Art of Computer Programming", ausführlich beschrieben wer­ den und inbesondere die Eigenschaft haben, daß sie alle Zahlen unterhalb einer Potenz einer Basis in einer scheinbar zufälligen Art aufzählen. Im folgenden wird der Einfachheit halber die aufsteigende Reihenfolge beibehal­ ten.
Manche Pufferspeicher sind pro Zeile in Pufferworte un­ terteilt, die jeweils eine eigene Einrichtung zur Fehler­ erkennung haben. In den folgenden Beispielen wird daher die Pufferzeile als in zwei Worte unterteilt dargestellt. Ersichtlich ist dies der einfachste Fall, der problemlos auf Pufferspeicher mit drei, vier oder mehr Worten pro Zeile abgewandelt werden kann.
In diesem Fall muß das Testprogramm beispielsweise wie in Fig. 6 dargestellt, gestaltet werden, indem die Kette von Sprungbefehlen jedes Pufferwort erreicht. Diese Anordnung testet die zweite und vierte Spalte; zum Test der ersten und dritten ist die Sprungkette in die zweite und vierte Spalte zu verlegen. Im übrigen gelten dieselben Überle­ gungen, wie sie bereits oben dargestellt sind. Die Wort­ grenze ist in der Tabelle durch einen Doppelstrich ange­ deutet.
Bei den häufig mit einem Cache ausgestatteten modernen Hochleistungsrechnern wird der nächste Befehl bereits an­ gefordert, bevor der aktuelle Befehl abgeschlossen ist, was auch als Prefetch bezeichnet wird. Problematisch ist dabei ein auf einen Sprung folgender Befehl. Je nach Zen­ traleinheit wird dabei der nachfolgende Befehl entweder immer ausgeführt, oder es muß ein gültiger Befehl sein, dessen Wirkung unterdrückt wird, oder es ist auch ein un­ gültiger Befehlscode zulässig. Wichtig ist jedoch, daß der auf einen Sprung folgende Befehl von dem Befehls­ puffer angefordert wird. Im folgenden wird daher immer ein Leerbefehl NOP in die Tabellen eingetragen, auch wenn die Zentraleinheit dort einen beliebigen oder sogar un­ gültigen Befehl zuließe. Leerbefehl kann in diesem Sinne natürlich jeder Befehl sein, der keinen Sprung verur­ sacht, also auch ein Befehl, um einen Akkumulator mit ei­ ner Konstanten zu laden oder den Akkumulator hochzuzäh­ len.
Fig. 7 zeigt für diesen Fall eine Variante, die mit be­ sonders wenig ausgeführten Befehlen auskommt. Dabei steht der Sprungbefehl am Ende einer Zeile, hier der zweiten Zeile, und auf ihn folgt ein Leerbefehl in der ersten Spalte der folgenden Zeile, hier mit der Adresse 32, ob­ wohl der Sprung in die übernächste, die vierte Spalte führt. Da nur die halbe Anzahl von Sprungbefehlen ver­ wendet wird, ist auf manchen Zentraleinheiten diese Pro­ grammvariante schneller als die mit der vollen Anzahl von Sprungbefehlen.
Bei einer Unterteilung der Pufferzeile in getrennt ge­ prüfte Worte ergibt sich daher die überraschend einfach Lösung nach Fig. 8, bei der der auf einen Sprungbefehl folgende Leerbefehl in ein anderes Wort der Pufferzeile zu liegen kommt. Bei der ersten Ausführung der Sprungket­ te ist dies ohne Bedeutung, da ja ohnehin die gesamte Zeile gelade wird. Bei der zweiten, prüfenden Ausführung sorgt der Leerbefehl jedoch dafür, daß auch das zweite Wort der Zeile angefordert und damit geprüft wird.
Mit der Anordnung nach Fig. 8 kann die erste und vierte Spalte mit beliebigen Testmustern geprüft werden. Zur Prüfung der zweiten und dritten Spalte kommt der Sprung­ befehl in die vierte und der Leerbefehl in die erste Spalte der nachfolgenden Zeile zu liegen, wie in Fig. 9 dargestellt. Auf Adresse 0 muß dann allerdings ein Sprungbefehl innerhalb der Zeile liegen, weil sonst bei der zweiten Ausführung der Sprungkette das erste Wort nicht geprüft werden würde.

Claims (6)

1. Verfahren zum Prüfen eines transparenten Befehlspuf­ fers einer Zentraleinheit einer digitalen Rechenanla­ ge, wobei
  • - der Befehlspuffer aus Pufferzeilen besteht und jede Pufferzeile eine Prüfeinrichtung zur Fehler­ erkennung umfaßt,
  • - ein Testprogramm eine erste Kette von Sprungbefeh­ len (JMP) und zwischen den Sprungbefehlen Testmu­ ster aufweist,
  • - die erste Kette von Sprungbefehlen ein erstes Mal ausgeführt wird und so die Testmuster in Pufferzei­ len geschrieben werden,
  • - unmittelbar anschließend an die erste Ausführung der ersten Kette von Sprungbefehlen dieselbe oder eine dieselben Pufferzeilen in derselben Reihenfol­ ge ansprechende Kette von Sprungbefehlen ein zwei­ tes Mal ausgeführt wird und somit die Pufferzeilen gelesen und die Testmuster der Prüfeinrichtung zur Fehlererkennung zugeführt werden.
2. Verfahren nach Anspruch 1, wobei
  • - die Zentraleinheit den auf einen Sprungbefehl fol­ genden Befehl zumindest soweit bearbeitet, daß die­ ser aus dem Befehlspuffer gelesen wird,
  • - auf jeden Sprungbefehl (JMP) unmittelbar ein Hilfs­ befehl, vorzugsweise ein Leerbefehl (NOP), folgt
  • - das Testprogramm auf die Hilfsbefehle folgende so­ wie den Sprungbefehlen vorausgehende Testmuster aufweist,
  • - das Testprogramm derart im Speicher angeordnet ist, daß jeder Sprungbefehl und der unmittelbar folgen­ der Hilfsbefehl in bzw. von unterschiedlichen Puf­ ferzeilen derselben Pufferzeile geladen bzw. gele­ sen werden.
3. Verfahren nach Anspruch 1, wobei
  • - die Zentraleinheit den auf einen Sprungbefehl fol­ genden Befehl zumindest soweit bearbeitet, daß die­ ser aus dem Befehlspuffer gelesen wird,
  • - jede Pufferzeile in mindestens zwei Teilworte mit eigener Fehlererkennung aufgeteilt ist
  • - auf jeden Sprungbefehl (JMP) unmittelbar ein Hilfs­ befehl, vorzugsweise ein Leerbefehl (NOP), folgt
  • - das Testprogramm auf die Hilfsbefehle folgende so­ wie den Sprungbefehlen vorausgehende Testmuster aufweist,
  • - das Testprogramm derart im Speicher angeordnet ist, daß jeder Sprungbefehl und der unmittelbar folgen­ der Hilfsbefehl in bzw. von unterschiedlichen Teil­ wörtern geladen bzw. gelesen werden.
4. Anordnung von Befehlen in einem Testprogram zum Prüfen eines transparenten Befehlspuffers einer Zentralein­ heit einer digitalen Rechenanlage, wobei
  • - der Befehlspuffer aus Pufferzeilen besteht und jede Pufferzeile eine Prüfeinrichtung zur Fehler­ erkennung umfaßt,
  • - ein Testprogramm eine erste Kette von Sprungbefehlen (JMP) und zwischen den Sprungbefehlen Testmu­ ster aufweist,
  • - die Kette der Sprungbefehle derart gestaltet ist, daß jeder Sprungbefehl und mindestens eines ihn um­ gebendes Testmuster bei der Ausführung in bzw. von eine Pufferzeile geladen bzw. von dieser gelesen werden.
5. Anordnung nach Anspruch 4, wobei
  • - die Zentraleinheit den auf einen Sprungbefehl fol­ genden Befehl zumindest soweit bearbeitet, daß die­ ser aus dem Befehlspuffer gelesen wird,
  • - auf jeden Sprungbefehl (JMP) unmittelbar ein Hilfs­ befehl, vorzugsweise ein Leerbefehl (NOP), folgt,
  • - die Sprungbefehle und die Hilfsbefehle so angeord­ net sind, daß ein Sprungbefehl und der auf ihn fol­ gende Hilfsbefehl in bzw. von verschieden Puffer­ zeilen geladen bzw. gelesen werden.
6. Anordnung nach Anspruch 4, wobei
  • - die Zentraleinheit den auf einen Sprungbefehl fol­ genden Befehl zumindest soweit bearbeitet, daß die­ ser aus dem Befehlspuffer gelesen wird,
  • - jede Pufferzeile in mindestens zwei Teilworte mit eigener Fehlererkennung aufgeteilt ist
  • - auf jeden Sprungbefehl (JMP) unmittelbar ein Hilfs­ befehl, vorzugsweise ein Leerbefehl (NOP), folgt,
  • - die Sprungbefehle und die Hilfsbefehle so angeord­ net sind, daß ein Sprungbefehl und der auf ihn fol­ gende Hilfsbefehl in bzw. von verschieden Teilwör­ tern geladen bzw. gelesen werden.
DE1996139607 1996-09-26 1996-09-26 Pufferspeichertestverfahren Withdrawn DE19639607A1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE1996139607 DE19639607A1 (de) 1996-09-26 1996-09-26 Pufferspeichertestverfahren

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE1996139607 DE19639607A1 (de) 1996-09-26 1996-09-26 Pufferspeichertestverfahren

Publications (1)

Publication Number Publication Date
DE19639607A1 true DE19639607A1 (de) 1998-04-02

Family

ID=7806992

Family Applications (1)

Application Number Title Priority Date Filing Date
DE1996139607 Withdrawn DE19639607A1 (de) 1996-09-26 1996-09-26 Pufferspeichertestverfahren

Country Status (1)

Country Link
DE (1) DE19639607A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001053769A1 (de) 2000-01-24 2001-07-26 Sachsenring Entwicklungsgesellschaft Mbh Verbundglasscheibe für sicherheitskraftfahrzeuge

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
NICHTS ERMITTELT *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001053769A1 (de) 2000-01-24 2001-07-26 Sachsenring Entwicklungsgesellschaft Mbh Verbundglasscheibe für sicherheitskraftfahrzeuge

Similar Documents

Publication Publication Date Title
DE69434728T2 (de) Synchronisationssystem und verfahren in einem datencachesystem mit aufgeteiltem pegel
DE69116919T2 (de) Selbsttestverfahren für inhaltsadressierbare Speicher
DE3885594T2 (de) Speicherprüfgerät.
DE1952158A1 (de) Speicherschutzverfahren und Einrichtung zur Durchfuehrung dieses Verfahrens
DE2364408B2 (de) Schaltungsanordnung zur Adressierung der Speicherplätze eines aus mehreren Chips bestehenden Speichers
DE19526008C2 (de) Befehlsvorholeinheit für einen Computer
DE1931966B2 (de) Datenverarbeitungsanlage mit Assoziativspeichern
DE112004000694B4 (de) Ein Verfahren und eine Vorrichtung zur Verbesserung der Multi-CPU-Systemleistung für Speicherzugriffe
DE3911721C2 (de)
EP1079307B1 (de) Verfahren zum Betrieb eines Speichersystems sowie Speichersystem
DE69908772T2 (de) Geraet mit kontextumschaltungsfaehigkeit
DE2906789A1 (de) Speicherpruefsystem
DE2617485A1 (de) Verfahren und schaltungsanordnung zur abarbeitung von mikrobefehlsfolgen in datenverarbeitungsanlagen
DE10296828T5 (de) Halbleiterspeichertestgerät und Adressgenerator zur Defektanalyse
DE69025782T2 (de) Registerbankschaltung
DE19639607A1 (de) Pufferspeichertestverfahren
DE2723706A1 (de) Einrichtung zum adressenvergleich
EP0664905A1 (de) Verfahren zur durchfürhung mindestens eines tests an mindestens einem von auf einem rechner parallel ablauffähigen objekten eines objektorientierten programmes.
EP0151810B1 (de) Verfahren und Schaltungsanordnung zum Prüfen eines Programms in Datenverarbeitungsanlagen
DE2106731A1 (de) Diagnoseeinrichtung fur elektronische Datenverarbeitungsanlagen
DE69316944T2 (de) Datenschutzschaltung
DE3931389C2 (de) Vorrichtung zur Erfassung der Koinzidenz von in einer Pufferspeichersteuerung abgespeicherten Operanden
DE2625183A1 (de) Datenverarbeitungseinrichtung
DE10119125C1 (de) Verfahren zum Vergleich der Adresse eines Speicherzugriffs mit einer bereits bekannten Adresse einer fehlerhaften Speicherzelle
DE2442014A1 (de) Verfahren und vorrichtung zur organisation eines steuerspeichers

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8127 New person/name/address of the applicant

Owner name: FUJITSU SIEMENS COMPUTERS GMBH, 81739 MUENCHEN, DE

8120 Willingness to grant licenses paragraph 23
8130 Withdrawal