DE19638769C1 - Emittergesteuerter Thyristor - Google Patents

Description

Die Erfindung betrifft einen emittergesteuerten Thyristor nach dem Oberbegriff des Anspruchs 1.

Emittergesteuerte Thyristoren haben den Vorteil, sich über ein Gate mit niedrigem Spannungsabfall leicht steuern zu lassen. Die meisten EST ("Emitter Switched Thyristor") haben keine ausgeprägte Stromsättigung, weil diese durch die Durch­ bruchsspannung des Einschalt-MOSFET, welcher in Reihe mit dem Hauptthyristor liegt, begrenzt wird. Die EST mit zweifachem Kanal haben den Nachteil eines ho­ hen Spannungsabfalls in Vorwärtsrichtung. Ein solcher MOSFET ist in der Veröf­ fentlichung M.S. Shekar, B.J. Baliga, M. Nandakumar, S. Tandon und A. Reis­ mann: "High-Voltage Current Saturation in Emitter Switched Thyristors", IEEE ELECTON DEVICE LETTERS, VOL. 12, NO. 7, JULY 1991, beschrieben.

Aus der Veröffentlichung von A. Bhalla, T.P. Chow, K.C. So: "RECEST: A Reverse Channel Emitter Switched Thyristor", ISPSD-95, Proc. Int. Symp. on Power Semic. Dev. and ICS, 1995, Yokohama, pp. 24-28, ist ein emittergesteuerter Thyristor be­ kannt, welcher einen Hauptthyristor zwischen einem "floatenden" n+-Emitter, einer p-Wanne, einer n-Driftregion, einer n-Bufferzone und einem p+-Substrat bildet. Der floatende n+-Emitter ist mit dem n+-Draingebiet des in Reihe liegenden lateralen MOSFET durch eine floatende Metallverbindung kurzgeschlossen. Dadurch wird der Thyristorstrom gezwungen, durch den Serien-MOSFET zu fließen. Ein parasi­ tärer Thyristor ist zwischen der n+-Source, der p-Wanne, der n-Driftregion, der n- Bufferzone und dem p+-Substrat vorhanden. Beide Teile des Gates sind mit dem Rand der Zelle verbunden, welche in z-Richtung einen etwa 100 µm langen Strei­ fen bildet. Die p-Wanne unter dem floatenden n+-Emitter ist mit der p+-Region und der Kathode am Rand der Zelle des Einzelbauelements in z-Richtung kurzge­ schlossen (siehe Fig. 1).

Das Einschalten geschieht durch Anlegen einer positiven Spannung an das Gate und einer positiven Vorspannung an die Anode. Dieses ruft Elektronen- Inversionsschichten unter dem lateralen Serien-MOSFET und dem DMOS-Gate hervor. Die Elektronen fließen von der Kathode über den lateralen Serien- MOSFET, die floatende Metallverbindung, den floatenden n+-Emitter und den DMOS-Kanal in die Driftregion. Das wiederum verursacht die Injektion von Löchern aus dem p+-Substrat, von denen einige durch die p-Wanne eingefangen werden. Dieser Löcherstrom fließt unter den floatenden n+-Emitter in z-Richtung, und polt den Übergang n+/p-Wanne in Vorwärtsrichtung und schaltet den Hauptthyristor ein. Da die einzige Quelle von Elektronen für den floatenden n+-Emitter im latera­ len Serien-MOSFET zu sehen ist (über die floatende Metallverbindung) muß der gesamte Thyristorstrom durch den Serien-MOSFET fließen. Dies führt zu einer Gate-gesteuerten Stromsättigung im eingeschalteten Zustand.

Um das Bauelement abzuschalten, wird eine negative Spannung an das Gate ge­ legt. Dieses schaltet den lateralen Serien-MOSFET aus und aktiviert den p-Kanal- MOSFET, welcher den Löcherstrom umleitet. Dadurch wird ein Pfad für den Lö­ cherstrom von der p-Wanne zum Kathodenkontakt hergestellt. Da dieser Löcher­ strom nicht unter der n+-Source fließt, wird das dynamische Einrasten des parasi­ tären Thyristors unterdrückt. In dem Maße, wie die Anodenspannung während des Abschaltens ansteigt, wird vor der Erholung des Übergangs zwischen p-Wanne und n-Driftgebiet das Potential der JFET-Region ansteigen. Sogar wenn das Gate bei Null Volt festgehalten ist, wird eine Inversionsschicht vom p-Typ induziert. Da das Gebiet der p-Wanne ebenso bei einem ziemlich hohen Potential (10-20 V) liegt, wird der PMOS-Verteiler aktiviert und die Löcher über diesen Pfad abgeführt.

Für Emitter-geschaltete Thyristoren sind einige Mechanismen für das Versagen des Bauelements beim Abschalten festgestellt worden. So z. B. Einrasten des pa­ rasitären Thyristors, Durchbruch des lateralen Serien-MOSFET, Durchbruch des Übergangs zwischen p-Wanne und n+-Gebiet an der Grenze der einzelnen Bau­ elementzelle in z-Richtung und strominduzierter Lawinendurchbruch bei hohen Spanungen. Auch dieses Bauelement kann durch einen dieser Mechanismen zer­ stört werden. Dies hängt von den Auslegungs- und Betriebsbedingungen ab:

• 1. Die Stromdichte für das Einrasten des parasitären Thyristors kann allerdings dadurch auf ein höheres Niveau gebracht werden, daß die Dimensionen der Gebiete auf der rechten Seite des p+-Gebiets des Verteiler-MOSFET ver­ kleinert werden.
• 2. Während des Abschaltens wächst das Potential des floatenden n+-Emitters mit dem Potential der p-Wanne, wodurch es andererseits dem Anodenpo­ tential folgt, bevor der Übergang zwischen p-Wanne und n+-Emittergebiet sich erholt hat. Da das floatende n+-Emittergebiet mit dem Draingebiet des lateralen Serien-MOSFET kurzgeschlossen ist, kann dies zum Durchbruch des MOSFET führen.
• 3. Wenn der PMOS-Verteiler aktiviert ist, baut der Löcherstrom, welcher durch den p-Kanal fließt, einen lateralen Spanungsabfall auf, nachdem er durch die p-Wannen-Region eingefangen wurde. Dieser Spannungsabfall ist auf der linken Seite des Bauelements am positivsten (siehe Fig. 1, Mitte des floatenden Emittergebiets). Da das Potential des floatenden n+-Emitters auf den Diodenabfall des sehr positiven p-Wannen-Potentials beschränkt ist, ist der Übergang von der p-Wanne zum n+-Gebiet, ausgehend vom Zentrum des floatenden Emitters und bis zur JFET-Region anwachsend, in Sperrich­ tung gepolt. Nun ist aber außerdem das Gebiet der p-Wanne mit der Katho­ de in z-Richtung kurzgeschlossen. Daher ist die Vorspannung an dem Über­ gang zwischen n+-Emittergebiet und p-Wanne am Zellenrand um den Span­ nungsabfall über den PMOS-Kanal größer als unter dem DMOS-Gate. Die­ ser Spannungsabfall kann groß genug sein, um zu einem Durchbruch des Übergangs unter dem Gate zu führen. Daher wird der Durchbruch dieses Übergangs an den Zellenrändern beginnen, sehr wahrscheinlich an den räumlich ausgebildeten Übergängen an den Ecken des floatenden Emitter­ fensters.

Außer der Zerstörung beim Abschalten durch die Sperrpolung des floatenden n+/p- Wannen-Übergangs und dem geschilderten Lawinendurchbruch, besitzen bekann­ te emitter geschaltete Thyristoren den Nachteil, daß die Sättigung des Anoden­ stroms im eingeschalteten Zustand nur durch die Sättigung des lateralen NMOSFET hervorgerufen werden kann. Zur Erzielung einer guten Sättigung muß der NMOSFET eine hohe Durchbruchspannung besitzen. Dies erhöht jedoch des­ sen Widerstand im eingeschalteten Zustand und damit den Spannungsabfall über dem eingeschalteten Thyristor erheblich. Während des Abschaltens steigt der Spannungsabfall im lateralen NMOSFET an und droht, diesen zu zerstören. Der Spannungsabfall ist wesentlich durch den Widerstand im eingeschalteten Zustand der p-Kanals in der JFET-Region bestimmt. Im hier RECEST genannten Bauele­ ment ist dieser als Längskanal ausgeführt, und dessen "On"-Widerstand ist damit sehr hoch.

Der Erfindung liegt die Aufgabe zugrunde, bei einem emittergesteuerten Thyristor nach dem Oberbegriff des Patentanspruchs 1, den Spannungsabfall über dem Über­ gang zwischen p-Wanne und floatendem n+-Gebiet sowie über dem lateralen NMOSFET zu reduzieren und die Sättigung des Anodenstroms im eingeschalteten Zustand auch bei hohen Anodenspannungen aufrecht zu erhalten.

Gelöst wird diese Aufgabe mit den im kennzeichnenden Teil des Anspruchs 1 an­ gegebenen Merkmalen.

Der Gegenstand des Anspruchs 1 hat den Vorteil, daß der MOS-gesteuerte Thyri­ stor einen sicheren Arbeitsbereich aufweist, wobei das Sättigungsverhalten des Anodenstroms das Bauelement gegen Überlastungen schützt. Das Bauelement läßt sich leicht durch unipolare Potentiale einschalten, wobei die p-Basis 4 floaten kann, d. h., daß ihr Potential nicht von außen festgelegt ist.

Der erfindungsgemäße MOS-gesteuerte Thyristor enthält neben einem Haupt­ auch einen Nebenstrompfad.

Der Hauptstrompfad besteht aus einer Thyristorstruktur mit folgenden Gebieten: p+-Anodenemitter, n-Driftzone, p-Basis, n+-Emitter, und einem nachgeschalteten Abschalt-MOSFET (NMOS). Die Kathodenseite dieses Thyristors besitzt keinen Kurzschluß zwischen p-Basis und Kathode. Zum Einschalten des Thyristors ist ein DMOSFET vorgesehen, dessen Gate mit dem Gates des NMOS kurzgeschlossen ist. Dieser Hauptstrompfad entspricht etwa dem konventionellen EST, allerdings mit rückwärts ausgerichtetem Einschaltkanal (DMOS).

Der Nebenstrompfad besteht aus einem Bipolartransistor mit einem p+-Emitter, einer n-Driftzone und einem p-Kollektor. Die Kollektor p-Basis ist über einen p- Kanal-MOSFET (PMOS) mit der p-Basis des Thyristors verbünden. Das Gate die­ ses PMOS ist mit der Kathode K des Bauelements kurzgeschlossen. Es steuert sich damit - in Abhängigkeit vom Zustand des gesamten Bauelements - selbst.

Beispiele für die Erfindung werden nachstehend anhand der Zeichnung näher er­ läutert.

Dabei zeigt

Fig. 1 ein RECEST-Bauelement nach dem Stand der Technik,

Fig. 2 die grundlegende Struktur des Bauelements nach der Erfindung,

Fig. 3 das zur Fig. 2 gehörende Ersatzschaltbild im Vergleich zum Ersatzschaltbild des Bauelements nach dem Stand der Technik,

Fig. 4 eine laterale Ausführung mit integriertem lateralen NMOSFET,

Fig. 5 die laterale Ausführung des Bauelements mit integriertem lateralen MOSFET und dielektrischer Isolationsschicht,

Fig. 6 eine vertikale Ausführung des Bauelements.

Fig. 2 stellt die grundlegende Struktur des erfindungsgemäßen Bauelements im Querschnitt dar. Diese grundlegende Struktur ist auch an dem dazu equivalenten Schaltbild in Fig. 3a zu erkennen. Der erfindungsgemäße emittergesteuerte Thyri­ stor besitzt parallel zu seiner Thyristorstruktur TH einen parallelen lateralen IGBT T und liegt in Serie mit einem lateralen NMOSFET M1 wie in allen konventionellen lateralen emittergesteuerten Thyristoren. Seine Wirkungsweise ist im folgenden beschrieben. Das in Fig. 1 dargestellte Bauelement nach dem Stand der Technik weist dagegen eine andere Struktur auf, deren Abweichung von der Erfindung durch Vergleich der entsprechenden Ersatzschaltbilder 3a und 3b deutlich wird.

Das erfindungsgemäße Bauelement gemäß Fig. 2 und 3a enthält in einem Substrat S eine laterale Isolierschicht I, oberhalb der sich ein laterales Thyristorelement TH befindet. Das Thyristorelement enthält eine erste Emitterzone 1 mit p-Leitfähigkeit, kontaktiert von der Anodenschicht A, die hier beispielsweise von einer n-Buffer­ zone 2 umgeben ist, eine erste Basiszone 3 mit n-Leitfähigkeit und mit einer n-Driftregion 3′, eine zweite Basiszone 4 mit p-Leitfähigkeit und eine zweite Emit­ terzone 5 mit n-Leitfähigkeit, die mit dem Drain des N-MOSFET M1 verbunden ist, sowie eine von der Basiszone 4 getrennte weitere Basiszone 8 mit p-Leitfähigkeit, in der die Source S2 von M2 als n+-Gebiet eingebettet und von der Kathode K kontaktiert ist.

Fig. 4 zeigt die Integration vom M1 in die p-Wanne 8 des Bauelements. Zur Herab­ setzung des Widerstands sind zwei MOSFET M1 und M1′ mit gemeinsamem Draingebiet D1 parallelgeschaltet und über die Leiterbahn 6 mit der kathodenseiti­ gen Emitterzone 5 des Haupttyristors verbunden. Die n+-Sourcegebiete S1 und S1′ sind von der Kathode K bzw. K′ kontaktiert. Das Gate G1 ist mit dem Gate G2 zu­ sammengeschaltet und mit dem Gateanschluß GA verbunden.

Neben dem NMOSFET M1 ist ein DMOSFET M2 vorhanden, dessen Gate G2 mit dem Gate G1 des NMOSFET M1 kurzgeschlossen ist. Die Gateschicht des MOSFET M2 befindet sich über der an die Oberfläche des Bauelements herausge­ führten Basiszone 3 als Drainzone D2, über der an die Oberfläche herausgeführten p-Basiszone 9 und über einem Teil der an die Oberfläche herausgeführten Katho­ de des Bauelements als Source. Ein dritter MOSFET (PMOSFET) weist eine in die n-Basiszone 3 eingelagerte p-Basiszone 4 als Source auf, in die eine n-Zone 5 als Emitter des Hauptthyristors TH eingelagert ist, die von einer metallischen Schicht kontaktiert ist, die mit der Leiterbahn 6 verbunden ist. Von der Kathodenschicht K geht eine metallische Schicht aus, die vom Substrat isoliert ist und einen Teil der an die Oberfläche herausgeführten p-Basiszone 8 als Drain D3 des MOSFET M3, und die unter der Schicht an die Oberfläche herausgeführte n-Basiszone 3 und einen Teil der p-Zone 4 überdeckt. Das Gate des MOSFET M3 ist mit der Kathode des Bauelements kurzgeschlossen.

Im Ersatzschaltbild, Fig. 3a, sind der Thyristor mit TH, der parallele Transistor, der durch die p-Emitterzone 1, die n-Basiszone 3 und die p-Basiszone 8 gebildet wird, mit T und die MOSFET mit M1, M2, M3 bezeichnet.

Bei einem positiven Potential an der Anode A relativ zur Kathode K und einer ge­ nügend positiven Spannung an der Gate-Elektrode GA, um den lateralen NMOSFET M1 und den n-Kanal DMOSFET M2 anzuschalten, injiziert die Kathode K Elektronen, die über den n-Kanal des DMOSFET M2 in das Draingebiet D2 und über die n-Driftregion 3 zur Anode fließen. Das induziert Löcher von der Anode, sobald die Anodenspannung 0,7 V überschreitet.

Der eingeschaltete laterale Serien-NMOSFET M1 schließt die floatende n+- Emitterzone 5 zur Kathode K kurz. Da durch den NMOSFET M1 kein Strom fließt bevor der Thyristor angeschaltet ist, kann bei diesem Kurzschluß auch kein Span­ nungsabfall entstehen. Die p-Basiszone 4 hat ein niedriges Potential und sammelt die Löcher ein. Diese Löcher sammeln sich auf der p-Seite des Übergangs von der p+-Basiszone 4 zum floatenden n+-Emitter 5 und polen diesen Übergang in Vor­ wärtsrichtung. Wenn diese Vorspannung 0,7 V überschreitet, wird der Hauptthyri­ stor eingeschaltet. Im eingeschalteten Zustand fließt der Hauptstrom des Thyristors durch den lateralen Serien-NMOSFET M1 und führt damit zu dessen Stromsätti­ gung. Wenn andererseits die Anode eine hohe Spannung erhält, sorgt das hohe Potential des Sourcegebietes S3 des parallel geschalteten lateralen PMOSFET M3 zusammen mit dem n-Substrat 3 dafür, daß der PMOSFET M3, dessen Gate auf Kathodenpotential liegt, mit Hilfe eines Inversionskanals 7 eingeschaltet wird. Der eingeschaltete PMOSFET leitet die Löcher von der p-Basiszone 4 zur Kathode, begrenzt deren Potential und damit das Potential der floatenden n+-Emitterzone 5. Das bedeutet, daß der Spannungsabfall von Drain zu Source des lateralen NMOSFET M1 durch den PMOSFET M3 begrenzt wird. Damit erhält man ein sehr gutes Stromsättigungsverhalten des Bauelements.

Wegen der Separierung der p-Basiszone 4 von der p-Basiszone 8 ist während des Einschaltprozesses kein Weg für von der p-Basiszone 4 eingefangene Löcher vor­ handen. Dadurch wird der Hauptthyristor in seinem Einschaltverhalten unterstützt.

Außerdem kann die laterale Ausbreitung der floatenden n+-Emitterzone 5 und der p-Basiszone 4 unter der n-Emitterzone 5 so weit begrenzt werden, daß Erforder­ nisse des Schaltungsdesigns berücksichtigt werden können. Das führt in letzter Konsequenz zu einer Reduktion der Größe der Bauelementzellen im integrierten Schaltungsverbund.

Zum Abschalten wird die Vorspannung des Gates G erniedrigt, wobei der laterale NMOSFET M1 und der n-Kanal DMOSFET M2 ebenfalls abgeschaltet werden. Wegen der Stetigkeitsbedingung für den Strom wächst das Potential des floaten­ den n+-Emitters 5, der p-Basis 4 und damit das Potential des n-Basisgebiets 3 sehr schnell an. Wenn das Potential der n-Basis 3 über einen bestimmten Wert ange­ wachsen ist, schaltet sich der parallele PMOSFET M3 ein. Das schafft einen Weg für die gespeicherten Löcher in der p-Basis 4 welche von dort zur Kathode fließen. Damit wechselt der Strom durch den Hauptthyristor zum lateralen PNP-Transistor. Der laterale PNP-Transistor T besteht aus dem p+-Gebiet 1 unter der Anode A als Emitter, der n⁻-Driftregion 3′ und der p-Basiszone 8 als Kollektor. Der PNP- Transistor wird infolge der Rekombination der Löcher mit den Elektronen in der Driftregion abgeschaltet.

Während des Abschaltens wird M1 und NMOSFET M2 abgeschaltet. Der Strom durch den Kanal von PMOSFET M3 wächst, weil dieser einschaltet. Der Strom fließt direkt zur Kathode, d. h. er nimmt keinen Umweg unter einem n+-Gebiet ent­ lang. Das ist der Hauptgrund für die Verbesserung des dynamischen Einrast­ verhaltens des Bauelements. Andererseits kann die p-Basis 4 sehr stark dotiert und die Ausbreitung in die laterale Richtung klein gemacht werden, soweit es die Gesichtspunkte des Designs erfordern. Daraus resultiert ein kleiner Spanungsab­ fall in der p-Basis 4 während des Abschaltprozesses.

Ein Ausführungsbeispiel der Erfindung, wie es anhand der Fig. 2 nur in prinzipieller Weise geschildert wurde, ist in konkreter Form in Fig. 4 dargestellt. Der n-MOSFET M1 ist dort in die p-Basiszone (oder p-Wanne) 8 integriert. Die Anordnung der üb­ rigen Bauelemente ist gegenüber Fig. 2 unverändert.

Ein weiteres Beispiel für die Anwendungs- und Ausgestaltungsmöglichkeiten der Erfindung ist in Fig. 5 dargestellt. Um den Stromweg für das Einrasten des parasi­ tären Transistors zu versperren, ist ein Graben mit Isolationsschicht 10 vorgese­ hen. Damit aber der Strom durch den Hauptthyristor fließen kann, ist M2 auf der Anodenseite angeordnet. An der bekannten Funktionsweise von M2 ändert das nichts.

Ein vertikales Bauelement ist, wie Fig. 6 zeigt, mit der Erfindung ebenfalls reali­ sierbar. Die Anode ist gegenüber Fig. 4 lediglich auf die Unterseite der Halbleiter­ scheibe verschoben. Der parasitäre Thyristor, dessen Ausbildung auch in dieser Anordnung wirksam unterdrückt wird, ist im rechten Teil der Figur dargestellt. Die Mechanismen der Zündung, Strombegrenzung und Verhinderung des Einrastens des parasitären Thyristors unterscheiden sich nicht von dem, was vorher zu Fig. 2 bemerkt wurde.

Mit der Erfindung lassen sind drei Vorteile erreichen:

• 1. Der Übergang vom n+-Emitter 5 zur p-Basis 4 wird während des Abschaltpro­ zesses im Durchbruchverhalten verbessert.
• 2. Der PMOSFET M3 wird durch eine relativ hohe Spannung an der n-Basis 3 ein­ geschaltet, wobei diese Zone das Substratgebiet von M3 darstellt. M3 verteilt die Löcher aus der p-Basis 4, wodurch der Strom durch M1 reduziert wird. Damit wird auch das Patential der p-Basis 4 erniedrigt und der konstante Spannungsabfall an M1 führt zu einer verbesserten Stromsättigung.
• 3. Während des Abschaltens werden die Löcher von M3 direkt zur Kathode umge­ leitet. Das dynamische Einrasten des parasitären Thyristors ist damit unterdrückt.

Claims (6)

1. Emittergesteuerter Thyristor mit

• - einem Hauptthyristor (TH), der aus einem p⁺-Anodenemitter (1), einer Driftzone (3′) mit entgegengesetztem Leitungstyp, einer Zone (4), welche im ausgeschalteten Zustand des Thyristors gegenüber der Driftzone (3′) eine Sperrzone aufweist und einem kathodenseitigen Emitter (5) mit wiederum umgekehrtem Leitungstyp gebildet ist, so daß eine Zonenfolge p⁺n⁻pn⁺ entsteht,
• - einer zum Hauptthyristor parallelliegenden Transistorstruktur (T) aus drei Gebieten abwechselnder Leitfähigkeit mit einem Emitter (1), der gleich dem p⁺-Anodenemitter (1) ist, einer n⁻-dotierten Zone (3) als Basis und einem Kollektorgebiet (8),
• - einem NMOSFET (M1) zur direkten Ansteuerung des Kathodenemitters (5), wobei die Source dieses Transistors von einer Kathode (K), die mit einem Kathodenanschluß verbunden ist, ebenso kontaktiert wird wie das Kollektorgebiet (8), welches an der Oberfläche des Halbleiters ein Kanalgebiet des NMOSFET bildet, wobei das zugehörige Draingebiet über einen elektrischen Leiter (6) mit dem Kathodenemitter (5) des Hauptthyristors (TH) verbunden ist,

gekennzeichnet durch

• - einen Einschalt-DMOSFET (M2), dessen Gate (G2) mit dem Gate (G1) des NMOSFET (M1) verbunden ist, einer Source (S2), welche von der Kathode (K) ebenfalls kontaktiert und in einer p-Basis, die gleich dem Kollektorgebiet (8) ist, eingebettet ist, und einem Draingebiet (D2), welches in der n-dotierten Zone (3) eingebettet ist, wobei das Kanalgebiet des DMOSFETs im Kollektorgebiet (8) angeordnet ist,
• - einen PMOSFET (M3), dessen Gate mit der Kathode verbunden ist und dessen Drain (D3) Teil des Kollektorgebiets (8) ist, dessen Sourcegebiet mit der Zone (4) des Hauptthyristors (TH) verbunden ist und dessen Kanalgebiet von einem Teil der n⁻-dotierten Zone (3) gebildet wird, welcher an die Oberfläche des Bauelements grenzt.

2. Emittergesteuerter Thyristor nach Anspruch 1, dadurch gekennzeichnet, daß er als Lateralthyristor aufgebaut ist, also Kathode (K), Gate (G) und Anode (A) auf einer Seite einer Halbleiterscheibe angeordnet sind.

3. Emittergesteuerter Thyristor nach Anspruch 1, dadurch gekennzeichnet daß er als Vertikalthyristor aufgebaut ist, also Kathode (k) sowie Gate (G) und auf der einen und die Anode (A) auf der anderen Seite einer Halbleiterscheibe angeordnet sind.

4. Emittergesteuerter Thyristor nach Anspruch 1 oder 2, dadurch gekennzeichnet daß unter der Kathode (K) ein mit Oxid gefüllter Graben, der bis auf eine isolierende Schicht (1) zwischen Substrat (S) und Halbleiterscheibe herunterreicht, und der MOSFET M2 zwischen Kathode und Anode an­ geordnet ist.

5. Emittergesteuerter Thyristor nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß der Thyristor ein Substrat (S) aufweist, das vom eigentlichen Bauelement isoliert ist.