DE19620185A1 - Verfahren zur Herstellung eines Kondensators einer Halbleitereinrichtung - Google Patents
Verfahren zur Herstellung eines Kondensators einer HalbleitereinrichtungInfo
- Publication number
- DE19620185A1 DE19620185A1 DE19620185A DE19620185A DE19620185A1 DE 19620185 A1 DE19620185 A1 DE 19620185A1 DE 19620185 A DE19620185 A DE 19620185A DE 19620185 A DE19620185 A DE 19620185A DE 19620185 A1 DE19620185 A1 DE 19620185A1
- Authority
- DE
- Germany
- Prior art keywords
- layer
- contact hole
- insulation layer
- electrode
- capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D1/00—Resistors, capacitors or inductors
- H10D1/60—Capacitors
- H10D1/68—Capacitors having no potential barriers
- H10D1/692—Electrodes
- H10D1/711—Electrodes having non-planar surfaces, e.g. formed by texturisation
- H10D1/714—Electrodes having non-planar surfaces, e.g. formed by texturisation having horizontal extensions
-
- H10D64/011—
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
- Electrodes Of Semiconductors (AREA)
Description
Die vorliegende Erfindung bezieht sich auf ein Verfahren zur Herstellung
eines Kondensators einer Halbleitereinrichtung, und insbesondere auf ein
solches Verfahren, das einfach durchführbar ist und eine Vergrößerung
der Kondensatorfläche erlaubt.
Im allgemeinen verringert sich die Kondensatorfläche einer Halbleiter
einrichtung mit größer werdender Packungsdichte von Halbleiterein
richtungen, was zu einer Reduzierung der Kapazität führt. Um dieser
Kapazitätsverringerung entgegenzuwirken, wurde bereits daran gedacht,
die Dicke der dielektrischen Schicht des Kondensators zu verringern. In
diesem Fall besteht jedoch die Gefahr, daß aufgrund von Tunnelungs
prozessen ein Leckstrom erzeugt wird. Dadurch können sich die Betriebs
eigenschaften der Einrichtung erheblich verschlechtern.
Um eine zu starke Verringerung der Dicke der dielektrischen Schicht zu
vermeiden, wurde bereits vorgeschlagen, die Oberfläche des Kondensators
extrem aufzurauhen, um auf diese Weise die wirksame Kondensatorfläche
zu vergrößern. Auch wurden als dielektrische Kondensatorschicht bereits
eine Nitrid-Oxid-Schicht oder eine reoxidierte Nitrid-Oxid-Schicht mit
hoher Dielektrizitätskonstanten verwendet.
Die genannten Verfahren führten jedoch zu Stufen in der Oberfläche der
Einrichtung, was die Durchführung photolithographischer Prozesse
erschwert und die Herstellungskosten vergrößert. Höchstintegrierte Ein
richtungen lassen sich mit den bekannten Verfahren kaum herstellen, z. B.
256M DRAMs.
Eine sehr starke Vergrößerung der Kapazität des Kondensators bei gleich
zeitiger Verringerung der Oberflächenrauhigkeit läßt sich dann erhalten,
wenn als dielektrische Schicht des Kondensators ein Material mit sehr
hoher Dielektrizitätskonstanten zum Einsatz kommt. Diesbezüglich
wurden schon die verschiedensten Untersuchungen angestellt. Ein
Material mit sehr hoher Dielektrizitätskonstanten, das bereits ausführ
lich untersucht wurde, ist z. B. Ta₂O₅. Seine Verwendung führt zu
mehreren Vorteilen, ermöglicht z. B. die Verringerung der Dicke der
dielektrischen Schicht und eine Verbesserung der Eigenschaften der
Einrichtung. Insofern lassen sich auch die Probleme im Hinblick auf die
Integration der Einrichtung lösen. Allerdings wird auch durch Ta₂O₅ noch
keine ausreichend große Dielektrizitätskonstante zur Verfügung gestellt,
so daß es nach wie vor schwierig ist, dem Trend immer höher werdender
Packungsdichten folgen zu können.
Von größerem Interesse sind Oxide vom Perovskit-Typ, etwa ferroelektri
sche Materialien, die derzeit intensiv untersucht werden. Zu den Oxiden
vom Perovskit-Typ gehören Pb (Zr,Ti) O₃(PZT), (Pb,La) (Zr,Ti) O₃(PLZT),
(Ba,Sr)TiO₃(BST), BaTiO₃ und SrTiO₃. Diese Materialien reagieren aller
dings mit Silicium und Siliciden, die Substrate bilden, und sind einer star
ken oxidierenden Umgehung ausgesetzt, wenn es um die Bildung eines
Dünnfilms aus diesen Materialien geht, um die Elektrode des Kondensa
tors zu oxidieren. Gegenwärtig ist man dabei, die hiermit verbundenen
Probleme zu studieren und gegebenenfalls zu lösen.
Wird zur Bildung einer dielektrischen Schicht aus den zuvor erwähnten
ferroelektrischen Materialien z. B. PZT oder BST verwendet, so kann deren
Dicke größer sein als die herkömmlich verwendete Siliciumoxidschicht,
wobei dann eine Kapazität erhalten wird, die fünf- bis zehnmal größer ist
als die der Siliciumoxidschicht. Trotz einer Kondensatorelektrode mit
vergleichsweise geringer Oberflächenrauhigkeit läßt sich somit eine
Kapazität erzielen, die zur Speicherung von Information ausreichend ist.
Wird der zuvor erwähnte ferrodielektrische Dünnfilm als dielektrische
Schicht einer Speichereinrichtung verwendet, läßt sich darüber hinaus
auch eine Elektrode bei der Herstellung des Kondensators zum Einsatz
bringen, die eine einfache Stapelstruktur oder Planarstruktur aufweist.
Ein konventionelles Verfahren zur Herstellung einer Halbleiter
einrichtung wird nachfolgend unter Bezugnahme auf die beiliegenden
Zeichnungen näher erläutert. Dabei zeigen die Fig. 1a bis 1e
Querschnittsansichten zur Erläuterung des konventionellen
Herstellungsverfahrens des Kondensators.
Gemäß Fig. 1a wird eine Zwischenisolationsschicht 2 auf einem Substrat
1 gebildet, auf dem ein nicht dargestellter Transistor zu liegen kommt.
Diese Zwischenisolationsschicht 2 wird auf photolithographischem Wege
selektiv entfernt, um das Substrat 1 bereichsweise freizulegen. Auf diese
Weise entsteht ein Kontaktloch 3, wie die Fig. 1b zeigt. Es reicht hinab bis
zur Oberfläche des Substrats 1.
Entsprechend der Fig. 1c wird ein Material 4 zur Bildung einer Elektrode
auf die Zwischenisolationsschicht 2 aufgebracht, sowie auf das Kontakt
loch 3, wobei das Kontaktloch 3 vollständig mit Material 4 ausgefüllt wird.
Sodann wird gemäß Fig. 1d das Material 4 selektiv entfernt, um eine untere
Elektrode 4A zu erhalten. Die Elektrode 4A besteht somit aus einem
vertikalen Teil und einem damit verbundenen Horizontalteil, der jedoch
nicht mehr vollständig die Zwischenisolationsschicht 2 bedeckt.
Schließlich wird gemäß Fig. 4e eine dielektrische Schicht 5 auf die untere
Elektrode 4A sowie auf die Zwischenisolationsschicht 2 aufgebracht,
wonach eine obere Elektrode 6 auf der dielektrischen Schicht gebildet
wird.
Bei diesem konventionellen Verfahren treten jedoch einige Probleme auf.
Zunächst wird bei einem Kondensator mit ferrodielektrischem Material im
allgemeinen Pt als Elektrodenmaterial verwendet. Allerdings ist es
schwierig, Pt zu ätzen, während andererseits die Gefahr besteht, das ein
von der Pt-Schicht während ihres Strukturierungsprozesses abgetragener
Teil sich an der Seitenwand eines Photoresistmusters ablagert, was zu
scharfen Vorsprüngen um das Photoresistmuster herum führt. Diese
Vorsprünge sind so dünn, daß sie während nachfolgender Verfahrens
schritte beschädigt werden können, so daß die Gefahr besteht, daß eine
ungleichförmige Kapazität zwischen verschiedenen Kondensatoren
erhalten wird.
Werden die vorspringenden Teile nach Niederschlagung der dielektrischen
Schicht beschädigt, können die obere und die untere Elektrode des
Kondensators miteinander kurzgeschlossen werden. Dies kann zu einem
fehlerhaften Betrieb des gesamten Speichers führen. Auch Teile von
Vorsprüngen, die beschädigt wurden und entfernt werden, können sich an
anderen Teilen eines Wafers anlagern, wodurch weitere Schwierigkeiten
hervorgerufen werden können. Da die zuvor erwähnten Vorsprünge aus
demselben Material bestehen, aus dem auch die untere Elektrode
hergestellt wird, lassen sie sich nur schwer trockenätzen. Vielmehr sind
zur weiteren Gestaltung Prozesse erforderlich, bei denen mechanische
Kräfte wirken müssen.
Nicht zuletzt ist ein separater Strukturierungsprozeß erforderlich, also
ein separater photolithographischer Prozeß, um die Elektrode des
Kondensators zu bilden, was ebenfalls zu einer Erhöhung der
Herstellungskosten führt.
Der Erfindung liegt die Aufgabe zugrunde, ein Verfahren zur Herstellung
eines Kondensators einer Halbleitereinrichtung anzugeben, das eine
einfachere Herstellung des Kondensators ermöglicht, sowie gleichzeitig
eine Vergrößerung der wirksamen Kondensatorfläche.
Lösungen der gestellten Aufgabe sind in den nebengeordneten
Ansprüchen 1, 3, 5 und 11 angegeben. Vorteilhafte Ausgestaltungen der
Erfindung sind jeweils nachgeordneten Unteransprüchen zu entnehmen.
Die Erfindung wird nachfolgend unter Bezugnahme auf die Zeichnung
näher beschrieben. Es zeigen:
Fig. 1a bis 1e Querschnitte zur Erläuterung eines konventionellen
Verfahrens zur Herstellung eines Kondensators einer
Halbleitereinrichtung;
Fig. 2a bis 2f Querschnitte zur Erläuterung eines ersten
Ausführungsbeispiels eines erfindungsgemäßen
Verfahrens zur Herstellung eines Kondensators einer
Halbleitereinrichtung;
Fig. 3a bis 3f Querschnitte zur Erläuterung eines zweiten
Ausführungsbeispiels eines erfindungsgemäßen
Verfahrens zur Herstellung eines Kondensators einer
Halbleitereinrichtung;
Fig, 4a bis 4f Querschnitte zur Erläuterung eines dritten
Ausführungsbeispiels eines erfindungsgemäßen
Verfahrens zur Herstellung eines Kondensators einer
Halbleitereinrichtung; und
Fig. 5a bis 5f Querschnitte zur Erläuterung eines vierten
Ausführungsbeispiels eines erfindungsgemäßen
Verfahrens zur Herstellung eines Kondensators einer
Halbleitereinrichtung.
Bevorzugte Ausführungsbeispiele der vorliegenden Erfindung werden
nachfolgend unter Bezugnahme auf die Zeichnungen im einzelnen
beschrieben. Die Fig. 2a bis 2f zeigen Querschnitte zur Erläuterung eines
erfindungsgemäßen Verfahrens zur Herstellung eines Kondensators einer
Halbleitereinrichtung nach einem ersten Ausführungsbeispiel der
Erfindung. Entsprechend der Fig. 2a wird zunächst auf einem Substrat 1
eine Zwischenisolationsschicht 2 gebildet. Die Zwischenisolationsschicht
2 wird zu diesem Zeitpunkt dicker als eine konventionelle Zwischen
isolationsschicht hergestellt, und zwar mit einer Dicke von etwa 200 nm,
wobei die Zwischenisolationsschicht 2 durch ein LPCVD-Verfahren
(chemisch es Dampfphasen-Beschichten bei niedrigem Druck) oder durch
ein APCVD-Verfahren (chemisches Dampfphasen-Beschichten bei
Atmosphärendruck) gebildet wird.
Sodann wird die Zwischenisolationsschicht 2 selektiv entfernt, um das
Substrat 1 bereichsweise freizulegen. Zu diesem Zweck wird in die
Zwischenisolationsschicht 2 ein Kontaktloch 3 auf photolithographischem
Wege eingebracht. In diesem Fall wird das Kontaktloch 3 anisotrop geätzt,
und zwar durch reaktives Ionenätzen (RIE-Verfahren), so daß die Seiten
wände des Kontaktlochs 3 schräg bzw. V-förmig verlaufen. Das Kontakt
loch 3 weitet sich also in Richtung zur freien Oberfläche der Zwischen
isolationsschicht 2 auf.
Gemäß Fig. 2c wird Material 4 für eine untere Elektrode sodann auf die
Zwischenisolationsschicht 2 aufgebracht sowie in das Kontaktloch 3 hin
ein. Dies erfolgt durch ein LPCVD-Verfahren, wobei das Kontaktloch 3
vollständig mit dem Material 4 ausgefüllt wird. Anschließend wird gemäß
Fig. 2d das Material 4 zurückgeätzt, um die Zwischenisolationsschicht 2
freizulegen. Hier kann ein Trockenätzverfahren, ein Naßätzverfahren
und/oder ein chemisch-mechanisches Polieren durchgeführt werden. Ein
Resist braucht nicht aufgebracht zu werden. Der Endzustand ist in Fig. 2d
gezeigt, wo jetzt eine untere Elektrode 4A im Kontaktloch 3 vorhanden ist.
In einem weiteren Schritt wird gemäß Fig. 2e die Zwischenisolations
schicht 2 zurückgeätzt, und zwar um etwa 200 nm. Auch hier braucht kein
Resist verwendet werden. Durch das Zurückätzen der Zwischenisolations
schicht 2 wird der obere und größte Teil der unteren Elektrode 4A
freigelegt. Auf dem Substrat 1 verbleibt nur noch eine relativ dünne
Zwischenisolationsschicht 2. Sodann wird gemäß Fig. 2f ein dielektrischer
Dünnfilm 5 auf die gesamte Oberfläche der so erhaltenen Struktur
aufgebracht, also auf die verbleibende Zwischenisolationsschicht 2, auf
die obere Fläche der unteren Elektrode 4A sowie auf die freigelegten
Seitenflächen der unteren Elektrode 4A. Danach wird auf den
dielektrischen Dünnfilm 5 eine obere Elektrode 6 aufgebracht. Sie bedeckt
den dielektrischen Dünnfilm 5 auch im Bereich der unteren Elektrode 4A.
Dabei kann die obere Elektrode 6 so ausgebildet werden, daß sie einen
größeren Bereich aufweist bzw. bedeckt als die untere Elektrode 4A. Die
untere Elektrode 4A ist so ausgebildet, daß ihre Größe mit der Größe des
Kontaktlochs übereinstimmt.
Die Fig. 3a bis 3f zeigen Querschnittsansichten zur Erläuterung eines
Prozesses nach einem zweiten Ausführungsbeispiel der vorliegenden
Erfindung zur Herstellung eines Kondensators einer Halbleiter
einrichtung.
Gemäß Fig. 3a wird zunächst auf einem Substrat 1 eine Zwischen
isolationsschicht 2 gebildet. Sodann wird gemäß Fig. 3b die Zwischen
isolationsschicht 2 selektiv geätzt, um eine Ausnehmung 8 und ein
Kontaktloch 3 zu erhalten. Durch das Kontaktloch 3 wird ein vorbestimm
ter Bereich des Substrats 1 freigelegt. Die Bildung der Ausnehmung 8 und
des Kontaktloches 3 erfolgen auf photolithographischem Wege. Zu diesem
Zweck wird ein isotroper Ätzvorgang durchgeführt, beispielsweise
Naßätzen und chemisches Trockenätzen, und zwar unter Verwendung
eines vorbestimmten Resistmusters 7, um unterhalb des Resistmusters 7
eine Unter- bzw. Hinterschneidung zu erhalten. Das Resistmuster 7
kommt auf der Zwischenisolationsschicht 2 zu liegen und weist eine
Öffnung auf, die die Zwischenisolationsschicht 2 dort freilegt, wo später
das Kontaktloch 3 entstehen soll. Durch den isotropen Ätzeprozeß wird
der Bereich der Zwischenisolationsschicht 2 weggeätzt, der unterhalb des
Randbereichs der Öffnung des Resistmusters 7 liegt. Dadurch wird die
Ausnehmung 8 erhalten. Nach Ausbildung der Ausnehmung 8 bzw. der
Unterschneidung wird die Zwischenisolationsschicht 2 geätzt, um das
Substrat 1 freizulegen. Zu diesem Zweck wird ein anisotroper Ätzvorgang
durchgeführt, beispielsweise ein RIE-Verfahren bzw. reaktives Ionenätzen
um auf diese Weise das Kontaktloch 3 zu bilden. Dabei liegt nach wie vor
das Resistmuster 7 auf der Zwischenisolationsschicht 2. Es ist somit
möglich, das Kontaktloch 3 und die Ausnehmung 8 nur durch einen
einmaligen photolithographischen Vorgang zu erhalten.
Anschließend wird das Resistmuster 7 entfernt. Gemäß Fig. 3c wird
sodann Material 4 für eine untere Elektrode auf die gesamte Oberfläche
der resultierenden Struktur aufgebracht, also auf die Zwischenisolations
schicht 2 sowie in die Ausnehmung 8 und das Kontaktloch 3 hinein. Dabei
werden das Kontaktloch 3 und die Ausnehmung 8 vollständig mit dem
Material 4 ausgefüllt. In einem weiteren Schritt wird gemäß Fig. 3d das
Material 4 zurückgeätzt, um die Zwischenisolationsschicht 3 freizulegen.
Auf diese Weise wird die untere Elektrode 4A im Kontaktloch 3 und in der
Ausnehmung 8 erhalten.
Entsprechend der Fig. 3e wird die Zwischenisolationsschicht 2 dann ohne
Verwendung eines Resists zurückgeätzt, um im wesentlichen die gesamte
untere Elektrode 4a in der Ausnehmung 8 und in einem Teil des Kontakt
lochs 3 freizulegen. Dabei verbleibt ein dünner Bereich der Zwischen
isolationsschicht 2 lediglich auf dem Substrat 1. Schließlich wird gemäß
Fig. 3f ein dielektrischer Dünnfilm 5 auf die gesamte Oberfläche der
resultierenden Struktur aufgebracht, also auf die verbliebene Zwischen
isolationsschicht 2, die Oberfläche der unteren Elektrode 4A sowie auf die
Seitenwände der unteren Elektrode 4A. Danach wird auf den
dielektrischen Dünnfilm 5 eine obere Elektrode 6 aufgebracht, und zwar
im gesamten Bereich des dielektrischen Dünnfilms 5. Die auf diese Weise
gebildete Elektrode weist eine große Kapazität auf, da ihr Bodenbereich
ebenfalls als Elektrode des Kondensators verwendet wird.
Die Fig. 4a bis 4f zeigen Querschnittsansichten zur Erläuterung eines
dritten Ausführungsbeispiels des erfindungsgemäßen Verfahrens zur
Herstellung eines Kondensators einer Halbleitereinrichtung.
Entsprechend der Fig. 4a wird zunächst auf einem Halbleitersubstrat 1
eine Zwischenisolationsschicht 2 gebildet. Sodann wird die Zwischen
isolationsschicht 2 selektiv geätzt, um eine Ausnehmung 8 und ein
Kontaktloch 3 zu erhalten. Dieses Kontaktloch 3 legt einen vorbestimmten
Teil des Substrats 1 frei. Ausnehmung 8 und Kontaktloch 3 werden auf
photolithographischem Wege erhalten, wobei die Ausnehmung 8 am
oberen Ende des Kontaktlochs 3 liegt und dieses in Richtung zur freien
Oberfläche der Zwischenisolationsschicht 2 erweitert.
Gemäß Fig. 4b wird sodann Polysilicium 9 auf die Zwischenisolations
schicht 2 aufgebracht sowie in die Ausnehmung 8 und das Kontaktloch 3
hinein. Dabei füllt das Polysilicium 9 zumindest das Kontaktloch 3 voll
ständig aus. Anschließend wird das Polysilicium 9 zurückgeätzt, so daß es
nur noch im Kontaktloch 3 verbleibt. Zu dieser Zeit besteht die Poly
siliciumschicht 9 aus phosphordotiertem Polysilicium mit exzellenten
Niederschlagseigenschaften, wobei es nicht mit dem Halbleitersubstrat 1
reagiert.
Sodann wird in einem weiteren Schritt gemäß Fig. 4c das Material Ti auf
die Polysiliciumschicht 9 niedergeschlagen sowie auf die Zwischen
isolationsschicht 2, und zwar mit einer Dicke von etwa 20 nm. Diese erfolgt
durch Sputtern, wonach eine Wärmebehandlung bei einer Temperatur von
etwa 800°C über etwa eine Minute ausgeführt wird, und zwar in einer
Atmosphäre von inertem Gas, das etwa Ar sein kann. Es handelt sich hier
um einen RTP-Schritt (rapid thermal processing), um selektiv Ti-Silicid
nur auf der im Kontaktloch 3 liegenden Polysiliciumschicht 9 zu erhalten.
Sodann wird nach Bildung des Ti-Silicids verbliebenes Ti durch Naßätzen
entfernt. Erneut erfolgt eine Temperaturbehandlung (RTP) bei einer
Temperatur von etwa 800°C über etwa eine Minute in Stickstoff
umgebung, praktisch in einer Umgebung aus N₂ und/oder NH₃. Auf diese
Weise wird das Ti-Silicid nitrifiziert, um eine TiN-Diffusionsstoppschicht
10 zu erhalten. Sie liegt auf der Polysiliciumschicht 9, und nur dort.
Sodann wird gemäß Fig. 4d Material für eine untere Elektrode 4 auf die
gesamte Oberfläche der so erhaltenen Struktur aufgebracht, und zwar auf
die Zwischenisolationsschicht 2 sowie in die Ausnehmung 8 hinein, so daß
das Material für die untere Elektrode 4 auch auf der Diffusionsstopp
schicht 10 zu liegen kommt. Das Aufbringen des Materials 4 für die untere
Elektrode erfolgt durch Sputtern, wonach das aufgebrachte Material 4
zurückgeätzt wird, so daß es nur noch in der Ausnehmung 8 verbleibt. Auf
diese Weise wird die untere Elektrode 4 in der Ausnehmung 8 erhalten. Die
untere Elektrode 4 kann aus einem Material bestehen, das aus der Gruppe
Pt, Ir, Ru, IrO₂, RuO₂, SrRuO₃, YBa₂ Cu₃O₇ und (La,Sr)CoO₃ ausgewählt
ist und welches nicht mit der dielektrischen Schicht reagiert, z. B. mit
(Ba,Sr) TiO₃ oder Pb(Zr,Ti)O₃.
Schließlich wird gemäß Fig. 4e in einem nächsten Schritt die Zwischeniso
lationsschicht 2 unter Zuhilfenahme eines Resists zurückgeätzt, um den
in der Ausnehmung 8 liegenden oberen Teil der unteren Elektrode 4A
freizulegen. Das Zurückätzen der Zwischenisolationsschicht 2 kann
soweit erfolgen, daß ihre Oberfläche mit dem oberen Bereich des Poly
siliciums 9 im Kontaktloch 3 fluchtet. Sodann wird gemäß Fig. 4f ein
dielektrischer Dünnfilm 5 auf die gesamte Oberfläche der so erhaltenen
Struktur aufgebracht, also auf die Zwischenisolationsschicht 2 sowie auf
sämtliche freiliegenden Bereiche der unteren Elektrode 4A. Danach wird
auf der gesamten Oberfläche des dielektrischen Dünnfilms 5 eine obere
Elektrode 6 gebildet. Beim dritten Ausführungsbeispiel der vorliegenden
Erfindung besteht die untere Elektrode des Kondensators aus einem Mate
rial, das nicht mit einem Material reagiert, welches eine hohe Dielektrizi
tätskonstante aufweist. Polysilicium mit guter Stufenabdeckeigenschaft,
das nicht mit dem Halbleitersubstrat reagiert, befindet sich innerhalb des
Kontaktlochs 3.
Die Fig. 5a bis 5f zeigen Querschnittsansichten zur Erläuterung eines
vierten Ausführungsbeispiels des erfindungsgemäßen Verfahrens zur
Herstellung eines Kondensators einer Halbleitereinrichtung.
Entsprechend der Fig. 5a wird zunächst auf einem Substrat 1 bzw. Halb
leitersubstrat eine Zwischenisolationsschicht 2 gebildet. Diese Zwischen
isolationsschicht 2 wird selektiv weggeätzt, um eine Ausnehmung 8 und
ein Kontaktloch 3 zu erhalten. Das Kontaktloch 3 legt einen vorbestimm
ten Teil des Substrats 1 frei. Ausnehmung 8 und Kontaktloch 3 werden auf
photolithographischem Wege erhalten, wobei sich die Ausnehmung 8 am
oberen Ende des Kontaktlochs 3 befindet und dieses in Richtung zur freien
Oberfläche der Zwischenisolationsschicht 2 erweitert.
Gemäß Fig. 5b werden der Reihe nach übereinanderliegend eine erste
Metallschicht 4, eine Diffusionsstoppschicht 10 und eine Polysilicium
schicht 9 auf die Zwischenisolationsschicht 2 aufgebracht, in der sich die
Ausnehmung 8 und das Kontaktloch 3 befinden. Die Schichten 4, 10 und 9
kommen in dieser Reihenfolge auch auf dem Boden des Substrats 1 inner
halb des Kontaktlochs 3 sowie an den Seitenwänden des Kontaktlochs 3
und der Ausnehmung 8 zu liegen. Das Kontaktloch 3 ist gegenüber der Fig.
5a in Fig. 5b etwas verbreitert dargestellt, um die Verhältnisse deutlicher
zu machen. Die erste Metallschicht 4 kann z. B. aus Pt, Ir, Ru, IrO₂, RuO₂,
SrRuO₃, YBa₂Cu₃O₇, oder aus (La,Sr)CoO₃ bestehen und reagiert nicht
mit der dielektrischen Schicht. Die erste Diffusionsstoppschicht 10 ist aus
einem Material gebildet, dessen Hauptkomponenten Titan und Stickstoff
sind, während die Polysiliciumschicht 9 eine Phosphor enthaltende Poly
siliciumschicht ist. Sämtliche Schichten 4, 10 und 9 können durch ein
LPCVD-Verfahren gebildet werden.
Entsprechend der Fig. 5c werden sodann die Polysiliciumschicht 9, die
erste Diffusionsstoppschicht 10 und die erste Metallschicht 4 zurück
geätzt, und zwar soweit, daß die Oberfläche der Zwischenisolationsschicht
2 freigelegt wird. Sodann wird entsprechend der Fig. 5d die Zwischen
isolationsschicht 2 ohne Verwendung eines Resists zurückgeätzt, um den
gesamten Bereich der ersten Metallschicht 4 innerhalb der Ausnehmung 8
sowie einen Teil der ersten Metallschicht 4 innerhalb des Kontaktlochs 3
freizulegen. Mit anderen Worten verbleibt eine dünnere Zwischen
isolationsschicht 2 auf dem Substrat 1, wobei die obere Fläche der
Zwischenisolationsschicht 2 im Abstand unterhalb des Bodens der
Ausnehmung 8 endet.
In einem weiteren Schritt wird gemäß Fig. 5e Material 10a für eine zweite
Diffusionsstoppschicht 10a und Material 4a für eine zweite Metallschicht
nacheinander und aufeinanderliegend auf die gesamte Oberfläche der so
erhaltenen Struktur aufgebracht, und zwar durch schattenwurfartiges
Aufbringen bzw. Sputtern, um sowohl auf der Polysiliciumschicht 9 als
auch auf der Zwischenisolationsschicht 2, allerdings getrennt vonein
ander, die zweite Diffusionsstoppschicht 10a mit jeweils daraufliegender
zweiter Metallschicht 4a zu erhalten. Es besteht zu diesem Zeitpunkt also
keine Verbindung zwischen der Kombination der Schichten 10a, 4a auf der
Zwischenisolationsschicht 2 einerseits und den Schichten 10a, 4a auf der
Oberfläche der Polysiliciumschicht 9 andererseits.
Sodann werden gemäß 5f die zweite Diffusionsstoppschicht 10a und die
zweite Metallschicht 4a, die sich auf der Zwischenisolationsschicht 2
befinden, entfernt. Es wird somit eine untere Elektrode mit einer Struktur
erhalten, bei der die Polysiliciumschicht 9 durch die Diffusionsstopp
schichten 10a und 10 einerseits sowie durch die Metallschichten 4a und 4
andererseits abgedeckt ist.
Schließlich wird ein dielektrischer Dünnfilm 5 auf die gesamte Oberfläche
der so erhaltenen Struktur aufgebracht, also auf die Zwischenisolations
schicht 2 und auf sämtliche freiliegenden Bereiche der unteren Elektrode,
wonach eine obere Elektrode 6 auf den gesamten Bereich des so gebildeten
dielektrischen Dünnfilms 5 aufgebracht wird. Beim vierten Ausführungs
beispiel der Erfindung wird somit Material, daß nur schwach mit dem
dielektrischen Dünnfilm 5 reagiert, nur auf der Oberfläche der unteren
Elektrode verwendet.
Die Durchführung des erfindungsgemäßen Verfahrens zur Herstellung
eines Kondensators einer Halbleitereinrichtung führt zu einigen vorteil
haften Effekten. Im Unterschied zur konventionellen Technologie, bei dem
ein schwer zu ätzendes Material wie Pt nicht für einen Kondensator mit
einem Dielektrikum verwendet werden kann, das eine hohe Dielek
trizitätskonstante aufweist, ermöglicht die vorliegende Erfindung eine
einfache Bildung der unteren Elektrode unter Verwendung der leicht
herzustellenden Zwischenisolationsschicht. Deswegen kann selbst
schwer zu ätzendes Edelmetall in einfacher Weise zur Bildung der unteren
Elektrode des Kondensators zum Einsatz kommen.
Darüber hinaus erfordert die Bildung der Elektrode des Kondensators nur
einen photolithographischen Prozeß zur Bildung des Kontaktlochs. Es ist
somit möglich, gegenüber dem Stand der Technik wenigstens einen photo
lithographischen Prozeß einzusparen, was das Herstellungsverfahren ver
einfacht.
Schließlich kann der Bodenbereich der Elektrode als Kondensator
elektrode verwendet werden, was die wirksame Fläche des Kondensators
vergrößert.
Claims (16)
1. Verfahren zur Herstellung eines Kondensators einer Halbleiter
einrichtung mit folgenden Schritten:
- - Aufbringen einer Isolationsschicht (2) auf ein Substrat (1) und anschließendes selektives Entfernen der Isolationsschicht (2) zur Bildung eines Kontaktlochs (3);
- - Aufbringen einer ersten Elektrode (4A) zwecks Ausfüllung des Kontaktlochs (3);
- - Entfernen der ersten Isolationsschicht (2) zur Freilegung eines Teils der ersten Elektrode (4A); und
- - sequentielles Aufbringen einer dielektrischen Schicht (5) und einer zweiten Elektrode (6) auf die freigelegte Oberfläche der ersten Elektrode (4A).
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die
Isolationsschicht 2 durch anisotropes Ätzen entfernt wird, um ein V-för
miges Kontaktloch (3) zu erhalten.
3. Verfahren zur Herstellung eines Kondensators einer Halbleiter
einrichtung, mit folgenden Schritten:
- - Aufbringen einer Isolationsschicht (2) auf ein Substrat (1) und anschließendes selektives Entfernen der Isolationsschicht (2) zur Bildung eines Kontaktlochs (3) mit einer Ausnehmung (8);
- - Bildung einer ersten Elektrode (4A) im Kontaktloch (3) sowie der Ausnehmung (8);
- - Entfernen der Isolationsschicht (2) zur Freilegung eines Teils der ersten Elektrode (4A); und
- - sequentielles Aufbringen einer dielektrischen Schicht (5) und einer zweiten Elektrode (6) auf die freigelegte Oberfläche der ersten Elektrode (4A).
4. Verfahren nach Anspruch 3, dadurch gekennzeichnet, daß der
Schritt zur Bildung des die Ausnehmung (8) aufweisenden Kontaktlochs
(3) folgende Schritte umfaßt:
- - Bildung einer Photoresistschicht (7) auf der Isolationsschicht (2);
- - Strukturieren der Photoresistschicht (7) durch Belichtung und Entwicklung unter Verwendung einer Maske; und
- - isotropes Ätzen der Isolationsschicht (2) und anschließendes anisotropes Ätzen der Isolationsschicht (2) unter Verwendung der struk turierten Photoresistschicht 7 als Maske.
5. Verfahren zur Herstellung eines Kondensators einer Halbleiter
einrichtung, mit folgenden Schritten:
- - Aufbringen einer Isolationsschicht (2) auf ein Substrat (1) und anschließendes selektives Entfernen der Isolationsschicht (2) zur Bildung eines Kontaktlochs (3);
- - sequentielles Aufbringen einer leitenden Halbleiterschicht (9), einer Diffusionsstoppschicht (10) und einer Metallschicht (4) im Kontakt loch (3), um auf diese Weise eine erste Elektrode zu erhalten;
- - Entfernen der Isolationsschicht (2) zwecks Freilegung der Metall schicht (4) der ersten Elektrode; und
- - sequentielles Aufbringen einer dielektrischen Schicht (5) und einer zweiten Elektrode (6) auf die freigelegte Oberfläche der Metallschicht (4).
6. Verfahren nach Anspruch 5, dadurch gekennzeichnet, daß die
Isolationsschicht durch Naßätzen und Trockenätzen entfernt wird, so daß
das Kontaktloch (3) in seinem oberen Bereich mit einer Ausnehmung (8)
versehen ist.
7. Verfahren nach Anspruch 5, dadurch gekennzeichnet, daß das
Kontaktloch (3) eine Ausnehmung (8) aufweist, und daß die Metallschicht
(4) in der Ausnehmung (8) zu liegen kommt.
8. Verfahren nach Anspruch 5, dadurch gekennzeichnet, daß die
Diffusionsstoppschicht (10) aus Polysilicium gebildet ist, das Phosphor
enthält.
9. Verfahren nach Anspruch 5, dadurch gekennzeichnet, daß die
Diffusionsstoppschicht (10) aus nitriertem Metall besteht, das als
Hauptkomponenten Titan und Stickstoff enthält.
10. Verfahren nach Anspruch 5, dadurch gekennzeichnet, daß die
Metallschicht (4) aus einem oder mehreren der folgenden Materialien
hergestellt ist: Pt, Ir, Ru, IrO₂, RuO₂, SrRuO₃, YBa₂Cu₃O₇, und
(La,Sr)CoO₃.
11. Verfahren zur Herstellung eines Kondensators einer Halbleiter
einrichtung mit folgenden Schritten:
- - Aufbringen einer Isolationsschicht (2) auf ein Substrat (1) und anschließendes selektives Entfernen der Isolationsschicht (2) zur Bildung eines Kontaktlochs (3);
- - sequentielles Aufbringen einer ersten Metallschicht (4), einer ersten Diffusionsstoppschicht 10 und einer leitenden Halbleiterschicht (9) auf die gesamte Oberfläche der isolierenden Schicht (2) und des Kontaktlochs (3);
- - Rückätzen der leitenden Halbleiterschicht (9), der ersten Diffusionsstoppschicht (10) und der ersten Metallschicht (4), so daß sie nur noch im Kontaktloch (3) verbleiben und dort eine erste Elektrode bilden;
- - Entfernen der Isolationsschicht (2) über eine vorbestimmte Tiefe;
- - sequentielles Aufbringen einer zweiten Diffusionsstoppschicht (10a) und einer zweiten Metallschicht (4a) auf die erste Elektrode; und
- - Bildung einer dielektrischen Schicht (5) und einer darauf liegenden zweiten Elektrode (6) auf den freiliegenden Oberflächen der ersten und der zweiten Metallschichten (4, 4a).
12. Verfahren nach Anspruch 11, dadurch gekennzeichnet, daß die
Isolationsschicht (2) durch isotropes und anisotropes Ätzen entfernt wird,
so daß das Kontaktloch (3) in seinem oberen Teil eine Ausnehmung (8) auf
weist bzw. erweitert ist.
13. Verfahren nach Anspruch 11, dadurch gekennzeichnet, daß die
Metallschicht aus einem oder mehreren der nachfolgend genannten
Materialien besteht: Pt, Ir, Ru, IrO₂, RuO₂, SrRuO₃, YBa₂Cu₃O₇, und
(La,Sr)CoO₃.
14. Verfahren nach Anspruch 11, dadurch gekennzeichnet, daß die
erste und die zweite Diffusionsstoppschicht jeweils aus nitriertem Metall
bestehen, das als Hauptkomponenten Titan und Stickstoff enthält.
15. Verfahren nach Anspruch 11, dadurch gekennzeichnet, daß die
leitende Halbleiterschicht aus Polysilicium hergestellt ist, das Phosphor
enthält.
16. Verfahren nach Anspruch 11, dadurch gekennzeichnet, daß die
leitende Halbleiterschicht (9) durch ein LPCVD-Verfahren hergestellt
wird.
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960000371A KR100215905B1 (ko) | 1996-01-10 | 1996-01-10 | 반도체 장치의 축전기 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| DE19620185A1 true DE19620185A1 (de) | 1997-07-24 |
| DE19620185C2 DE19620185C2 (de) | 1999-07-22 |
Family
ID=19449225
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE19620185A Expired - Fee Related DE19620185C2 (de) | 1996-01-10 | 1996-05-20 | Verfahren zur Herstellung eines Kondensators einer Halbleitereinrichtung |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5849618A (de) |
| JP (1) | JP2816839B2 (de) |
| KR (1) | KR100215905B1 (de) |
| DE (1) | DE19620185C2 (de) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100453884B1 (ko) * | 1997-08-26 | 2005-09-28 | 삼성전자주식회사 | 캐패시터 및 그의 제조 방법 |
| KR100252055B1 (ko) * | 1997-12-11 | 2000-04-15 | 윤종용 | 커패시터를 포함하는 반도체장치 및 그 제조방법 |
| KR100457747B1 (ko) * | 1997-12-27 | 2005-02-23 | 주식회사 하이닉스반도체 | 반도체소자의전하저장전극형성방법 |
| JP4956355B2 (ja) * | 1998-08-07 | 2012-06-20 | 株式会社東芝 | 半導体装置の製造方法 |
| JP4809961B2 (ja) * | 1998-08-07 | 2011-11-09 | 株式会社東芝 | 半導体装置及びその製造方法 |
| JP2008053743A (ja) * | 1998-08-07 | 2008-03-06 | Toshiba Corp | 半導体装置及びその製造方法 |
| JP2000294640A (ja) * | 1999-04-09 | 2000-10-20 | Oki Electric Ind Co Ltd | 半導体装置の製造方法 |
| KR100305680B1 (ko) * | 1999-08-26 | 2001-11-01 | 윤종용 | 반도체 집적회로의 커패시터 제조방법 |
| KR20030025672A (ko) * | 2001-09-22 | 2003-03-29 | 주식회사 하이닉스반도체 | 반도체 소자의 커패시터 제조방법 |
| JP2009272565A (ja) * | 2008-05-09 | 2009-11-19 | Toshiba Corp | 半導体記憶装置、及びその製造方法 |
| CN113270394B (zh) * | 2021-05-19 | 2024-01-23 | 上海华虹宏力半导体制造有限公司 | 半导体器件的形成方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02219264A (ja) * | 1989-02-20 | 1990-08-31 | Matsushita Electric Ind Co Ltd | Dramセルおよびその製造方法 |
| US5208180A (en) * | 1992-03-04 | 1993-05-04 | Micron Technology, Inc. | Method of forming a capacitor |
| US5332685A (en) * | 1992-06-24 | 1994-07-26 | Hyundai Electronics Industries Co., Ltd. | Method of manufacturing a DRAM cell |
| US5442213A (en) * | 1993-06-23 | 1995-08-15 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device with high dielectric capacitor having sidewall spacers |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3199717B2 (ja) * | 1989-09-08 | 2001-08-20 | 株式会社東芝 | 半導体装置およびその製造方法 |
-
1996
- 1996-01-10 KR KR1019960000371A patent/KR100215905B1/ko not_active Expired - Fee Related
- 1996-05-20 DE DE19620185A patent/DE19620185C2/de not_active Expired - Fee Related
- 1996-05-21 US US08/651,933 patent/US5849618A/en not_active Expired - Lifetime
- 1996-10-04 JP JP8281574A patent/JP2816839B2/ja not_active Expired - Fee Related
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02219264A (ja) * | 1989-02-20 | 1990-08-31 | Matsushita Electric Ind Co Ltd | Dramセルおよびその製造方法 |
| US5208180A (en) * | 1992-03-04 | 1993-05-04 | Micron Technology, Inc. | Method of forming a capacitor |
| US5332685A (en) * | 1992-06-24 | 1994-07-26 | Hyundai Electronics Industries Co., Ltd. | Method of manufacturing a DRAM cell |
| US5442213A (en) * | 1993-06-23 | 1995-08-15 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device with high dielectric capacitor having sidewall spacers |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100215905B1 (ko) | 1999-08-16 |
| US5849618A (en) | 1998-12-15 |
| JP2816839B2 (ja) | 1998-10-27 |
| KR970060384A (ko) | 1997-08-12 |
| DE19620185C2 (de) | 1999-07-22 |
| JPH09199686A (ja) | 1997-07-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE4402216C2 (de) | Halbleiterbauelement mit Kondensatoren und zu seiner Herstellung geeignetes Verfahren | |
| DE19625883C2 (de) | Kondensatorstruktur eines Halbleiterbauteils und Verfahren zum Herstellen derselben | |
| DE69113579T2 (de) | Verfahren zur Herstellung einer DRAM-Zelle mit Stapelkondensator. | |
| DE4029256C2 (de) | Halbleiterspeichervorrichtung mit wenigstens einer DRAM-Speicherzelle und Verfahren zu deren Herstellung | |
| DE4126046A1 (de) | Herstellungsverfahren und struktur eines dram-speicherzellenkondensators | |
| DE4430771A1 (de) | Verfahren zur Herstellung eines Kondensators für einen dynamischen Direktzugriffspeicher | |
| DE19620185C2 (de) | Verfahren zur Herstellung eines Kondensators einer Halbleitereinrichtung | |
| DE19633689B4 (de) | Verfahren zum Herstellen von Kondensatoren für Halbleitervorrichtungen | |
| DE19518133A1 (de) | Verfahren zur Herstellung einer Gateelektrode für eine Halbleitervorrichtung | |
| DE19712540C1 (de) | Herstellverfahren für eine Kondensatorelektrode aus einem Platinmetall | |
| DE4222584C2 (de) | Verfahren zur Strukturierung und Herstellung von Halbleiterbausteinen | |
| DE10134500B4 (de) | Verfahren zur Herstellung eines Kondensators in einem Halbleiterbauelement | |
| EP0954030A1 (de) | Verfahren zur Herstellung eines Kondensators für eine Halbleiter-Speicheranordnung | |
| DE10262115B4 (de) | Integrierte Schaltungsvorrichtung mit einer Vielzahl an gestapelten Kondensatoren, Metall-Isolator-Metall-Kondensator sowie Herstellungsverfahren dafür | |
| EP1277230B1 (de) | Verfahren zur herstellung von kondensatorstrukturen | |
| EP0931342B1 (de) | Eine barrierenfreie halbleiterspeicheranordnungen und deren herstellungsverfahren | |
| DE19710491C2 (de) | Herstellungsverfahren für Halbleiterspeichervorrichtung | |
| DE19620833C2 (de) | Verfahren zum Herstellen eines Kondensators einer Halbleitereinrichtung | |
| DE4200284C2 (de) | Halbleitereinrichtung und Verfahren zu deren Herstellung | |
| DE19950540A1 (de) | Verfahren zur Herstellung einer Kondensator-Elektrode mit Barrierestruktur | |
| EP1364408B1 (de) | Verfahrenher zur herstellung einer elektrodenanordnung zur ladungsspeicherung | |
| EP0987756A2 (de) | Gestapelter Flossenkondensator für DRAM und Verfahren zur Herstellung desselben | |
| EP0936678B1 (de) | Schaltungsanordnung mit mindestens einem Kondensator und Verfahren zu deren Herstellung | |
| EP0984490A1 (de) | Verfahren zur Erzeugung strukturierter Materialschichten | |
| EP1198833B1 (de) | Verfahren zur herstellung eines halbleiterspeicherbauelements |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| OP8 | Request for examination as to paragraph 44 patent law | ||
| 8125 | Change of the main classification |
Ipc: H01L 21/8242 |
|
| D2 | Grant after examination | ||
| 8364 | No opposition during term of opposition | ||
| R119 | Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee |
Effective date: 20131203 |