DE19620025A1

DE19620025A1 - Semiconductor chip carrier for chip card

Info

Publication number: DE19620025A1
Application number: DE19620025A
Authority: DE
Inventors: Detlef Houdeau; Michael Huber; Peter Stampka; Richard Scheuenpflug
Original assignee: Siemens AG; Siemens Corp
Current assignee: Siemens AG; Siemens Corp
Priority date: 1996-05-17
Filing date: 1996-05-17
Publication date: 1997-11-20

Abstract

The chip carrier has a metal foil laminated with a non-conductive foil (1) before structuring to provide 2 parallel rows of contact surfaces (3) along 2 opposing edges. Each of the contact surfaces is coupled to a respective conductor path (4) provided by the foil layer, having a small surface area compared to the surface area of the contact surface. Pref. each conductor path extends up to the edge of the foil and has a width restriction partway along its length. The conductor paths may be divided into 2 groups directed towards opposite edges of the foil.

Description

Die Erfindung betrifft ein Trägerelement für einen Halblei terchip, insbesondere zum Einbau in Chipkarten, bei dem eine metallische Folie auf eine nicht leitende Folie laminiert und derart strukturiert ist, daß entlang zweier entgegengesetzter Hauptränder des Trägerelementes angeordnete Kontaktflächen gebildet sind.The invention relates to a carrier element for a half lead terchip, in particular for installation in chip cards, in which one metallic foil laminated to a non-conductive foil and is structured such that along two opposite Main surfaces of the carrier element arranged contact surfaces are formed.

Solche Trägerelemente sind beispielsweise aus der DE 34 24 241 C2 bekannt und werden in großem Umfang in Chipkarten ein gesetzt. Zu ihrer Herstellung wird eine nicht leitende Folie, die heute bevorzugt aus glasfaserverstärktem Epoxitharz be steht, mit einer leitenden, vorzugsweise aus oberflächenver edelten Kupfer bestehenden Folie kaschiert. In diese leitende Folie werden Strukturen geätzt, die voneinander isolierte Kontaktflächen bilden, die in zwei zueinander parallelen Rei hen an den Längsseiten einer mittleren Fläche angeordnet sind. Meistens ist eine der äußeren Kontaktflächen einstückig mit der mittleren Kontaktfläche ausgebildet. In die nicht leitende Folie werden vor dem Laminiervorgang Löcher ge stanzt, die einen Zugang zu den Kontaktflächen ermöglichen, um einen Halbleiterchip elektrisch mit den Kontaktflächen verbinden zu können, so daß dieser über die Kontaktflächen von einem Lesegerät kontaktiert werden kann. Es kann auch ei ne zentrale Stanzung zur Aufnahme des Halbleiterchips vorge sehen sein, wie dies beispielsweise in der DE 34 24 241 C2 der Fall ist, um die Gesamthöhe der Anordnung Trägerelement - Chip zu verringern.Such support elements are for example from DE 34 24 241 C2 known and are widely used in smart cards set. A non-conductive film, which today preferred be made of glass fiber reinforced epoxy resin stands with a conductive, preferably made of surface precious copper laminated foil. In this senior Structures are etched that are isolated from each other Form contact surfaces in two parallel rows hen arranged on the long sides of a central surface are. Most of the time one of the outer contact surfaces is in one piece formed with the middle contact surface. Not in that conductive foil holes are ge before lamination punches that allow access to the contact areas, around a semiconductor chip electrically with the contact areas to be able to connect so that this over the contact surfaces can be contacted by a reader. It can also be ne central punching for receiving the semiconductor chip can be seen, for example, in DE 34 24 241 C2 the case is the total height of the arrangement support element - Decrease chip.

Die bekannten Trägerelemente haben heute zumeist eine etwa rechteckige Grundfläche, wobei die zwei Reihen von Kontakt flächen entlang zweier entgegengesetzter Ränder des Trägere lementes verlaufen. The known carrier elements mostly have an approx rectangular base, the two rows of contact faces along two opposite edges of the beam lementes run.

Halbleiterchips für Chipkarten erfüllten früher fast aus schließlich spezielle Speicherfunktionen und waren aufgrund ihres seriellen Dateneingangs nur für die Verwendung in Chip karten geeignet. Mit der zunehmenden Verbreitung von Chipkar ten mit Mikroprozessorfunktionen wurden die hierfür verwende ten Halbleiterchips jedoch allgemeiner verwendbar, da Mikro prozessoren mit seriellem Eingang insbesondere solche mit speziellem Koprozessoren auch Verwendung finden, wenn sie nicht in einer Chipkarte verpackt sind. Sie können beispiels weise auch in PCMCIA-Karten eingebaut werden oder allgemein auf Platine eine Anwendung finden.In the past, semiconductor chips for chip cards almost fulfilled finally special storage functions and were due their serial data input only for use in chip cards suitable. With the increasing spread of Chipkar microprocessor functions were used for this However, semiconductor chips can be used more generally because micro processors with serial input, especially those with special coprocessors can also be used if they are not packed in a chip card. You can, for example can also be built into PCMCIA cards or in general find an application on board.

Die heute bevorzugte Verbindungstechnik zwischen Halbleiter chip und einer Platine ist ein Löten entsprechend der SMD-Technologie (Surface Mounted Device). Hierbei wird eine Löt paste mittels Siebdruck auf die Platine gebracht und dann die Halbleiterchips, die als SMDs gehäust sind, darauf positio niert. Anschließend wird die Platine in einen Ofen gebracht um das Lot aufzuschmelzen, und hierdurch eine Verbindung zwi schen der Platine und dem Halbleiterchip herzustellen.The preferred connection technology between semiconductors today chip and a board is a soldering according to the SMD technology (Surface Mounted Device). Here is a solder paste onto the board by means of screen printing and then the Semiconductor chips, which are housed as SMDs, positio on it kidney. The board is then placed in an oven to melt the solder, thereby creating a connection between to manufacture the circuit board and the semiconductor chip.

SMD-fähige Chipgehäuse haben speziell geformte Anschlüsse, die eine automatische Bestückung und einen ebenfalls automa tischen Lötvorgang erlauben. Die Lötverbindung muß dabei zu verlässig sein und an definierten Stellen zustande kommen, ohne daß das Lot zerfließt und sich dadurch Kurzschlüsse er geben bzw. kein guter Kontakt zustande kommt.SMD-capable chip housings have specially shaped connections, which is an automatic assembly and also an automa Allow table soldering. The solder connection must be closed be reliable and come about at defined points, without the solder flowing away and thereby short circuits give or no good contact comes about.

Im Gegensatz dazu haben die heutigen Trägerelemente für Chip karten relativ großflächige Kontakte, die in erster Linie da zu dienen, einen sicheren Kontakt zu Abtastspitzen eines Le segerätes herzustellen. Insbesondere ist durch den ISO-Stan dard ISO 7810 festgelegt, welche Mindestgröße und Lage die Kontaktflächen haben müssen.In contrast, today's carrier elements for chip cards relatively large-area contacts that are primarily there to serve a safe contact to the probe tips of a Le to manufacture segerätes. In particular, the ISO standard ISO 7810 specifies the minimum size and location of the Must have contact surfaces.

Es ist also für unterschiedliche Anwendungsfälle nötig, ver schiedene Gehäuse bzw. Chipträger vorzusehen, was zu einer Erhöhung der Herstellungskosten aufgrund verschiedener Ferti gungsprozesse, Logistik, Materialien usw. führt.It is therefore necessary for different applications, ver to provide different housing or chip carrier, resulting in a Increase in manufacturing costs due to different ferti processes, logistics, materials, etc.

Die Aufgabe vorliegender Erfindung ist es also, ein Trägere lement für Halbleiterchips anzugeben, das sowohl die für Chipkarten geltenden ISO-Normen erfüllt als auch SMD-fähig ist.The object of the present invention is therefore a carrier Specify element for semiconductor chips that both for Chip cards comply with applicable ISO standards and are also SMD-compatible is.

Die Aufgabe ist durch ein Trägerelement gemäß Anspruch 1 ge löst. Vorteilhafte Weiterbildungen sind in den Unteransprü chen angegeben.The object is ge by a carrier element according to claim 1 solves. Advantageous further developments are in the dependent claims Chen specified.

Bei der Herstellung eines kupferkaschierten Glasepoxid-Trä gerelements werden in erfindungsgemäßer Weise nicht nur Kon taktflächen sondern auch einstückig mit diesem verbundene schmale Leiterbahnen geätzt. Die Kupferfolie soll hierbei ei ne Dicke von mindestens 35 µm, vorzugsweise etwa 70 µm haben, um einen genügend großen Abstand zwischen der Platine und der nicht leitenden Kunststoffolie zu gewährleisten, so daß die Gefahr eines elektrischen Kurzschlusses durch die Lötpaste verringert ist. Vorzugsweise ist die nicht leitende Folie aus Kapton, das genügend temperaturstabil für das SMD-Löten ist. Durch die schmalen, vorzugsweise etwa 0,4 mm breiten und da mit der SMD-Norm entsprechenden Leiterbahnen ist eine klar definierte Lötung möglich.When producing a copper-clad glass epoxy substrate gerelements are not only Kon in the inventive manner tact areas but also integrally connected to it narrow conductor tracks etched. The copper foil is here egg ne thickness of at least 35 microns, preferably about 70 microns, by a sufficient distance between the board and the to ensure non-conductive plastic film, so that the Risk of an electrical short circuit due to the solder paste is reduced. The non-conductive film is preferably made of Kapton, which is sufficiently temperature stable for SMD soldering. Due to the narrow, preferably about 0.4 mm wide and there with the conductor tracks corresponding to the SMD standard one is clear defined soldering possible.

In vorteilhafter Weise verlaufen die Leiterbahnen parallel zueinander und haben dabei vorzugsweise einen Abstand ihrer Mittellinien von etwa 1,27 mm, was ebenfalls SMD-Norm ent spricht. Die Leiterbahnen können hierbei sowohl parallel zu den Reihen von Kontaktflächen als auch senkrecht dazu verlau fen. Prinzipiell ist jedoch jede beliebige Richtung möglich.The conductor tracks advantageously run parallel to each other and preferably have a distance between them Center lines of about 1.27 mm, which also ent SMD standard speaks. The conductor tracks can be both parallel to the rows of contact surfaces as well as perpendicular to them fen. In principle, however, any direction is possible.

In vorteilhafter Weiterbildung der Erfindung enden die Lei terbahnen am Rand des Trägerelementes, so daß eine optische Kontrolle der Lötverbindung möglich ist. In weiterer Ausge staltung weisen sie eine Einschnürung als Fließbarriere auf, so daß die Lötung nur in einem bestimmten Bereich erfolgen kann und dazu gleichzeitig eine gute Verbindung gewährleistet ist.In an advantageous development of the invention, the lei end tracks at the edge of the carrier element, so that an optical Control of the solder joint is possible. In further Ausge they have a constriction as a flow barrier, so that the soldering takes place only in a certain area can and at the same time ensures a good connection is.

In weiterer Weiterbildung der Erfindung sind die Leiterbahnen in zwei Gruppen eingeteilt, die an entgegengesetzten Rändern des Trägerelementes enden.In a further development of the invention, the conductor tracks divided into two groups, the opposite edges end of the support element.

Wenn die Leiterbahnen am Rand des Trägerelementes enden, kann dies dazu führen, daß in der Mitte des Trägerelementes keine Kupferfolie mehr vorhanden ist. Beim elektrischen Kontaktie ren des auf der anderen Seite des nicht leitenden Substrates angeordneten Halbleiterchips mit den Kontaktflächen mittels der Wire-Bond-Technik kann es dazu führen, daß die Substrat folie durchgebogen wird, was zu schlechten Bond-Ergebnissen führen kann. In vorteilhafter Weiterbildung der Erfindung sind deshalb im Mittelbereich des Trägerelementes Flächen der Kupferfolie stehengelassen, die mit den Leiterbahnen und/oder Kontaktflächen verbunden sind, um keine parasitären Kapazitä ten zu erzeugen. Diese Flächen fungieren als Stützelemente, um ein Durchbiegen der nicht leitenden Folie beim Wire-Bonden zu verhindern.If the conductor tracks end at the edge of the carrier element, this means that none in the middle of the support element Copper foil is more there. With electrical contact on the other side of the non-conductive substrate arranged semiconductor chips with the contact surfaces by means of The wire bond technique can cause the substrate foil is bent, resulting in poor bond results can lead. In an advantageous development of the invention are therefore surfaces in the central region of the support element Copper foil left with the conductor tracks and / or Contact areas are connected to no parasitic capacitance to generate. These surfaces act as support elements a bending of the non-conductive film during wire bonding to prevent.

Die Erfindung soll nachfolgend anhand von Ausführungsbeispie len mit Hilfe von Figuren näher erläutert werden. Dabei zei genIn the following, the invention is intended to be based on exemplary embodiments len are explained in more detail with the help of figures. Here zei gene

Fig. 1 eine perspektivische Darstellung der Rück- und Vor deransicht eines erfindungsgemäßen Trägerelementes, Fig. 1 is a perspective view of the rear and front of deransicht of a carrier element according to the invention,

Fig. 2 eine Draufsicht auf das Trägerelement gemäß Fig. 1 und Fig. 2 is a plan view of the carrier element according to FIGS. 1 and

Fig. 3 eine weitere Variante eines erfindungsgemäßen Trä gerelementes. Fig. 3 shows another variant of a Trä gerelementes invention.

Fig. 1 zeigt ein erfindungsgemäßes Trägerelement in perspek tivischer Darstellung von der Ober- und der Unterseite. In der rechten Bildhälfte ist die Oberseite dargestellt, die ein nicht leitendes Substrat 1 aus einem möglichst temperaturbe ständigen Kunststoff wie beispielsweise Kapton zeigt. Auf dem Substrat 1 ist ein Kunststoffgehäuse 2 angeordnet, in dessen Innerem ein nicht dargestellter Halbleiterchip ist. Das Kunststoffgehäuse 2 kann mittels einer Spritzform aber auch durch Gießen aufgebracht werden. Im letzteren Fall kann ein stützender Rahmen auf dem Substrat vorgesehen werden. Fig. 1 shows a carrier element according to the invention in a perspective view of the top and bottom. In the right half of the picture, the top is shown, which shows a non-conductive substrate 1 made of a temperature-resistant plastic such as Kapton. A plastic housing 2 is arranged on the substrate 1 , inside of which there is a semiconductor chip (not shown). The plastic housing 2 can also be applied by casting using an injection mold. In the latter case, a supporting frame can be provided on the substrate.

Im linken Teil der Fig. 1 ist die Unterseite des Trägerele mentes dargestellt, die die Kontaktflächen 3 sowie die damit einstückig verbundenen Leiterbahnen 4 zeigt.In the left part of FIG. 1, the underside of the Trägerele element is shown, which shows the contact surfaces 3 and the interconnects 4 connected in one piece.

In Fig. 2 ist diese Unterseite in Draufsicht gezeigt. Die Kontaktflächen 3 verlaufen in zwei parallelen Reihen entlang zweier entgegengesetzter Ränder des Trägerelementes. Ihre Flächen bedecken dabei die von einem Lesegerät zu kontaktie renden Bereiche deren Größe und Lage durch die ISO-Norm ISO 7810 definiert sind.In FIG. 2, this base is shown in plan view. The contact surfaces 3 run in two parallel rows along two opposite edges of the carrier element. Their areas cover the areas to be contacted by a reader whose size and position are defined by the ISO standard ISO 7810.

Zwischen den zwei Reihen von Kontaktflächen 3 verlaufen par allel hierzu Leiterbahnen 4, die in zwei Gruppen unterteilt sind, wobei jede der Leiterbahnen 4 mit je einem der Kontakt flächen 3 verbunden ist. Die beiden Gruppen enden dabei an entgegengesetzten Rändern des Trägerelementes, so daß zwi schen den Mittellinien der Leiterbahnen 4 ein Abstand von et wa 1,27 mm gelassen werden kann, um die Norm für SMD-Löten zu erfüllen. Die Leiterbahnen 4 haben dabei zumindest an ihren Enden, wo die Lötung stattfindet, eine Breite von etwa 0,4 Anm.Between the two rows of contact areas 3 run par allel to this conductor tracks 4 , which are divided into two groups, each of the conductor tracks 4 with one of the contact surfaces 3 is connected. The two groups end at opposite edges of the carrier element, so that between the center lines of the conductor tracks 4 a distance of approximately 1.27 mm can be left to meet the standard for SMD soldering. The conductor tracks 4 have, at least at their ends, where the soldering takes place, a width of about 0.4 notes.

Beim in Fig. 2 gezeigten Trägerelement haben die Leiterbah nen 4 eine konstante Breite. Dadurch würden sich in der Mitte des Trägerelementes und in den Bereichen, wo die Ecken eines auf der gegenüberliegenden Seite des Trägerelementes angeord neten Halbleiterchips zu liegen kommen, Bereich ergeben, an denen die Kupferfolie weggeätzt ist. Dadurch ergibt sich das Problem, daß beim Wire-Bonden des Chips, also bei dessen elektrischen Verbinden mit den Kontaktflächen, sich das nicht leitende Substrat durchbiegen kann. Aus diesem Grund sind in vorteilhafter Weiterbildung der Erfindung Kupferbereiche 5, 6, 7, 8, 9 stehengelassen worden, die einstückig mit einigen der Leiterbahnen 4 verbunden sind, um parasitäre Kapazitäten zu vermeiden. Prinzipiell könnten aber auch die Leiterbahnen 4 an ihren mit den Kontaktflächen 3 verbundenen Enden breiter ausgebildet werden.In the carrier element shown in FIG. 2, the conductor tracks 4 have a constant width. This would result in areas in which the copper foil is etched away in the middle of the carrier element and in the areas where the corners of a semiconductor chip arranged on the opposite side of the carrier element come to lie. This results in the problem that when the chip is wire-bonded, that is to say when it is electrically connected to the contact surfaces, the non-conductive substrate can bend. For this reason, in an advantageous development of the invention, copper areas 5 , 6 , 7 , 8 , 9 have been left standing, which are connected in one piece to some of the conductor tracks 4 in order to avoid parasitic capacitances. In principle, however, the conductor tracks 4 could also be made wider at their ends connected to the contact surfaces 3 .

Die Leiterbahnen 4 weisen nahe ihrer freien Enden Ein schnürungen 10 auf, die als Fließbarrieren für das Lot wir ken. Dadurch kann ein noch genaueres Löten erfolgen.The conductor tracks 4 have near their free ends a laces 10 , which we ken as flow barriers for the solder. This enables even more precise soldering.

Die Leiterbahnen 4 sind in der Ausführungsform gemäß Fig. 2 an den Rand des Trägerelementes geführt. Sie könnten aber ebenso in der Mitte des Trägerelementes enden. Dann wäre aber keine optische Kontrolle der Lötung mehr möglich.In the embodiment according to FIG. 2, the conductor tracks 4 are guided to the edge of the carrier element. But they could also end in the middle of the support element. In this case, however, visual inspection of the soldering would no longer be possible.

In Fig. 3 ist eine weitere Ausführungsform eines erfindungs gemäßen Trägerelementes gezeigt. Die Kontaktflächen 11 ver laufen hier ebenfalls in zwei parallelen Reihen, jedoch ent lang einer mittleren Fläche 12, die einstückig mit einem der Eckkontaktflächen 11a ausgebildet ist. Der Verbund aus mitt lerer Fläche 12 und Eckkontaktfläche 11a weist einen Schlitz 13 auf, der etwa so lang ist, wie die mittlere Fläche 12 breit ist. Er verläuft parallel zum Rand des Trägerelementes in einem Abstand, der etwa der Bereite eines Klebefilmes ent spricht, mit dem das Trägerelement in eine Plastikkarte ein geklebt wird. Es wird hierzu ein Heißklebeverfahren verwen det, d. h. ein heißer Stempel drückt das Trägerelement für eine bestimmte Zeit auf die Karte, bis der Klebefilm ge schmolzen ist. Der Schlitz 13 verhindert, daß die Wärme des Stempels über die Kupferfolie zum Halbleiterchip, der im Be reich der Fläche 12 aufgebracht wird, gelangt und diesen mög licherweise schädigt. In Fig. 3, another embodiment is shown of a support element according to Invention. The contact surfaces 11 ver also run here in two parallel rows, but ent long a central surface 12 which is integrally formed with one of the corner contact surfaces 11 a. The composite of mittiger surface 12 and corner contact surface 11 a has a slot 13 which is approximately as long as the central surface 12 is wide. It runs parallel to the edge of the carrier element at a distance that speaks ent about the size of an adhesive film with which the carrier element is glued into a plastic card. A hot glue process is used for this purpose, ie a hot stamp presses the carrier element onto the card for a certain time until the adhesive film has melted. The slot 13 prevents the heat of the stamp on the copper foil to the semiconductor chip, which is applied in the area Be loading area 12 , and this may damage Licher.

Aus demselben Grund reicht die mittlere Fläche 12 auch nicht bis zum entgegengesetzten Rand des Trägerelementes. Statt dessen ist eine der dortigen Eckkontaktflächen 11b entlang des dortigen Trägerelementrandes verlängert ausgebildet.For the same reason, the middle surface 12 does not extend to the opposite edge of the carrier element. Instead, the local Eckkontaktflächen 11 is formed b extended along the local carrier element edge.

Die erfindungsgemäßen, zum SMD-Löten dienenden Leiterbahnen 14 verlaufen bei diesem Ausführungsbeispiel senkrecht zur Richtung der Kontaktflächenreihen und befinden sich zwischen den Eckkontaktflächen 11a, . . . 11d. Aus diesem Grund reichen die mittleren Kontaktflächen 11e, . . . 11h nicht bis zum Rand des Trägerelementes sondern nur bis zur - strichliert ange deuteten - durch die ISO-Norm ISO 7810 vorgegebenen Linie.The conductor tracks 14 according to the invention, used for SMD soldering, run perpendicular to the direction of the contact surface rows in this exemplary embodiment and are located between the corner contact surfaces 11 a,. . . 11 d. For this reason, the middle contact surfaces 11 e,. . . 11 hours not to the edge of the support element but only to the line indicated by the dashed line specified by ISO standard ISO 7810.

Die Mindestgröße und Lage der Kontaktfläche 11 ist durch strichlierte Bereich 15 dargestellt.The minimum size and position of the contact surface 11 is shown by the dashed area 15 .

Die Leiterbahnen 14 sind hier wesentlich kürzer als beim Aus führungsbeispiel nach Fig. 2, erlauben aber trotzdem ein si cheres Löten. Auch hier können Einschnürungen als Fließbar riere vorgesehen werden. Dies ist in Fig. 3 jedoch nicht dargestellt. Auch im Ausführungsbeispiel nach Fig. 3 ent sprechen Breite und Abstand der Leiterbahnen der Norm SMD-Löten.The conductor tracks 14 are much shorter here than in the exemplary embodiment from FIG. 2, but still allow a safe soldering. Constrictions can also be provided here as a flow barrier. However, this is not shown in FIG. 3. Ent also in the embodiment of Fig. 3 talk width and spacing of the conductor tracks of the standard SMD soldering.

Durch die erfindungsgemäße Ausbildung der Kontaktseite eines metallkaschierten Kunststoffsubstrat-Trägerelementes mit ein stückig mit den Kontaktflächen ausgebildeten Leiterbahnen können die Trägerelemente sowohl in Chipkarten eingebaut als auch auf Platinen gelötet werden.Due to the inventive design of the contact side metal-clad plastic substrate support element conductor tracks formed in pieces with the contact surfaces the carrier elements can be built into both smart cards and can also be soldered on circuit boards.

Claims

1. Carrier element for a semiconductor chip, in particular for installation in chip cards, in which a metallic foil is laminated to a non-conductive foil ( 1 ) and is structured in such a way that contact surfaces arranged in two parallel rows along two opposite main edges of the carrier element ( 3 ; 11 ) are formed, characterized in that each of the contact surfaces ( 3 ; 11 ) with a narrow in relation to the dimension of a contact surface, resulting from the metallic foil's conductor track ( 4 ; 14 ) is integrally connected ver.

2. Carrier element according to claim 1, characterized in that the conductor tracks ( 4 ; 14 ) lead to the edge of the carrier element.

3. Carrier element according to claim 1 or 2, characterized in that the conductor tracks ( 4 ) each have a constriction ( 10 ) on quiet.

4. Carrier element according to one of claims 1 to 3, characterized in that the conductor tracks ( 4 ; 14 ) are divided into two groups, the conductor tracks ( 4 ; 14 ) of a respective group ending at opposite edges of the carrier element.

5. Carrier element according to one of claims 1 to 4, characterized in that the conductor tracks ( 14 ) end at the main edges of the Trägerele mentes.

6. Carrier element according to one of claims 1 to 4, characterized in that the conductor tracks ( 4 ) end at the edges of the carrier element running perpendicular to the main edges.

7. Carrier element according to one of the preceding claims, characterized in that at least one of the conductor tracks ( 4 ) in the region of the center of the carrier element has a molding.

8. Carrier element according to claim 7, characterized in that at least one of the projections is wider than the conductor tracks ( 4 ).