DE19620025A1 - Trägerelement für einen Halbleiterchip - Google Patents

Description

Die Erfindung betrifft ein Trägerelement für einen Halblei­ terchip, insbesondere zum Einbau in Chipkarten, bei dem eine metallische Folie auf eine nicht leitende Folie laminiert und derart strukturiert ist, daß entlang zweier entgegengesetzter Hauptränder des Trägerelementes angeordnete Kontaktflächen gebildet sind.

Solche Trägerelemente sind beispielsweise aus der DE 34 24 241 C2 bekannt und werden in großem Umfang in Chipkarten ein­ gesetzt. Zu ihrer Herstellung wird eine nicht leitende Folie, die heute bevorzugt aus glasfaserverstärktem Epoxitharz be­ steht, mit einer leitenden, vorzugsweise aus oberflächenver­ edelten Kupfer bestehenden Folie kaschiert. In diese leitende Folie werden Strukturen geätzt, die voneinander isolierte Kontaktflächen bilden, die in zwei zueinander parallelen Rei­ hen an den Längsseiten einer mittleren Fläche angeordnet sind. Meistens ist eine der äußeren Kontaktflächen einstückig mit der mittleren Kontaktfläche ausgebildet. In die nicht leitende Folie werden vor dem Laminiervorgang Löcher ge­ stanzt, die einen Zugang zu den Kontaktflächen ermöglichen, um einen Halbleiterchip elektrisch mit den Kontaktflächen verbinden zu können, so daß dieser über die Kontaktflächen von einem Lesegerät kontaktiert werden kann. Es kann auch ei­ ne zentrale Stanzung zur Aufnahme des Halbleiterchips vorge­ sehen sein, wie dies beispielsweise in der DE 34 24 241 C2 der Fall ist, um die Gesamthöhe der Anordnung Trägerelement - Chip zu verringern.

Die bekannten Trägerelemente haben heute zumeist eine etwa rechteckige Grundfläche, wobei die zwei Reihen von Kontakt­ flächen entlang zweier entgegengesetzter Ränder des Trägere­ lementes verlaufen.

Halbleiterchips für Chipkarten erfüllten früher fast aus­ schließlich spezielle Speicherfunktionen und waren aufgrund ihres seriellen Dateneingangs nur für die Verwendung in Chip­ karten geeignet. Mit der zunehmenden Verbreitung von Chipkar­ ten mit Mikroprozessorfunktionen wurden die hierfür verwende­ ten Halbleiterchips jedoch allgemeiner verwendbar, da Mikro­ prozessoren mit seriellem Eingang insbesondere solche mit speziellem Koprozessoren auch Verwendung finden, wenn sie nicht in einer Chipkarte verpackt sind. Sie können beispiels­ weise auch in PCMCIA-Karten eingebaut werden oder allgemein auf Platine eine Anwendung finden.

Die heute bevorzugte Verbindungstechnik zwischen Halbleiter­ chip und einer Platine ist ein Löten entsprechend der SMD-Technologie (Surface Mounted Device). Hierbei wird eine Löt­ paste mittels Siebdruck auf die Platine gebracht und dann die Halbleiterchips, die als SMDs gehäust sind, darauf positio­ niert. Anschließend wird die Platine in einen Ofen gebracht um das Lot aufzuschmelzen, und hierdurch eine Verbindung zwi­ schen der Platine und dem Halbleiterchip herzustellen.

SMD-fähige Chipgehäuse haben speziell geformte Anschlüsse, die eine automatische Bestückung und einen ebenfalls automa­ tischen Lötvorgang erlauben. Die Lötverbindung muß dabei zu­ verlässig sein und an definierten Stellen zustande kommen, ohne daß das Lot zerfließt und sich dadurch Kurzschlüsse er­ geben bzw. kein guter Kontakt zustande kommt.

Im Gegensatz dazu haben die heutigen Trägerelemente für Chip­ karten relativ großflächige Kontakte, die in erster Linie da­ zu dienen, einen sicheren Kontakt zu Abtastspitzen eines Le­ segerätes herzustellen. Insbesondere ist durch den ISO-Stan­ dard ISO 7810 festgelegt, welche Mindestgröße und Lage die Kontaktflächen haben müssen.

Es ist also für unterschiedliche Anwendungsfälle nötig, ver­ schiedene Gehäuse bzw. Chipträger vorzusehen, was zu einer Erhöhung der Herstellungskosten aufgrund verschiedener Ferti­ gungsprozesse, Logistik, Materialien usw. führt.

Die Aufgabe vorliegender Erfindung ist es also, ein Trägere­ lement für Halbleiterchips anzugeben, das sowohl die für Chipkarten geltenden ISO-Normen erfüllt als auch SMD-fähig ist.

Die Aufgabe ist durch ein Trägerelement gemäß Anspruch 1 ge­ löst. Vorteilhafte Weiterbildungen sind in den Unteransprü­ chen angegeben.

Bei der Herstellung eines kupferkaschierten Glasepoxid-Trä­ gerelements werden in erfindungsgemäßer Weise nicht nur Kon­ taktflächen sondern auch einstückig mit diesem verbundene schmale Leiterbahnen geätzt. Die Kupferfolie soll hierbei ei­ ne Dicke von mindestens 35 µm, vorzugsweise etwa 70 µm haben, um einen genügend großen Abstand zwischen der Platine und der nicht leitenden Kunststoffolie zu gewährleisten, so daß die Gefahr eines elektrischen Kurzschlusses durch die Lötpaste verringert ist. Vorzugsweise ist die nicht leitende Folie aus Kapton, das genügend temperaturstabil für das SMD-Löten ist. Durch die schmalen, vorzugsweise etwa 0,4 mm breiten und da­ mit der SMD-Norm entsprechenden Leiterbahnen ist eine klar definierte Lötung möglich.

In vorteilhafter Weise verlaufen die Leiterbahnen parallel zueinander und haben dabei vorzugsweise einen Abstand ihrer Mittellinien von etwa 1,27 mm, was ebenfalls SMD-Norm ent­ spricht. Die Leiterbahnen können hierbei sowohl parallel zu den Reihen von Kontaktflächen als auch senkrecht dazu verlau­ fen. Prinzipiell ist jedoch jede beliebige Richtung möglich.

In vorteilhafter Weiterbildung der Erfindung enden die Lei­ terbahnen am Rand des Trägerelementes, so daß eine optische Kontrolle der Lötverbindung möglich ist. In weiterer Ausge­ staltung weisen sie eine Einschnürung als Fließbarriere auf, so daß die Lötung nur in einem bestimmten Bereich erfolgen kann und dazu gleichzeitig eine gute Verbindung gewährleistet ist.

In weiterer Weiterbildung der Erfindung sind die Leiterbahnen in zwei Gruppen eingeteilt, die an entgegengesetzten Rändern des Trägerelementes enden.

Wenn die Leiterbahnen am Rand des Trägerelementes enden, kann dies dazu führen, daß in der Mitte des Trägerelementes keine Kupferfolie mehr vorhanden ist. Beim elektrischen Kontaktie­ ren des auf der anderen Seite des nicht leitenden Substrates angeordneten Halbleiterchips mit den Kontaktflächen mittels der Wire-Bond-Technik kann es dazu führen, daß die Substrat­ folie durchgebogen wird, was zu schlechten Bond-Ergebnissen führen kann. In vorteilhafter Weiterbildung der Erfindung sind deshalb im Mittelbereich des Trägerelementes Flächen der Kupferfolie stehengelassen, die mit den Leiterbahnen und/oder Kontaktflächen verbunden sind, um keine parasitären Kapazitä­ ten zu erzeugen. Diese Flächen fungieren als Stützelemente, um ein Durchbiegen der nicht leitenden Folie beim Wire-Bonden zu verhindern.

Die Erfindung soll nachfolgend anhand von Ausführungsbeispie­ len mit Hilfe von Figuren näher erläutert werden. Dabei zei­ gen

Fig. 1 eine perspektivische Darstellung der Rück- und Vor­ deransicht eines erfindungsgemäßen Trägerelementes,

Fig. 2 eine Draufsicht auf das Trägerelement gemäß Fig. 1 und

Fig. 3 eine weitere Variante eines erfindungsgemäßen Trä­ gerelementes.

Fig. 1 zeigt ein erfindungsgemäßes Trägerelement in perspek­ tivischer Darstellung von der Ober- und der Unterseite. In der rechten Bildhälfte ist die Oberseite dargestellt, die ein nicht leitendes Substrat 1 aus einem möglichst temperaturbe­ ständigen Kunststoff wie beispielsweise Kapton zeigt. Auf dem Substrat 1 ist ein Kunststoffgehäuse 2 angeordnet, in dessen Innerem ein nicht dargestellter Halbleiterchip ist. Das Kunststoffgehäuse 2 kann mittels einer Spritzform aber auch durch Gießen aufgebracht werden. Im letzteren Fall kann ein stützender Rahmen auf dem Substrat vorgesehen werden.

Im linken Teil der Fig. 1 ist die Unterseite des Trägerele­ mentes dargestellt, die die Kontaktflächen 3 sowie die damit einstückig verbundenen Leiterbahnen 4 zeigt.

In Fig. 2 ist diese Unterseite in Draufsicht gezeigt. Die Kontaktflächen 3 verlaufen in zwei parallelen Reihen entlang zweier entgegengesetzter Ränder des Trägerelementes. Ihre Flächen bedecken dabei die von einem Lesegerät zu kontaktie­ renden Bereiche deren Größe und Lage durch die ISO-Norm ISO 7810 definiert sind.

Zwischen den zwei Reihen von Kontaktflächen 3 verlaufen par­ allel hierzu Leiterbahnen 4, die in zwei Gruppen unterteilt sind, wobei jede der Leiterbahnen 4 mit je einem der Kontakt­ flächen 3 verbunden ist. Die beiden Gruppen enden dabei an entgegengesetzten Rändern des Trägerelementes, so daß zwi­ schen den Mittellinien der Leiterbahnen 4 ein Abstand von et­ wa 1,27 mm gelassen werden kann, um die Norm für SMD-Löten zu erfüllen. Die Leiterbahnen 4 haben dabei zumindest an ihren Enden, wo die Lötung stattfindet, eine Breite von etwa 0,4 Anm.

Beim in Fig. 2 gezeigten Trägerelement haben die Leiterbah­ nen 4 eine konstante Breite. Dadurch würden sich in der Mitte des Trägerelementes und in den Bereichen, wo die Ecken eines auf der gegenüberliegenden Seite des Trägerelementes angeord­ neten Halbleiterchips zu liegen kommen, Bereich ergeben, an denen die Kupferfolie weggeätzt ist. Dadurch ergibt sich das Problem, daß beim Wire-Bonden des Chips, also bei dessen elektrischen Verbinden mit den Kontaktflächen, sich das nicht leitende Substrat durchbiegen kann. Aus diesem Grund sind in vorteilhafter Weiterbildung der Erfindung Kupferbereiche 5, 6, 7, 8, 9 stehengelassen worden, die einstückig mit einigen der Leiterbahnen 4 verbunden sind, um parasitäre Kapazitäten zu vermeiden. Prinzipiell könnten aber auch die Leiterbahnen 4 an ihren mit den Kontaktflächen 3 verbundenen Enden breiter ausgebildet werden.

Die Leiterbahnen 4 weisen nahe ihrer freien Enden Ein­ schnürungen 10 auf, die als Fließbarrieren für das Lot wir­ ken. Dadurch kann ein noch genaueres Löten erfolgen.

Die Leiterbahnen 4 sind in der Ausführungsform gemäß Fig. 2 an den Rand des Trägerelementes geführt. Sie könnten aber ebenso in der Mitte des Trägerelementes enden. Dann wäre aber keine optische Kontrolle der Lötung mehr möglich.

In Fig. 3 ist eine weitere Ausführungsform eines erfindungs­ gemäßen Trägerelementes gezeigt. Die Kontaktflächen 11 ver­ laufen hier ebenfalls in zwei parallelen Reihen, jedoch ent­ lang einer mittleren Fläche 12, die einstückig mit einem der Eckkontaktflächen 11a ausgebildet ist. Der Verbund aus mitt­ lerer Fläche 12 und Eckkontaktfläche 11a weist einen Schlitz 13 auf, der etwa so lang ist, wie die mittlere Fläche 12 breit ist. Er verläuft parallel zum Rand des Trägerelementes in einem Abstand, der etwa der Bereite eines Klebefilmes ent­ spricht, mit dem das Trägerelement in eine Plastikkarte ein­ geklebt wird. Es wird hierzu ein Heißklebeverfahren verwen­ det, d. h. ein heißer Stempel drückt das Trägerelement für eine bestimmte Zeit auf die Karte, bis der Klebefilm ge­ schmolzen ist. Der Schlitz 13 verhindert, daß die Wärme des Stempels über die Kupferfolie zum Halbleiterchip, der im Be­ reich der Fläche 12 aufgebracht wird, gelangt und diesen mög­ licherweise schädigt.

Aus demselben Grund reicht die mittlere Fläche 12 auch nicht bis zum entgegengesetzten Rand des Trägerelementes. Statt dessen ist eine der dortigen Eckkontaktflächen 11b entlang des dortigen Trägerelementrandes verlängert ausgebildet.

Die erfindungsgemäßen, zum SMD-Löten dienenden Leiterbahnen 14 verlaufen bei diesem Ausführungsbeispiel senkrecht zur Richtung der Kontaktflächenreihen und befinden sich zwischen den Eckkontaktflächen 11a, . . . 11d. Aus diesem Grund reichen die mittleren Kontaktflächen 11e, . . . 11h nicht bis zum Rand des Trägerelementes sondern nur bis zur - strichliert ange­ deuteten - durch die ISO-Norm ISO 7810 vorgegebenen Linie.

Die Mindestgröße und Lage der Kontaktfläche 11 ist durch strichlierte Bereich 15 dargestellt.

Die Leiterbahnen 14 sind hier wesentlich kürzer als beim Aus­ führungsbeispiel nach Fig. 2, erlauben aber trotzdem ein si­ cheres Löten. Auch hier können Einschnürungen als Fließbar­ riere vorgesehen werden. Dies ist in Fig. 3 jedoch nicht dargestellt. Auch im Ausführungsbeispiel nach Fig. 3 ent­ sprechen Breite und Abstand der Leiterbahnen der Norm SMD-Löten.

Durch die erfindungsgemäße Ausbildung der Kontaktseite eines metallkaschierten Kunststoffsubstrat-Trägerelementes mit ein­ stückig mit den Kontaktflächen ausgebildeten Leiterbahnen können die Trägerelemente sowohl in Chipkarten eingebaut als auch auf Platinen gelötet werden.

Claims (8)

1. Trägerelement für einen Halbleiterchip, insbesondere zum Einbau in Chipkarten, bei dem eine metallische Folie auf eine nicht leitende Folie (1) laminiert und derart strukturiert ist, daß entlang zweier entgegengesetzter Hauptränder des Trägerelementes in zwei parallelen Reihen angeordnete Kon­ taktflächen (3; 11) gebildet sind, dadurch gekennzeichnet, daß jede der Kontaktflächen (3; 11) mit einer im Verhältnis zur Abmessung einer Kontaktfläche schmalen, aus der metalli­ schen Folie entstandenen Leiterbahn (4; 14) einstückig ver­ bunden ist.

2. Trägerelement nach Anspruch 1, dadurch gekennzeichnet, daß die Leiterbahnen (4; 14) zum Rand des Trägerelementes führen.

3. Trägerelement nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Leiterbahnen (4) jeweils eine Einschnürung (10) auf­ leisen.

4. Trägerelement nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß die Leiterbahnen (4; 14) in zwei Gruppen aufgeteilt sind, wobei die Leiterbahnen (4; 14) einer jeweiligen Gruppe an entgegengesetzten Rändern des Trägerelementes enden.

5. Trägerelement nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß die Leiterbahnen (14) an den Haupträndern des Trägerele­ mentes enden.

6. Trägerelement nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß die Leiterbahnen (4) an den senkrecht zu den Haupträndern verlaufenden Rändern des Trägerelementes enden.

7. Trägerelement nach einem der vorherigen Ansprüche, dadurch gekennzeichnet, daß zumindest eine der Leiterbahnen (4) im Bereich der Mitte des Trägerelementes eine Anformung aufweist.

8. Trägerelement nach Anspruch 7, dadurch gekennzeichnet, daß zumindest eine der Anformungen breiter als die Leiterbah­ nen (4) ist.