DE19600398C1

DE19600398C1 - Fusible link for integrated semiconductor circuit

Info

Publication number: DE19600398C1
Application number: DE19600398A
Authority: DE
Inventors: Wolfgang Dr Werner
Original assignee: Siemens AG; Siemens Corp
Current assignee: Infineon Technologies AG
Priority date: 1996-01-08
Filing date: 1996-01-08
Publication date: 1997-03-27
Anticipated expiration: 2016-01-09

Abstract

The fusible link is in the form of a conductor path (4) with a section of reduced cross-section at the fuse point, with a hollow space (H) adjacent at least one surface of the fuse point. Pref. the hollow space is provided in the layers (2,3) applied to the surface of the semiconductor substrate (1) on either side of the conductor path and is covered by a cover layer (6), e.g. a BPSG layer.

Description

Die Erfindung betrifft eine Schmelzsicherung in einer inte grierten Halbleiterschaltung, bei der eine Leitbahn eine Querschnittsverengung als Sollschmelzstelle aufweist, deren Ver wendung in einer Speicherzelle sowie das Verfahren zu ihrer Herstellung.The invention relates to a fuse in an inte ized semiconductor circuit, in which a trace a Cross-sectional constriction as the target melting point, the Ver application in a memory cell and the method for its Manufacturing.

Integrierte Halbleiterschaltungen weisen häufig Schmelzsiche rungen, sogenannte fusible links, auf, die zur Einbringung von Information in eine bereits fertiggestellte integrierte Schaltung dienen. Dies geschieht dadurch, daß die Schmelzsi cherung gezündet oder nicht gezündet wird, d. h. eine Leitbahn unterbrochen oder nicht unterbrochen ist. Schmelzsicherungen werden beispielsweise zur Sicherung persönlicher Daten in Chipkarten, zur Personalisierung von Standardbausteinen in Kraftfahrzeugen, zur Einstellung von genauen Widerständen oder Widerstandsverhältnissen in analogen Schaltungen, als Speicherelement in einem PROM oder zur Erhöhung der Ausbeute bei Speicherbausteinen durch Abtrennen von defekten Speicher zellen eingesetzt.Integrated semiconductor circuits often have fuses stanchions, so-called fusible links, on which to insert of information integrated into an already completed Serve circuit. This happens because the Schmelzsi fuse is ignited or not ignited, d. H. a track interrupted or not interrupted. Fuses are used, for example, to secure personal data in Chip cards, for personalization of standard components in Motor vehicles, for setting precise resistances or resistance ratios in analog circuits, as Storage element in a PROM or to increase the yield for memory modules by removing defective memory cells inserted.

Üblicherweise besteht eine Schmelzsicherung aus einer Leit bahn, die an der Sollschmelzstelle eine Verengung ihres Quer schnitts aufweist. Dieser verengte Querschnitt weist typi scherweise eine vertikale Ausdehnung von 0,1 bis 1 µm und eine horizontale Ausdehnung von 0,5 bis 3 µm auf. Die Schmelzsicherung ist entsprechend der Schichtfolge des Halb leiterbausteins in eine oder mehrere isolierende Schichten, vorzugsweise Siliziumdioxid, eingebettet.A fuse usually consists of a guide bahn, which at the target melting point narrows its cross has cut. This narrowed cross-section typically shows usually a vertical dimension of 0.1 to 1 µm and horizontal expansion of 0.5 to 3 µm. The Fuse is according to the layer sequence of the half conductor module in one or more insulating layers, preferably silicon dioxide, embedded.

Die Unterbrechung der Leitbahn erfolgt durch einen Stromim puls, der zum Aufschmelzen der Sicherung und der sie umgeben den Isolationsschicht führt. Bei einer üblichen aus Polysili zium bestehenden Sicherung sind etwa 20 mA bei 12 V für eine Zeitdauer von 5 bis 10 µsec erforderlich, um eine Durchtren nung zu erzielen. Dabei sind nur etwa 1 bis 10% dieser Zünd energie für das Aufschmelzen der verengten Leitbahn selber erforderlich, d. h. der weitaus überwiegende Teil der Zün denergie wird in die umgebenden Isolationsschichten abge führt. Ein Problem bei derart unterbrochenen Sicherungen ist die Gefahr der Revitalisierung, d. h. die ursprüngliche Leit fähigkeit wird durch Temperatur- und Spannungseffekte teil weise wieder hergestellt. Beim Zünden schmilzt ein etwa ku gelförmiger Bereich mit einem Durchmesser von einigen µm (typischerweise 2 bis 3 µm) auf. Dies führt zu einer Zerstö rung der umliegenden Schichten, insbesondere der überliegen den Passivierungsschicht. Dadurch können Verunreinigungen wie beispielsweise Alkaliionen leichter eindringen und die Zuver lässigkeit der Bauelemente der integrierten Schaltung beein trächtigen.The interconnect is interrupted by a Stromim pulse that melts the fuse and surrounds it leads the insulation layer. With a conventional one made of polysili existing fuse are about 20 mA at 12 V for one Period of 5 to 10 µsec required to penetrate to achieve. Only about 1 to 10% of this ignition energy for melting the narrowed interconnect itself required, d. H. the vast majority of the guilds denergy is dissipated in the surrounding insulation layers leads. A problem with such broken fuses is the risk of revitalization, d. H. the original guide ability is shared by temperature and voltage effects wisely restored. When ignited, a ku melts gel-like area with a diameter of a few µm (typically 2 to 3 µm). This leads to destruction the surrounding layers, especially the overlying ones the passivation layer. This can cause impurities such as For example, alkali ions penetrate more easily and the verver reliability of the components of the integrated circuit pregnant.

Fusible links werden auch als Speicherelement bei PROM-Spei cherbausteinen eingesetzt. Dabei besteht eine Speicherzelle aus einem fusible link und einer Diode. Da die Leistungen zum Durchschmelzen sehr hoch sind und die erreichte Zuverlässig keit gering, werden alternativ solche Speicher mit sogenann ten Floating Gate- oder SONOS-Strukturen realisiert. Zum Pro grammieren wird der Fowler-Nordheim-Tunneleffekt oder Hot- Electron-Injektion verwendet. Nachteilig beim Fowler-Nord heim-Tunneleffekt sind die erforderlichen hohen Program mierspannungen von etwa 15 V, die Schreibzeiten liegen bei etwa 10 µsec bis 1 msec. Bei der Programmierung mittels Hot- Electron-Injektion sind relativ hohe Ströme von einigen mA notwendig bei Schreibzeiten von ca. 10 µsec.Fusible links are also used as a storage element at PROM-Spei blocks used. There is a memory cell from a fusible link and a diode. Since the services at Melting through are very high and the reliability achieved speed, alternatively such memories with so-called floating gate or SONOS structures. To the pro the Fowler-Nordheim tunnel effect or hot Electron injection used. A disadvantage of Fowler-Nord home tunnel effect are the required high programs Mier voltages of about 15 V, the write times are included about 10 µsec to 1 msec. When programming using hot Electron injections are relatively high currents of a few mA necessary for writing times of approx. 10 µsec.

Der Erfindung liegt die Aufgabe zugrunde, eine Schmelzsiche rung sowie ein Herstellungsverfahren für diese für eine integrierte Schaltung anzugeben, die eine verbesserte Zuverlässigkeit aufweist und die Zuverlässigkeit der integrierten Schaltung nicht beeinträchtigt. Ferner soll sie als Speicherelement geeignet sein.The invention has for its object a fuse tion as well as a manufacturing method for this for an integrated circuit, which a has improved reliability and the reliability of the integrated circuit is not affected. Furthermore, it should be suitable as a storage element.

Diese Aufgabe wird durch eine Schmelzsicherung mit den Merkmalen des Patentanspruchs 1 gelöst, ihre Verwendung gemäß Anspruch 7 und durch ein Herstellungsverfahren mit den Merkmalen des Anspruchs 8. This task is accomplished by a fuse with the features of claim 1 solved, their use according to claim 7 and by a manufacturing process with the characteristics of Claim 8.

Bei der Erfindung ist die Soll-Schmelzstelle der Schmelzsi cherung in einem Hohlraum untergebracht. Es muß daher nur die verengte Leitbahn selber, jedoch keine umliegende Isolations schicht aufgeschmolzen werden. Es sind also nur noch etwa 1 bis 10% der üblichen Zündenergie erforderlich. Dadurch wird der Platzbedarf für die Zündtransistoren verringert. Die Aus beute beim Zündvorgang wird ebenfalls verbessert. Die Gefahr der Revitalisierung wird vermieden. Da der Schmelzvorgang auf die Leitbahn beschränkt ist, werden darüber angeordnete Schutzschichten der integrierten Schaltung, wie beispiels weise Getter- und Barriereschichten, nicht zerstört, so daß die Zuverlässigkeit der übrigen Bauelemente nicht verringert wird.In the invention, the target melting point is the melting point in a cavity. It therefore only has to narrowed interconnect itself, but no surrounding insulation layer can be melted. So there are only about 1 up to 10% of the usual ignition energy required. This will the space requirement for the ignition transistors is reduced. The out Loot during the ignition process is also improved. The danger revitalization is avoided. Because the melting process is on the interconnect is restricted, are arranged above it Protective layers of the integrated circuit, such as wise getter and barrier layers, not destroyed, so that does not reduce the reliability of the other components becomes.

Eine derartige Schmelzsicherung kann als Speicherelement ein gesetzt werden, indem sie in Serie mit einer Diode oder mit einem Drain eines Auswahltransistors geschaltet wird. Ein we sentlicher Vorteil ist, daß zur Programmierung weder ein ho her Strom noch eine hohe Spannung notwendig sind. Beträgt beispielsweise der Querschnitt der Soll-Schmelzstelle 0,4 × 0,7 µm² bei einer Polysiliziumbahn, so beträgt der Fusestrom ca. 5 mA bei einer Spannung von etwa 4 V. Diese Werte können durch die Wahl von kleineren Querschnitten weiter verringert werden. Die Zeit für die Programmierung einer solchen Zelle beträgt weniger als eine µsec. Ein weiterer Vorteil besteht darin, daß die gespeicherten Daten sicher sind, da ein Lö schen und Neuschreiben grundsätzlich nicht mehr möglich ist. Auch durch Strahlung oder Temperaturlagerung können die Daten nicht verändert werden.Such a fuse can be used as a storage element can be put in series with a diode or with a drain of a selection transistor is switched. A we A significant advantage is that neither a ho for programming high current are still necessary. Amounts for example, the cross section of the target melting point 0.4 × 0.7 µm² for a polysilicon web, then the fuse current is approx. 5 mA at a voltage of approx. 4 V. These values can further reduced by choosing smaller cross sections will. The time to program such a cell is less than one µsec. Another advantage is there in that the stored data is safe because a deletion writing and rewriting is fundamentally no longer possible. The data can also be exposed to radiation or temperature storage cannot be changed.

Die Erfindung wird im folgenden anhand eines Ausführungsbei spiels näher erläutert. Die Fig. 1 bis 5 zeigen einen Aus schnitt aus einem Halbleitersubstrat in Querschnitt bzw. in Draufsicht, an dem die Herstellung der Schmelzsicherung ver deutlicht wird. The invention is explained below with reference to a game Ausführungsbei. Figs. 1 to 5 show an off-section of a semiconductor substrate in cross-section and in plan view, in which the manufacture of the fuse is interpreting light ver.

Fig. 1 und 2: Auf einem Halbleitersubstrat 1 befinden sich eine untere und eine obere Isolationsschicht 2, 3, die eine Leitbahn 4 umgeben. Die untere und die obere Isolations schicht 2, 3, die vorzugsweise aus Siliziumoxid bestehen, bilden zusammen eine erste Schicht. Wie in Fig. 1 erkennbar, besitzt die in die erste Schicht eingebettete, vorzugsweise aus Polysilizium bestehende Leitbahn 4 eine Querschnitts verengung, die in diesem Fall durch die Verringerung ihrer Breite erzeugt wird. Diese Querschnittsverengung stellt die Sollschmelzstelle S der Leitbahn 4 dar. Auf der oberen Isola tionsschicht 3 ist eine zweite Schicht 5 aufgebracht, die beispielsweise wiederum aus Polysilizium besteht (in Fig. 1 nicht dargestellt). Fig. 1 and 2 are a lower and an upper insulating layer 2, 3, surrounding a conductor track 4 on a semiconductor substrate 1. The lower and the upper insulation layer 2 , 3 , which preferably consist of silicon oxide, together form a first layer. As can be seen in Fig. 1, the embedded in the first layer, preferably made of polysilicon interconnect 4 has a cross-sectional constriction, which is generated in this case by reducing its width. This narrowing of the cross section represents the desired melting point S of the interconnect 4. On the upper insulation layer 3 , a second layer 5 is applied, which in turn consists of polysilicon, for example (not shown in FIG. 1).

Fig. 3 und 4: Vorzugsweise direkt oberhalb der Soll-Schmelz stelle S wird in der zweiten Schicht 5 eine Öffnung erzeugt, beispielsweise in einem anisotropen Ätzprozeß unter Verwen dung einer Fotolackmaske. Anschließend wird in der darunter liegenden ersten Schicht 2, 3 ein Hohlraum erzeugt, derart, daß die Soll-Schmelzstelle S innerhalb dieses Hohlraums liegt. Dafür kann ein isotroper Ätzprozeß eingesetzt werden, der selektiv zum Leitbahnmaterial und zur zweiten Schicht verläuft. Es wird ein Hohlraum mit einem Durchmesser von etwa 1 bis 3 µm hergestellt. FIGS. 3 and 4: point preferably directly above the target melt S is created an opening in the second layer 5, for example in an anisotropic etching process USAGE dung a photoresist mask. A cavity is then created in the underlying first layer 2 , 3 such that the target melting point S lies within this cavity. An isotropic etching process can be used for this, which is selective to the interconnect material and the second layer. A cavity with a diameter of approximately 1 to 3 μm is produced.

Fig. 5: Anschließend kann der Hohlraum verschlossen werden, in dem eine Deckschicht aus Siliziumnitrid, BPSG (Bor-Phosphor-Silikat-Glas), TEOS (Tetraethylorthosilikat) oder ei nem anderen geeigneten Material oder eine Mehrfachschicht, die vorzugsweise diese Komponenten enthält, aufgebracht wird. Bei Verwendung von BPSG als Deckschicht kann dieses an schließend in einem Temperaturschritt verflossen werden, wo durch eine ebene, spannungsfreie und hoch belastbare Ab deckung entsteht. Fig. 5: Then the cavity can be closed in which a cover layer made of silicon nitride, BPSG (boron-phosphorus-silicate glass), TEOS (tetraethyl orthosilicate) or another suitable material or a multilayer, which preferably contains these components, is applied becomes. If BPSG is used as the top layer, it can then be poured over in a temperature step, where a flat, tension-free and highly resilient cover is created.

Fig. 6: Die Schmelzsicherung kann wie oben erläutert, als Speicherelement eingesetzt werden. In einer Ausführungsform wird sie als eine Einheit mit der Diode hergestellt, indem die Leitbahn 4 selber einen pn-Übergang 7, vorzugsweise in unmittelbarer Nähe der Sollschmelzstelle, aufweist. Die Leit bahn 4 besteht also aus einem p-dotierten Teil 4b. Die Deck schicht 6 kann eine Mehrfachschicht sein, bspw. eine in der Halbleitertechnologie übliche Abdeckung aus BPSG, TEOS und Siliziumnitrid. Fig. 6: The fuse can be used as a storage element as explained above. In one embodiment, it is produced as a unit with the diode in that the interconnect 4 itself has a pn junction 7 , preferably in the immediate vicinity of the target melting point. The Leitbahn 4 thus consists of a p-doped part 4 b. The cover layer 6 can be a multilayer, for example a cover made of BPSG, TEOS and silicon nitride, which is common in semiconductor technology.

Fig. 7: die Erfindung umfaßt auch eine Ausführungsform, bei der die Sollschmelzstelle S nicht vollständig im Hohlraum liegt, sondern nur eine Oberfläche der Leitbahn 4 an den Hohlraum angrenzt. Die zweite Schicht 5 kann dann mit der Schicht, aus der die Leitbahn hergestellt wird, identisch sein. Vorzugsweise wird sie derart strukturiert, daß sie als Maske bei der Ätzung des Hohlraums dient. Direkt neben der Leitbahn weist die zweite Schicht 5 die für den Ätzprozeß notwendigen Öffnungen auf. Das Herstellverfahren wird dadurch stark vereinfacht, wobei die wesentlichen Vorteile der Erfin dung weiterhin in etwas verringertem Maß erreicht werden. Fig. 7: the invention also encompasses an embodiment in which the target melt point S is not completely in the cavity, but only a surface of the conductor track 4 adjacent to the cavity. The second layer 5 can then be identical to the layer from which the interconnect is produced. It is preferably structured in such a way that it serves as a mask during the etching of the cavity. Directly next to the interconnect, the second layer 5 has the openings required for the etching process. The manufacturing process is greatly simplified, the main advantages of the inven tion are still achieved to a somewhat reduced extent.

In der Figur verläuft die Leitbahn 4 senkrecht zur Zeichen ebene, der Schnitt verläuft durch die Sollschmelzstelle S. Die untere Oberfläche der Sollschmelzstelle liegt im Hohl raum.In the figure, the interconnect 4 runs perpendicular to the plane of the drawing, the section runs through the predetermined melting point S. The lower surface of the predetermined melting point lies in the cavity.

Die Schmelzsicherung kann auch aus einer anderen leitenden Schicht anstelle des Polysiliziums hergestellt werden, bei spielsweise aus Aluminium oder einem anderen für die Metalli sierung der integrierten Schaltung verwendeten Metall oder Legierung. Für das Freiätzen des Hohlraums ist dann ein je weils geeignetes Verfahren anzuwenden. Bei Verwendung von Aluminium kann beispielsweise HF-Dampf eingesetzt werden.The fuse can also be made from another conductive Layer instead of the polysilicon can be made for example made of aluminum or another for the Metalli sation of the integrated circuit used metal or Alloy. There is then one each for the etching of the cavity because appropriate method to apply. When using Aluminum, for example, can use HF steam.

Die integrierte Schaltung mit der Schmelzsicherung kann wie gewohnt weiter verarbeitet werden, da der verschlossene Hohl raum beispielsweise dem beim Einbau in ein Plastikgehäuse auftretenden Druck ohne weiteres Stand hält. Das Verfahren zur Herstellung der Schmelzsicherung selber ist einfach, da nur eine unkritische Fototechnik und ein einfacher Naßätz schritt erforderlich sind.The integrated circuit with the fuse can like processed as usual, as the closed hollow space, for example, when installing in a plastic housing can withstand any pressure that occurs. The procedure to make the fuse itself is easy because just an uncritical photo technique and a simple wet etching step are required.

Claims

1. A fuse in an integrated semiconductor circuit, in which an interconnect ( 4 ) has a cross-sectional constriction as the target melting point (S), characterized in that the target melting point (S) is arranged at least with one of its surfaces in a cavity (H).

2. The fuse according to claim 1, wherein the cavity is formed in a first layer ( 2 , 3 ) surrounding the interconnect ( 4 ) on a semiconductor substrate ( 1 ).

3. A fuse according to one of claims 1 to 2, wherein the cavity is covered with a cover layer ( 6 ).

4. The fuse according to claim 3, wherein the cover layer ( 6 ) comprises a BPSG layer.

5. Fuse according to one of claims 1 to 4, in which the target melting point (S) approximately in the middle of the cavity is ordered.

6. A fuse according to one of claims 1 to 5, in which a second layer ( 5 ) with an opening and a cover layer ( 6 ) which closes the opening are arranged on the cavity.

7. Use of a fuse according to one of the claims 1 to 6, as a memory element in a memory cell Semiconductor component.

8. Manufacturing method for a fuse in an integrated circuit according to one of claims 1 to 6 with the following steps:

- Production of an interconnect ( 4 ) with a cross-sectional constriction as a predetermined melting point (S), which is embedded in a first layer ( 2 , 3 ) arranged on a semiconductor substrate ( 1 ),
Producing a second layer ( 5 ), which has an opening in the vicinity of the target melting point (S), on the first layer ( 2 , 3 ),
- Creating a cavity in the first layer ( 2 , 3 ) around the target melting point using an etching process.

9. Manufacturing method for a fuse in an integrated circuit according to one of claims 1 to 6 with the following steps:

- producing a first layer ( 2 ) on a semiconductor substrate,
Producing a second layer ( 5 ) on the first layer ( 2 ), which comprises an interconnect ( 4 ) with a cross-sectional constriction as the predetermined melting point ( 3 ) and openings adjacent thereto,
- Creation of a cavity (H) in the first layer ( 2 ) below the target melting point.

10. Manufacturing method according to claim 8 or 9, wherein the opening in the second layer ( 5 ) with the help of a cover layer ( 6 ) is closed.

11. The manufacturing method according to claim 10, wherein the cover layer ( 6 ) consists of BPSG.

12. Manufacturing method according to one of claims 8 to 11, which the fuse in series with a diode or the drain of a selection transistor is connected.

13. The manufacturing method according to claim 12, wherein the interconnect ( 4 ) has a pn junction ( 7 ) within the cavity, which is the diode.

14. A fuse according to one of claims 1 to 6, wherein the interconnect ( 4 ) has a pn junction ( 7 ) within the cavity, which is a diode.