DE19545949A1

DE19545949A1 - Digitales Absolutpositions-Codiergerät und Codierverfahren

Info

Publication number: DE19545949A1
Application number: DE19545949A
Authority: DE
Inventors: Robert L Maresca; James A Parison; Thomas A Froeschle; John J Breen; Christopher H Perry
Original assignee: Bose Corp
Current assignee: Bose Corp
Priority date: 1994-12-08
Filing date: 1995-12-08
Publication date: 1996-06-13
Also published as: US5574445A; JPH08298463A

Description

Die Erfindung bezieht sich allgemein auf digitale Codiergeräte bzw. Codierer für eine absolute Position und insbesondere auf Codierer, die einen "einschrittigen", zyklischen Code, wie z. B. einen Gray-Code, liefern können.

Bekanntlich wird in der Technik häufig gewünscht, die relative Position zweier Bauglieder zueinander zu bestimmen. Eine solche relative Position ist beispielsweise dadurch erhältlich, daß man einen Code auf einem der Bauglieder und einen Detektor auf dem anderen Bauglied anbringt. Eine solche Anordnung ist unter dem Titel "Absolute Encoders Provide Precise Position Information" von Gregg Stokely in der Ausgabe in PCIM, April 1994 40-49, veröffentlicht worden. Wie darin beschrieben, ist ein linearer Codierer mit 25.000 Worten erforderlich, falls ein System eine Messung einer Schraubenbewegung, z. B. in Zunahmen bzw. Inkrementen von 2,54 _* 10^-3 cm (0,001 Inch) über 63,50 cm (25 Inches) erfordert. Desgleichen sind mit einem Winkelcodierer 3.600 Worte erforderlich, falls Winkel über 360 Grad auf 0,1 Grad gemessen werden sollen. Allgemein beträgt die Anzahl von zu codierenden Worten L/C, falls die zu messende Strecke, Spannweite oder Spanne (span) L ist und mit einer Zelle der Auflösung C vermessen werden soll. Bei digitalen Codierern sind die Worte typischerweise binäre Wortsignale mit n Bits. Folglich beträgt die Zahl binärer Wortsignale typischerweise 2ⁿ, worin n eine ganze Zahl ist und die Auflösungszelle C gleich L/2ⁿ ist.

Wie im obengenannten Artikel beschrieben wird jede Position oder Auflösungszelle auf einem der Bauglieder durch einen eindeutigen digitalen Code, oder ein binäres Wort, identifiziert. Keine zwei Positionen weisen das gleiche binäre Wort auf, so daß die exakte Position eines Baugliedes bezüglich des anderen Baugliedes immer bekannt ist. Dieses Merkmal eines absoluten Codierers, im Unterschied zu einem zunehmenden bzw. inkrementalen Codierer, ist in denjenigen Fällen wichtig, in denen Energie abgeschaltet wird und eine relative Bewegung während dieser Abschaltzeit stattfindet. Mit einem Absolutpositions-Codierer ist die exakte Position eines Baugliedes bezüglich des anderen immer genau bestimmt, wenn einmal Energie dem System wieder zugeführt wird, sogar dann, wenn sich die relative Position der Bauglieder während der energielosen Zeit geändert haben sollte. Eine wahre bzw. genaue Position ist von dem absoluten Codierer immer verfügbar, ohne daß er ununterbrochen überwacht werden müßte, wie etwa ein inkrementaler Codierer. Diese einzigartige Fähigkeit macht absolute Codierer zu dem bevorzugten Sensor für Anwendungen, die stets eine genaue Positionsangabe aus Gründen der Maschinen- oder Bedienersicherheit erfordern, oder bei denen das System zum "Nulleinstellen" nicht leicht zu einer Bezugs- oder Ausgangsposition zurückgeführt werden kann.

Herkömmliche digitale Positionscodierer verwenden optische Sensoren, um ein Muster von Binärzeichen bzw. -anzeigen festzustellen; typischerweise lichtundurchlässige und transparente Segmente auf mehreren Spuren. Diese Segmente oder Anzeigen können Löcher in einem Material oder ein photographisch aufgemalter Satz von Linien auf Glas oder Kunststoff sein. Es ist üblich, einen reinen Binärcode oder ein Gray-Code-Muster zu verwenden, wie in dem obengenannten Artikel von G. Stokely beschrieben. Das reine Binär- und Gray-Code- Muster erfordern jeweils "n" Spuren und "n" Sensoren, um die 2ⁿ eindeutigen binären Wortsignale aufzulösen. Das heißt, bei jeder Position, oder Zelle, wird ein eindeutiges Signal der 2ⁿ binären Wortsignale codiert. Dabei ist jedes Bit der n Bits jedes Wortsignals als eine Binäranzeige auf einer entsprechenden Spur der n Spuren codiert. Ein reiner Binärcode weist den Codespuren die Potenz von 2 zu. Zum Beispiel repräsentiert 2° die Spur für das niederwertigste Bit, während 2ⁿ die Spur für das höchstwertige Bit repräsentiert. Ein bekanntes Problem dieses reinen Binärcodes ist, daß bei bestimmten Übergängen von einem Wortsignal zu dem nächsten viele Bits des Wortsignals ihre logischen Zustände ändern. Ein Beispiel hierfür ist der Übergang von (7)₁₀ (d. h. (0111)₂) zu (8)₁₀ (d. h. (1000)₂), worin der untere Index jeweils die Basis angibt, also 10 die Basis 10 und 2 die Basis 2. In diesem Beispiel ändern alle Bits ihren logischen Zustand. Dies kann problematisch sein, falls Daten abgetastet werden. Zwischen Bit-Übergängen kann nämlich ein Versatz vorliegen, und eine Abtastung könnte inmitten der Änderung vorgenommen werden. Das Gray-Code-Muster hat die wichtige Eigenschaft, daß sich beim Übergang von einem Wortsignal zum nächsten stets nur ein Bit ändert. Ein derartiger Code wird manchmal ein "einschrittiger Code" genannt. Im allgemeinen stellt die Verwendung dieses Codetyps sicher, daß ein abgetastetes System eine Unbestimmtheit von höchstens einem niederwertigsten Bit aufweist. Ferner wird ein Code, bei dem sich nur ein Bit ändert, wenn man vom Ende der Spanne zu deren Beginn geht, manchmal "zyklischer" Code genannt. Ein solcher Code ist bei einer geschlossenen geometrischen Spanne, z. B. einem Kreis, nützlich. Der Gray-Code ist ein "einschrittiger", "zyklischer" Code.

Die Erfindung zielt darauf ab, die oben erwähnten Nachteile soweit wie möglich zu beseitigen, insbesondere ein kompaktes Absolutpositions-Codiergerät und ein Codierverfahren für eine gegebene Auflösung zur Verfügung zu stellen.

Wenigstens eines dieser Ziele wird erfindungsgemäß durch ein Absolutpositions-Codiergerät und ein Codierverfahren nach den Ansprüchen 1, 2, 3, 9, 13, 17 bzw. 19 erreicht.

Die Erfindung stellt also ein digitales absolutes Codier gerät bzw. einen digitalen absoluten Codierer zur Verfügung, der die absolute Position eines ersten Baugliedes bezüglich eines zweiten Baugliedes bestimmt. Dabei wird die absolute Position innerhalb einer Zellenauflösung von L/2ⁿ bestimmt, worin n eine ganze Zahl ist und L eine vorbestimmte Spanne ist. Eines der Bauglieder weist mehrere, m, Spuren von Binäranzeigen auf, die über die vorbestimmte Spanne, L, verteilt sind, worin m eine ganze Zahl kleiner als n ist. Das andere Bauglied weist mehrere Detektoren für Binäranzeigen auf, um den binären, oder logischen, Zustand der Binäranzeigen festzustellen.

Mit solch einer Anordnung wird ein Codierer geschaffen, der einen "zyklischen", "einschrittigen Code" aufweist, dennoch weniger Spuren als die mit dem oben beschriebenen Gray-Code benutzten verwendet. Ferner hat dieser Codierer weniger Übergänge als bei auf der mit dem oben beschriebenen Gray-Code verwendeten Spur erforderlich sind. Diese beiden Merkmale vereinfachen die Konstruktion und Herstellung für eine gegebene Codiererauflösung.

Gemäß einem anderen Aspekt schafft die Erfindung einen Codierer, welcher eine absolute Position eines ersten Baugliedes bezüglich eines zweiten Baugliedes innerhalb einer Auflösung von L/2ⁿ bestimmt, worin n eine ganze Zahl und L eine vorbestimmte Spanne ist. Die Spanne kann eine lineare Spanne, eine bogenförmige, kreisförmige oder anderweitig gekrümmte Spanne sein. Der Codierer weist mehrere, m, Spuren von Binärzustandsanzeigen auf, die in einem vorbestimmten Muster auf dem ersten Bauglied angeordnet und über die vorbestimmte Spanne L des ersten Baugliedes verteilt sind, worin m eine ganze Zahl kleiner als n ist. Auf dem zweiten Bauglied sind mehrere Binärzustandsdetektoren bei vorbestimmten Positionen angeordnet. Die Detektoren können einen Teil der Binärzustandsanzeigen in vorbestimmter Orientierung zu solchen Detektoren feststellen. Eine Schaltung wandelt die logischen Zustände des in vorbestimmter Orientierung zu den Detektoren befindlichen Teils der Binärzustandsanzeigen in eine entsprechende der 2ⁿ Zahlen um und gibt die relative Position der Bauglieder an.

Gemäß einem weiteren Aspekt der Erfindung hat der Codierer einen ersten Codiererteil, welcher den Hauptteil der Position eines ersten Baugliedes bezüglich eines zweiten Baugliedes bestimmt, und einen zweiten Codierer, welcher einen Feineinstellungsteil dieser Position bestimmt.

Außerdem schafft die Erfindung einen Codierer mit mehreren Spuren von Binärzustandsanzeigen, die über das erste Bauglied verteilt und dort in vorbestimmtem Muster angeordnet sind. Auf dem zweiten Bauglied, das sich bezüglich des ersten Baugliedes bewegen kann, sind mehrere Sätze von Binärzustandsdetektoren angeordnet. Jeder Satz von Detektoren kann die Binärzustands anzeigen einer entsprechenden Spur von Binäranzeigen feststellen. Ein Lager ermöglicht eine relative Bewegung zwischen den ersten und zweiten Baugliedern. Ein Teil der Spuren und der dazu entsprechenden Sätze von Detektoren ist auf einer Seite des Lagers angeordnet. Ein anderer Teil der Spuren und der dazu entsprechenden Sätze von Detektoren ist auf einer anderen Seite dem Lagers angeordnet.

Nachfolgend wird die Erfindung samt weiterer Aspekte, Vorteile und Merkmale anhand von Ausführungsbeispielen und der beigefügten Zeichnung näher erläutert. In der Zeichnung zeigen:

Fig. 1 eine vergrößerte dreidimensionale Zeichnung eines erfindungsgemäßen Codierers;

Fig. 2 eine schematische Skizze, welche - bei einer relativen Position der Bauglieder des Codierers von Fig. 1 - die Beziehung eines Binäranzeigencodes auf einem Bauglied und von Detektoren auf einem anderen, teilweise weggeschnittenen Bauglied darstellt;

Fig. 2A eine schematische Skizze einer anderen Ausfüh rungsform eines erfindungsgemäßen Codierers;

die Fig. 3A und 3B zusammen - in der in Fig. 3 darge stellten Anordnung - eine Wahrheitstabelle für den Codierer der Fig. 1;

die Fig. 4A, 4B und 4C zusammen den Unterschied zwischen einem Codierer gemäß dem Stand der Technik (Fig. 4A und 4B) und einem erfindungsgemäßen Codierer (Fig. 4C);

Fig. 5 eine schematische Skizze eines erfindungsgemäßen Codierers, dessen von einem kreisförmigen Pfeil 5A-5A umgebener Teil in Fig. 5A vergrößert dargestellt ist;

Fig. 6 ein Blockdiagramm eines Prozessors, der mit dem Codierer von Fig. 5 verwendet wird;

Fig. 7 eine kontrahierte Draufsicht eines Codierers gemäß der Erfindung;

Fig. 8A bis Fig. 8T zusammen in der in Fig. 8 darge stellten Anordnung eine Wahrheitstabelle des Codierers von Fig. 7; und

Fig. 9 eine Querschnittsansicht eines linearen Stellglieds mit dem Codierer von Fig. 7.

Die Fig. 1 und 2 zeigen ein Codiergerät bzw. einen Codierer 10 zum Bestimmen einer absoluten Position eines ersten Baugliedes 12 bezüglich eines zweiten Baugliedes 14. Die absolute Position wird innerhalb einer Auflösungszelle von L/2ⁿ bestimmt, worin n eine ganze Zahl und L eine vorbestimmte Spanne, hier eine lineare Strecke, ist. Die Spanne kann auch kreis- oder bogenförmig sein, in welchem Fall L im Winkelmaß vorliegen würde.

Das erste Bauglied 12 des Codierers 10 weist mehrere, m, (hier m = 2), Spuren 16, 18 von Binärzustandsanzeigen 20₁-20₄₄ bzw. 22₁-22₄₄ auf, die in einem vorbestimmten Muster auf dem ersten Bauglied 12 angeordnet sind. Hier repräsentieren die Binäranzeigen 20₁-20₁₆ der Spur 16 einen logischen 0-Zustand, die Binäranzeigen 20₁₇-20₃₂ einen logischen 1-Zustand und die Binäranzeigen 20₃₃-20₄₄ einen logischen 0-Zustand. (Zur Erleichterung des Verständnisses der Zeichnung sind die Binäranzeigen, die den logischen 1-Zustand repräsentieren, mit einem "x", das auf dem Codierer nicht tatsächlich erscheint, wiedergegeben). Die Binäranzeigen 22₁-22₄, 22₉-22₁₂, 22₁₇-22₂₀, 22₂₅-22₂₈, 22₃₃-22₃₆, 22₄₁-22₄₄ der Spur 18 repräsentieren einen logischen 0-Zustand und die Binäranzeigen 22₅-22₈, 22₁₃-22₁₆, 22₂₁-22₂₄, 22₂₉-22₃₂, 22₃₇-22₄₀ einen logischen 1-Zustand.

Die Binäranzeigen 20₁-20₃₂ und 22₁-22₃₂ sind über die vorbestimmte Spanne L des ersten Baugliedes 12 verteilt. Dabei ist die Länge L in 32 Segmente, oder Auflösungszellen, unterteilt. Somit ist hier n gleich 5 (d. h. 2⁵ = 32), und sind 32 verschiedene Positionen feststellbar; hier Position 0 bis Position 31. Falls ein reiner Binär- oder Gray-Code verwendet würde, wäre die Anzahl von Spuren, m, gleich n. Das heißt, das erste Bauglied 12 hätte 5 Spuren. Hier ist jedoch m eine ganze Zahl kleiner als n. Somit kann der Codierer 10 kleiner als die oben beschriebenen reinen Binär- oder Gray-Code-Codierer sein.

Auf dem zweiten Bauglied 14 sind mehrere, m (hier 2), Sätze 23, 25 von Binärzustandsdetektoren 24₁-24₄ bzw. 26₁-26₃ angeordnet, wobei jeder Detektor-Satz 23, 25 die Binäranzeigen einer der m Spuren 16 bzw. 18 feststellen kann. So ist hier der erste Satz 23 von Detektoren 24₁-24₄ vertikal zur Spur 16 und der zweite Satz 25 von Detektoren 26₁-26₃ vertikal zur Spur 18 ausgerichtet. Die Detektoren 24₁-24₄, 26₁-26₃ sind auf dem zweiten Bauglied 14 an vorbestimmten Positionen angeordnet, um einen in vorbestimmter Orientierung zu den Detektoren stehenden Teil der Binärzustandsanzeigen festzustellen. Somit sind hier die ersten und zweiten Bauglieder 12, 14 in der X-Y-Ebene angeordnet, um einen geeigneten Abstand entlang der Z-Achse durch ein (nicht dargestelltes) geeignetes Lager voneinander versetzt, und für eine relative Bewegung entlang der Y-Achse mittels eines solchen Lagers angepaßt.

Wenn sich die ersten und zweiten Bauglieder 12, 14 in der in Fig. 1 dargestellten Position befinden, sind die Detektoren 24₄-24₁ und 26₃-26₁ über, d. h. in vertikaler Deckung mit den Binäranzeigen 20₁₉, 20₂₃, 20₂₇, 20₃₁, 22₂₀, 22₂₁, 22₂₂ angeordnet. Dabei enthalten beide Sätze 23, 25 von Binärzustandsdetektoren 24₁-24₄, 26₁-26₃ jeweils mehr als einen Detektor, um die Binäranzeigen in jeder Spur 16, 18 festzustellen. Ferner weist das Muster von Binäranzeigen der ersten der m Spuren, hier Spur 16, einen ersten Satz aufeinanderfolgender Binäranzeigen auf, hier die Binäranzeigen 20₁-20₁₆, welche einen ersten logischen Zustand, hier die logische 0 repräsentieren. Es folgt ein zweiter Satz von Binäranzeigen, hier Binäranzeigen 20₁₇-20₃₂, welche das Komplement zum ersten logischen Zustand, hier die logische 1, repräsentieren. Das Muster von Binäranzeigen der zweiten der m Spuren, hier Spur 18, weist auf: einen ersten Satz aufeinanderfolgender Binäranzeigen, hier die Binäranzeigen 22₁-22₄, welche einen ersten logischen Zustand, hier die logische 0, repräsentieren; danach einen zweiten Satz, hier die Binäranzeigen 22₅-22₈, die den komplementären logischen Zustand, hier die 1, repräsentieren; sodann einen dritten Satz, hier Binäranzeigen 22₉-22₁₂, die wieder den ersten logischen Zustand, hier die logische 0, repräsentieren; usw. Die ersten und dritten Sätze der Binäranzeigen 22₁-22₄, 22₉-22₁₂ der zweiten Spur 18 weisen einen Abstand von Mitte zu Mitte von s Auflösungszellen, hier 4 Zellen, auf. Die Detektoren 24₁-24₄, welche die Binärzustände von Binäranzeigen der ersten Spur 16 feststellen sollen, weisen ebenfalls einen Abstand von s Zellen, hier 4 Zellen, auf. Die Detektoren 26₁-26₃, welche die Binäranzeigen in der zweiten Spur 18 feststellen sollen, sind einander benachbart (d. h. haben von Mitte zu Mitte einen Abstand von einer Auflösungszelle). Sie sind daher zum Feststellen benachbarter Anzeigen der Binäranzeigen in der zweiten Spur 18 angeordnet. Alternativ können sie um die absolute Größe von ps-1 getrennt sein, worin p eine gerade ganze Zahl ist. (Hier wird 0 als eine gerade ganze Zahl betrachtet.) Somit haben die Detektoren 26₁-26₃ einen Mitten- Abstand von einer Auflösungszelle, während Fig. 2 z. B. einen Codierer 10 in Position 0 mit den aneinander angrenzenden Detektoren 26₁-26₃ zeigt, d. h. p=0 gilt. In Position 0 sind die Detektoren 26₁, 26₂ und 26₃ über den Binäranzeigen 22₄, 22₃ bzw. 22₂ wie dargestellt angeordnet.

Fig. 2A zeigt einen Codierer, bei welchem der Mitten- Abstand zwischen den Detektoren 26′₁-26′₃ 7 Auflösungszellen beträgt; d. h. p=2 (ps-1 = 7, worin wie oben bemerkt s=4 gilt). In einem solchen Fall sind die Spuren 16 und 18 um 5 Binäranzeigen 20₄₅-20₄₉ bzw. 22₄₅-22₄₉ erweitert, wie in Fig. 2A dargestellt ist. Hier repräsentieren jedoch die Binäranzeigen 22₃₇-22₄₀ eine logische 1, während die Binäranzeigen 22₃₃-22₃₆ und Binäranzeigen 22₄₁-22₄₄ noch eine logische 0 repräsentieren. Die hinzugefügten Binäranzeigen 22₄₅-22 ₄₈ repräsentieren eine logische 1 und die Binäranzeigen 20₄₅-20₄₉, 22₄₉ eine logische 0. In Position 0, die in Fig. 2A dargestellt ist, ist auch der Detektor 26′₁ über der Binäranzeige 22₄, der Detektor 26′₂ über der Binäranzeige 22₁₁ und der Detektor 26′₃ über der Binäranzeige 22₁₈ angeordnet. Alternativ kann der Abstand von Mitte zu Mitte benachbarter (d. h. aufeinanderfolgend positionierter) Detektoren ps+1 betragen. In solch einem Fall sind mit s=4 und p=2 die Detektoren 26′₁, 26′₂, 26′₃ durch 9 Binäranzeigen voneinander getrennt und in Position 0 über den Binäranzeigen 22₂₀, 22₁₁ bzw. 22₂ angeordnet.

Die Binäranzeigen werden hier durch den magnetischen Zustand repräsentiert. Die Detektoren sind hier herkömmliche Hall-Effekt-Zellen. So kann mit einer Hall-Effekt-Zelle eine Spannung festgestellt werden, wenn eine solche Hall-Effekt- Zelle einen repräsentativen magnetischen Zustand feststellt. Binäranzeigen können durch andere Mittel dargestellt werden, die zwei verschiedene Zustände repräsentieren. Zum Beispiel können optische, kapazitive, Widerstands-, induktive oder andere geeignete Darstellungen vorliegen.

Die durch die Detektoren 24₁-24₄, 26₁-26₃ erzeugten Ausgangssignale werden einem Kombinationslogikteil 28 zugeführt. Der Kombinationslogikteil 28 enthält mehrere (nicht dargestellte) logische Gatter, um die durch die Detektoren erzeugten Signale in ein binäres Wortsignal mit n=5 Bits G₄G₃G₂G₁G₀ umzuwandeln, das die absolute Position des einen der beiden Bauglieder 12, 14 bezüglich anderen darstellt, d. h. hier die absolute Position des Baugliedes 12 bezüglich des Baugliedes 14, während sich diese gegeneinander entlang der Y- Achse bewegen. Insbesondere kombiniert der Kombinationslogik teil 28 hier die durch die Detektoren 24₁-24₄, 26₁-26₃ erzeugten Logiksignale gemäß der folgenden Gleichung:

G₀ = A ⊕ C
G₁ = B
G₂ = E ⊕ G
G₃ = F
G₄ = D

worin:
A, B, C, D und E die Logiksignale sind, die durch Detektoren 26₃, 26₂, 26₁, 24₄, 24₃, 24₂ bzw. 24₁ erzeugt werden;
das durch das Kombinationslogiknetzwerk 28 erzeugte binäre Wortsignal (G₄G₃G₂G₁G₀)₂ ist, worin G₀ das niederwertigste Bit des binären Wortsignals ist; und
ein exklusives ODER repräsentiert.

Zur weiteren Erläuterung wird angenommen, daß das erste Bauglied 12 stationär ist und sich das zweite Bauglied 14 von links nach rechts in Fig. 1 bewegt, und die vertikale Ausrichtung zwischen den Detektoren und den Binäranzeigen ist die in Fig. 2 für eine Anfangsposition 0 dargestellte. Darin sind die Detektoren als kreuzschraffierte Kreise und die Binäranzeigen als Quadrate dargestellt. Die Figur zeigt die Bauglieder 12, 14 in der ersten Position oder Auflösungszelle (d. h. Position 0) der 32 Positionen (oder Auflösungszellen), die durch den Codierer 10 festgestellt werden können. Die folgende Tabelle gibt für jede der 32 Positionen die Logiksignale, die durch die Detektoren 26₃-26₁, 24₄-24₁ ("Detektorausgangssignale") für jede der 32 Positionen ("Position" : 0-31) erzeugt werden, und die Bits des binären Wortsignals G₄G₃G₂G₁G₀ an, das durch das Kombinationslogik netzwerk 28 ("Kombinationslogikausg.") erzeugt wird.

Das ausgegebene binäre Wortsignal ist ein "zyklischer", "einschrittiger Code", hier in einem Gray-Code-Format. Die Wahrheitstabelle des Codierers 10 ist in den Fig. 3, 3A und 3B dargestellt.

Die Detektoren 26₃, 26₂, 26₁, 24₄, 24₃, 24₂, 24₁ erzeugen digitale Wortsignale ABCDEFG mit 7 Bits. Beim Übergang von einer Position zur nächsten ändert sich nur ein Bit in den Wortsignalen ABCDEFG. Auch beim Übergang von Position 31 zu Position 0 ändert sich nur ein Bit. Somit sind die digitalen Wortsignale, die durch die Detektoren 26₃, 26₂, 26₁, 24₄, 24₃, 24₂, 24₁ erzeugt werden, ein "zyklischer", "einschrittiger Code". Zur Bestimmung der 2ⁿ (d. h. 32) Positionen sind nur n=5 Bits erforderlich. Die digitalen Wortsignale ABCDEFG, die durch die Detektoren 26₃, 26₂, 26₁, 24₄, 24₃, 24₂, 24₁ erzeugt werden, sind digitale Wortsignale mit 2^q Bits (d. h. q=7 < n=5). Somit ist das digitale Wortsignal ein "Überschuß-Binärcode", wobei ein digitales Wortsignal, oder ein Code, mehr Bits aufweist, als für die 32 Positionen erforderlich sind, d. h. g < n gilt. Der Kombinationslogikteil 28 decodiert die digitalen Wortsignale mit g Bits, oder den Code, der durch die Detektoren 26₃, 26₂, 26₁, 24₄, 24₃, 24₂, 24₁ erzeugt wird, in ein Gray-Code-Format mit n=5 Bits.

In den Fig. 4A-4C ist der Unterschied zwischen absoluten Codierern für 32 Positionen dargestellt. In Fig. 4A ist ein Absolutpositions-Codierer, der einen herkömmlichen reinen Binärcode gemäß dem Stand der Technik verwendet, dargestellt, welcher 5 Detektoren ABCDE zum Erzeugen eines digitalen Wortsignals mit n=5 Bits aus m=n=5 Spuren von Binäranzeigen hat, die in der Nullposition angeordnet sind. In Fig. 4B ist ein Absolutpositions-Codierer, der einen herkömmlichen Gray- Code gemäß dem Stand der Technik verwendet, dargestellt, welcher 5 Detektoren ABCDE zum Erzeugen eines digitalen Wortsignals mit n=5 Bits aus m=n=5 Spuren von Binäranzeigen hat, die ebenfalls in der Nullposition angeordnet sind. Schließlich ist Fig. 4C der erfindungsgemäße Absolutpositions- Codierer 10 dargestellt, welcher 7 Detektoren ABCDEFG zum Erzeugen eines digitalen Wortsignals mit q=7 Bits aufweist, die in der Nullposition vorliegen, wobei q < n aus m=2 < n=5 Spuren von Binäranzeigen folgt. Nachdem eine Kombinationslogik Signale ABCDE von den Codierern in den Fig. 4A und 4B und die Signale ABCDEFG von dem Codierer in Fig. 4C verarbeitet hat, erzeugt jeder der drei dargestellten Codierer gemäß den logischen Gleichungen, die neben den Codierern angegeben sind, das gleiche Gray-Code-Signal G₄G₃G₂G₁G₀. Die Anzahl der Spuren ist gemäß der Erfindung im Vergleich zu dem Stand der Technik reduziert worden, d. h. von 5 Spuren auf 2 Spuren. Außerdem ist die Anzahl logischer Übergänge erfindungsgemäß reduziert worden. Mit einem reinen Binärcode (Fig. 4A) stellt der Detektor A einen Übergang bei jeder Position. Mit dem Gray-Code (Fig. 4B) stellt der Detektor A einen Übergang bei jeder zweiten Position fest. Erfindungsgemäß stellen die Detektoren A, B oder C (d. h. Detektoren 26₃, 26₂, 26₁) einen Übergang nur bei jeder vierten Position fest (Fig. 4C).

In Fig. 5 ist ein Codierer 10′ mit einer Feineinstellungseinrichtung zum Auflösen von jeder einzelnen der 32 Hauptauflösungszellen in mehrere Unterzellen dargestellt. Dabei wird jede einzelne der 32 Hauptzellen in 2¹¹ = 2.048 Auflösungsunterzellen aufgelöst. So hat das erste Bauglied 12′ zusätzlich zu Spuren 16, 18 von Binäranzeigen 20₁- 20₄₄ und 22₁-22₄₄ (siehe z. B. Codierer 10 in Fig. 1) eine zusätzliche dritte Spur 60 von Binäranzeigen. Die Spur 60 enthält eine Reihe abwechselnder lichtundurchlässiger und transparenter Binäranzeigen 60₁-60 _65.536, die neben der Spur 16 oder 18 entlang der vorbestimmten Spanne L positioniert sind, d. h. entlang der 32 Positionen, die festgestellt werden sollen. Die Binäranzeigen 60₁, 60₃, 60₅, 60₇, . . ., 60 _65.535 (d. h. die Anzeigen mit einer ungeradzahlig numerierten Notation des unteren Index) sind hier lichtundurchlässig und repräsentieren eine logische 0. Die Anzeigen 60₂, 60₄, 60₆, . . ., 60 _65.536, (d. h. die Anzeigen mit einer geradzahlig numerierten Notation des unteren Index) sind transparent und repräsentieren eine logische 1. Das zweite Bauglied 14′, das über dem Bauglied 12′ (Fig. 1 und 2) angeordnet ist, weist zusätzlich zu den Detektoren 24₁-24₄ und 26₁-26₃ ein Paar von Lichtdetektoren 65₁, 65₂ auf, die über der dritten Spur 60 der Binäranzeigen 60₁- 60_65.536 angeordnet sind, um den logischen Zustand der darunter liegenden Binäranzeigen festzustellen. Der Codierer 10′ ist in Fig. 5 in der Nullposition dargestellt (vgl. Codierer 10 in Fig. 1). Eine (nicht dargestellte) Lichtquelle ist mit dem Bauglied 14′ mechanisch verbunden und ist unter den Binäranzeigen 60₁-60 _65.536 in herkömmlicher Weise angeordnet, so daß die Detektoren 65₁, 65₂ den logischen Zustand feststellen können, der durch die Binäranzeigen 60₁-60 _65.536 repräsentiert wird. In der Nullposition (Fig. 5A) befindet sich der Detektor 65₁ über der ganzen unteren Hälfte von Binäranzeige 60₁, während sich die linke Hälfte des Detektors 65₂ über der rechten Hälfte der oberen Hälfte der Binäranzeige 60₁ befindet. Die rechte Hälfte des Detektors 65₂ ist über der linken Hälfte der unteren Hälfte von Binäranzeigen 60₂ angeordnet. Die Detektoren 65₁, 65₂ sind daher in einer herkömmlichen räumlichen Queranordnung mit den Binäranzeigen 60₁-60 _65.536 angeordnet. Somit schaffen die Binäranzeigen 60₁-60 _65.536 zusammen mit dem Paar von Detektoren 65₁, 65₂ einen herkömmlichen Quer-Inkrementalcodierer (Quadrature Incremental Encoder) 63 (Fig. 6).

Die Ausgaben G₀-G₄ des Kombinationslogikteils 28 werden zusammen mit den Ausgaben von den Detektoren 65₁-65₂ einem Prozessor 68 zugeführt. Insbesondere werden die Ausgaben von den Detektoren 65₁, 65₂ dem Prozessor 68 über Leitungen 70₁ bzw. 70₂ zugeführt. Nach Fig. 6 enthält der Prozessor 68 einen Zellenübergangsdetektor 75 für einen Absolutpositions-Codierer, hier einen Intel-Mikroprozessor, um festzustellen, wenn eine Position der absoluten Positionen der 32 Hauptauflösungszellen um 1 zugenommen oder abgenommen hat. Das heißt, das digitale Wortsignal ABCDEFG mit 7 Bits, das oben in Verbindung mit Fig. 1 beschrieben wurde, liefert eine Angabe einer absoluten Position in einer von 32 Hauptpositionen. Wenn sich die Position des Baugliedes 12′ gegenüber dem Bauglied 14′ um eine der 32 Auflösungszellen ändert, wird ein Feststellungssignal durch den Übergangsdetektor 75 für einen Absolutpositions- Codierer auf einer Leitung 75₁ oder 75₂ erzeugt. Ein Signal wird auf Leitung 75₁ erzeugt, wenn der Detektor 75 feststellt, daß die Hauptposition von ihrer vorherigen Position zugenommen hat. Auf Leitung 75₂ wird ein Signal erzeugt, wenn der Detektor 75 angibt, daß die Hauptposition abgenommen hat. Nimmt man beispielsweise an, daß die Detektoren 26₁-26₃, 24₁-24₄ Signale ABCDEFG erzeugen, die eine absolute Position von 10 anzeigen, und sich das Bauglied 14′ nach rechts bewegt, so daß die Detektoren 26₁-26₃, 24₁-24₄ Signale ABCDEFG erzeugen, welche eine absolute Position von 11 angeben, wird in diesem Fall auf der Leitung 75₁ ein Signal erzeugt. Falls sich dagegen das Bauglied 14′ nach links bewegt, so daß die Detektoren 26₁-26₃, 24₁-24₄ Signale ABCDEFG erzeugen, die eine absolute Position von 9 angeben, wird in diesem Fall ein Signal auf der Leitung 75₂ erzeugt. Das auf den Leitungen 75₁, 75₂ erzeugte Signal wird "Lösch-" bzw. "Setz"-Eingängen eines Aufwärts-Abwärts-Zählers 77′ zugeführt, der ein 11-Bit-Zähler ist. Dieser erzeugt daher als dessen Inhalte ein digitales Wortsignal mit 11 Bits und hat 11 Ausgangsleitungen, eine für jedes Bit seiner Inhalte, um ein digitales Wortsignal mit 11 Bits B₀-B₁₀ zu erzeugen, worin B₀ das niederwertigste Bit (LSB) und B₁₀ das höchstwertige Bit (MSB) ist. Einem Decodierer/Aufwärts-Abwärts-Zähler 77 werden auch die durch die Detektoren 65₁, 65₂ erzeugten Signale über Leitungen 70₁ bzw. 70₂ zugeführt. Während sich die Bauglieder 12′, 14′ relativ zueinander bewegen, liegen Impulse von den Detektoren 65₁, 65₂ auf jeder der Leitungen 70₁, 70₂ vor, weil die Detektoren die Binäranzeigen 60₁-60 _65.536 jeweils "überstreichen". Der Decodierer/Aufwärts-Abwärts-Zähler 77 zählt die Anzahl von Impulsen aufwärts oder abwärts, die durch die Detektoren auf Leitung 70₁, 70₂ erzeugt werden. Insbesondere eilt, wenn sich das Bauglied 14′ nach rechts bewegt, wie in Fig. 5 dargestellt ist, das Signal auf der Leitung 70₂ von dem Detektor 65₂ (Fig. 5A) dem Signal auf der Leitung 70₁ vor (Fig. 6). In diesem Fall ist das Signal auf Leitung 70₁ eine logische 0, wenn das Signal auf Leitung 70₂ von einer logischen 0 zu einer logischen 1 ansteigt. Die Leitung 70₁ mit einem nichtinvertierten Eingang eines UND- Gatters A und einem invertierten Eingang eines UND-Gatters B gekoppelt. Die Leitung 70₂ ist einem invertierten Eingang des UND-Gatters A und einem nichtinvertierten Eingang des UND- Gatters B gekoppelt. Der Ausgang des UND-Gatters A versorgt einen durch eine ansteigende Flanke getriggerten, monostabilen Multivibrator A und der Ausgang des UND-Gatters B einen durch eine ansteigende Flanke getriggerten, monostabilen Multivibrator B. Daher erzeugt der monostabile Multivibrator B ein Aufwärtszähl-Signal für den Aufwärts-Abwärts-Zähler, wenn das Signal auf Leitung 70₂ dem Signal auf Leitung 70₁ voreilt (d. h. sich das Bauglied 14′ auf das rechte Ende von Bauglied 12′ zu bewegt, Fig. 5). Auf der anderen Seite erzeugt der monostabile Multivibrator A ein Abwärtszähl-Signal für den Aufwärts-Abwärts-Zähler, wenn das Signal auf Leitung 70₁ dem Signal auf Leitung 70₂ voreilt (d. h. sich das Bauglied 14′ auf das linke Ende von Bauglied 12′ zu bewegt). Ferner werden, wenn ein Signal auf Leitung 75₁ erzeugt wird, alle 11 Bits der Inhalte im Zähler 77 zu einer logischen 0 gelöscht. Wenn ein Signal auf Leitung 75₂ erzeugt wird, werden alle 11 Bits der Inhalte von Zähler 77 auf eine logische 1 eingestellt bzw. gesetzt.

Wenn sich das Bauglied 14′ nach rechts von der Hauptauflösungszelle 10 zu der Hauptauflösungszelle 11 wie in dem obigen Beispiel bewegt, erzeugen die Detektoren 26₁-26₃, 24₁-24₄ Signale ABCDEFG, die eine absolute Position von 11 angeben (eine Zunahme in der Position von Position 10). Das auf Leitung 75₁ erzeugte Signal löscht die Inhalte des Decodierers/Zählers 77, B₀-B₁₀, zu einer logischen 0. Während sich das Bauglied 14′ weiter nach rechts bewegt, werden daher Impulse auf den Leitungen 70₁, 70₂ erzeugt, während die Detektoren 65₁, 65₂ über die Binäranzeigen neben die Binäranzeige 22₁₁ (Fig. 5) gelangen, und durch den Aufwärts- Abwärts-Zähler 77′ aufwärtsgezählt (d. h. die Inhalte des Aufwärts-Abwärts-Zählers 77′ nehmen um 1 als Antwort auf jeden Impuls zu). Die gezählten Impulse (d. h. die Inhalte des Aufwärts-Abwärts-Zählers 77′) geben dadurch innerhalb einer Auflösung von 2.048 Unterauflösungszellen die relative Position des Baugliedes 12′ zu- dem Bauglied 14′ von einer Hauptauflösungszelle 11 aus an. Der Aufwärts-Abwärts-Zähler 77′ liefert also eine Angabe darüber, wie weit sich das Bauglied 14′ von der Hauptpositionszelle 11 nach rechts bewegt hat.

Die Inhalte das Aufwärts-Abwärts-Zählers 77′′ liefern die 11 niederwertigsten Bits des digitalen Wortsignals, das durch den Prozessor 68 erzeugt wird, d. h. Bits B₀-B₁₀. Die Signale auf den Leitungen G₀-G₄ werden in einem Gray-Code-zu-Binärcode-Wandler 79 von einem Gray-Code in einen Binärcode umgewandelt, um die fünf höchstwertigen Bits B₁₁-B₁₅ zu liefern, d. h. die Hauptskala der bestimmten Position. Der Prozessor 68 erzeugt also ein digitales Wortsignal mit 16 Bits B₁₅-B₀, wobei B₁₅ das MSB und B₀ das LSB ist. Das durch B₁₅-B₀ repräsentierte digitale Wortsignal ist größer als 10. Dies bedeutet, daß die Position des Baugliedes 12′ bezüglich des Baugliedes 14′ größer als, oder jenseits der, Hauptposition 10 ist. (Während die fünf MSBs eine Angabe der absoluten Position des Baugliedes 12′ zum Bauglied 14′ liefern, geben die 11 LSBs an, wie weit sich eines der Bauglieder 12′, 14′ relativ zum anderen bewegt hat, nachdem ein Zellenübergang durch den Detektor 75 festgestellt worden ist. Das heißt, die Feineinstellungseinrichtung wird durch einen relativen, oder inkrementalen, Positionscodierer geschaffen).

Während sich das Bauglied 14′ weiter nach rechts bewegt, bis es eine Hauptauflösungszelle 12 erreicht, wird wieder ein Signal auf Leitung 75₁ erzeugt, um die Inhalte des Aufwärts- Abwärts-Zählers 77′ zu einer logischen 0 zu löschen. Der Prozeß dann wird wiederholt.

Desgleichen erzeugen, wenn sich in dem obigen Beispiel das Bauglied 14′ von der Hauptauflösungszelle 10 zur Hauptauflösungszelle 9 nach links bewegt, die Detektoren 26₁- 26₃, 24₁-24₄ Signale ABCDEFG, die eine absolute Position von 9 angeben (eine Abnahme in der Position von Position 10 zu Position 9). Das auf der Leitung 752 erzeugte Signal setzt die Inhalte des Aufwärts-Abwärts-Zählers 77′, B₀-B₁₀, auf eine logische 1. Daher werden, während sich das Bauglied 14′ weiter nach links bewegt, die Impulse auf den Leitungen 70₁, 70₂ erzeugt, während die-Detektoren 65₁, 65₂ die Binäranzeigen neben der Binäranzeige 22₁₁ "überstreichen" (Fig. 5). Der Aufwärts-Abwärts-Zähler 77′ zählt von seiner höchsten Zahl abwärts (d. h. repräsentiert durch seine 11-Bit-Inhalte, die auf eine logische 1 gesetzt worden sind), so daß dadurch derartige Impulse innerhalb einer Auflösung von 2.048 Unterauflösungszellen die Position des Baugliedes 12′ bezüglich das Baugliedes 14′ von der Hauptauflösungszelle 11 angeben. Das heißt, der Aufwärts-Abwärts-Zähler 77′ gibt an, wie weit sich das Bauglied 14′ nach links zur Hauptpositionszelle 9 bewegt hat.

Wie oben bemerkt ist, liefern die Inhalte des Aufwärts- Abwärts-Zählers 77′ die 11 niederwertigsten Bits des digitalen Wortsignals, das durch den Prozessor 68 erzeugt wird, d. h. Bits B₀-B₁₀. Die Signale auf den Leitungen G₀-G₄ liefern, nachdem sie im Wandler 79 umgewandelt wurden, die fünf höchstwertigen Bits B₁₁-B₁₅. Der Prozessor 68 (Fig. 6) erzeugt ein digitales Wortsignal mit 16 Bits B₁₅-B₀, wobei B₁₅ das MSB und B₀ das LSB ist. Das durch B₁₅-B₀ repräsentierte digitale Wortsignal ist somit um den Betrag größer als 9, um den der Aufwärts-Abwärts- Zähler 77′ nicht abwärtsgezählt hat. Das heißt, es wird das digitale Wortsignal erzeugt, welches durch G₄-G₀ (oder B₁₅-B₁₁, nachdem es umgewandelt wurde) plus die Inhalte des Aufwärts- Abwärts-Zählers 77′, B₀-B₁₀, repräsentiert wird. In diesem Beispiel gibt also das digitale Wortsignal B₁₅-B₀ an, daß die Position des Baugliedes 12′ bezüglich des Baugliedes 14′ größer als die, oder jenseits der, Hauptposition 9 ist.

Während sich das Bauglied 14′ weiter nach links bewegt, bis es die Hauptauflösungszelle 8 erreicht, wird wieder ein Signal auf Leitung 75₂ erzeugt, um die Inhalte des Aufwärts-Abwärts- Zählers 77′ auf eine logische 1 zu setzen. Der beschriebene Prozeß wird dabei wiederholt.

In Fig. 7 ist ein Codierer 10′′ dargestellt, welcher eine absolute Position eines ersten Baugliedes 12′′ bezüglich eines zweiten Baugliedes 14′′ innerhalb einer Auflösungszelle von L/512 bestimmt. Es gilt hier also n=9. Das heißt, der Codierer 10′′ kann 512 Positionen (Positionen 0 bis 511) feststellen. In Fig. 7 befindet sich der Codierer 10′′ in der Anfangsposition (Position 0). Die ersten und zweiten Bauglieder 12′′, 14′′ sind in der X-Y-Ebene um einen geeigneten Abstand entlang der Z- Achse durch ein geeignetes Lager 50 (Fig. 9) voneinander versetzt angeordnet. Dieses Lager 50 ermöglicht eine relative Bewegung der Bauglieder zueinander.

Nach Fig. 7 hat das erste Bauglied 12′′ m=3 Spuren, nämlich Spuren 30, 32 und 34 von Binäranzeigen. Die Spur 30 weist Binäranzeigen 42₁-42₇₀₄, die Spur 32 Binäranzeigen 44₁-44₇₀₄ und die Spur 34 Binäranzeigen 46₁-46₇₀₄ auf. Das zweite Bauglied 14′′ hat 18 Detektoren, die in drei Detektor-Sätzen 35, 37, 39, nämlich Detektoren 36₁-36₄, 38₁-38₇ bzw. 40₁-40₇ angeordnet sind. Jeder der Detektor-Sätze 35, 37, 39 kann die Binäranzeigen 42₁- 42₇₀₄, 44₁-44₇₀₄ bzw. 46₁-46₇₀₄ in einer entsprechenden Spur der drei Spuren 30, 32 bzw. 34 feststellen. Die Detektoren 40₇-40₁ erzeugen Signale A, B, C, D, E, F bzw. G, die Detektoren 38₇- 38₁ erzeugen Signale H, I, J, K, L, M bzw. N und die Detektoren 36₄-36₁ Signale O, P, Q bzw. R. Folglich erzeugen die Detektoren 40₇-40₁, 38₇-38₁, 36₄-36₁ digitale Wortsignale ABCDEFGHIJKLMNOPQR mit q=18 Bits. Diese digitalen Wortsignale sind ein "zyklischer", "einschrittiger Code" und ein "Überschuß-Binärcode", weil auch g=18 < n=9 gilt. Diese Signale werden durch einen Kombinationslogikteil 28′′ decodiert, um die Signale in ein binäres Wortsignal mit n=9 Bits, G₈G₇G₆G₅G₄G₃G₂G₁G₀, umzuwandeln, wobei G₀ das niederwertigste Bit ist. Der Kombinationslogikteil 28′′ kombiniert die Signale wie folgt:

G₀ = A B ⊕ C ⊕ E ⊕ G
G₁ = B ⊕ F
G₂ = D
G₃ = H ⊕ J ⊕ L ⊕ N
G₄ = I ⊕ M
G₅ = K
G₆ = P ⊕ R
G₇ = Q
G₈ = O

Die Detektoren 40₁-40₇ müssen nicht aneinander angrenzen
(d. h. einen Mitten-Abstand von 0 Auflösungszellen aufweisen), sondern können getrennt vorliegen (vgl. die Detektoren 26₁-26₃ in Fig. 2 und die Detektoren 26′₁-26′₃ in Fig. 2A). Der Mitten-Abstand, s, der Detektoren 38₁-38₇ über der Spur 32 beträgt hier 8 Binäranzeigen oder Auflösungszellen. Es gilt also für p=2 ps-1=15, und die Detektoren über der Spur 32 können einen Mitten-Abstand von 15 Auflösungszellen aufweisen. In Position 0 befinden sich daher die Detektoren 40₁-40₇ über den Binäranzeigen 46₈, 46₂₃, 46₃₈, 46₅₃, 46₆₈ bzw. 46₈₃. Ferner müssen die Binäranzeigen entlang der Spur 34 in dieser Anordnung von einer logischen 0 zu einer logischen 1 geändert werden; d. h. die Binäranzeigen: 44₅₇₇-44₆₄₀; 46₅₂₁-46₅₂₈; 46₅₃₇- 46₅₄₄; 46₅₅₃-46₅₆₀; 46₅₆₉-46₅₇₆; 46₅₈₅-46₅₉₂; 46₆₀₁-46₆₀₈; 46₆₁₇-46₇₀₄; 46₆₃₃-46₆₄₀; 46₆₄₉-46₆₅₆; 46₆₆₅-46₆₇₂; 46₆₈₁-46₆₈₈; und 46₆₉₇-46₇₀₄.

Während ein digitales Wortsignal mit n=9 Bits für jede der 512 Positionen, oder Auflösungszellen, vorgesehen ist, werden nur m=3 Spuren in dem Codierer 10′′ verwendet. Die Wahrheitstabelle des Codierers 10′′ ist in Fig. 8 und den Fig. 8A bis Fig. 8T dargestellt. Hier sind die die Binäranzeigen schaffenden Spursegmente Hochenergie-Neodym- Elemente. Der Codierer 10′′ ist für viele Anwendungen geeignet, wie z. B. in einem linearen Stellglied des Typs, der in US-A-4 981 309, Erfinder: Thomas A. Froeschle, Robert L. Marcesca und James A. Parison, erteilt am 1. Januar 1991, übertragen an den gleichen Rechtsnachfolger wie die vorliegende Erfindung, beschrieben ist, dessen Inhalte hierin durch Bezugnahme aufgenommen sind.

In Fig. 9 ist ein in die X-Z-Ebene gelegter Querschnitt eines solchen linearen Stellglieds mit dem Codierer 10′′ dargestellt. Ein Bauglied 12′′ weist Spuren 30, 32, 34 von Binäranzeigen auf, die in Schlitzen 52, 54 bzw. 56 im Bauglied 12′′ befestigt sind. Das andere Bauglied 14′′ weist Sätze 35, 37, 39 von daran befestigten Detektoren auf. Die Bauglieder 12′′, 14′′ können sich durch ein Lager 50 relativ einander bewegen. Der Detektor-Satz 35 ist über der Spur 30 von Binäranzeigen, der Detektor-Satz 37 über der Spur 32 von Binäranzeigen und der Detektor-Satz 39 über der Spur 34 von Binäranzeigen jeweils in Deckung angeordnet. Desweiteren sind der Detektor-Satz 39 und die Spur 34 von Binäranzeigen auf einer Seite, hier der linken Seite, des Lagers 50 angeordnet, während der Detektor-Satz 37 und die Spur 32 von Binäranzeigen zusammen mit dem Detektor- Satz 35 und der Spur 30 von Binäranzeigen auf der anderen Seite, hier der rechten Seite, des Lagers 50 angeordnet sind. Ein vierter Schlitz 58 ist im Bauglied 12′′ für einen Einsatz einer vierten Spur von Binäranzeigen vorgesehen, falls eine größere Auflösung gewünscht wird. In diesem Fall wird ein vierter Satz von Detektoren an dem Bauglied 14′′ in Deckung mit der vierten Spur von Binäranzeigen angebracht werden. Die Anordnung mit den Spuren von Binäranzeigen und ihrem entsprechenden Satz von Detektoren für Binäranzeigen auf verschiedenen Seiten des Lagers 50 liefert einen kompakten Codierer.

Andere Ausführungsformen sind in den Ansprüchen dargelegt. Zum Beispiel kann, während das Muster von Binäranzeigen als ein räumliches Muster dargestellt worden ist, das Muster ein zeitliches Muster sein, wie in dem Fall, in dem die 2ⁿ Positionen zeitsequentielle Zahlen sind, und kann anstelle einer Befestigung an Positionen entlang von Spuren in Stufen eines Schieberegisters oder eines anderen Speichers gespeichert werden, wobei die Speicherstufen mit binären Detektoren selektiv gekoppelt sind.

Claims

1. Codiergerät zum Bestimmen einer absoluten Position eines ersten Baugliedes bezüglich eines zweiten Baugliedes, wobei die absolute Position innerhalb einer Auflösungszelle von L/2ⁿ bestimmt wird, worin n eine ganze Zahl ist und L eine vorbestimmte Spanne ist, mit:

(a) mehreren, m, Spuren von Binäranzeigen, die auf dem ersten Bauglied angeordnet und über die vorbestimmte Länge L verteilt sind, worin m eine ganze Zahl kleiner als n ist; und
(b) mehreren Anzeigen-Detektoren auf dem zweiten Bauglied, um die Binäranzeigen festzustellen.

2. Codiergerät zum Bestimmen einer Position eines ersten Baugliedes bezüglich eines zweiten Baugliedes, wobei die Position innerhalb einer Auflösungszelle von L/2ⁿ bestimmt wird, worin n eine ganze Zahl ist und L eine vorbestimmte Spanne ist, mit:

(a) mehreren, m, Spuren von Binärzustandsanzeigen, die in einem vorbestimmten Muster auf dem ersten Bauglied angeordnet und über die vorbestimmte Spanne L des ersten Baugliedes verteilt sind, worin m eine ganze Zahl kleiner als n ist; und
(b) mehreren Binärzustandsdetektoren, die auf dem zweiten Bauglied bei vorbestimmten Positionen angeordnet sind, um einen Teil der Binärzustandsanzeigen in einer vorbestimmten Orientierung zu den Detektoren festzustellen.

3. Codiergerät zum Bestimmen einer Position eines ersten Baugliedes bezüglich eines zweiten Baugliedes, wobei die Position innerhalb einer Auflösungszelle von L/2ⁿ bestimmt wird, worin n eine ganze Zahl ist und L eine vorbestimmte Spanne ist, mit:

(a) mehreren, m, Spuren von Binärzustandsanzeigen, die in einem vorbestimmten Muster auf dem ersten Bauglied angeordnet und über die vorbestimmte Spanne L des ersten Baugliedes verteilt sind, worin m eine ganze Zahl kleiner als n ist;
(b) mehreren Binärzustandsdetektoren, die auf dem zweiten Bauglied bei vorbestimmten Positionen angeordnet sind, um einen Teil der Binärzustandsanzeigen in einer vorbestimmten Orientierung zu den Detektoren festzustellen; und
(c) einem Prozessor, der auf Signale anspricht, die durch die Binärzustandsdetektoren erzeugt werden, um einen für die bestimmte Position repräsentativen einschrittigen Code zu erzeugen.

4. Codiergerät nach Anspruch 3, worin der Prozessor einen zyklischen einschrittigen Code erzeugt.

5. Codiergerät nach Anspruch 2, worin ein erster Teil der Detektoren angeordnet ist, um die Binärzustände der Binär anzeigen festzustellen, die entlang einer ersten der m Spuren angeordnet sind, und ein zweiter Teil der Detektoren angeordnet ist, um die Binärzustände der Binäranzeigen festzustellen, die entlang einer zweiten der m Spuren angeordnet sind.

6. Codiergerät nach Anspruch 5, worin der erste Teil von Detektoren mehrere Detektoren enthält, um die Binäranzeigen in der ersten der m Spuren festzustellen.

7. Codiergerät nach Anspruch 6, worin das Muster von Binäranzeigen der ersten der m Spuren einen Satz aufeinander folgender Binäranzeigen aufweist, die einen ersten logischen Zustand darstellen, und einen folgenden zweiten Satz von Binäranzeigen, die das Komplement zum ersten logischen Zustand darstellen.

8. Codiergerät nach Anspruch 5 oder 7, worin das Muster von Binäranzeigen einer zweiten der m Spuren einen ersten Satz aufeinanderfolgender Binäranzeigen, die einen ersten logischen Zustand darstellen, einen folgenden zweiten Satz, der das Komplement zum ersten logischen Zustand darstellt, und einen folgenden dritten Satz aufweist, der wieder den ersten logischen Zustand darstellt.

9. Codierverfahren, bei welchem:

(a) 2ⁿ Zahlen, worin n eine ganze Zahl ist, in binäre Wortsignale mit q Bits codiert werden, wobei zwei aufeinanderfolgende digitale Wortsignale mit q Bits eine Änderung von nur einem Bit aufweisen und a eine ganze Zahl größer als n ist; und
(b) die binären Wortsignale mit q Bits in die 2ⁿ Zahlen decodiert werden.

10. Codierverfahren nach Anspruch 9, bei welchem:

(a) jede der 2ⁿ Dezimalzahlen in ein entsprechendes von 2ⁿ binären Wortsignalen mit q Bits codiert wird, und
(b) jedes der 2ⁿ binären Wortsignale mit q Bits in eine entsprechende der 2ⁿ Dezimalzahlen decodiert wird.

11. Codierverfahren nach einem 9 oder 10, bei welchem:

(a) eine Sequenz von 2ⁿ Zahlen in eine Sequenz von binären Wortsignalen mit q Bits codiert wird, und
(b) die Sequenz binärer Wortsignale mit q Bits in eine Sequenz der 2ⁿ Zahlen decodiert wird.

12. Codierverfahren nach einem der Ansprüche 9 bis 11, bei welchem die Sequenz digitaler Wortsignale mit q Bits in einen Gray-Code decodiert wird.

13. Codiergerät mit:

(a) einem Codierer zum Codieren einer Sequenz von 2ⁿ Zahlen, worin n eine ganze Zahl ist, in ein Muster von binären Wortsignalen mit q Bits, worin q eine ganze Zahl größer als n ist; und
(b) einem Decodierer zum Decodieren des Musters von binären Wortsignalen mit q Bits, worin q eine ganze Zahl größer als n ist, in eine Sequenz der 2ⁿ Zahlen.

14. Codiergerät nach Anspruch 13, in welchem:
der Codierer die Sequenz digitaler Wortsignale mit q Bits als ein Signal eines einschrittigen Codes codiert.

15. Codiergerät nach Anspruch 14, worin der einschrittige Code zyklisch ist.

16. Codiergerät nach Anspruch 15, das eingerichtet ist, so daß es die Sequenz digitaler Wortsignale mit q Bits in einen Gray-Code decodiert.

17. Codiergerät mit:

(a) einem ersten Bauglied mit mehreren Spuren von Binär zustandsanzeigen, die darauf in einem vorbestimmten Muster angeordnet sind;
(b) einem zweiten Bauglied mit mehreren Sätzen von Binärzustandsdetektoren darauf, wobei jeder Satz von Detektoren zur Feststellung von Binärzustandsanzeigen einer entsprechenden Spur der Spuren von Binäranzeigen ausgelegt ist;
(c) einem Lager, das eine relative Bewegung zwischen den ersten und zweiten Baugliedern ermöglicht; und,
(d) worin ein Teil der Spuren und der entsprechenden Sätze von Detektoren auf einer Seite des Lagers angeordnet ist und ein anderer Teil der Spuren und der entsprechenden Sätze von Detektoren auf einer anderen Seite des Lagers angeordnet ist.

18. Codiergerät nach Anspruch 17, zum Bestimmen einer Position eines ersten Baugliedes bezüglich eines zweiten Baugliedes, wobei die Position innerhalb einer Auflösungszelle von L/2ⁿ bestimmt wird, worin n eine ganze Zahl ist und L eine vorbestimmte Spanne ist, mit:
mehreren, m, Spuren von Binäranzeigen, die auf dem ersten Bauglied angeordnet und über die vorbestimmte Länge L verteilt sind, worin m eine ganze Zahl kleiner als n ist.

19. Codiergerät mit:
einem ersten Codierer zum Bestimmen einer Position eines ersten Baugliedes bezüglich eines zweiten Baugliedes, wobei die Position innerhalb einer Auflösungszelle von L/2ⁿ bestimmt wird, worin n eine ganze Zahl ist und L eine vorbestimmte Spanne ist; und
einem zweiten Codierer-Decodierer, der auf durch den ersten Codierer erzeugte Signale anspricht, zum Bestimmen einer Position eines ersten Baugliedes bezüglich eines zweiten Baugliedes, wobei die Position innerhalb einer Unterauflösungs zelle der oben erwähnten Auflösungszelle bestimmt wird.

20. Codiergerät nach Anspruch 19 mit:

(a) mehreren, m, Spuren von Binäranzeigen, die auf dem ersten Bauglied angeordnet und über die vorbestimmte Länge L verteilt sind; und
(b) mehreren Sätzen von Binärzustandsdetektoren auf dem zweiten Bauglied, wobei jeder Satz von Detektoren zur Feststellung von Binärzustandsanzeigen einer entsprechenden Spur der m Spuren von Binäranzeigen ausgelegt ist.

21. Codiergerät nach Anspruch 20, worin der zweite Codierer eine zusätzliche Spur von Binäranzeigen, die auf dem ersten Bauglied angeordnet und über die Länge L verteilt sind, und einen zusätzlichen Binärzustandsdetektor auf dem zweiten Bauglied aufweist, wobei der zusätzliche Binärzustandsdetektor zur Feststellung der Binärzustandsanzeigen der zusätzlichen Spur von Binäranzeigen ausgelegt ist.

22. Codiergerät nach Anspruch 21 mit einem Prozessor, der auf durch mehrere Detektoren und den zusätzlichen Detektor erzeugten Signale anspricht, zum Erzeugen eines für die Position des ersten Baugliedes bezüglich des zweiten Baugliedes repräsentativen digitalen Wortsignals, wobei die durch mehrere Detektoren erzeugten Signale eine Angabe eines Hauptteils der Position liefern und die durch den zusätzlichen Detektor erzeugten Signale einen Feineinstellungsteil der Position liefern.

23. Codiergerät nach Anspruch 22, worin der Prozessor einen Übergang in der Hauptposition feststellt und auf die durch den zusätzlichen Detektor erzeugten Signale anspricht, um den Feineinstellungsteil der Position zu erzeugen.

24. Codiergerät nach Anspruch 23, worin m eine ganze Zahl kleiner als n ist.

25. Codiergerät nach Anspruch 19, worin der erste Codierer ein Codierer für eine absolute Position ist und der zweite Codierer ein Codierer für eine relative Position ist.