DE19537305A1

DE19537305A1 - Halbleiter-Platteneinrichtung und Speicherverwaltungsmethode

Info

Publication number: DE19537305A1
Application number: DE19537305A
Authority: DE
Inventors: Shigenori Miyauchi
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 1995-06-06
Filing date: 1995-10-06
Publication date: 1996-12-12
Also published as: US5717886A; JPH08328762A

Description

HINTERGRUND DER ERFINDUNG 1. Gebiet der Erfindung

Die vorliegende Erfindung bezieht sich auf eine Halbleiter- Platteneinrichtung, die mit einer Festplatteneinheit aus tauschbar ist, und eine Speicherverwaltungsmethode, wobei die Halbleiter-Platteneinrichtung unter der DOS-Umgebung arbeitet und mit einem Schnellspeicher (Flash Memory) als Speicherein richtung und einer Steuereinheit für die Speicherverwaltung ausgestattet ist.

2. Beschreibung des Standes der Technik

Herkömmlichen Computer sind mit Speichereinrichtungen von großer Kapazität zur Speicherung von großen Programmen ausge stattet. Eine typische Speichereinrichtung ist eine Festplat teneinheit, die als eine magnetische Speichereinheit einge stuft ist. Auf der einen Seite ist eine Festplatte nicht teuer und hinsichtlich einer großen Speicherkapazität leicht verfügbar, aber auf der anderen Seite benötigt diese ein großes Energieausmaß und verursacht aufgrund ihres Motors eine Vielzahl von Geräuschen, sie ist groß und schwer und weist eine niedrige Vibrationstoleranz auf. Daher sind die am meisten zugänglichen Anwendungen für die Festplatteneinheit Desktop-Personalcomputer, die nicht transportierbar sind, und einige Arten an Laptop-Computern. Transportierbare Informati ons-Terminals, wie elektronische Personal Notebooks und ähn liche, erfordern allerdings Speichereinrichtungen mit niedri gem Leistungsverbrauch, da sie auf Batteriebasis arbeiten. Die bei dieser Art der Anwendung benutzten Speichereinrich tungen sollten hinsichtlich des Gewichtes leicht, beanspruch bar, nicht teuer sein und zudem eine große Speicherkapazität bereitstellen.

Eine Halbleiter-Platteneinrichtung, die einen Schnellspeicher verwendet, kann für diese Anwendung verwendet werden, obwohl diese teurer als die vorstehend beschriebene Festplattenein heit ist. Die herkömmliche Halbleiter-Platteneinrichtung ar beitet derart, daß sie die vorstehend beschriebene magneti sche Speichereinrichtung simuliert. Daher liest diese Daten von und schreibt Daten zu einer Zentraleinheit, wie ein Per sonal-Computer (auf den nachstehend als PC Bezug genommen wird) oder ein tragbares Informations-Terminal, in Einheiten von 512 Byte.

Nachstehend erfolgt eine Beschreibung einer herkömmlichen Halbleiter-Platteneinrichtung sowie der Speicherverwaltung und der Datenverarbeitung innerhalb dieser Einrichtung. Fig. 13 zeigt ein allgemeines Blockdiagramm einer herkömmlichen Halbleiter-Platteneinrichtung. Wie dieser Figur zu entnehmen ist, umfaßt eine Halbleiter-Platteneinrichtung 100 einen Schnittstellenschaltkreis 101, eine CPU 102, eine Tabelle zur Wandlung einer logischen Sektoradresse in eine physikalische Sektoradresse (auf die nachstehend als Wandlungstabelle Bezug genommen wird) 103, einen Schnellspeicher (Flash Memory) 104, einen Schnellsteuerschaltkreis 105 und einen Sektorpuffer zur Dateneingabe und -ausgabe (auf den nachstehend als Sektorpuf fer Bezug genommen wird) 106.

Eine Zentraleinheit 110, wie ein tragbares Informations-Ter minal, ist mit der CPU 102 der Halbleiter-Platteneinrichtung über den Schnittstellenschaltkreis 101 verbunden, wobei die CPU 102 mit der Wandlungstabelle 102 und dem Schnellsteuer schaltkreis 105 verbunden ist, und der Schnellsteuerschalt kreis 105 mit dem Schnellspeicher 104 und dem Sektorpuffer 106 verbunden ist.

Der Schnittstellenschaltkreis 101 dient zur Dateneingabe und -ausgabe mit der Zentraleinheit, die mit der Halbleiter-Plat teneinrichtung 100 verbunden ist. Die CPU 102 führt die Adreßdaten- und Speicherverwaltung innerhalb der Halbleiter- Platteneinrichtung 100 durch. Die Wandlungstabelle 103 be zieht die logische Sektoradresse (LSA), die von der Zentraleinheit 110 übermittelt ist, auf die physikale Sekto radresse (PSA), die innerhalb der Halbleiter-Platteneinrich tung 100 verwendet wird. Die Schnellsteuereinheit 105 steuert relativ einfache Lese- und Schreibabläufe zu und von dem Schnellspeicher 104. Der Sektorpuffer wird verwendet, wenn Daten in den Schnellspeicher 104 bzw. von diesem ein- und ausgegeben werden.

Der Schnellspeicher 104 ist ein nicht-flüchtiger Speicher, der elektronisch beschreibbar und löschbar ist. Die Löschung von Daten wird in Einheiten eines Löschblocks durchgeführt. Ein Überschreiben an der gleichen Adresse ist verhindert.

Typischerweise umfaßt die Halbleiter-Platteneinrichtung 100 einige bis zu einigen zehn Schnellspeicherbausteine (Flash Memory Chips). Fig. 14 zeigt den inneren Aufbau des Schnellspeichers 104, wobei eine Vielzahl von Löschblöcken 121 innerhalb eines Schnellspeicherbausteins 120 gezeigt sind. Der Schnellspeicher wird lediglich in Einheiten einiger oder einiger zehn an kByte gelöscht. Ein Löschblock 121 kenn zeichnet die kleinste Einheit, mit dem der Schnellspeicher gelöscht wird. Falls beispielsweise ein Schnellspeicher von 16 Mbit Löschblöcke 121 von 64 KByte umfaßt, umfaßt der Schnellspeicherbaustein 120 32 Löschblöcke.

Im Fall des Betriebs einer Festplatteneinheit mit einem PC unter DOS wird ein Speicherbereich vom 512 Byte als Sektor bezeichnet und auf eine Gruppe von einigen Sektoren als ein Cluster Bezug genommen. Daten werden als Cluster verarbeitet. Die Dateibelegungstabelle (File Allocation Table, FAT) verwaltet die Cluster. Der Name der Daten, das Datum der Speicherung, die Größe und die Unterverzeichnisinformation sind in dem Verzeichniseintragsbereich der Festplatte gespei chert und werden bei jeder Erneuerung der Daten wieder einge schrieben. Da allerdings die Halbleiter-Platteneinrichtung, die einen Schnellspeicher verwendet, einen oberen Grenzwert hinsichtlich der Zahl ihrer Schreibvorgänge aufweist, werden die FAT und der Verzeichniseintragsbereich schnell den oberen Grenzwert bei Schreib- und Löschvorgängen erreichen, falls die Halbleiter-Platteneinrichtung die gleiche Datenverarbei tung durchführt, wie dieses die Festplatteneinheit vornimmt.

Es wird beispielsweise angenommen, daß die Halbleiter-Plat teneinrichtung einen Schnellspeicher verwendet, der Blöcke von 64 KByte aufweist. Wenn nun ein Teil der Daten in einem Löschblock überschrieben werden soll, müssen zunächst die gültigen Daten in dem Löschblock zu einem anderen Löschblock übertragen werden, dann der gesamte Löschblock gelöscht wer den und letztendlich die verschobenen Daten und die erneuer ten Daten in den gelöschten Löschblock zurückgeschrieben wer den. Mit dieser Methode würde sich allerdings die Anzahl an Löschvorgängen rapide akkumulieren und schnell den oberen Grenzwert überschreiten. Die herkömmliche Halbleiter-Platten einrichtung überwindet diese Begrenzung durch Verwendung der Wandlungstabelle 103.

Fig. 15 zeigt ein Beispiel des internen Aufbaus der Wand lungstabelle 103. Wie in dieser Figur gezeigt ist, bezieht die Wandlungstabelle 103 die LSA, die durch die Zentralein heit 110 verwendet wird, auf die PSA, die durch die Halblei ter-Platteneinrichtung 100 zur dortigen Datenverwaltung ver wendet wird. Während die LSA festgelegt ist, kann die PSA be liebig durch die CPU 102 der Halbleiter-Platteneinrichtung 100 neu zugewiesen werden. Aus diesem Grunde ist die Spalte für die PSA leer.

Mithin ermöglicht die Wandlungstabelle 103 der Halbleiter- Platteneinrichtung Daten in willkürlichen Bereichen eines Schnellspeichers 104 unabhängig von der LSA zu speichern, die die Zentraleinheit 110 bereitstellt. Die Wandlungstabelle 103 wird häufig wieder beschrieben und ist daher aus SRAM oder DRAM gefertigt. Die Speicherkapazität, die für die Halblei ter-Platteneinrichtung von beispielsweise 20 MByte benötigt wird, beträgt ca. 80 KByte.

Fig. 16 zeigt den Aufbau eines Löschblocks 121 des Schnell speichers, der für eine herkömmliche Halbleiter-Plattenein richtung verwendet wird. Die Blockinformation, wie die Anzahl an Blocklöschungen, ist in einem Löschblock-Informations speicherbereich 130 gespeichert. Da die Wandlungstabelle 103 aus einem flüchtigen Speicher gefertigt ist, geht der Inhalt der Wandlungstabelle 103 bei einem Abschalten der Leistungs zufuhr zu der Halbleiter-Platteneinrichtung 100 verloren. LSA-Daten, die zu jeder PSA assoziiert sind, sind in einem LSA-Speicherbereich 131 des Löschblocks 121 gespeichert, der ein nicht-flüchtiger Speicherbereich ist, und die Wandlungs tabelle 103 wird durch Lesen sämtlicher in den LSA-Speicher bereichen 131 gespeicherten Daten wieder hergestellt, wenn die Leistung erneut der Halbleiter-Platteneinrichtung 100 zu geführt wird. Mit 132 gekennzeichnete Bereiche sind Daten speicherbereiche.

Fig. 17 zeigt die herkömmliche unterteilte Datenverwaltung. In der Figur kennzeichnet ein schraffierter Abschnitt die Da ten. Da DOS die Daten in Einheiten eines Sektors liest und schreibt, werden Daten, die 512 Byte übersteigen, in mehrere Sektoren unterteilt. Die unterteilten Daten werden durch die FAT verwaltet, die in der Platteneinheit resident vorliegt. Mithin benötigen eine herkömmliche Festplatteneinheit und die Halbleiter-Platteneinrichtung bei Daten von beispielsweise beiden, 500 Byte und 10 Byte, die gleichen durch den Cluster definierten Speicherbereiche, um diese unter der DOS-Umgebung zu speichern.

Fig. 18 zeigt die Leseabläufe der herkömmlichen Festplatten einheit. Die Lese- und Schreibabläufe werden unter Bezugnahme auf diese Figur beschrieben. In Fig. 18 wird der Fall berück sichtigt, daß ein Benutzer die Daten "AAA.TXT" von der Fest platteneinheit lesen möchte. Die Zentraleinheit liest den Verzeichniseintragsbereich 140 der Festplatteneinheit und sucht die Daten "AAA.TXT". Der Verzeichniseintragsbereich 140 umfaßt Dateinamen und die Cluster-Nummern, die diesen Dateien zugewiesen sind. In dem vorliegenden Beispiel erhält die Zen traleinheit die Cluster-Nummer "3" von dem Verzeichnisein tragsbereich 140 und ermittelt die in dem Datenbereich 142 gespeicherten Daten "a".

Die der Cluster-Nummer "3" zugewiesene FAT 141 enthält die Zahl "4", die anzeigt, daß die nächsten Daten unter der Clu ster-Nummer "4" gespeichert sind. Mithin wird der Leseablauf fortgesetzt, bis die Zahl "FFFF" gelesen ist, die das Ende der Datenabfolge anzeigt. Die Zentraleinheit hat nun die Da tei "AAA.TXT" bestimmt, die aus der Abfolge von Daten a, b, c und d besteht.

Fig. 19 ist ein schematisches Diagramm, das die Adreßwand lung, die die LSA/PSA-Wandlung verdeutlicht, bei einem Lese vorgang bei einer herkömmlichen Halbleiter-Platteneinrichtung 100 zeigt. Dieser Wandlungsvorgang muß immer ausgeführt wer den, wenn Daten (inklusive der FAT) von der Halbleiter-Plat teneinrichtung 100 gelesen werden.

Es wird der Fall angenommen, daß die Zentraleinheit 110 Daten von der LSA "2" lesen will. Die Zentraleinheit 102 ermittelt, daß sie die Daten von der PSA "4" bestimmen kann, indem auf die Wandlungstabelle 103 in der Halbleiter-Platteneinrichtung 100 Bezug genommen wird. Mithin liest gemäß diesem Beispiel die CPU 102 die Daten "b" von dem Schnellspeicher 104.

Fig. 20 ist ein schematisches Diagramm, das die Adreßwand lung, die die LSA/PSA-Wandlung verdeutlicht, bei einem Schreibvorgang bei der herkömmlichen Halbleiter-Plattenein richtung 100 zeigt. In dieser Figur überprüft die CPU 102 zunächst, ob ein leerer Bereich in dem Schnellspeicher 104 zum Schreiben der Daten existiert. Falls die CPU einen sol chen findet, schreibt sie die Daten dorthin und erneuert die Wandlungstabelle.

Es wird der Fall angenommen, daß die Zentraleinheit 110 die Daten "d" an die LSA = 11 schreiben will. Die CPU 102 wählt einen PSA-Bereich, beispielsweise PSA = 2, aus den leeren PSA-Bereichen (PSA = 0-2, 5, 7-11) des Schnellspeichers 104 und schreibt die Daten "d" in den Datenspeicherbereich 132 mit der PSA = 2. Zur gleichen Zeit schreibt die CPU 102 "11" in den LSA-Speicherbereich 131 des PSA-Bereichs 2 des Schnellspeichers 104 und schreibt "2" an die PSA der Wand lungstabelle 103, die mit der LSA = 11 assoziiert ist.

Fig. 21 ist ein schematisches Diagramm, das die Adreßwand lung, die die LSA/PSA-Wandlung verdeutlicht, bei einem Über schreibungsvorgang bei der herkömmlichen Halbleiter-Platten einrichtung 100 zeigt. Falls beispielsweise die Zentralein heit 110 ein Überschreiben der Daten "b1" an der LSA = 2 in dieser Figur anfordert, wählt die CPU 102 zunächst einen leeren PSA-Bereich, beispielsweise PSA = 5, aus PSA-Bereichen 0-2, 5, 7-11 und speichert die Daten "b1" in dem Daten speicherbereich 132 der PSA = 5 des Schnellspeichers 104. Zur gleichen Zeit schreibt die CPU 102 "2" in den LSA-Speicherbe reich 131 der PSA = 5 des Schnellspeichers 104 und schreibt "5" in die PSA der Wandlungstabelle 103, die mit der LSA = 2 assoziiert ist.

Mithin verbleiben die Daten, die in dem Schnellspeicher 104 zu überschreiben sind, intakt. Die Daten werden gelöscht, wenn die Datenbereiche knapp werden. Dieser Ablauf wird durchgeführt, um die Anzahl an Löschungen zu minimieren. Eine Blocklöschung des Schnellspeichers 104 wird durchgeführt, nachdem die in dem Block gespeicherten und zu löschenden gül tigen Daten zu einem leeren Block verschoben sind und darauf folgend die Wandlungstabelle erneuert ist. In der vorstehen den Beschreibung hinsichtlich der Fig. 19 bis 21 sind die Funktionen des Schnellsteuerschaltkreises 105 und des Sektor puffers 106 zur leichteren Verständlichkeit weggelassen.

ZUSAMMENFASSUNG DER ERFINDUNG

Herkömmliche Halbleiter-Platteneinrichtungen weisen einen da hingehenden Nachteil auf, daß die bezüglich Sektoren durchge führte Datenverwaltung einen großen Speicher erfordert. Bei spielsweise benötigt eine Halbleiter-Platteneinrichtung von 20 MByte 40960 Sektoren, dies sich folgendermaßen ermitteln:

20 MByte + 512 Byte = 40960 Sektoren.

Die Anzahl an Bits, die zur Unterscheidung von 40960 Sektoren erforderlich ist, wird folgendermaßen erhalten:

ln40960 ÷ ln2 = 15,3.

Das heißt, daß 16 Bits benötigt werden. Daher trägt der Ge samtspeicher, der für die Wandlungstabelle benötigt wird:

40960 ÷ 16 = 80 KByte.

Mithin wird für die Halbleiter-Platteneinrichtung von 80 MByte eine Wandlungstabelle von 160 KByte Speicher benötigt und für die Halbleiter-Platteneinrichtung von 160 MByte die Wandlungstabelle von 320 KByte Speicher benötigt (ca. 2,5 MBit). Gleichermaßen trifft dieses Argument auch auf den LSA- Speicherbereich des Schnellspeichers zu und daher benötigt der LSA-Speicherbereich das gleiche Speicherausmaß wie die Wandlungstabelle. Dies führt zu einem Problem beim Verwenden von größeren Halbleiter-Platteneinrichtungen und ebenso zu höheren Kosten.

Mithin ist es Aufgabe der vorliegenden Erfindung, eine Halb leiter-Platteneinrichtung, die unter der DOS-Umgebung arbei tet, bereitzustellen, die einen vernünftigen Weg für die ef fizientere Datenverwaltung des Schnellspeichers als bei einer herkömmlichen Halbleiter-Platteneinrichtung erlaubt und die die magnetische Platteneinheit exakt simuliert, und eine passende Datenverwaltungsmethode bereitzustellen.

Mit der vorliegenden Erfindung wird eine Halbleiter-Platten einrichtung bereitgestellt, die unter DOS arbeitet, mit einer Schnittstelleneinrichtung, die eine unter DOS arbeitende Zen traleinheit verbindet, einem Hauptspeicher, der einen Schnellspeicher vom Blocklöschungstyp umfaßt, welcher zumin dest einen fortlaufenden Datenspeicherbereich zum Speichern von Daten aufweist, einer Steuereinrichtung, die die Daten eingabe-/ausgabe bezüglich der Zentraleinheit über die Schnittstelle steuert und die Adreßdaten- und Speicherver waltung für den Hauptspeicher durchführt und einem schnellen Hilfsspeicher, der zwischen der Steuereinrichtung und dem Hauptspeicher verwendet wird.

In einem Ausführungsbeispiel der vorliegenden Erfindung stellt die Steuereinrichtung jedesmal, wenn eine Datei mit Daten in dem Hauptspeicher gespeichert wird, einen erweiter ten Verzeichniseintragsbereich unmittelbar nach der Speiche rung der letzten Datendatei bereit und speichert Verzeichni seintragsdateien von sämtlichen Datendateien, die in dem Hauptspeicher gespeichert sind, sowie deren Startadressen in dem erweiterten Verzeichniseintragsbereich und ist somit in der Lage, die gewünschten Daten in dem Hauptspeicher mittels der Startadressen wieder aufzufinden.

In einem weiteren Ausführungsbeispiel der vorliegenden Erfin dung speichert die Steuereinrichtung die Verzeichniseintrags daten in dem erweiterten Verzeichniseintragsbereich vor einer dortigen Speicherung der Startadresse.

Die vorliegende Erfindung stellt eine Speicherverwaltungsme thode für Halbleiter-Platteneinrichtungen bereit, die unter DOS arbeiten und Schnellspeicher als den Hauptspeicher ver wenden, mit den Schritten: Bereitstellen eines fortlaufenden Datenspeicherbereichs in dem Hauptspeicher zum Speichern von Daten, Identifizieren des von der Zentraleinheit übermittel ten Datentyps mittels der ebenfalls von der Zentraleinheit übermittelten LSA und Schreiben der Daten auffortlaufende Weise in den Datenspeicherbereich des Hauptspeichers in Über einstimmung mit dem identifizierten Datentyp bei einem Schreibvorgang, und Lesen von gewünschten Daten mittels der von der Zentraleinheit übermittelten LSA bei einem Lesevor gang.

In einem Ausführungsbeispiel der vorliegenden Erfindung um faßt die Speicherverwaltungsmethode die folgenden Schritte: Bereitstellen eines erweiterten Verzeichniseintragsbereichs unmittelbar nach Speicherung der letzten Datendatei in dem Hauptspeicher, Speichern von Verzeichniseintragsdateien sämt licher Datendateien, die in dem Hauptspeicher gespeichert sind, sowie deren Startadressen in dem erweiterten Verzeich niseintragsbereich auf fortlaufende Weise, und zwar jedesmal dann, wenn eine Datendatei in dem Datenspeicherbereich ge speichert ist, und Wiederauffinden der gewünschten Daten in dem Hauptspeicher mittels der Startadresse.

In einem anderen Ausführungsbeispiel der vorliegenden Erfin dung umfaßt die Speicherverwaltungsmethode den Schritt des Speicherns der Verzeichniseintragsdaten in dem erweiterten Verzeichniseintragsbereich vor Speichern der Startadresse.

Die Steuereinrichtung der Halbleiter-Platteneinrichtung der vorliegenden Erfindung identifiziert den von der Zentralein heit übermittelten Datentyp mittels der LSA, die ebenfalls von der Zentraleinheit übermittelt ist, und liest und schreibt die Daten fortlaufend in dem Datenspeicherbereich des Hauptspeichers, ohne eine FAT zu verwenden.

In der Halbleiter-Platteneinrichtung der vorliegenden Erfin dung wird jedesmal dann, wenn eine Datendatei in dem Haupt speicher gespeichert wird, seitens der Steuereinrichtung der erweiterte Verzeichniseintragsbereich, der die Verzeichni seintragsdatei der in dem Hauptspeicher gespeicherten Daten datei speichert, sowie dessen Startadresse und die dem die Datendatei speichernden Bereich nachfolgende Startadresse be reitgestellt und erneuert, wodurch die Steuereinrichtung in der Lage ist, die gewünschten Daten von dem Hauptspeicher mittels der Startadresse wieder aufzufinden.

In der Halbleiter-Platteneinrichtung der vorliegenden Erfin dung speichert die Steuereinrichtung die Verzeichniseintrags daten in dem erweiterten Verzeichniseintragsbereich, bevor die Startadresse dort gespeichert wird.

Gemäß der Speicherverwaltungsmethode der vorliegenden Erfin dung wird ein fortlaufender Datenspeicherbereich in dem Hauptspeicher zum Speichern von Daten bereitgestellt, der Typ der seitens der Zentraleinheit übermittelten Daten mittels der LSA identifiziert, die ebenfalls von der Zentraleinheit übermittelt wird, und die Daten in oder von dem Daten speicherbereich des Hauptspeichers eingeschrieben oder aus gelesen, ohne daß eine FAT verwendet wird.

Die Speicherverwaltungsmethode der vorliegenden Erfindung um faßt zusätzlich zu der vorstehenden Speicherverwaltungsme thode die folgenden Schritte: Bereitstellen und Erneuern des erweiterten Verzeichniseintragsbereichs, der die Verzeichni seintragsdatei jeder gespeicherten Datendatei und deren Startadresse sowie der dem die Datendatei speichernden Be reich unmittelbar nachfolgenden Startadresse speichert, und zwar jedesmal, wenn die Datendatei in dem Datenspeicherbe reich gespeichert wird, und Wiederauffinden der gewünschten Daten in dem Hauptspeicher mittels der Startadresse.

Die Speicherverwaltungsmethode der vorliegenden Erfindung um faßt zusätzlich zu der vorstehenden Speicherverwaltungsme thode den Schritt des Speicherns der Verzeichniseintragsdaten in dem erweiterten Verzeichniseintragsbereich Vorspeichern der Startadresse.

KURZBESCHREIBUNG DER ZEICHNUNG

Die Erfindung wird nachstehend anhand von Ausführungsbeispie len unter Bezugnahme auf die Zeichnung beschrieben. Es zei gen

Fig. 1 ein schematisches Blockdiagramm der in dem vorliegen den Ausführungsbeispiel verwendeten Halbleiter-Plattenein richtung,

Fig. 2 den inneren Aufbau des Löschblocks des in der Halblei ter-Platteneinrichtung gemäß Fig. 1 verwendeten Schnellspei chers,

Fig. 3 den Ablauf des Schreibens von Daten in die Halbleiter- Platteneinrichtung gemäß Fig. 1,

Fig. 4 den Ablauf des Schreibens von Daten in die Halbleiter- Platteneinrichtung gemäß Fig. 1,

Fig. 5 den Ablauf des Schreibens von Daten in die Halbleiter- Platteneinrichtung gemäß Fig. 1,

Fig. 6 den Ablauf des Schreibens von Daten in die Halbleiter- Platteneinrichtung gemäß Fig. 1,

Fig. 7 den inneren Aufbau des erweiterten Verzeichnisein tragsbereichs,

Fig. 8 ein Flußdiagramm, das die Arbeitsweise der CPU 102a beim Lesen von Daten zeigt,

Fig. 9 ein Flußdiagramm, das die Arbeitsweise der CPU 102a beim Lesen von Daten zeigt,

Fig. 10 ein Flußdiagramm, das die Arbeitsweise der CPU 102a beim Schreiben von Daten zeigt,

Fig. 11 ein Flußdiagramm, das die Arbeitsweise der CPU 102a beim Schreiben von Daten zeigt,

Fig. 12 ein Flußdiagramm, das die Arbeitsweise der CPU 102a beim Schreiben von Daten zeigt,

Fig. 13 ein schematisches Blockdiagramm einer herkömmlichen Halbleiter-Platteneinrichtung,

Fig. 14 den inneren Aufbau eines Schnellspeichers 104, der in der Einrichtung gemäß Fig. 13 verwendet wird,

Fig. 15 den inneren Aufbau der Wandlungstabelle der Einrich tung gemäß Fig. 13,

Fig. 16 den Aufbau des Löschblocks 121 des Schnellspeichers 104, der in der Einrichtung gemäß Fig. 13 verwendet wird,

Fig. 17 die herkömmliche unterteilte Datenverwaltung,

Fig. 18 die Arbeitsweise einer herkömmlichen Festplattenein heit beim Lesen von Daten,

Fig. 19 den Adreßwandlungsabschnitt beim LSA/PSA-Wandlungs ablauf beim herkömmlichen Datenlesen,

Fig. 20 den Adreßwandlungsabschnitt bei dem LSA/PSA-Wand lungsvorgang beim herkömmlichen Datenschreiben, und

Fig. 21 den Adreßwandlungsabschnitt bei dem LSA/PSA-Wand lungsvorgang beim Überschreiben von Daten.

DATAILLIERTE BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSBEI- SPIELE

Die vorliegende Erfindung wird nachstehend detailliert anhand von Ausführungsbeispielen unter Bezugnahme auf die Zeichnung beschrieben.

Erstes Ausführungsbeispiel

Fig. 1 zeigt ein schematisches Blockdiagramm der Halbleiter- Platteneinrichtung, die in dem vorliegenden Ausführungsbei spiel verwendet wird. Die gleichen Komponenten, wie die in Fig. 13 gezeigten, die eine herkömmliche Halbleiter-Platten einrichtung darstellt, sind mit den gleichen Bezugszeichen versehen und Beschreibungen dieser Komponenten sind weggelas sen. Lediglich die Punkte, die sich von denen der Fig. 13 un terscheiden, sind nachstehend beschrieben. Der Hauptunter schied zwischen Fig. 1 und Fig. 13 ist der, daß die Fig. 1 die Wandlungstabelle 103 der Fig. 13 nicht umfaßt. Da folgerich tig der verwendbare Speicher des Schnellspeichers in Fig. 1 größer als der in Fig. 13 ist, wird der Schnellspeicher in Fig. 1 mit 104a gekennzeichnet. Die CPU in Fig. 1 ist glei chermaßen mit 102a gekennzeichnet. Übereinstimmend ist die Halbleiter-Platteneinrichtung in Fig. 1 mit 100a gekennzeichnet, um deren Unterschied gegenüber der Fig. 13 zu betonen.

Gemäß Fig. 1 umfaßt die Halbleiter-Platteneinrichtung 100a einen Schnittstellenschaltkreis 101, die CPU 102a, den Schnellspeicher 104a, einen Schnellsteuerschaltkreis 105 und einen Sektorpuffer 106.

Eine (host unit) Zentraleinheit 101 ist mit der CPU 102a über den Schnittstellenschaltkreis 101 der Halbleiter-Plattenein richtung 100a verbunden. Die CPU 102a ist mit dem Schnell steuerschaltkreis 105 verbunden, der wiederum mit dem Schnellspeicher 104a und dem Sektorpuffer 106 verbunden ist.

Der Schnittstellenschaltkreis 101 tauscht Daten mit der Zen traleinheit 110 aus, die mit der Halbleiter-Platteneinrich tung 100a verbunden ist. Die CPU 102a verwaltet die Adreßda ten und den Speicher der Halbleiter-Platteneinrichtung 100a. Der Schnellsteuerschaltkreis 105 steuert anstelle der CPU 102a die relativ einfachen Aufgaben des Lesens von Daten von und des Schreibens von Daten in den Schnellspeicher 104a. Der Schnellspeicher 104a liest oder schreibt Daten lediglich in Einheiten von 8 oder 16 Bit. In der DOS-Umgebung muß dieser allerdings Daten mit der Zentraleinheit 110 in Einheiten von 512 Byte austauschen. Ein Sektor 106 wird daher als schneller Zwischenspeicher (Cache Memory) zwischen der CPU 102a und dem Schnellspeicher 104a verwendet.

Die CPU 102a bestimmt und steuert die Basisadressen, die ver wendet werden, wenn der Sektorpuffer 106 und der Schnellspei cher 104a Daten lesen und schreiben. Der Schnellsteuerschalt kreis 105 erhöht und verringert an Stelle der CPU 102a die Basisadressen des Schnellspeichers 104a und des Sektorpuffers 106 zum Lesen und Schreiben von Daten zwischen diesen.

Wenn der Schnellspeicher 104a vom Typ eines befehlsgesteuer ten Schnellspeichers ist, spezifiziert der Schnellsteuer schaltkreis 105 eine Adresse des Schnellspeichers, gibt ent weder einen Schreibpuls zum Schreiben oder einen Lesepuls zum Lesen aus und schreibt oder liest dann Daten an der spezifi zierten Adresse.

Der Schnellspeicher 104a ist ein nicht-flüchtiger Speicher, der elektrisch löschbar und beschreibbar ist, wie nachstehend beschrieben wird. Eine Löschung von in dem Schnellspeicher gespeicherten Daten wird für den gesamten Löschblock durchgeführt und ein Überschreiben ist nicht möglich. Der in nere Aufbau des Schnellspeichers gleicht dem in Fig. 14 ge zeigten. Mithin ist eine detaillierte Beschreibung des Schnellspeichers 104a weggelassen. Der Schnittstellenschalt kreis 101 dient als Schnittstelleneinrichtung, die CPU 102a und der Schnellsteuerschaltkreis 105 als Steuereinrichtung, der Schnellspeicher 104a als der Hauptspeicher und der Sek torpuffer 106 als ein schneller Hilfsspeicher.

Fig. 2 zeigt den Aufbau eines Löschblocks 121a des Schnell speichers, der für die Halbleiter-Platteneinrichtung in dem vorliegenden Ausführungsbeispiel der vorliegenden Erfindung verwendet wird. In Fig. 2 sind die gleichen Komponenten wie die in Fig. 16 gezeigten, welche einen herkömmlichen Lösch block darstellt, mit den gleichen Bezugszeichen versehen und die Beschreibung dieser Komponenten ist weggelassen. Ledig lich die gegenüber der Fig. 16 unterschiedlichen Punkte wer den nachstehend beschrieben.

Der Unterschied zwischen Fig. 2 und Fig. 16 ist der, daß Fig. 2 den LSA-Speicherbereich 131 der Fig. 16. nicht aufweist. Der Aufbau von Fig. 2 umfaßt lediglich einen Löschblock-Informa tionsspeicherbereich 130 und einen Datenspeicherbereich 132.

Der Löschblock-Informationsspeicherbereich 130 wird verwen det, um die Gesamtzahl von Blocklöschungen zu speichern, die bis zum derzeitigen Zeitpunkt durchgeführt wurden. Der augen blickliche obere Grenzwert für die Zahl an Löschungen eines Schnellspeichers liegt in der Größenordnung von 100 000. Mithin reichen drei Byte zur Speicherung der Gesamtzahl-an Löschungen für den Löschblock-Informationsspeicherbereich 130 aus. Des weiteren kann der Löschblock-Informationsspeicher bereich 130 ebenfalls Daten speichern, die aus verschiedenen Gründen nicht verwendet werden dürfen.

Die Fig. 3-6 sind schematische Darstellungen, die den Schreibvorgang in einer Halbleiter-Platteneinrichtung 100a gemäß Fig. 1 zeigen. Der Schreibvorgang gemäß der vorliegen den Erfindung wird nachstehend unten Bezugnahme auf diese Figuren detailliert beschrieben. Die gleichen Komponenten wie die in Fig. 1 gezeigten sind mit den gleichen Bezugszeichen versehen und die Beschreibungen dieser Komponenten sind weg gelassen.

Es wird der Fall angenommen, daß, wie in Fig. 3 gezeigt ist, Daten mit "ABCD.TXT" und 2500 Byte in die Halbleiter-Platten einrichtung 100a der vorliegenden Erfindung einzuschreiben sind. Es wird weiter angenommen, daß der Schnellspeicher 104a der Halbleiter-Platteneinrichtung 100a die Daten mit "MANBO5.DAT" und 1000 Byte in dem Datenspeicherbereich auf weist.

Die Adressen 0-(x-1) des Schnellspeichers 104a sind als ein Boot-Bereich gesichert, in dem die Hochfahrdaten gespeichert sind. Die Hochfahrdaten werden durch die Zentraleinheit 110 verwendet, um das System mit der Halbleiter-Platteneinrich tung 100a hochzufahren, und dementsprechend müssen die Hoch fahrdaten in dem spezifischen Bereich gespeichert sein, der mit der LSA korrespondiert. Im allgemeinen muß der Boot- Bereich in der LSA = 0 vorliegen.

Nun wird angenommen, daß die Datei "MANBO5.DAT" die Adresse x-(y-1) des Schnellspeichers 104a belegt. Falls eine Adresse des Schnellspeichers 104a 8 Bit beträgt, ist die Adresse (y-1) die Adresse x plus 999. Falls die Adresse 16 Bit beträgt, ist die Adresse (y-1) die Adresse x plus 499. Der Bereich des Schnellspeichers, der von der Adresse y bis z-1 reicht, ist mit einem erweiterten Verzeichnisein tragsbereich belegt, der ein erweiterter Bereich des herkömm lichen Verzeichniseintragsbereich ist. Fig. 7 zeigt den in ternen Aufbau des erweiterten Verzeichniseintragsbereichs.

Wie in Fig. 7 gezeigt ist, umfaßt der erweiterte Verzeichni seintragsbereich die Startadresse des Schnellspeichers für jede Datei zusätzlich zu der gleichen Verzeichnisinformation für die Datei, wie diese in dem herkömmlichen Verzeichnisein tragsbereich enthalten ist. Der herkömmliche Verzeichnisein tragsbereich weist 32 Byte auf, die aus einem Dateinamen (8 Byte), einer Erweiterung (3 Byte), einem Attribut (1 Byte), einer Erneuerungszeit (2 Byte), einem Erneuerungsdatum (2 Byte), einer Start-Cluster-Zahl (2 Byte), einer Dateigröße (4 Byte) und einem reservierten Bereich (10 Byte) bestehen. Der erweiterte Verzeichniseintragsbereich umfaßt ebenfalls die vorstehenden Informationen für jede Datei.

Die herkömmliche Verzeichnisinformation für sämtliche Dateien wird zunächst gespeichert und dann werden die vorstehend be schriebenen Startadressen des Schnellspeichers für diese Da teien hinzugefügt. Dieser Aufbau wird verwendet, da in eini gen Fällen DOS einen Dateinamen in Einheiten von 32 Byte sucht. Ein Schnellspeicher der so aufgebaut ist, daß eine Adresse zu 16 Byte korrespondiert, und der beispielsweise die Kapazität von 20 MByte aufweist, umfaßt die Adressen 0- 1048576. Daher beträgt der Umfang des zur Speicherung der Startadresse des Schnellspeichers benötigte Speicher ledig lich 3 Byte.

In Fig. 3 sind die Daten "ABCD.TXT" in fünf Sektoren unter teilt und zu der Halbleiter-Platteneinrichtung 100a übermit telt, da

2500 ÷ 512 = 4,88 ≈ 5.

Zudem werden die Daten zu dem Sektorpuffer 106 über den Schnittstellenschaltkreis 101, die CPU 102a und den Schnell steuerschaltkreis 105 übermittelt, wie es in Fig. 4 gezeigt ist.

Die Daten sind in fünf Sektoren mit jeweils 512 Byte aufge teilt. Falls die Halbleiter-Platteneinrichtung 100a in der Lage ist, sämtliche Daten als eine Einheit zu empfangen, sen det die Zentraleinheit 110 sämtliche Daten zu dem Sektorpuf fer 106 auf einmal. Falls diese dazu nicht in der Lage ist, sendet die Zentraleinheit 110 jeweils einen Sektor zu einer Zeit zu dem Sektorpuffer 106, woraufhin dieser wiederum zu dem Schnellspeicher 104a über den Schnellsteuerschaltkreis 105 übermittelt wird, wobei dieser Vorgang solange wiederholt wird, bis sämtliche Sektoren der Halbleiter-Platteneinrich tung 100a übermittelt sind. Da der Schnellspeicher 104a Daten in Einheiten von 8 oder 16 Bit liest oder schreibt, wird der Schnellsteuerschaltkreis 105 verwendet, wenn Daten von 512 Byte hinsichtlich des Schnellspeichers 104a gelesen oder ge schrieben werden.

Als nächstes werden die Daten beginnend mit der Adresse z des Schnellspeichers 104a geschrieben, wie dies in Fig. 5 gezeigt ist. Dann wird der erneuerte, erweiterte Verzeichniseintrags bereich geschrieben, und zwar beginnend mit der letzten Adresse des auf die Daten speichernden Bereichs folgenden Adresse, wie dies in Fig. 6 gezeigt ist. In dem Schnellspei cher 104a werden keine Daten an Adressen gespeichert, die hö her liegen als die für den erweiterten Verzeichniseintrags bereich. In den Fig. 4 bis 6 ist die Zentraleinheit 110 nicht enthalten, um die Beschreibung zu vereinfachen. Mithin ver fügt die Zentraleinheit 110 zum Speichern der Daten in die Halbleiter-Platteneinrichtung 100a über die Fähigkeit der Halbleiter-Platteneinrichtung 100a, die Daten zu schreiben, die Verzeichnisinformation des Verzeichniseintragsbereiches zu erneuern und ebenfalls die FAT zu erneuern.

Nachstehend wird die Erneuerung der FAT beschrieben. Da bei der Halbleiter-Platteneinrichtung 100a gemäß der vorliegenden Erfindung Daten in einem fortlaufenden Datenspeicherbereich 132 des Schnellspeichers 104a eingeschrieben werden, ist eine FAT nicht länger notwendig. Die Halbleiter-Platteneinrichtung 100a der vorliegenden Erfindung muß kompatibel sein mit bei den, herkömmlichen Halbleiter-Platteneinrichtungen und Fest platteneinheiten, und zwar hinsichtlich des Eingebens und Ausgebens von Daten. Daher berücksichtigt die CPU 102a die FAT nicht und speichert diese nicht in dem Schnellspeicher 104a.

Die Halbleiter-Platteneinrichtung 100a gemäß der vorliegenden Erfindung liest die Daten, die von der Zentraleinheit 110 an gefordert werden, basierend auf der Startadresse in dem er weiterten Verzeichniseintragsbereich. Wenn die Zentraleinheit 110 Daten anfordert, die in Einheiten von 512 Byte zu über mitteln sind, kann die Halbleiter-Platteneinrichtung 100a die Daten ausgeben, indem sie diese in Einheiten von 512 Byte von dem Schnellspeicher 104a über den Schnellsteuerschaltkreis 105 ausgibt.

Nachstehend wird detailliert die Funktion der CPU 102a bei einem Lese- und Schreibvorgang beschrieben.

Die Fig. 8 und 9 sind Flußdiagramme, die die Arbeitsweise der CPU 102a zeigen, wenn diese Daten von dem Schnellspeicher 104a liest. Sämtliche Vorgänge in den Fig. 8 und 9 werden durch die CPU 102a durchgeführt, solange nichts anderes be schrieben wird.

In einem Schritt S1 der Fig. 8 empfängt die CPU 102a eine LSA von der Zentraleinheit 110. In einem Schritt S2 bestimmt die CPU auf der Basis der empfangenen LSA, ob der Bereich, auf den seitens der Zentraleinheit 110 zugegriffen wird, der Ver zeichniseintragsbereich oder der erweiterte Verzeichnisein tragsbereich ist. Beim DOS sind der Boot-Bereich, der FAT-Be reich, der Verzeichniseintragsbereich und der Datenbereich in dieser Reihenfolge von der untersten Adresse der Plattenein richtung an angeordnet. Zudem sind die Größen dieser Bereiche durch die Kapazität der Platte bestimmt. Mithin kann die CPU 102a durch Überprüfen der seitens der Zentraleinheit 110 bestimmten LSA ermitteln, auf welchen Bereich die Zentralein heit 110 zugreifen möchte.

Falls die Zentraleinheit 110 auf den Verzeichniseintragsbe reich zugreifen möchte, (JA) im Schritt S2, führt die CPU 102a in einem Schritt S3 die Verschiebungsberechnung (Offset- Berechnung) für den Verzeichniseintragsbereich durch, um die Adresse zu erhalten. Dann fordert in einem Schritt S4 die CPU 102a von dem Schnellsteuerschaltkreis 105 eine Übertragung der Daten an der Adresse in dem Schnellspeicher 104a an den Sektorpuffer 106 an und der Vorgang endet.

Falls die Zentraleinheit 110 nicht auf den Verzeichnisein tragsbereich zugreifen will, (NEIN) im Schritt S2, überprüft die CPU 102a in einem Schritt S5 auf der Basis der empfange nen LSA, ob die Zentraleinheit 110 auf den FAT-Bereich zu greifen möchte. Falls es sich um den FAT-Bereich handelt (JA), fährt der Ablauf zu einem Schritt S6 fort, wo die CPU 102a eine Hilfszahl erzeugt, beispielsweise die erhöhte Start-Cluster-Zahl der Datei, und zwar als FAT-Daten, und den Schnellsteuerschaltkreis 105 anweist, die Zahl dem Sektorpuf fer 106 zum Abschluß des Ablaufs zu übermitteln. Dieses wird durchgeführt, da die Halbleiter-Platteneinrichtung 100a der vorliegenden Erfindung nicht notwendigerweise die FAT- Information verwendet, um eine gewünschte Datei zu lesen, da die Daten in dem fortlaufenden Bereich des Schnellspeichers 104a gespeichert sind.

Falls die Zentraleinheit 110 nicht auf die FAT zuzugreifen sucht, (NEIN) im Schritt S5, überprüft die CPU 102a in einem Schritt S7 auf der Basis der empfangenen LSA, ob die Zen traleinheit 110 auf den Datenbereich zuzugreifen sucht. Falls es sich um den Datenbereich handelt (JA), fährt der Ablauf mit einem Schritt S30 der Fig. 9 fort, wo überprüft wird, ob der Bereich, auf den zuvor zugegriffen wurde, ein Datenbe reich ist. Falls es sich nicht um einen Datenbereich handelt (NEIN), wird die LSA in eine Cluster-Zahl in einem Schritt S31 gewandelt. Dann überprüft in einem Schritt S32 die CPU 102a den erweiterten Verzeichniseintragsbereich, um zu be stimmen, ob die zu lesende gewünschte Datei in dem Schnell speicher 104a existiert. In einem Schritt 533 ermittelt die CPU 102a die Start-Cluster-Zahl für die gewünschte zu lesende Datei und überprüft die Datei, die zu der Cluster-Zahl ge hört. In einem Schritt S34 ermittelt die CPU 102a die Startadresse des Schnellspeichers 104a, die zu der Datei kor respondiert, und schreitet dann zu einem Schritt S35 fort.

In dem Schritt S35 werden die seitens der Zentraleinheit 110 angeforderten Daten dem Sektorpuffer 106 von dem Schnellspei cher 104 über den Schnellsteuerschaltkreis 105 übermittelt und der (nicht gezeigte) Lese-Adreßzeiger, der in der CPU 102a angeordnet ist, wird zum Beenden des Ablaufs einge stellt. Der Lese-Adreßzeiger ist entweder die Adresse des Schnellspeichers 104a, an der der nächste Leseprozeß be ginnt, oder die letzte Adresse, die bei dem vorherigen Lese vorgang gelesen wurde. Der Zeiger ist erforderlich, da die Daten in Einheiten von 512 Byte gelesen werden, und er ermög licht ein schnelles Lesen. Mithin erhält die CPU 102a die Cluster-Reiheninformation der Datei, die aufzufinden ist, und liest die Daten entsprechend der Reiheninformation.

Falls der Bereich, auf den vorher zugegriffen wurde, ein Da tenbereich ist, (JA) im Schritt S30, schreitet der Ablauf zu einem Schritt S37 fort, wo die CPU 102a die Daten des Lese- Adreßzeigers überprüft, und schreitet dann zu dem Schritt S35 fort, wobei der Prozeß gemäß S35 und die darauffolgenden ausgeführt werden. Der Lese-Adreßzeiger kann in dem Schnell steuerschaltkreis 105 angeordnet sein.

Falls basierend auf der LSA in dem Schritt S7 der Fig. 8 festgestellt wird, daß die Zentraleinheit 110 nicht auf den Datenbereich zugreifen will (NEIN), schreitet der Ablauf zu einem Schritt S8 fort, wo die CPU 102a auf Basis der LSA überprüft, ob der Bereich, auf den die Zentraleinheit 110 zu zugreifen wünscht, der Boot-Bereich ist. Falls die Antwort "JA" ist, schreitet der Ablauf zu einem Schritt S9 fort, wo die CPU 102a den Schnellsteuerschaltkreis 105 anweist, die in dem Boot-Bereich des Schnellspeichers 104a gespeicherten Da ten zu dem Sektorpuffer 106 zu übermitteln, um den Ablaufab zuschließen. Im Schritt S8 fährt, falls der Bereich, auf den die Zentraleinheit 110 zugreifen möchte, nicht der Boot-Be reich ist (NEIN), der Ablauf mit einem Schritt S10 fort, wo die vorbestimmte Fehlerbehandlung ausgeführt wird, da die CPU nicht in der Lage war, eine ID zu ermitteln, um den Ablauf abzuschließen.

Die Fig. 10, 11 und 12 sind Flußdiagramme, die die Arbeits weise der CPU 102a zeigen, wenn diese Daten in den Schnell speicher 104a schreibt. In diesen Figuren werden sämtliche Arbeitsabläufe durch die CPU 102a durchgeführt, solange die ses nicht anderweitig beschrieben ist.

In einem Schritt S50 empfängt die CPU von der Zentraleinheit 110 eine LSA und die in dem Schnellspeicher 104 abzuspei chernden Daten. In einem Schritt S51 bestimmt die CPU basie rend auf der empfangenen LSA, ob der für die Speicherung der Daten durch die Zentraleinheit 110 bestimmte Bereich der Ver zeichniseintragsbereich oder der erweiterte Verzeichnisein tragsbereich ist. Falls es sich um den Verzeichniseintragsbe reich handelt (JA), schreitet der Ablauf zu einem Schritt 570 der Fig. 11 fort. In einem Schritt S51 kann die CPU 102a wie bei dem Schritt S2 in Fig. 8 ermitteln, auf welchen Bereich die Zentraleinheit 110 zugreifen möchte, indem die LSA über prüft wird, die die Zentraleinheit 110 bestimmt.

In dem Schritt S70 der Fig. 11 überprüft die CPU, ob die Da teidaten, die zu den Daten korrespondieren, die in dem Ver zeichniseintragsbereich des erweiterten Verzeichniseintrags bereichs zu speichern sind, bereits in dem Datenbereich des Schnellspeichers 104a existieren. Falls die Dateidaten exi stieren (JA), schreitet der Ablauf zu einem Schritt S71 fort, wo die CPU den Schnellsteuerschaltkreis 105 anweist, die in dem Verzeichniseintragsbereich des Schnellspeichers 104a zu speichernden Daten über den Sektorpuffer 106 zu schreiben, und beendet den Ablauf. Dieser Vorgang korrespondiert zu dem Fall, bei dem Dateidaten, die in dem Schnellspeicher 104a zu speichern sind, dem Schnellspeicher 104a von der Zentralein heit 110 übermittelt und darin gespeichert werden und dann die Daten über die Dateidaten zu dem Verzeichniseintragsbe reich übermittelt werden.

Im Schritt S70 schreitet, falls die Dateidaten, die mit den in dem Verzeichniseintragsbereich des erweiterten Verzeichni seintragsbereichs zu speichernden Daten korrespondieren, nicht in dem Datenbereich des Schnellspeichers 104a existie ren (NEIN), der Ablauf zu einem Schritt S72 fort, wo die CPU an den Sektorpuffer 106 die in dem Verzeichniseintragsbereich zu speichernden Daten über den Schnellsteuerschaltkreis 105 übermittelt und den Ablauf beendet. Dieser Vorgang korres pondiert zu dem Fall, bei dem in dem Schnellspeicher 104a zu speichernde Dateidaten erst übermittelt werden, nachdem die Daten, die sich auf die Dateidaten beziehen und in dem Ver zeichniseintragsbereich zu speichern sind, von der Zen traleinheit 110 übermittelt sind.

Im Schritt S51 der Fig. 10 bestimmt die CPU, falls der Be reich für die Zentraleinheit 110, um die empfangenen Daten zu speichern, nicht der Verzeichniseintragsbereich des erweiter ten Verzeichniseintragsbereichs ist (NEIN), in einem Schritt S52, ob der zur Speicherung der empfangenen Daten vorge sehene Bereich der FAT-Bereich ist. Falls es sich um einen FAT-Bereich handelt (JA), schreitet der Ablauf zu einem Schritt S53 fort, wo die CPU die empfangenen Daten unberück sichtigt läßt und den Ablauf beendet. Diese Arbeitsweise resultiert aus der Tatsache, daß die Halbleiter- Platteneinrichtung des vorliegenden Ausführungsbeispiels keine FAT verwendet und daher die Daten vernachlässigen kann, die an sich in eine FAT zu schreiben wären. Falls allerdings die FAT-Daten erhalten bleiben müssen, können diese in einem Bereich gespeichert werden, der dem verwendeten erweiterten Verzeichniseintragsbereich nachfolgt.

Im Schritt S52 überprüft die CPU, falls der zur Speicherung der empfangenen Daten zu verwendende Bereich nicht der FAT- Bereich ist (NEIN), ob der Bereich zur Speicherung der emp fangenen Daten der Datenbereich ist (Schritt S54). Falls es sich um den Datenbereich handelt (JA), schreitet der Ablauf mit einem Schritt S80 fort, der in Fig. 12 gezeigt ist.

Im in Fig. 12 gezeigten Schritt S80 überprüft die CPU 102a ihren (nicht gezeigten) Schreib-Adreßzeiger für den Schnell speicher. In einem Schritt S81 bestimmt die CPU, ob ein lee rer Bereich in dem Schnellspeicher 104a vorhanden ist, in den die Daten einzuschreiben sind. Falls kein leerer Bereich vor handen ist (NEIN), wählt die CPU Bereiche zum Löschen von Da ten aus dem Schnellspeicher 104a in einem Schritt S82 aus und löscht die Daten in einem Schritt S83. Dieser Löschablauf wird hinsichtlich der Speicherbereiche durchgeführt, aus denen Daten nicht länger benötigt werden, und bevor es dazu kommt, daß kein beschreibbarer Bereich mehr in dem Schnell speicher 104a vorhanden ist. Der Grund für die Existenz von löschbaren Bereichen ist dahingehend zu sehen, daß, wenn Da ten in dem Schnellspeicher 104a erneuert werden, die Daten zu einem leeren Bereich in dem Schnellspeicher 104a zu verschie ben sind.

Falls ein Löschblock des Schnellspeichers 104a keine gültigen Daten enthält, wird der gesamte Block gelöscht. Falls in dem Löschblock gültige Daten enthalten sind, werden allerdings lediglich die gültigen Daten zu einem leeren, beschreibbaren Bereich in dem Schnellspeicher 104a verschoben und anschlie ßend der gesamte Block gelöscht. Wenn die Größe der in dem Schnellspeicher 104a zu speichernden Daten zu groß ist, um diese in einem einzelnen zusammenhängenden Bereich zu spei chern, und die Daten in mehreren separaten Bereichen gespei chert werden müssen, kann das Löschen und Schreiben der Daten mit dem Bereich begonnen werden, der die niedrigste mögliche Adresse aufweist, wobei fortlaufend weiter nach oben verscho ben wird, um die Speichereffektivität des Schnellspeichers 104a zu optimieren. Da zu erwarten ist, daß zur Durchführung dieses Prozesses eine lange Zeit erforderlich ist, ist die Halbleiter-Platteneinrichtung so konstruiert, daß diese die sen Vorgang im Hintergrund durchführen kann, während sie sich in einem verfügungsbereiten Zustand befindet.

Des weiteren kann die Adresse des Schnellspeichers 104a, wenn mehrere separate beschreibbare Bereiche zum Schreiben von Da ten verwendet werden müssen, für jede diskontinuierliche Datei in dem Bereich gespeichert werden, der dem Verzeichni seintragsbereich in dem erweiterten Verzeichniseintragsbe reich als die FAT folgt. In diesem Fall ist allerdings jeder kontinuierliche Bereich des Schnellspeichers 104a größer als die Bereiche, die eine herkömmliche FAT verwaltet. Daher ist ein kleinerer Bereich erforderlich um die Adressen zu spei chern.

Als nächstes wird in einem Schritt S84 der Schreib-Adreßzei ger für den Schnellspeicher 104a eingestellt. In einem Schritt S85 werden über den Schnellsteuerschaltkreis 105 und den Sektorpuffer 106 die Daten geschrieben und gespeichert, und zwar in dem Bereich des Schnellspeichers 104a, den der Schreib-Adreßzeiger bestimmt. In einem Schritt S86 wird der Schreib-Adreßzeiger erneuert. In einem Schritt S87 überprüft die CPU, ob der Sektorpuffer 106 die in den Verzeichnisein tragsbereich zu schreibenden Daten umfaßt. Falls dort Daten existieren (JA), werden die Daten in dem Sektorpuffer 106, die in den Verzeichniseintragsbereich zu schreiben sind, und die Startadresse für die in den Schnellspeicher 104a im Schritt S85 eingeschriebenen Daten in den erweiterten Ver zeichniseintragsbereich des Schnellspeichers 104a in einem Schritt S88 eingeschrieben. Letztendlich wird in einem Schritt S89 der Schreib-Adreßzeiger zum Abschluß des Ab laufes erneuert.

Im Schritt S81, falls dort ein leerer Bereich in dem Schnell speicher 104a zum Schreiben existiert (JA), schreitet der Ab lauf zum Schritt S85 fort und führt die nachfolgenden Pro zesse durch. Im Schritt 87 endet der Ablauf, falls der Sek torpuffer 106 die Daten, die in den Verzeichniseintragsbe reich einzuschreiben sind, nicht umfaßt.

Es wird zum Schritt S54 in Fig. 10 zurückgegangen. In diesem Schritt bestimmt die CPU, falls der Bereich zum Speichern der empfangenen Daten nicht der Datenbereich ist (NEIN), ob der Bereich zum Speichern der empfangenen Daten der Boot-Bereich ist (S55). Falls es sich um den Boot-Bereich handelt (JA), schreitet der Ablauf zu S56 fort, wo die Daten in den Bereich des Schnellspeichers 104a über den Schnellsteuerschaltkreis 105 und den Sektorpuffer 106 eingeschrieben werden, woraufhin der Ablauf endet. Im Schritt S55 schreitet der Ablauf zum Schritt S57 fort, falls der Bereich zum Speichern der empfan genen Daten nicht der Boot-Bereich ist (NEIN), wobei die vor bestimmte Fehlerbehandlung ausgeführt wird, da die CPU nicht in der Lage war, eine ID zu finden, und der Ablauf endet.

Wie vorstehend beschrieben ist, wird, da die Halbleiter-Plat teneinrichtung des vorliegenden Ausführungsbeispiels die Da ten nicht mit dem Sektor von 512 Byte verwaltet, schreibt oder liest, der Datenbereich nicht mit der Einheit von 512 Byte getrennt, sondern verbleibt fortlaufend. Jedesmal, wenn die Datendatei fortlaufend gespeichert wird, wird der erwei terte Verzeichniseintragsbereich, der die Daten für den Ver zeichniseintragsbereich für jede Datendatei in dem Schnell speicher speichert sowie deren Startadresse, bereitgestellt und erneuert, und zwar in dem Datenspeicherbereich, der dem Bereich unmittelbar nachfolgt, in dem die Datendatei gespei chert ist. Somit kann die Halbleiter-Platteneinrichtung wei terhin mit DOS kompatibel sein und die von der Zentraleinheit kontinuierlich übermittelten Daten ohne Verwendung einer FAT verwalten.

In dem vorliegenden Ausführungsbeispiel werden die FAT-Daten von der Zentraleinheit 110 nicht berücksichtigt. Allerdings können die FAT-Daten in dem Bereich unmittelbar nach dem er weiterten Verzeichniseintragsbereich konserviert werden. Di ser FAT-Bereich wird als der erweiterte Verzeichniseintrags bereich jedesmal dann bereitgestellt und erneuert, wenn eine Datendatei kontinuierlich in dem Datenspeicherbereich gespei chert wird.

Mithin ermöglicht die vorliegende Erfindung verschiedene Mo difikationen. Es soll angemerkt werden, daß die vorstehend beschriebenen Ausführungsbeispiele lediglich als Beispiel und nicht zur Einschränkung dienen sollen. Genauer ist der ange strebte Schutzbereich der vorliegenden Erfindung lediglich in Übereinstimmung mit den nachstehenden Ansprüchen zu definie ren.

Wie vorstehend beschrieben ist, weist die Halbleiter-Platten einrichtung der vorliegenden Erfindung eine Schnittstelle auf, die zu der unter der DOS-Umgebung arbeitenden Zen traleinheit kompatibel ist, identifiziert den von der Zen traleinheit übermittelten Datentyp unter Verwendung der eben falls von der Zentraleinheit übermittelten LSA und liest Da ten von und schreibt Daten in kontinuierliche Bereiche, die in dem Hauptspeicher vorgesehen sind. Dieser Aufbau stellt eine für den Schnellspeicher passende Datenverwaltung bereit und ermöglicht folgerichtig eine effizientere Datenverwaltung als die genaue Simulation der magnetischen Speicherein richtung, die unter DOS arbeitet. Daher ermöglicht diese Er findung die Versorgung mit niedrig-preisigen Halbleiter-Plat teneinrichtungen von großer Speicherkapazität.

Wie vorstehend beschrieben ist, wird jedesmal dann, wenn eine Datendatei in dem Hauptspeicher gespeichert wird, der erwei terte Verzeichniseintragsbereich, der die Daten für den Ver zeichniseintragsbereich einer jeden Datendatei, die in dem Hauptspeicher gespeichert ist, und deren Startadresse spei chert, bereitgestellt und erneuert, und zwar in dem Bereich, der dem die Datendatei speichernden Bereich unmittelbar nach folgt. Mithin können die in dem Hauptspeicher gespeicherten Daten gelesen und geschrieben werden, ohne die FAT zu verwen den. Daher beseitigt diese Erfindung die Notwendigkeit der Wandlungstabelle und ermöglicht die Bereitstellung von nied rig-preisigen Halbleiter-Platteneinrichtungen von großer Speicherkapazität.

In diesem Aufbau sind die Verzeichniseintragsdaten in dem er weiterten Verzeichniseintragsbereich gespeichert, bevor die Startadresse gespeichert ist. Mithin ermöglicht dieser Auf bau, daß der erweiterte Verzeichniseintragsbereich entspre chend den Arbeitsweisen der DOS-Umgebung wieder aufgefunden wird, und stellt des weiteren eine Datenverwaltung bereit, die für den Schnellspeicher passend ist.

Obwohl die vorliegende Erfindung vollständig unter Bezugnahme auf die bevorzugten Ausführungsbeispiele und unter Bezugnahme auf die Zeichnung beschrieben wurde, ist anzumerken, daß ver schiedene Änderungen und Modifikationen für den Fachmann er sichtlich sind. Derartige Änderungen und Modifikationen sol len als durch den mittels den angehängten Ansprüchen defi nierten Schutzbereich der vorliegenden Erfindung liegend gel ten.

Eine Halbleiter-Platteneinrichtung, die unter DOS arbeitet, umfaßt eine Schnittstelleneinrichtung, die diese mit einer unter DOS arbeitenden Zentraleinheit verbindet, einen Haupt speicher, der einen Schnellspeicher vom Blocklöschungstyp um faßt, der zumindest einen durchgehenden Datenspeicherbereich zum Speichern von Daten aufweist, einen Steuerschaltkreis, der die Dateneingabe/-ausgabe mit der Zentraleinheit über die Schnittstelle steuert und die Adreßdaten- und Speicherver waltung für den Hauptspeicher durchführt, und einen schnellen Hilfspeicher, der zwischen dem Steuerschaltkreis und dem Hauptspeicher verwendet wird.

Claims

1. Halbleiter-Platteneinrichtung, die unter DOS arbeitet, mit:
einer Schnittstelleneinrichtung zum Verbinden einer Zen traleinheit, die unter DOS arbeitet,
einem Hauptspeicher mit einem Schnellspeicher vom Block löschungstyp, der zumindest einen durchgehenden Daten speicherbereich zum Speichern von Daten aufweist,
einer Steuereinrichtung, die die Eingabe/Ausgabe von Da ten zwischen der Zentraleinheit und dem Hauptspeicher über die Schnittstelleneinrichtung steuert und eine Adreßdaten- und Speicherverwaltung für den Hauptspeicher durchführt, und
einem schnellen Hilfsspeicher, der zwischen der Steuer einrichtung und dem Hauptspeicher angeordnet ist,
wobei die Steuereinrichtung den Typ von seitens der Zen traleinheit übermittelten Daten unter Verwendung einer eben falls seitens der Zentraleinheit übermittelten logischen Sek toradresse identifiziert, die Daten fortlaufend in den zumin dest einen Datenspeicherbereich des Hauptspeichers in Über einstimmung mit dem Typ der identifizierten Daten einschreibt sowie aus diesem ausliest.

2. Halbleiter-Platteneinrichtung nach Anspruch 1, wobei die Steuereinrichtung jedesmal, wenn eine Datendatei in dem Hauptspeicher gespeichert ist, einen erweiterten Verzeichni seintragsbereich unmittelbar nach der Speicherung der letzten Datendatei bereitstellt und Verzeichniseintragsdateien von sämtlichen in dem Hauptspeicher gespeicherten Datendateien sowie deren Startadressen in dem erweiterten Verzeichnisein tragsbereich speichert und wobei die Steuereinrichtung einen Speicherbereich an gewünschten Daten in dem Hauptspeicher mittels der Startadresse wieder auffindet.

3. Halbleiter-Platteneinrichtung nach Anspruch 2, wobei die Speichereinrichtung die Verzeichniseintragsdaten in dem er weiterten Verzeichniseintragsbereich vor Speicherung der Startadresse speichert.

4. Speicherverwaltungsverfahren für eine Halbleiter-Platten einrichtung, die unter DOS arbeitet und einen Schnellspeicher als Hauptspeicher verwendet, mit den Schritten:
Bereitstellen eines durchgehenden Datenspeicherbereichs in dem Hauptspeicher zum Speichern von Daten,
Identifizieren des Typs von seitens der Zentraleinheit übermittelten Daten unter Verwendung einer ebenfalls seitens der Zentraleinheit übermittelten logischen Sektoradresse und Einschreiben der Daten auf fortlaufende Weise in den Daten speicherbereich des Hauptspeichers beim Datenschreiben, und
Lesen von durch die seitens der Zentraleinheit übermit telten logischen Sektoradresse bestimmten Daten beim Datenle sen.

5. Speicherverwaltungsmethode nach Anspruch 4 mit den weite ren Schritten:
Bereitstellen eines erweiterten Verzeichniseintragsbe reichs unmittelbar nach Speicherung der letzten Datendatei, Lesen von Verzeichniseintragsdateien sämtlicher in dem Haupt speicher gespeicherten Datendateien und deren Startadressen, und
Wiederauffinden eines Datenspeicherbereichs gewünschter Daten in dem Hauptspeicher mittels der Startadresse.

6. Speicherverwaltungsmethode nach Anspruch 5, mit dem weite ren Schritt des Speicherns der Verzeichniseintragsdaten in dem erweiterten Verzeichniseintragsbereich vor Speicherung der Startadresse.