DE1952203A1 - Elektronisch gesteuerter Zeitmesser - Google Patents

Description

Hamilton Watch Company

Lancaster. Pa.. V.St.A. * & OKT. 1969 Elektronisch gesteuerter Zeitmesser

Die Erfindung "betrifft elektronische Zeitmesser "bzw. zeithaltende Vorrichtungen und insbesondere einen elektronisch regulierten Zeitmesser, der ein Haupt-Frequenznormal vergleichsweise hoher Frequenz sowie einen elektronischen !Frequenzwandler zur Lieferung von Antriebssignal en niedrigerer Frequenz mit der gewünschten konstanten Folgefrequenz über entsprechende Betätigungseinrichtungen an. eine Zeitmesser-Anzeige aufweist. Die offenbarten Ausführungsformen sind insbesondere zur Verwendung bei elektronischen Armbanduhren o.dgl. vorgesehen, bei welchen gedrängte Bauweise und niedriger Leistungsbedarf wesentlich sind.

Batteriegespeiste Armbanduhren und andere kleinere, tragbare Zeitmesser verschiedener Art sind bekannt und im Handel erhältlich. Eine derartige elektrische Uhr, die sich als wirtschaftlich erfolgreich erwiesen hat, ist in der USA-Patentschrift Reissue 26 I87 vom 4.4.1967 beschrieben. Elektrische Uhren dieser Art verwenden eine Unruh und eine Haarfeder bzw. Spirale, die durch das Zusammenwirken einer stromführenden Spule mit einem durch kleine Permanentmagneten erzeugten Magnetfeld angetrieben werden. Es sind aber auch andere Arten von mechanisch regulierten, batteriegespeisten Armbanduhren bekannt.

009817/1*66

Außerdem wurden beträchtliche Anstrengungen bei der Entwicklung von äußerst genau gehenden Armbanduhren unternommen, die keine elektromechanischen Schwinger als Gangregler verwenden. Eine in Betracht gezogene und in ausgedehnten Versuchen erprobte Konstruktion dieser Art verwendet eine vollständig elektronische Schaltung zur Erzeugung eines Antriebssignals für die Zeitanzeige. Beispielsweise ist bereits vorgeschlagen worden, einen niederfrequenten Schwinger bzw. Impulsgenerator, der mit der gewünschten Zeithalte-Geschwindigkeit arbeitet, für den unmittelbaren Antrieb der Zeitanzeige über einen elektromechanischen Energiewandler einzusetzen. Bei der Verwirklichung dieses Vorschlags ergaben sich jedoch Schwierigkeiten, insbesondere hinsichtlich der Gewährleistung eines zweckmäßigen, stabilen niederfrequenten Schwingers, welcher in Größe und Leistungsaufnahme zur Verwendung bei einer Armbanduhr geeignet erscheint.

Andererseits ist auch die Verwendung eines hochfrequenten Schwingers als Frequenznormal in Verbindung mit einer Frequenzwandler schaltung zur Lieferung von Antriebssignalen der entsprechenden Zeithalte-Geschwindigkeit untersucht worden. Bisher steht jedoch noch keine Schwinger-Frequenzwandler-Kombination zur Verfügung, die nicht nur die erforderliche Frequenzstabilität gewährleistet, sondern auch ausreichend niedrigen Leistungsbedarf und geringe Größe besitzt, um sich für die Verwendung in einer batteriegespeisten Armbanduhr zu eignen.

Die Erfindung überwindet die vorgenannten Schwierigkeiten durch Schaffung einer batteriegespeisten Armbanduhr, die ein rein elektronisches Frequenznormal verwendet. Die Konstruktion umfaßt dabei einen vergleichsweise hochfrequenten

- 3 009817/1466

Schwinger und einen Frequenzteiler mit niedrigem Leistungsbedarf in Form einer integrierten Schaltung, die mit einer Zeitanzeige und einer zweckmäßigen Betätigung dafür gekoppelt ist. Die Schaltung weist einen ungewöhnlich wenig leistung aufnehmenden, als integrierte Schaltung ausgeführten freilaufenden Multivibrator sowie einen Frequenzteiler auf, der aus einer Reihe von Stufen von integrierten Transistorschaltungen aufgebaut ist, die so angeordnet sind, daß ein Stromfluß durch die Schaltung nur während g

der Schaltspiele der Schaltung und nicht während der stabilen Perioden zwischen dem Umschalten möglich ist. Die Schaltung kann dabei aus verhältnismäßig kostensparenden Bauteilen aufgebaut sein, so daß die erfindungsgemäße, elektronisch gesteuerte Armbanduhr mit den herkömmlichen federgetriebenen und elektrischen Uhren konkurrenzfähig ist.

Die Schaltung ist, wie erwähnt, durch geringe Größe und außerordentlich niedrigen Leistungsbedarf gekennzeichnet. Die primäre Frequenzquelle besitzt so hohe Frequenz, daß die bisher beim niederfrequenten Direktantrieb der Zeitmesseranzeige auftretenden Schwierigkeiten vermieden werden, während die Frequenz andererseits erfindungsgemäß noch nicht jj so hoch gewählt ist, daß eine übermäßige Anzahl von Frequenzteilerstufen erforderlich wäre. Die Verwendung selbst einer vergleichsweise großen Anzahl von Teilerstufen ohne übermäßigen Leistungsverbrauch wird durch eine Schaltungsanordnung ermöglicht, bei welcher die Schaltwechsel infolge der Arbeitsweise der primären Frequenzquelle von Signalspannungsdurchgängen und nicht von Strom- oder Leistungsänderungen abhängen.

Die vorgenannten Vorteile werden erfindungsgemäß in erster

- 4· 009817/1466

linie erreicht durch. Schaffung eines Frequenzteilers, "bestellend aus einer Reihe von Stufen integrierter Transistorschaltungen mit entgegengesetzt datierten Tranaistoren, die komplementär angeordnet sind, wobei ein Transistor eines leitfähigkeitstvps als Lastkreis für einen Transistor eines anderen Leitfähigkeitstyps dient, Vorzugsweise ist auch der freischwingende Multivibrator auf diese Weise auf~ gebaut.

Eine bevorzugte Äusführungsform weist eine Anzahl von LIe talloxyd-Feldeffekt transistor en in integrierter Schaltungsteehnik ait komplementärer p- bzw. ii-ICanalaotierung sowohl für den Schwingungserzeuger als auch für den Frequenzteiler auf. In den einzelnen Teilerstufen wird dabei die Primärfrequenz in ein 1 Hz-Signal für die Zeitanzeige umgewandelt.

Aufgabe der Erfindung ist es, die !lachteile des Bekannten zu vermeiden, in erster Linie also eine verbesserte elektronisch regulierte Zeitmesservorrichtung zu schaffen₉ wobei insbesondere auch hohe Ganggenauigkeit, geringe Größe und niedriger Leistungsbedarf gewährleistet v/erden sollen.

ErfindungsgemäS soll dabei auch eine aus vergleichsweise billigen Bauteilen realisierte Anordnung, welche dennoch die zur Gewährleistung eines wirtschaftlich zufriedenstellenden Produkts erforderliche Ganggenauigkeit und Kompaktheit besitzt, geschaffen werden.

Bei der Erfindung soll auch ein elektronisch regulierter Zeitnesser mit einer elektronischen Frequenzquelle von vergleichsweise hoher Frequenz und einem Frequenzteiler angegeben werden, wobei die Frequenzquelle und der Frequenztei-

- 5 -00981.7/1466

ler so geschaltet sind, daß der Stromfluß durch die Schaltung nur während der Schaltwechsel der Schaltung, aber nicht während der stabilen Perioden zwischen den Durchgängen stattfindet, wobei besonders auch die Schaltwechsel bzw. das Kippen in den Frequenzteiler-Stufen in Abhängigkeit von einer Spannungsänderung und nicht einer Stromoder Iieistungsänderung eingeleitet werden.

Erfindungsgemäß soll in diesem Rahmen auch eine Reihe von Stufen von integrierten Transistorschaltungen mit komplementär geschalteten Transistoren entgegengesetzten Leitfähigkeit styps, wobei ein Transistor des einen Leitfähigkeitstyps als Lastkreis für einen Transistor des anderen leitfähigkeitstyps dient, Verwendung finden.

Zusätzlich soll bei der Erfindung dabei ein Zeitmesser der genannten Art mit einem in integrierter Technik ausgeführten Hochfrequenzschwinger und einem aus einer Anzahl von MOSFET-Transistorstufen bestehenden Frequensteiler zur Erzeugung von Zeithalteimpulsen, einer Zeitanzeige und einer auf die Zeithalteimpulse ansprechenden Betätigungseinrichtung zur Betätigung der Zeitanzeige geschaffen werden.

Des weiteren soll dabei erfindungsgemäß eine Schwinger-Frequenzwandler-Kombination mit einer Anzahl von HOSHT-Transistorstufen in integrierter Technik, von denen jede Stufe aus einer Reihe von MOS-Transistoren mit komplementärer n- und p-Kanaldotierung besteht, aufgebaut werden.

Die Erfindung hebt dabei besonders auf einen elektronischen Frequenzteiler ab, welcher durch außergewöhnlich niedrigen Leistungsbedarf gekennzeichnet ist, wobei in erster Linie

- 6 009617/1466

auch, ein elektronischer Zeitmesser mit einer Frequenzteiler-Schaltung in integrierter Technik vorstehend beschriebener Art, die eine Anzahl von MOS-Transistorstufen aufweist, von denen ,jede mehrere Transistoren in solcher Anordnung enthält, daß der Lastkreis für einen bestimmten Transistor einen anderen Transistor entgegengesetzten leitfähigkeitstyps aufweist, geschaffen werden soll.

Im folgenden ist die Erfindung in bevorzugten Ausführungsbeispielen anhand der Zeichnungen näher erläutert. Es zeigen;

Fig. 1 ein Blockschaltbild eines elektronisch gesteuerten Zeitmessers mit den Merkmalen der Erfindung,

]?ig· 2 ein Schaltbild einer zweckmäßigen Ausführungsform des Frequenznormal^ gemäß Fig. 1,

Fig. 3 eine graphische Darstellung von für den Betrieb der dargestellten Schaltungen geltenden Impulsformen,

Fig. 4 ein Blockschaltbild zur Veranschaulichung des Aufbaus des Frequenzwandlers gemäß Fig. 1 und

Fig. 5 ein Schaltbild einer praktischen Ausführungsfona einer zur Verwendung beim Frequenzwandler gemäß den Fig. 1 und 4 geeigneten Frequenzteilerschaltung.

Fig. 1 zeigt ein Blockschaltbild eines elektronisch geregelten Zeitmessers nit den Merkmalen der Erfindung. Ein Zeitmesser 10 weist ein Frequenznormal 12, einen Frequenzwandler 14, eine Anzeigeeinrichtung 16 und eine Anzeige-Betäti-

0098 17/ UBS

gungseinrichtung 18 auf, welche die Zeitanzeige 16 mit den Frequenzwandler 14 koppelt. Frequenznormal 12 mid Frequenzwandler 14 bestehen jeweils aus einer Anzahl von Traiisiatorschaltungen in integrierter Technik zur Gewährleistung von Kompaktheit und niedrigem Leistungsbedarf. Un jedoch einen extrem niedrigen Stromverbrauch zu erzielen, hat es sich als erforderlich erwiesen, die Schaltung derart auszulegen, daß der Strom nur während der Schaltwechsel der Schaltung und r_icht während der stabilen Perioden zwischen den Übergängen fließt.

Dies wird an besten durch Realisierung der Schaltung ssit Transistoren von komplementären Leitfähigkeitstyp erreicht, wobei jeweils ein Transistor eines Leitfähigkeitstyps in Lastkreis eines Transistors entgegengesetzten Leitfähigkeitstyps liegt. Diese Schaltungen sollten spannungsgesteuerte Transistoren aufweisen und. vorzugsweise aus KOSPST-Transistorschaltungen in integrierter Bauweise bestehen, wie sie nachstehend noch näher erläutert sind.

Die Anzeigeeinrichtung 16 kann beliebige zweckmäßige Form besitzen und beispielsweise ein herközamliches Zifferblatt mit Sekunden-, Minuten- und Stundenzeigern sein, wie dies Ix. Fig. 1 dargestellt ist. In diesen Fall ist die Betätigungseinrichtung 18 vorzugsweise ein entsprechend in Miniaturbauweise ausgeführter elektromechanischer Energiewandler, der auf die von Frequenzwandler 14 gelieferten periodischen Antriebssignale anspricht.

Das Frequenznormal 12 liefert ein primäres Signal von wesentlich höherer Frequenz als es für die Betätigung der Anzeigeeinrichtung 16 und der Betätigungseinrichtung 18 benötigx

- 8 009817/ 1 466

BAD OBIGINAl

wird. Folglich ist der Frequenzwandler 14 vorgesehen, um die Frequenz des Hauptsignals herabzusetzen. Hierbei wird das Antriebssignal erzeugt, welches die Betätigungseinrichtung 18 betätigt. In einer praktischen Ausführungsform werden eine Uormalfrequenz von mindestens etwa 5 kHz und eine Antriebs-Frequenz von 1 Hz für den Direktantrieb des Sekundenzeigers in Verbindung mit einem herkömmlichen Räderwerk zur Betätigung des Minuten- und des Stundenzeigers bevorzugt.

Der zweckmäßige Aufbau eines Frequenznormal-Schwingers 12 ist in Fig. 2 dargestellt. Diese Schaltung verkörpert die vorstehend erwähnten Grundbedingungen, d.h. komplementärer Aufbau mit Transistoren von entgegengesetztem Leitfähigkeitstyp, die gegenseitig in lastkreisen für einander wirken und bei denen nur während der Schaltwechsel, aber nicht während der konstanten Schaltperioden zwischen den Übergängen Strom fließt.

Bei der bevorzugten Ausführungsform mit spannungsgesteuerten Bauteilen, weist die Schaltung zwei tlOS-Transistorstufen 20 und 22- auf, wobei die Transistorstufe 20 einen Transistor 23 mit p-dotiertem Kanal und einen Transistor 24 mit n-dotiertem Kanal aufweist. Der S-PoI 28 des Transistors 23 ist bei 30 an eine positive Stromquelle angeschlossen, während der S-PoI 32 des Transistors 24 an Kasse liegt und die D-Pole 36 bzw. 38 der beiden Transistoren bei 40 zusamnengeschaltet sind. Außerdem sind auch die G-PoIe 42 und des Transistors 23 bzw. des Transistors 24 bei 46 zusammengeschaltet.

Die Transistorstufe 22 ist ähnlich aufgebaut und weist einen

- - 9 009817/ U66

Transistor 48 mit p-dotiertem Kanal sowie einen Transistor 50 mit η-dotiertem Kanal auf. Der S-Pol 52 des Transistors 48 ist bei 30 an die Stromquelle angeschlossen, während der S-PoI 5⁸ des Transistors 50 an Masse 34 liegt. Die D-Pole 56 und 54 der Transistoren 48 "bzw. 50 sind bei 60 miteinander verbunden. Ebenso sind auch die G-PoIe 62 und 64 der Transistoren 48 bzw. 50 bei 66 zusammengeschaltet.

Bekanntlich sind MOS-Transistoren für gewöhnlich mit Substrat-Anschlüssen versehen. Obgleich die besondere Kenn- * zeichnung bei der Darstellung aus Gründen der Übersichtlichkeit weggelassen wurde, ist zu beachten, daß für die Transistoren 23 und 48 Substrat-Anschlüsse mit der positiven Stromquelle bei 30 und für die Transistoren 24 und zu Masse hergestellt sind.

Die Verbindung der D-Pole 36, 38 der Transistorstufe 20 ist unmittelbar an die Verbindung 66 der G-PoIe der Transistorstufe 22 angeschlossen. Ebenso ist die Verbindung 60 der D-Pole 54, 56 der Transistorstufe 22 über einen Büokkopplungs-Kondensator 68 an die G-Pol-Verbindung 46 der Transistorstufe 20 angeschlossen. Eine weitere Rückkopplung wird ^ durch einen Widerstand 70 gebildet, der von den Verbindungspunkten 40 und 66 zum gemeinsamen G-PoI 46 geschaltet ist.

Ersichtlicherweise wird der freischwingende Betrieb des Multivibrators über die beschriebenen Bückkopplungzweige und die direkte Kopplung erreicht, wobei die Sehwingfrequenz durch die für den Kondensator 68 und den Widerstand 70 gewählten Werte bestimmt wird.

Der Multivibrator weist zwei Ausgänge F und f auf, von

- 10 -

Q09817/U66

denen der Ausgang F von der Verbindung 60 der D-Pole der Tranaistorstufe 22 und der Ausgang F an der Verbindung 40 der D-Pole der Tranaistorstufe 20 abgegriffen wird.

Im Betrieb liefert das Frequenznormal 12 die in Fig. 3a und 3b dargestellten Rechteekimpulse F und F^- mit einer durch den Kondensator 68 und den Widerstand 70 bestimmten Folgefrequenz. Der Ausgang F liegt dabei ungefähr auf dem Potential der Spannungsquelle, wenn der Ausgang F* auf Masse liegt.

Die Arbeitsweise der Schaltung läßt sich am besten erläutern, wenn zunächst die Transistorstufm20 und 22 getrennt betrachtet werden. Wenn bei der Transistorstufe 20 die am gemeinsamen G-PoI 46 liegende Spannung um einen bestimmten Betrag über einer gewissen Mindest-Schwell-Spannung liegt, sperrt der Transistor 23, während der Transistor 24 leitet. Dabei ist die Verbindung 40 der D-Pole 36, 38 praktisch über den leitenden Transistor 24 nach Hasse kurzgeschlossen, so daß der Signalausgang F* auf niedrigem Potential liegt. Dieser Zustand wird im folgenden als Hull-Zustand bezeichnet. Wenn dagegen die am gemeinsamen G-PoI 46 liegende Spannung um einen bestimmten Betrag unter dem Schwellwert liegt, sind die Schaltzustände umgekehrt, d.h. der Transistor 24 sperrt und der Transistor 23 leitet. Dadurch ist die Verbindung 40 der D-Pole 36, 38 über den leitenden Translator 23 zur Stromquelle 30 hin kurzgeschlossen, so daß am Ausgang 1? eine hohe Spannung liegt, was im folgenden als EINS-Zustand bezeichnet wird. Die Transistorstufe 22 arbeitet genauso wie die Transistorstufe. 20.

Wie erwähnt, sind die Transistorstufen 20 und 22 ausammenge-

- 11 009817/US6

schaltet ι wobei die Verbjjadungspunkte 4-0 und 66 auf gleichem Potential liegen. Wenn der Ausgang F" EINS ist, liegen die G-PoIe 62» 64 hoch, so daß der Transistor 50 leitet. Der geneinsame D-Pol 60 ist dann nach Masse kurzgeschlossen und der Ausgang F ist HULL. Wenn dagegen die Spannung am Verbindungspunkt 40 niedrig ist, leitet der Transistor 48 und ist der Ausgang P EINS.

Zur Erläuterung des Mechanismus des Übergangs zwischen der EINS- und der IIULL-Lage sei zunächst angenommen, daß die % Verbindung 40 der D-Pole an hoher Spannung liegt, d.h. daß F" EINS ist. Der Verbindungspunkt 60 liegt hierbei an niedriger Spannung, d.h. P ist NULL. In dieser Schalt-Lage kann sich der Kondensator 68 von der Stromquelle 30 über den Transistor 231 den Widerstand 70, sowie mit dem anderen Anschluß über den Transistor 50 aufladen, wobei sich am Kondensator 68 eine positive Spannung in der angedeuteten Richtung aufbaut.

Da die positive bsw. Plus-Seite des Kondensators 68 mit dem Verbindungspunkt 46 der Transistorstufe 20 verbunden ist, steigt die Spannung an letzterer mit der Spannung am | Kondensator 68, um schließlich einen den Schwellwert für den Transistor 24 übersteigenden Wert zu erreichen. Hierdurch wird eine Umkehrung der Leitzustände der Transistoren 23 und 24 bewirkt, so daß der Ausgang F" von EIIiS auf IiULL umschaltet. Da der Verbindungspunkt 40 (Ausgang F") unmittelbar mit den Verbindungspunkt 66 der G-PoIe der Transistorstufe 20 gekoppelt ist, fällt die an Verbindungspunkt 66 liegende Spannung ebenfalls unter die Schwellwert-Spannung des Transistors 50 ab. Dies bewirkt eine Umkehrung der Leitzustände der Transistoren 48 und 50, so daß der Ausgang P von

- 12 -

009817/1

NULL auf EIlTS umschaltet.

Da sich die Spannung am Kondensator 68 nicht augenblicklich ändern kann, wird der schnelle Spannungsanstieg am Ausgang F zum Verbindungspunkt 46 der Transistorstufe 20 zurückü"b ertrag en, welcher vorher auf oder etwas über Schwellwertspannung lag, und dadurch auf einen großen positiven Wert gebracht. Hierdurch wird gewährleistet, daß der Ausgang 3? auf :nJLL bleibt.

In der umgekehrten Schaltlage entlädt sich getzt der Kondensator 68 über den Widerstand 70 und den Transistor 24 nach Hasse und lädt sich in gegenüber Pig. 2 entgegengesetzten Sinn wieder auf, und zwar von der Stromquellenklemme 50 über den Transistor 4⁸ und von LIasse über den Transistor

24 und den Widerstand 70'.

Der AufladeVorgang dauert an, bis die Spannung an Verbindungspunkt 46 der G-PoIe auf die Schwellwertspannung für den Transistor 24 absinkt, worauf sich die Leitzustände der Transistoren 23 und 24 wieder umkehren. Der Yerbindungspunkt der D-Pole der Transistorstufe 20 und der Verbindungspunkt 66 der G-PoIg der Transistoretufe 22 werden potentialmäßig auf die Versorgungsspamiung augehoben, wenn der Transistor

25 zu leiten beginnt. Hierdurch wird der Ausgang S* von HULL auf EINS ungeschält et. Außerdem v/erden hierdurch die Leitsustäade der Transistoren 4^a und 50 umgekehrt, so daß der Ausgang P von EINS auf I7JLL umgeschaltet wird.

Da sich die Spannung über den Kondensator 68 nicht augenblicklich ändern kann, ist der Ausgang P an Yerbindungspunkt 60 mit dem Verbindungspunkt 46 verbunden, so daß der Transi-

- 13 0098 17/1 466

BAD ORIGINAL

stör 23 gesperrt und der Transistor 24 durchgeschaltet gehalten wird. Der Kondensator 68 lädt sich wieder um und der vorstehend "beschriebene Vorgang wiederholt sich kontinuierlich. Die resultierenden Rechteck-Impulse F und 1 sind in den Fig. 3a und 3b dargestellt.

Die vorstehend "beschriebene Schaltung besitzt verschiedene deutliche Vorteile gegenüber dem Stand der Technik, welche sie für die Verwendung bei der erfindungsgemäßen elektronisehen Uhr in Kombination mit den anderen erfindungs gemäß en Bauteilen geeignet machen· In diesem Zusammenhang ist jedoch zu beachten, daß anstelle der vorstehend beschriebenen Schaltung auch andere Schwingkreise angewandt werden können, sofern sie stabilen Betrieb, einen niedrigen Leistungsbedarf, geringe Größe usw. gewährleisten.

Die erforderliche Frequenzumwandlung der Frequenznormal-Signale in niederfrequente Antriebssignale läßt sich am vorteilhaftesten unter Verwendung eines in Fig. 4 schematisch dargestellten binären Frequenzwandlers erreichen. Der Frequenzwandler 14 weist eine Anzahl von in Reihe geschalteten Stufen auf, von denen vier dargestellt sind. Jede Stufe weist zwei Eingangs- und zwei Ausgangsklemmen auf. Die Eingängezurersten Stufe 71 werden durch die Ausgänge F und F^-des Frequenznormals 12 gebildet. Dementsprechend wird der Eingang zur zweiten Stufe 72 durch die mit F^ und ü^.bezeichneten Ausgänge der ersten Stufe geliefert. Diese Folge gilt sinngemäß auch für alle übrigen Stufen, wobei der Ausgang der m-ten Stufe die Eingänge F_m und F_m zur η-ten Stufe 76 bildet. Die Stufe 76 liefert einen Ausgang F_n, welcher das Antriebssignal für die Betätigungseinrichtung 18 der Anzeigeeinrichtung 16 darstellt.

- 14 009817/US6

Jede Stufe des Frequenzwandlers14 dividiert die angelegte Frequenz durch den Faktor 2. Eine Folge von η Stufen bewirkt mithin eine Division durch den Faktor 2ⁿ. Wenn die Frequenz des Ausgangssignala F_n 1 Hz sein soll, muß die Frequenz f des Normalsignals ein Vielfaches von 2 sein und muß die Anzahl der Stufen entsprechend dem Verhältnis

η = log f gewählt werden. Beispielsweise muß der Frequenznormal-Schwinger 12 mit einer Frequenz von 4096 Hz arbeiten, wenn der Frequenzwandler 14 zwölf Stufen (n = 12) aufweist, um eine Antriebsfrequenz von 1 Hz zu erreichen.

Um annehmbar niedrigen Stromverbrauch zu erzielen, damit eine derartige mehrstufige Teileranordnung in der Praxis bei einer batteriegespeisten Armbanduhr Verwendung finden kann, hat es sich als vorteilhaft erwiesen, spezielle integrierte Schaltungen zu verwenden, welche im folgenden noch näher beschrieben werden. Die im vorliegenden Fall benutzte, spezielle Schaltung ist von der vorstehend in Verbindung mit Fig. 2 beschriebenen Art mit paarweise angeordneten, spannungsgesteuerten Transistoren, wobei jeweils Transistoren entgegengesetzten Leitfähigkeitstyps gegenseitig im Lastkreis angeordnet sind. Die Schaltung ist hierbei wiederum vorzugsweise derart aufgebaut, daß der Strom nur während der Schaltübergänge fließt. Zur Gewährleistung von kompakter Anordnung und niedrigem Stromverbrauch sollten erfindungsgemäß integrierte Schaltungen der in Fig. 2 dargestellten Art verwendet werden·

Im folgenden sind nunmehr Konstruktion und Arbeitsweise einer speziellen erfindungsgemäßen Ausführungsform mit MOS-Transistorschaltungen anhand der Fig. 3 und 5 näher erläutert.

- 15 -

009817/U86

ORIGINAL INSPECTED

Gemäß Fig. 5 besteht die Schaltung aus einer Reihe von paarweise angeordneten MOS-Transistoren mit p- oder n-dotiertem Kanal, von denen einige Signalübertragungs- bzw. Schaltfunktionen erfüllen» während andere der Frequenzumwandlung dienen bzw. logische Funktionen erfüllen. Die Transistoren werden daher als Übertragungspaare und logikpaare bezeichnet.

Genauer beschrieben, weist die Schaltung ein erstes Übertragungspaar 78 aus einem p-ü}ransistor 80 und einem n-Transi- * otor 82 auf, die bei 84 mit ihren S-Poler. und bei 86 mit ihren B-PcIen zusammengesehaltet sind. Der G-PoI 88 de3 p-Transistors 80 ist an den Eingang F angeschlossen, während der G-PoI 90 des n-Transistors 32 am Eingang F^- liegt. Ercichtlicherweisc stellen die Eingänge F und F" den Eingang für die Hochfrequenz dar, die in jeder Stufe des Frequenzwandlers V- gemäß Fig. 4 Jewella durch den Faktor 2 dividiert wird.

Ein aweites Ubertragungepaar 92 besteht aus einem p-2ransi-3tor 94· und einem η-Transistor 9ό, die bei 98 mit ihren

S-Polen und bei 100 mit ihren B-Poien zusammengeschaitet ä

sind. Der G-PoI 102 des n-Iransistors 96 ist mit den Eingang F verbunden, während der G-PoI IO4 des p-Iransistcrs 94- an den Eingang 1? angeschlossen ist. Der gemeinsame S-PoI 9⁸ des Übertragungspaars 92 ist an den gemeinsamen D-Pol 65 des Übertragungspaars 78 angeschlossen.

Ein erstes Locikpaar 106 besteht aus einen p-Transistor IOS und einem n-Transistor 110, die an einem gemeinsamen G-PoI . 112 und einem gemeinsamen D-Pol 114 miteinander verbunden sind. Der gemeinsame G-PoI 112 ist mit dem Ausgang 86 des

- 16 009817/U86 BADOR₁G₁NAU

Übertragungspaars 78 verbunden. Der S-PoI 116 des p-Iransistors 108 ist bei 118 mit der Stromquelle verbunden, während der S-PoI 120 des n-Transistors 110 bei 122 an Masse liegt.

Ein zweites Logikpaar 124 besteht aus einem p-Transistor 126 und einem n-Transistor 128, die über einen gemeinsamen G-PoI 130 an den gemeinsamen D-Pol 114 des Logikpäars 116 und mit einem Rücldcopplungszweig 132 vom gemeinsamen D-Pol 134 an die Ausgangsklemme 100 des Übertragungspaars 92 angeschlossen sind. Der S-PoI 136 des p-Transistors 126 ist bei 118 an. die Stromquelle angeschlossen, während der S-PoI 138 des n-Transistors 128 bei 122 an Masse liegt.

Die Schaltung gemäß Pig. 5 weist außerdem noch eine zweite, identische Gruppe von je zwei Übertragungspaaren 140 und 142 sowie Logikpaaren 144 und 146 auf. Das Übertragungspaar 140 weist einen p-Transistor I48 und einen n-Trahsistor 150 auf, die bei 152 mit ihren S-Polen und bei 154 mit ihren D-Polen zusammengeschartet sind. Der G-PoI 156 de3 p-Transistors 14-8 ist an den Eingang P* angeschlossen, während der G-PoI 158 des n-Transistors 150 an den Eingang P angeschlossen

Das Übertragungspaar 142 besteht aus einera p-Transistor und einen n-Transistor 162, die bei 164 mit ihren S-Polen und bei 166 mit ihren D-Polen zusammengeschaltet sind. Der G-PoI 168 de3 p-Transistors 160 ist mit dem Eingang P und der G-PoI I70 des n-Transistors 162 mit dem Eingang f verbunder..

Das Logikpaar 144 v/eist einen p-Transistor 172 und einen

- 17 -

0098 17/1466

η-Transistor 174 auf, die eine G-Polverbindung 176 und eine D-Polverbindung I78 aufweisen. Das Logikpaar I46 besteht aus einem p-Transistor 180 und einem n-Transistor 182, die eine G-Polverbindung I84 und eine D-Polverbindung 186 aufweisen. Klemmen 188 und 190 der p-Transistoren 172 und 180 sind bei 118 an die Stromquelle angeschlossen, während die S-PoIe 192 und 194 der n-Transistoren 174 und 182 bei 122 an Masse liegen. Ein Schaltungs-Ausgang F. ist am gemeinsamen D-Pol 178 des Logikpaars 144 vorgesehen, während am gemeinsamen D-Pol 186 des Logilcpaars 146 ein zweiter Schaltungs-Ausgang 3L vorgesehen ist.

Am gemeinsamen D-Pol 186 ist ein Rückkopplungszweig 196 zur Verbindung 164 des Übertragungspaars 142 und ein weiterer Rückkopplungs zweig 198 zur Verbindung 84 des Übertragungspaars 78 vorgesehen. Wie bei der Schaltung des ]?requenznormals 12 sind die Substrat-Anschlüsse der verschiedenen MOS-Transistoron aus Gründen der Übersichtlichkeit nicht dargestellt, doch sind in allen Fällen die Substrate der p-Transistoren mit der Stromquelle und die Substrate der η-Transistoren mit Masse verbunden.

Zur Erläuterung der Arbeitsweise der vorstehend beschriebenen Schaltung sei kurz allgemein erläutert, daß für p-Kanaldepletion mode (Entblößungssteuerung) bei niedrigen Spannungen am G-PoI ein Strompfad von S-PoI zu D-Pol vorhanden ist. Bei Erhöhung der Steuerspannung wird die leitfähigkeit vermindert, bis schließlich der Transistor sperrt, wenn eine ausreichende Durchlaßspannung erreicht ist. Umgekehrt besteht beim η-Kanal -enhancement mode (Anreicherungssteuerung) kein Strompfad bei kleinen Steuerspannungen, welcher jedoch hergestellt wird, wenn die Durch!aßspannung einen positiven

- 18 009611) U66

Durchlaß sciiwellwert erreicht hat.

Im Fall des Übertragungspaars 78 hält beispielsweise ein EINS-Zustand am Eingang P und ein UULL-Zustand am Eingang f, d.h. eine hohe bzw. eine niedrige Spannung, beide Transistoren 80 und 82 im gesperrten Zustand. Beim Übertragungspaar HO sind dagegen zur gleichen Zeit beide Transistoren 148 und 150 leitend.

Im Pail des Logikpaars 106 bringt eine den Durchlaß-Schwellwert übersteigende positive Spannung am gemeinsamen G-PoI 112 den n-Transistor 110 zum Leiten und den p-Transistor 108 zum Sperren. Hierdurch liegt der gemeinsame D-Polausgang 114 über den leitenden Transistor·«. 110 auf Massepotential. Umgekehrt bewirkt eine niedrige Spannung am gemeinsamen G-PoI 112, daß der p-Transistor 108 leitet und der n-Transistor 110 sperrt, wodurch der gemeinsame D-Pol 114 über den leitenden Transistor 108 praktisch auf dem Potential der Stromquelle liegt.

Die Beschreibung der Arbeitsweise der Schaltung gemäß Fig. erfolgt zweckmäßigerweise auf der Grundlage der Betriebszustände und Schaltlagen der Übertragungs- und Logik-Transistorpaare und nicht im Hinblick auf die den einzelnen Transistoren selbst zugeordneten Spannungen. Hierbei wird ein ifoertragungspaar als "leitend" oder "sperrend" bezeichnet, wenn seine beiden Transistoren in der entsprechenden Schaltlage sind. Gleichermaßen wird der Ausgang eines Logikpaars als EIlTS bezeichnet, wenn die an seinem gemeinsamen D-Pol liegende Spannung hoch ist, d.h. wenn der Eingang am gemeinsamen G-PoI den Durchlaß-Schwellwert nicht übersteigt, so daß der p-Transistor leitet und der η-Transistor sperrt.

- 19 009817/ U6.6

BAD ORIGINAL

Umgekehrt wird der Ausgang eines Logikpaars mit NUlI bezeichnet, wenn die am gemeinsamen D-Pol liegende Spannung niedrig ist, d.h. wenn der Eingang am gemeinsamen Gr-PoI den Durchlaß-Schwellwert übersteigt, so daß der p-Transistor sperrt und der η-Transistor leitet.

Im Hinblick auf die vorstehenden Ausführungen sei nunmehr anhand der Piß. 3a - 3d und 5 angenommen, daß die Eingänge P und P zum Seitpunkt t_Q auf IIULL bzw. EIIiS umschalten, wo- j bei die Übertragungspaare 7⁸ und 142 sperren. Ebenso sei *

angenommen, da3 der Ausgang de3 Logikpaars 14-4 hoch liegt, so daß der Ausgangs-Zustand P.. = EIITS wird. (Die andere Annahme, daß der Ausgang des Logikpaars 144 niedrig ist, würde ebenfalls gelten} dies führt lediglich zu einer Verschiebung des Schaltungsbetriebs um eine Halbperiode, wie dies aus der Beschreibung hervorgeht.) Als Ergebnis ist der Eingang zum Logikpaar 146 EIlTS und der Ausgang F₁ gleich NULL, wie in den Pig. 3c und 3d angedeutet.

Der gemeinsame G-I¹Ol 112 des Logikpaars 106 ist über den n-Iransistor 182 des Logikpaars 146, den Eüclckopplungspfad 198 und das leitende Übertragungspaar 7³ bei 122 mix Masse |

verbunden. Polglich leitet der p-Transistor 106 und befinden sich das Logikpaar 106 im ElliS-Zustand. Die resultierende hohe Spannung am gemeinsamen G-PoI 130 des Logikpaars 124 hält den n-Transistor 128 leitend, so da3 der Ausgang am gemeinsamen D-Pol 134 niedrig ist.

Am Zeitpunkt t. ändern sich die Eingangs-Zustände P und 3? auf EINS bzw. HULL. Das Übertragungspaar 7^S sperrt;, während ■ das übertrasungspaar 92 leitet. Der Ausgang des Logikpaars 106 wird in Ell.'S-Custand gehalten, da der gemeinsame G-PoI

- 20 -

0098 1 7/ U86

SAD ORIGINAL

112 nunmehr über das Übertragungspaar 92, den Rüekkopplungszweig 132 und den leitenden n-Iransistor 128 des Logikpaars 124 an Masse liegt, wobei letzteres durch den weiterhin hohen Ausgang am gemeinsamen D-Pol 114 des Logikpaars 106 in leitendem Zustand gehalten wird.

Der Schaltwechsel am Eingang zum Zeitpunkt t. bewirkt auch ein Durchschalten des Übertragungspaars 140. Hierdurch wird der Ausgang mit EINS-Zustand des Logikpaars 106 auf den W gemeinsamen G-PoI 176 des'Logikpaars 144 gelegt. Der Ausgang 17⁸ schaltet sodann in den MJLL-Zustand un und der Schaltung-Ausgangsaustand F.. geht gemäß Pig. 3c auf IiUXiL über. Hierdurch wird wiederum das Logikpaar 146 in. den EIiIS-Zustand gebracht, und der Schaltung-Ausgang 1?.. geht gemäß Pig. 3d auf EIIiS.

Zun Zeitpunkt t„ wechseln die Eingänge F und F wiederum auf IiULL bzw. EIIiS. Hierdurch wird das Übertragungspaar 7⁸ leitend und der EIlIS-Ausgang des Logikpaars 146 an den Eingang des Logikpaars 106 über den Rückkopplungszweig 198 angekoppelt. Dies bringt den Ausgang 114 in den IiULL-Zustand, wodurch wiederum der Ausgang 134 des Logikpaars 124 iü den SIlIS-Zustand gebracht wird.

Der Eingangs-Übergang zum Zeitpunkt tg bewirkt auch, daß das Übertragungspaar 140 sperrt und das Übertragungspaar leitet, wodurch der gemeinsame G-PoI 176 des Logikpaars 144 über den Rückkopplungs zweig 196 mit dem Ausgang des Logikpaars 146 verbunden wird. Da sich letzteres im ElliS-Zustand befindet, wird hierdurch der Ausgang des Logikpaars 144 im liÜLL-Zustand gehalten, was wiederum der. Schaltungsausgang F. gemäß Fig. 3c auf LTILL bringt.

- 21 009817/U66

Folglich wird der niedrige Spannungswert am D-Pol I78 an den gemeinsamen G-PoI I84 des Logikpaars 146 angelegt. Hierdurch wird der p-Iransistor 180 leitend gehalten, während der gemeinsame D-Pol 186 noch mit der Stromquelle verbunden ist. Der Ausgangszustand F.. der Schaltung wird mithin gemäß Fig. 3d auf EINS gehalten.

Während des nächsten Eingangs-Übergangs am Zeitpunkt t, schalten F und F gemäß Fig. Ja und 3b auf EINS bzw. NULL um· Hierdurch sperrt das Übertragungspaar 78 und wird das Übertragungspaar 92 leitend, so daß der gemeinsame G-PoI 112 des Logikpaars 106 über den Rückkopplungszweig 132 mit dem Ausgang 134 des Logikpaars 124 verbunden ist. Letzteres ist bereits leitend, da der gemeinsame D-Pol II4 während der Zeitspanne "fc^-tg infolge der Verbindung des G-PoIs 112 über das Übertragungspaar 7⁸ und den Rüekkopplungspfad 19⁸ mit dem D-Pol 186 auf niedriger Spannung lage Polglich tritt Änderung des Ausgangszustande beider Logikpaare 106 und 124 auf.

Der Spannungswechsel zum Zeitpunkt t, bewirkt auch, daß das Übertragungspaar HO leitend wird und das Übertragungspaar 142 sperrt, wodurch der gemeinsame G-PoI 176 des Logikpaars 144 mit dem Ausgang des Logikpaars 106 verbunden wird. Der am G-PoI 176 liegende niedrige Signalwert bewirkt ein Kippen, da der Ausgang 178 des Logikpaars 144 während der Zeitspanne t, - t₂ infolge der Verbindung des G-PoIs 176 über das leitende Übertragungspaar 142 und den Rückkopplungszweig 196 zum D-Pol 186 des Logikpaars 146 niedrigen Wert besaß. Infolgedessen schaltet der Schaltungs-Ausgang P₁ von NULL auf EINS um, wie in Pig. 3c dargestellt. Gleichermaßen kehrt das Logikpaar 206 seinen Zustand um und ändert

- 22 009817/U66

sich der Schaltungs-Ausgang F₁ von EINS auf NULL, wie dies in· Fig. 3d angedeutet ist.

Während der nächsten Spannungsänderung am Eingang zum Zeitpunkt t^ kehren F und F gemäß Pig. 3a und 3b auf NULL bzw. EINS zurück. Die Schaltung ist mithin in den zuerst beschriebenen Zustand zurückgekehrt und der beschriebene Punktionsablauf wird sodann wiederholt* Ein Vergleich zwischen den Pig. 3a und 3c einerseits und Pig. 3b und 3d andererseits zeigt, daß die Ausgänge P- und P. komplementäre Impulse in Abhängigkeit von den Spannungs-Durchgängen an den Eingängen P und P bei einer genau der Hälfte der Eingangsfrequenz entsprechenden Frequenz gewährleisten.

Zur Erzielung der gewünschten Frequenzteilung braucht lediglich eine Reihe von Stufen der Art gemäß Fig. 5 zu einer Kette gemäß Pig. 4 kombiniert zu werden. Selbst eine ziemlich große Anzahl derartiger Stufen ist zur Verwendung in einer Armbanduhr klein genug und besitzt einen vertretbaren Stromverbrauch.

Ersichtlicherweise ist vorstehend eine elektronisch gesteuerte Zeitmesservorrichtung beschrieben, die sich durch ausreichend geringe Größe und niedrigen Stromverbrauch kennzeichnet, so daß sie sich beispielsweise zur Verwendung bei einer Armbanduhr eignet. Obgleich vorstehend eine derzeit bevorzugte Ausführungsform in Verbindung mit bestimmten, wesentlichen Betriebsbedingungen beschrieben ist, sind dem Fachmann anhand der vorliegenden Offenbarung selbstverständlich verschiedene Änderungen und Abwandlungen möglich. Beispielsweise könnten der Prequenznormal-Schwinger gemäß Fig. 2 durch andere Schaltungskonstruktionen und die dargestellte

- 23 009817/U66

ORIGINAL INSPECTED

1952?03

Zeitanzeigeeinrichtung für daa Zifferblatt und die Zeiger durch ein anderes Werk ersetzt werden. Eine derartige Abwandlung könnte in einer optischen Anzeige bestehen, die eine Leucht-Zeitanzeige liefert. In diesen Pail würde die Betätigungseinrichtung 18 aus entsprechenden integrierten Schaltungseinrichtungen bestehen, die eine selektive Betätigung der Anzcigeelemente in Abhängigkeit von Antriebsoignal-Ausgang des Frequenzwandlers 14 hervorbringen. Ebenco sind unter Berücksichtigung der angegebenen Erfordernisse gewisse Abwandlungen der ?ransistor-2vpen für die zuletzt genannte Schaltung möglich.

Zusammenfassend schafft die Erfindung mithin einen elek-cronisch regulierten Zeitmesser zur Verwendung als Armbanduhr, bestehend aus einem elektronischen Oszillator bzw. Schwinger, der mit einer wesentlich höheren Frequenz als der Gewünschten Zeithaltefrequenz arbeitet, einer Frequenzreduzier-Schaltung in Form einer Reihe von transistorstufen, die in Abhängigkeit von Spannungsänderunsen anstelle von Stromstärken- oder Leistungsänderungen Zeitgebersignale der erforderlichen Frequenz liefern, einer auf die Zeitgebersignale ansprechenden Betätigungseinrichtung und einer durch λ letztere betätigten Zeitanzeige.

Selbstverständlich'kann die Erfindung in anderen speziellen Ausführungsformen verwirklicht werden, ohne da3 von ihrem Rahmen oder ihren wesentlichen Eigenschaften abgewichen wird. Die vorstehend dargestellte und beschriebene Ausführungsform der Erfindung soll daher in jeder Hinsicht nur als erläuternd und keinesfalls die Erfindung einschränkend angesehen werden, vielmehr soll die Erfindung alle innerhalb des erweiterten Schutzumfangs liegender- Änderungen, Abwandlungen und Äquivalente sowie Kombinationen und Un-serkombinationen der Einzelmerkmale der Erfindung mix einschließen.

; 009817/U66 -24-

Claims (14)

1952?03

Patentansprüche

Elektronisch regulierte Zeitmessvorrichtung mit geringer Größe und niedrigem Leistungsbedarf, insbesondere zur Verwendung bei einer Armbanduhr, dadurch gekennzeichnet, daJ3 sie einen elektronischen Signalerzeuger zur Erzeugung eines Haupt-Frequenz-Signals, eine Zeit-Anzeigeeinrichtung, eine Einrichtung zur Betätigung der Zeitanzeige in Abhängigkeit vom Haupt-Frequenzsignal und einen den elektronischen Signalerzeuger mit der Betätigungseinrichtung verbindenden Frequenzwandler zur Herabsetzung der Frequenz des Hauptsignals um einen erheblichen Betrag aufweist, daß der Frequenzwandler eine Anzahl von Transistorstufen in integrierter (Technik aufweist, von denen jede Stufe mehrere logische Einrichtungen und mehrere Signal-Übertragungseinrichtungen enthält, welche die logischen Einrichtungen miteinander koppeln, daß die logischen Einrichtungen und die Signal-Übertragungseinrichtung en Steuereingänge und Signaldurchgänge aufweisen, wobei die leitzustände der Signaldurchgänge in Abhängigkeit von Änderungen der an den Steuereingängen liegenden Signale umschaltbar sind, und daß ein wesentlicher Stromfluß in den Signaldurchgängen nur während des Übergangs zwischen den Leitzuständen auftritt.

2. Vorrichtung nach Anspruch 1, dadurch gekennzeichnet, da3 die logischen Einrichtungen und die Signal-Übertragungseinrichtungen in jeder Stufe der integrierten Transistor schaltungen aus ersten Transistoren einer bestimm-

- 25 009817/1466

BAD ORIGINAL

ten Kanaldotierung und zweiten Transistoren mit der entgegengesetzten Kanaldotierung bestehen, die zusammengekoppelt sind und von denen die Transistoren der einen Kanaldotierung jeweils in den Lastkreis für die Transistoren der anderen Dotierung geschaltet sind.

3. Vorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß die logischen Einrichtungen spannungsgesteuert und nicht von Änderungen des Leistungswerts bzw. der Stromstärke umschaltbar sind.

4· Vorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß 3 ede Stufe des !Frequenzwandlers eine Anzahl von Logikpaaren aufweist, die jeweils einen p-Kanal-MOS-Transistor und einen n-Kanal-MOS-Transistor enthalten, welche jeweils mit ihren G-Polen und ihren D-Polen zusammengeschaltet sind, und daß eine MOS-Transistoren aufweisende Signalübertragungseinrichtung die D- und G-PoIe der Logikpaare miteinander verbindet.

5. Vorrichtung nach Anspruch 4» dadurch gekennzeichnet, daß die elektronische Signalauelle Zeitperioden festlegende Impulse liefert und daß die Signal-tJbertragungseinrichtung mit den Logikpaaren zusammenwirkt und auf Änderungen im Signalwert der Impulse anspricht, um die Leitzustände der Transistoren während einer vorgegebenen Periode als Punktion des während dieser Periode anliegenden Impulses und als Punktion des Leitzustands der Transistoren während der vorangehenden Periode einzuleiten.

- 26 -

009817/U66

ORIGINAL INSPECTED

" ²⁶ " 195?

6. Vorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß jeder Transistor mit zwei einen Signalfluß über ihn festlegenden Anschlüssen sowie einem dritten Anschluß versehen ist, welcher einen Steuereingang für diesen Transistor "bildet, daß die Transistoren paarweise als logische Einrichtungen angeordnet sind, von denen jede jeweils zwei Transistoren entgegengesetzter Dotierung für den Signalfluß in Reihe und den St euer eingang parallelgeschaltet sind, und daß die Signal-Übertragungseinrichtung den Weg des Signalflusses und die Steuereingang-Anschlüsse der logischen Einrichtungen selektiv als Punktion des Ausgangs der elektronischen Signalquelle sowie als !Funktion der vorher bestehenden Leitzustände in der Schaltung zusammenkoppelt.

7. Vorrichtung nach Anspruch 6, dadurch gekennzeichnet, daß jede Signal-Übertragungseinrichtung zwei Transistoren entgegengesetzter Dotierung aufweist, deren Signalpfade parallelgeschaltet und deren Steuereingang-Anschlüsse an den Ausgang der elektronischen Signalquelle angeschlossen sind.

8. Vorrichtung nach Anspruch 6, dadurch gekennzeichnet, daß die elektronische Signalquelle eine periodische Impulsform liefert und daß die Signal-Übertragungseinrichtung mit der logischen Einrichtung zusammenwirkt und auf Änderungen des Signalwerts der Impulsform anspricht, um für die Transistoren der logischen Einrichtung während einer vorgegebenen Zeitperiode leitzustände als Funktion der Leitzustände der Transistoren während der vorangehenden Zeitperiode einzuleiten·

- 27 009817/1466

" ^2? " 1952^03

9. Vorrichtung nach Anspruch 8, dadurch gekennzeichnet, daß die Signal-tJbertragungseinrichtungen auf Änderungen der Spannung der Impuls-Wellenform anstatt auf Änderungen der Stromstärke oder der Leistung der Wellenform ansprechen.

10. Elektronisch regulierte Zeitmessvorrichtung insbesondere nach Anspruch 1, mit geringer Größe und niedrigem Leistungsbedarf , insbesondere aur Verwendung bei einer Armbanduhr, dadurch gekennzeichnet, daß sie einen elektronischen Signalerzeuger zur Erzeugung eines Haupt-Frequenz-Signals, eine Zeit-Anzeigeeinrichtung, eine Einrichtung zur Betätigung der Seitanzeige in Abhängigkeit vom Haupt-Frequenzsignal und einen den elektronischen Signalerzeuger mit der Betätigungseinrichtung verbindenden Frequenzwandler zur Herabsetzung der Frequenz des Hauptsignals um einen erheblichen Betrag aufweist, daJ der Frequenzwandler eine Anzahl von Transistorstufen in integrierter Technik aufweist, von denen jede Stufe mehrere Übertragungspaare mit jeweils einem p-Kanal-MOS-Transistor und einem n-Kanal-MOS-Transistor, welche jeweils mit ihren S-Polen und ihren D-Polen zusanmengeschaltet sind und deren G-PoIe an. die elektronische Signalquelle angeschlossen sind, sowie mehrere Logikpaare mit jeweils einem p-Kanal-HOS-Transistor und einem n-Kanal-MOS-2ransistor enthält, die jeweils mit ihren G-Polen und ihren D-Polen ausammengeschaltet sind und wobei der S-PoI des p-Transistors mit einer positiven Klemme der Spannungsversorgung und der S-PoI des n-Transistors mit einer negativen Klemme der Spannungsversorgung verbindbar ist, und daß eine Einrichtung vorgesehen ist, welche die D- und G-PoIe der Logikpaare über

- 23 ^009817/1466

1952°03

die von S-PoI zu. D-Pol verlaufenden, in jedem Üb ertragung spaar gebildeten Strompfade miteinander koppelt.

11. Vorrichtung-nach. Anspruch 10, dadurch gekennzeichnet, daß die elektronische Signalquelle eine Einrichtung zur Erzeugung eines ersten Binärsignals und eines diesem komplementären, zweiten Binärsignals sowie eine die bei-

den Binärsignale getrennt an den Frequenzwandler anlegende Einrichtung aufweist und daß der G-PoI des einen Transistors jedes Übertragungspaars mit dem ersten Binärsignal und der G—Pol des anderen Transistors jedes Übertragungspaars mit dem zweiten Binärsignal gekoppelt ist.

12. Vorrichtung nach Anspruch 11, dadurch gekennzeichnet, daß jede Stufe des Frequenzwandlers jeweils zwei Unterstufen mit je zwei Übertragungs- und zwei Logikpaaren aufweist, daß der D-Pol des ersten Logikpaars jeder Unterstufe mit dem G-PoI des zweiten Logikpaars jeder Unterstufe gekoppelt ist, daß das erste Übertragungspaar jeder Un-er stufe eine Rücickopplungsverbindung vom D-Pol des zweiten Logikpaars zum G-PoI de3 ersten Logikpaars der betreffenden Stufe herstellt, daß das zweite Übertragungspaar der ersten Unterstufe eine Rückkopplungsverbindung vom D-Pol des zweiten Logikpaar3 in der zweiten Unterstufe zum G-PoI des ersten Logikpaars in der ersten Unterstufe herstellt, daß das zweite Übertragungspaar in-der zweiten Unterstufe eine Direktverbindung vom D-Pol des ersten Logikpaars in der ersten Unterstufe zürn G-PoI des ersten Logikpaars in der zweiten Unterstufe herstellt und daß ein erster Stufen-Ausgang am D-Pol des ersten Logikpaars der zweiten Unterstufe und ein die-

- 29 -

00981 7/U6S

ßAD ORIGINAL

1952703

sem komplementärer, zweiter Stufenausgang am D-Pol des zweiten Iiogikpaars in der zweiten Unterstufe vorgesehen ist.

13· Vorrichtung nach .Anspruch 12, dadurch gekennzeichnet, daß die Gr-PoIe der n-Transistören des ersten Übertragungspaars der ersten Unterstufe und des zweiten Übertragungspaars der zweiten Unterstufe sowie die Gf-PoIe der p-Iransistoren des zweiten Übertragungspaars der ersten Unterstufe und des ersten Übertragungspaars der zweiten Unterstufe an den ersten Binärausgang der elektronischen Signalquelle angeschlossen sind und daß die G—Pole der p-Iransistoren des ersten Übertragungspaars der ersten Unterstufe und des zweiten Übertragungspaars der zweiten Unterstufe sowie die Gf-PoIe der n-Iransistoren des zweiten Übertragungspaars der ersten Unterstufe und des ersten Übertragungspaars der zweiten Unterstufe mit dem Ausgang der elektronischen Signalquelle verbunden sind·

14. Vorrichtung nach Anspruch 13» dadurch gekennzeichnet, daß sie eine Anzahl von Stufen aufweist und daß die Gr-PoIe der Übertragungspaare einer nachgeschalteten Stufe mit dem ersten und dem zweiten komplementären Stufen-Ausgang einer vorangehenden Stufe verbunden sind.

^009817/1466

—ί

Leerseite