[go: up one dir, main page]

DE1789062C3 - Verfahren zum Herstellen von Metallkontaktschichten für Halbleiteranordnungen - Google Patents

Verfahren zum Herstellen von Metallkontaktschichten für Halbleiteranordnungen

Info

Publication number
DE1789062C3
DE1789062C3 DE1789062A DE1789062A DE1789062C3 DE 1789062 C3 DE1789062 C3 DE 1789062C3 DE 1789062 A DE1789062 A DE 1789062A DE 1789062 A DE1789062 A DE 1789062A DE 1789062 C3 DE1789062 C3 DE 1789062C3
Authority
DE
Germany
Prior art keywords
layer
aluminum
metal
nickel
deposited
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE1789062A
Other languages
English (en)
Other versions
DE1789062A1 (de
DE1789062B2 (de
Inventor
Wolfgang Dipl.-Phys. 8000 Muenchen Ganser
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Priority to DE1789062A priority Critical patent/DE1789062C3/de
Priority to NL6913039A priority patent/NL6913039A/xx
Priority to CH1453669A priority patent/CH504101A/de
Priority to US861355A priority patent/US3650826A/en
Priority to FR6933103A priority patent/FR2032259A1/fr
Priority to JP44077010A priority patent/JPS4831506B1/ja
Priority to GB1229381D priority patent/GB1229381A/en
Priority to AT919269A priority patent/AT303119B/de
Priority to SE13466/69A priority patent/SE340849B/xx
Publication of DE1789062A1 publication Critical patent/DE1789062A1/de
Publication of DE1789062B2 publication Critical patent/DE1789062B2/de
Application granted granted Critical
Publication of DE1789062C3 publication Critical patent/DE1789062C3/de
Expired legal-status Critical Current

Links

Classifications

    • H10P95/50—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D99/00—Subject matter not provided for in other groups of this subclass
    • H10P95/00—
    • H10W90/736—
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/12—All metal or with adjacent metals
    • Y10T428/12493—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
    • Y10T428/12528—Semiconductor component
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/12—All metal or with adjacent metals
    • Y10T428/12493—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
    • Y10T428/12736—Al-base component
    • Y10T428/12743—Next to refractory [Group IVB, VB, or VIB] metal-base component
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/12—All metal or with adjacent metals
    • Y10T428/12493—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
    • Y10T428/12771—Transition metal-base component
    • Y10T428/12861—Group VIII or IB metal-base component
    • Y10T428/12896—Ag-base component

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Die Bonding (AREA)

Description

Die Erfindung betrifft ein Verfahren zum Herstellen von Metallkontaktschichten für Halbleiteranordnungen nach dem Oberbegriff des Patentanspruches 1.
Beim Einbau von Planardioden in ein vorzugsweise aus Glas bestehendes Gehäuse spielt die mechanische Stabilität des Bauelements im Gehäuse selbst eine nicht unbedeutende Rolle. Diese mechanische Stabilität, die die Voraussetzung zur Erzielung guter elektrischer Parameter des Bauelements ist, wird bewirkt durch das Vorhandensein gut lötfähiger Kontakte. Außerdem muß auch eine gute und festhaftende Verbindung dieser Kontakte zum Halbleitermaterial hin vorhanden sein.
Es ist bereits ein Verfahren zum Herstellen von w> Metallkontaktschichten für Halbleiteranordnungen bekannt (AT-PS 2 50 439), bei dem auf die für die Kontaktierung vorgesehene Oberfläche des Halbleiterbauelements zunächst eine aus Aluminium oder Nickel bestehende Schicht aufgebracht wird. Anschließend ·<"> wird eine aus Titan bestehende Metallschicht abgeschieden, die sodann duivh eine Schicht aus lötbarem Metall verstärkt wird. Aluminium ist ein den Halbleiterkörper gut benetzendes Kontaktmetall. Die aus Titan bestehende Metallschicht schließt die Aluminiumschicht nach außen hermetisch ab. Als lötbares Metall ist schließlich Silber geeignet (US-PS 32 53 951).
Der Erfindung liegt die Aufgabe zugrunde, mechanisch stabile, gut lötbare Koniakte an Halbleiterbauelementen zum Einbau in Miniaturglasgehäuse herzustellen, die auf Halbleitermaterialien, insbesondere auf hochohmigem Silicium, eine besonders gute Haftfestigkeit zeigen.
Diese Aufgabe wird durch die im kennzeichnenden Teil des Patentanspruches 1 angegebenen Merkmale gelöst-
Die Verwendung einer Legierung aus Aluminium und Nickel bewirkt im Vergleich zum reinen Metall eine bessere Benetzung und damit einen guten elektrischen Kontakt zum Halbleiterkörper. Außerdem wird bei Aufdampfen dieser Legierung eine Anreicherung von Nicke! in der Schmelze erzielt, wodurch ein günstiger Gettereffekt auf Verunreinigungen hervorgerufen wird. Dadurch werden die elektrischen Parameter der so hergestellten Halbleiterbauelemente verbessert.
Vorzugsweise wird als erste Schicht eine Aluminium-Nickel-Legierung mit einem Gehalt an Nickel an 1 bis 2 °/o verwendet.
Die Aluminium-Nickel-Legierung wird in einer Schichtstärke von etwa 0,5 μιη aufgebracht, die aus Titan bestehende Schicht wird in einer Schichtstärke von 0,5μΓη und die aus Silber bestehende Schicht in einer Schichtstärke von etwa 1 μπι abgeschieden.
Es hat sich als besonders vorteilhaft erwiesen, wenn die Metallschichten durch Aufdampfen hergestellt werden. Dies geschieht zweckmäßigerweise durch einen Aufdampfprozeß bei einem Druck kleiner 10~J Pascal. Es ist aber ebenso möglich, daß die Aluminium-Nickel-Legierung aufgedampft und die Titan- bzw. Silberschicht dagegen durch einen galvanischen Abscheidungsprozeß aufgebracht werden.
Durch die zuerst aufgebrachte Aluminium-Nickel-Schicht wird ein guter elektrischer Kontakt zum Halbleitermaterial, insbesondere zum Silicium, geschaffen. Das anschließend aufgebrachte Titan verhindert das Entstehen einer der »Purpurpest« von Aluminium-Gold ähnlichen Legierung aus Aluminium-Silber. Die zuletzt aufgebrachte Silberschicht ermöglicht ein einwandfreies Einlöten in das Gehäuse mittels der gebräuchlichen Lötscheiben, das sind Kupferkerne, die mit einer Metallschicht, beispielsweise bestehend ajs antimondotiertem Gold mit Zinnzusatz, beidseitig belegt sind.
Durch die vorliegende Erfindung ist die Möglichkeit gegeben, den Einbau von nach der Planartechnik gefertigten Siliciumdioden, insbesondere Planarzenerdioden, welche aus p-Silicium mit einem spezifischen elektrischen Widerstand ρ größer 0,03 Ohm · cm gefertigt sind, in ein Minaturglasgehäuse rationell vorzunehmen. Dabei konnten die bei den bekannten Verfahren (Verwendung einer Titan-Gold-Schicht als Rückseitenkontakt) auftretenden Störungen des elektrischen Stromflusses weitestgehend vermieden werden.
Zur weiteren Erläuterung der Erfindung anhand eines Ausführungsbeispiels wird nunmehr auf die F i g. 1 und 2 Bezug genommen.
In V i g. 1 ist im Schnitt eine p-dotierte Siliciumcinkristallscheibe 1 (ti größer 0,03 Ohm ■ cm) gezeigt, in welcher mittels einer η dotierenden Substanz, beispielsweise Phosphor, ein pn-Ubergang 2 erzeugt worden ist. Die Halbleiterkristallschcibc wird auf ihrer Unterseite zunächst mit einer 0,5um dicken Aluminium-Nickel-
(98:2)-Legierungsschicht 3 bedampft, auf welcher eine weitere Metallschicht 4 aus Titan in einer Schichtstärke von 0,5μπι aufgebracht wird. Im Anschluß daran wird eine etwa Ιμιτι starke Silberschicht 5 aufgedampft Die Aufdampfprozesse erfolgen in der bekannten Weise durch Aufdampfen der entsprechenden Metalle oder Legierungen aus einer Wolframwendel bei einem Druck von 10-J Pascal.
Die mit den Aufdampfkontakten versehene Halbleiteranordnung Il wird dann, wie in Fig.2 abgebildet, in das für die Verlötung vorgesehene Gehäuseteil 6, welches aus einer Durchführung 7 aus Kupfermanteldraht besteht, die in ein Bleiglasröhrchen 8 eingeschmolzen ist, mittels einer Lötscheibe 9 eingebaut.
Hierzu 1 Blatt Zeichnungen

Claims (8)

Patentansprüche:
1. Verfahren zum Herstellen von Metalikontaktschichten für Halbleiteranordnungen, bei dem auf "> die für die Kontaktierung vorgesehene Oberfläche des Halbleiterbauelements zunächst eine erste Metallschicht aufgebracht wird, bei dem dann darauf eine aus Titan bestehende zweite Metallschicht abgeschieden wird, die anschließend durch eine Schicht aus lötbarem Metall verstärkt wird, dadurch gekennzeichnet, daß als erste Metallschicht (3) eine aus Aluminium und Nickel bestehende Legierung verwendet wird und daß als lötbares Metall Silber vorgesehen wird. '5
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß als erste Schicht eine Alumi;>ium-Nickel-Legierung mit einem Gehalt an Nickel von 1 bis 2 % verwendet wird.
3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Aluminium-Nickel-Legierung in einer Schichtstärke von etwa 0,5 μιη aufgebracht wird.
4. Verfahren nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß die aus Titan bestehende Schicht in einer Schichtstärke von etwa 0,5 μιη abgeschieden wird.
5. Verfahren nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß die Silberschicht in einer Schichtstärke von etwa 1 μιη aufgebracht wird, *>
6. Verfahren nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß die Metallschichten durch Aufdampfen aufgebracht werden.
7. Verfahren nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, daß die Aluminium-Nickel- ->5 Legierung aufgedampft und die Titan- bzw. Silberschicht durch einen galvanischen Abscheidungsprozeß aufgebracht werden.
8. Verwendung des Verfahrens nach einem der Ansprüche 1 bis 7 zur Herstellung von SL'icium-Pla- «o narbauelementen, insbesondere von Planarzenerdioden, welche aus p-Silicium mit einem spezifischen elektrischen Widerstand größer 0,03 Ohm · cm gefertigt sind.
45
DE1789062A 1968-09-30 1968-09-30 Verfahren zum Herstellen von Metallkontaktschichten für Halbleiteranordnungen Expired DE1789062C3 (de)

Priority Applications (9)

Application Number Priority Date Filing Date Title
DE1789062A DE1789062C3 (de) 1968-09-30 1968-09-30 Verfahren zum Herstellen von Metallkontaktschichten für Halbleiteranordnungen
NL6913039A NL6913039A (de) 1968-09-30 1969-08-26
US861355A US3650826A (en) 1968-09-30 1969-09-26 Method for producing metal contacts for mounting semiconductor components in housings
CH1453669A CH504101A (de) 1968-09-30 1969-09-26 Verfahren zum Herstellen eines mit einer Metallkontaktschicht versehenen Halbleiterbauelementes, das in ein Gehäuse einzubauen ist
FR6933103A FR2032259A1 (de) 1968-09-30 1969-09-29
JP44077010A JPS4831506B1 (de) 1968-09-30 1969-09-29
GB1229381D GB1229381A (de) 1968-09-30 1969-09-29
AT919269A AT303119B (de) 1968-09-30 1969-09-29 Verfahren zum Herstellen von Metallkontaktschichten für den Einbau von Halbleiterbauelementen in Gehäuse
SE13466/69A SE340849B (de) 1968-09-30 1969-09-30

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE1789062A DE1789062C3 (de) 1968-09-30 1968-09-30 Verfahren zum Herstellen von Metallkontaktschichten für Halbleiteranordnungen

Publications (3)

Publication Number Publication Date
DE1789062A1 DE1789062A1 (de) 1972-01-05
DE1789062B2 DE1789062B2 (de) 1978-03-30
DE1789062C3 true DE1789062C3 (de) 1978-11-30

Family

ID=5706784

Family Applications (1)

Application Number Title Priority Date Filing Date
DE1789062A Expired DE1789062C3 (de) 1968-09-30 1968-09-30 Verfahren zum Herstellen von Metallkontaktschichten für Halbleiteranordnungen

Country Status (9)

Country Link
US (1) US3650826A (de)
JP (1) JPS4831506B1 (de)
AT (1) AT303119B (de)
CH (1) CH504101A (de)
DE (1) DE1789062C3 (de)
FR (1) FR2032259A1 (de)
GB (1) GB1229381A (de)
NL (1) NL6913039A (de)
SE (1) SE340849B (de)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3872419A (en) * 1972-06-15 1975-03-18 Alexander J Groves Electrical elements operable as thermisters, varisters, smoke and moisture detectors, and methods for making the same
US3922385A (en) * 1973-07-02 1975-11-25 Gen Motors Corp Solderable multilayer contact for silicon semiconductor
US4293587A (en) * 1978-11-09 1981-10-06 Zilog, Inc. Low resistance backside preparation for semiconductor integrated circuit chips
WO1982002457A1 (en) * 1980-12-30 1982-07-22 Finn John B Die attachment exhibiting enhanced quality and reliability
SE8306663L (sv) * 1982-12-08 1984-06-09 Int Rectifier Corp Forfarande for framstellning av halvledaranordning
US4965173A (en) * 1982-12-08 1990-10-23 International Rectifier Corporation Metallizing process and structure for semiconductor devices
DE3426199C2 (de) * 1984-07-17 1994-02-03 Asea Brown Boveri Überbrückungselement
DE3426200C2 (de) * 1984-07-17 1994-02-10 Asea Brown Boveri Überbrückungselement
NL8600021A (nl) * 1986-01-08 1987-08-03 Philips Nv Werkwijze voor het vervaardigen van een halfgeleiderinrichting waarbij op een halfgeleiderlichaam een metallisatie met een dikke aansluitelektrode wordt aangebracht.
US4921158A (en) 1989-02-24 1990-05-01 General Instrument Corporation Brazing material
US5008735A (en) * 1989-12-07 1991-04-16 General Instrument Corporation Packaged diode for high temperature operation

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL299522A (de) * 1962-05-25 1900-01-01
GB1053069A (de) * 1963-06-28
US3465209A (en) * 1966-07-07 1969-09-02 Rca Corp Semiconductor devices and methods of manufacture thereof
US3523223A (en) * 1967-11-01 1970-08-04 Texas Instruments Inc Metal-semiconductor diodes having high breakdown voltage and low leakage and method of manufacturing

Also Published As

Publication number Publication date
JPS4831506B1 (de) 1973-09-29
GB1229381A (de) 1971-04-21
FR2032259A1 (de) 1970-11-27
AT303119B (de) 1972-11-10
DE1789062A1 (de) 1972-01-05
DE1789062B2 (de) 1978-03-30
US3650826A (en) 1972-03-21
CH504101A (de) 1971-02-28
NL6913039A (de) 1970-04-01
SE340849B (de) 1971-12-06

Similar Documents

Publication Publication Date Title
DE2514922C2 (de) Gegen thermische Wechselbelastung beständiges Halbleiterbauelement
DE1789062C3 (de) Verfahren zum Herstellen von Metallkontaktschichten für Halbleiteranordnungen
DE2041497B2 (de) Verfahren zum Herstellen eines Halbleiterbauelementes
WO1996017382A1 (de) Lothöcker für die flip-chip-montage und verfahren zu dessen herstellung
EP1157820B1 (de) Elektrisch leitfähiges Metallband und Steckverbinder
DE102014117410B4 (de) Elektrisches Kontaktelement, Einpressstift, Buchse und Leadframe
DE112010005383B4 (de) Halbleitervorrichtung
EP1702390B1 (de) Kohlebürste sowie Verfahren und Werkstoff zu ihrer Herstellung
DE2218460C3 (de) Elektrisches Kontaktmaterial
DE1213922C2 (de) Verfahren zur Herstellung einer leicht benetzbaren Metallschicht auf einer keramischen Unterlage fuer Halbleiterbauelemente
DE2747087C2 (de) Elektrischer Kontakt und Verfahren zu dessen Herstellung
EP0242590B1 (de) Gasentladungsüberspannungsableiter
WO2008080467A1 (de) Anschlussdraht, verfahren zur herstellung eines solchen und baugruppe
DE1816748C3 (de) Halbleiteranordnung und Verfahren zu ihrer Herstellung
DE102016117389A1 (de) Leistungshalbleiterchip und Verfahren zur Herstellung eines Leistungshalbleiterchips und Leistungshalbleitereinrichtung
DE1621258B2 (de) Kontaktstueck aus einem leitenden traeger aus einem unedlen metall und einem dreischichtigen verbundkontaktkoerper sowie dessen herstellungsverfahren
DE102018208116A1 (de) Kupferband zur Herstellung von elektrischen Kontakten und Verfahren zur Herstellung eines Kupferbandes und Steckverbinder
DE1614653C3 (de) Halbleiteranordnung hoher Strombelastbarkeit
DE2853951A1 (de) Kontaktplatte fuer halbleiter-bauelemente
DE2930789C2 (de) Halbleitervorrichtung
DE69604144T2 (de) Glasversiegelte halbleiteranordnung bestehend aus einem halbleiterkörper mit einer silber-kupfer-verbindungsschicht zwischen senke und verbindungsleitern
DE69605989T2 (de) Glasversiegelte halbleiteranordnung bestehend aus einem halbleiterkörper, der mittels einer silber-aluminium-verbindungsschicht mit einer senke verbunden ist
DE102015206314A1 (de) Kontaktstifte für Glasdurchführungen und Verfahren zu deren Herstellung
CH664650A5 (de) Elektrischer gleitkontakt, insbesondere fuer kommutierungssysteme.
DE1218621B (de) Siliziumgleichrichterelement mit einem kreisscheibenfoermigen Siliziumplaettchen

Legal Events

Date Code Title Description
C3 Grant after two publication steps (3rd publication)
8339 Ceased/non-payment of the annual fee