Monolithische Speicherzelle mit zwei kreizzZekol)2eIten
Transistoren
Die Erfindung betrifft eine monolithische Speicherzelle mit zVei
kreuzgekoppelten Transistoren, zu deren relativ hochohmigen Kollektorwiderstiinden
je ein fN-Obergang parallelgeschaltet ist.
Schaltungen dieser Art sind äußerst
vorteilhaft bei Anwendung einer Leistungsschaltung zur Adressierung, um eine ansich
unvermeidliche Verlustleistung auf einem Minimum zu halten. Sollen relativ hohe
Schaltgeschwindigkeiten angewendet werden, dann stellen sich infolge der als Dioden
wirksamen PN-Obergänge insofern Nachteile ein, als der jeweilige. Arbeitspunkt einer
so gebildeten Diode nicht im günstigsten Bereich liegt. Die Aufgabe der 1:rfin:lung
besteht nun darin, diesen Nachteil zu
beteben. Erfindungsgemäß wird
diese Aufgabe für die oben beschriebene monolithische Speicherzelle dadurch gelöst,
daß jeweils zwischen Kollektor und Kollektorwiderstand zusätzlich ein relativ niederohmiger
Widerstand in Serie geschaltet ist. Durch diese Maßnahmen ergeben sich nicht nur
höhere anwendbare Schaltgeschwindigkeiten, sondern zeigt sich außerdem, daß sich
eine geringere Empfindlichkeit gegenüber Toleranzschwankungen einstellt. Eine besonders
vorteilhafte Anwendung ergibt sich bei monol i th ischon Speicherzellen, bei der
die Kollektorwiderstände durch Pinchwiderstände, das ist jeweils ein unter Emitterrnaterial
vorgrabener Widerstand aus Rasismaterial, darge-ste?.It sind. In diese Fall eht-d-l
e- -B--ze ruft; ., awe i 1.s der Kollektor in der Kollektordiffusion in relativer
Entfernung vom Pinchwiderstand zur Ausnutzung des. Epitaxie-Bahnwiderstandes kontaktiert
ist. Mit dieser Maßnahme lassen sich die oben angegebenen Vorteile erzielen, ohne
daß dabei ein: Wesentlich größerer Platzbedarf im Layout erforderlich ist,, als
ea& für die ei@rxas bssch:rieb$ne monolithische Speicherzelle notwendig ist..Monolithic memory cell with two cross-coupled transistors The invention relates to a monolithic memory cell with two cross-coupled transistors, each of which has a relatively high-ohmic collector resistance connected in parallel with an fN transition . Circuits of this type are extremely advantageous when using a power circuit for addressing in order to keep power dissipation, which in itself is unavoidable, to a minimum. If relatively high switching speeds are to be used, then, as a result of the PN transitions acting as diodes, there are disadvantages to the extent that the respective one. The operating point of a diode formed in this way is not in the most favorable range. The task of the 1: rfin: ment now is to reinforce this disadvantage. According to the invention, this object is achieved for the monolithic storage cell described above in that a relatively low-resistance resistor is additionally connected in series between the collector and collector resistor. These measures not only result in higher applicable switching speeds, but also show that there is less sensitivity to tolerance fluctuations. A particularly advantageous application results in monolithic storage cells in which the collector resistances are represented by pinch resistors, that is, in each case a resistor made of grass material that is pre-buried under the emitter material. In this case eht-dl e- -B - ze calls; ., Awe i 1.s the collector is contacted in the collector diffusion at a relative distance from the pinch resistor in order to utilize the epitaxial resistance. With this measure, the above-mentioned advantages can be achieved without a: Significantly larger space requirement is required in the layout, than is necessary for the ei @ rxas bssch: rubbed monolithic memory cell ..
Weitere Vorteile und Teilaufgaben der Erfindung ergeben sich aus
der
nachfolgenden Beschreibung, die anhand eines Ausführungsbeispiels mit Hilfe der
nachstehend aufgeführten Zeichnungen die Erfindung näher erläutern soll, und aus
den Patentansprüchen. Es zeigen:
Fig. 1 die Schaltung einer erfindungsgemäßen
Speicherzelle Fis. 2 , das Layout einer Symmetriehälfte der Schaltung nach
Fig. 1 Fig. 3 das Ersatzschaltbild einer Symmetriehälfte. Das hier beschriebene
Ausführungsbeispiel einer Schaltung gemäß der Erfindung besteht aus zwei kreuzgekoppelten
blultiemittertransistoren, deren innere Emitter E11 und E21 miteinander
ver-
bunden sind und an konstantem Potential (UV) liegen, während die äußeren
Emitter L12 und L22 an liier nicht gezeigten Abtasteinnei aus Speicherzellen
dieser Art aufgebauten Speichermatrix liegen. Die Basis B1 des einen Transistors
ist mit dein Kollektor CZ des anderen Transistors verbunden. Das gleiche
gilt
für die Basis BZ des anderen Transistors und den Kollektor
C1
des einen Transistors. Die Kollektoren C1 und CZ sind dabei je-
weils
über einen relativ niederohmigen leiderstand R11 bzw. R12
mit den relativ
hochohmigen Kollektorwiderständen Rcl bzw. Rc2 verbunden, denen ihrerseits
jeweils eine Diode D1 bzw. D2 parallel-
geschaltet ist. Der gemeinsame
Verbindungspunkt der Kollektor-
widerstände Rct und Rc2
liegt an der Anschlußklemme V1.
Die Realisierung einer
solchen erfindungsgemäß aufgebauten Schaltung läßt sich anhand des in Fig. 2 dargestellten
Layouts beschreiben. Dieses Layout zeigt lediglich eine Symmetriehälfte der bistabilen
Kippschaltung nach rig. 1 und läßt die wesentlichen Maßnahmen gemäß der Erfindung
erkennen. Dabei stellt die äußere, mit P+ bezeichnete, Umrandung die Isolationswanne
der dargestellten Symmetriehälfte dar. In dieser Isolationswanne befindet sich die
mit N bezeichnete Kollektorschicht, die mit dem Kollektoranschluß C2 oberhalb eines
gestrichelt gezeichneten Subkollektors S kontaktiert ist. In diese Kollektorschich
t N ist die Basiszone P eindiffundiert, die mit dem Basisanschluß B2 kontaktiert
ist. Die Lmitterzonen sind mit den Emitteranschlüssen 1:21 und t'.22 kontaktiert.
Ein weiterer Anschluß Q dient zur Zuführung des Schaltimpulses bei der Adressierung.
Zur Bereitstellung eines Pinchwiderstandes ist zwischen dem Anschluß Q und dem Basisanschluß
B2 eine, die Basiszone überdeckende, N+-Zone aufgebracht, die zusätzlich seitlich
mit der Kollektorzone N kontaktiert. Zwischen den Anschlüssen Q und B2 liegt ein
relativ hoher Widerstand (einige 10 Kiloohm), bewirkt durch die geringe Stärke dieser
Basisschicht. Zur Kollektorschicht N und zur N+-Zone existieren PN-Obergänge, die
je nach Vorspannung entweder bei etwa 0,7 Volt leitend werden, oder im Sperrzustand
bei etwa 7 Volt durchbrechen (Zener Durchbruch). In der Stromspannungskennlinie
zwischen den Anschlüssen Q und B2 liegt zunächst ein ohmscher Bereich für einen
Spannungsabfall unter 0,7 Volt vor, wohingegen bei Oberschreiten dieses Wertes aber
der PN-Obergang leitend wird, der die höchste Potentialdifferenz
aufweist
- bei Stromflue von Q nach B2, also-der P.4-Übergang zwischen Q und N+. Es ergibt
sich demnach e.in Stronfluß entsprechend einer Diodenkennlinie, so daß mit Hilfe
eines Pinchwiderstandes die Serienschaltung einer Diode und eines relativ hohen
Widerstandes realisiert wird, die zwischen Kollektor C2 und Basis B2 geschaltet
ist. Dadurch, daß aber der Kollektoranschluß sich nicht auf der N+-Zone befindet,
sondern außerhalb der Basiszone über dem Subkollektor S in Form des Anschlusses
C2 wird diese Serienschaltung, wie nachstehend erläutert, noch ergänzt. Hieraus
ergibt sich nämlich, daß die beiden niederohmigen Vorwiderstände R11 und
R12 als Bahnwiderstände in der Kollektorschicht zwischen Pinchwiderstand und dem
wirksamen Kollektorbereich über dem Subkollektor S realisiert sind. Anhand des Ersatzschaltbildes
in Fig. 3 für eine Symmetriehälfte soll nun die Betriebsweise der Erfindung näher
erläutert werden. Im Ruhezustand der Speicherzelle sind die-Dioden D1 und DZ schwach
leitend bzw. gesperrt, so daß der Spannungsabfall an den niederohmigen Widerständen
R11 und R12 vernachlässigbar ist. Im adressierten Zustand wird das Potential im
Punkt Q soweit angehoben, daß die Dioden Dl und D2 in beiden Kollektorzweigen
in einen gutleitenden Zustand übergehen. Der Betriebszustand der Speicherzelle entspricht
jetzt einer solchen mit niederolimigen Kollektorwidorständen, so daß die Spannungsabfälle
an den Dioden etwa gleich sind.
Allerdings ist dar Strom durch
den tollektorzweig mit leitenden
Transistor höher, so daß sich ein
Spannungsunterschied zwischen
aen beiden Kollektoren der Transistoren
ergibt. Die Bedingung für atabiles Arbeiten der Speicherzelle erfordert
nun, daß dieser
Spannungsunterschied ausreichend hoch ist. Dadurch, deß
in der
erfindungsgemäßen Schaltung dank der Verwendung der niederohnigen
Widerstände R1 1 und It1 x die beiden @Divden relativ rasch
in einen gut leitenden Zustand übergehen, lassen sich höhere Schaltgeschwindigkeiten
erzielen, indem sich gleichzeitig eine geringere Empfind-
lichkeit
gegenüber Toleranzschwankungen ergibt.
In vorteilhafter Ausgestaltung
der Erfindung wird durch die be-
sondere Anordnung
der Anschlußxontokte ein eritaxialer Widerstand zwischen dem
Punkt 0 und den Kollektoranschluß Cl bxw. C3 wirk-
sam; dabei
ist es dann von besonderer Vorteil, da4 der Platzbe-
darf nicht
wesentlich erhöht wird. Further advantages and subtasks of the invention emerge from the following description, which is intended to explain the invention in more detail using an exemplary embodiment with the aid of the drawings listed below, and from the claims. In the drawings: Figure 1 shows the circuit of a memory cell according to the invention Fis.. 2, the layout of one half of the symmetry of the circuit according to FIG. 1, FIG. 3, the equivalent circuit diagram of one half of the symmetry. The exemplary embodiment described herein of a circuit according to the invention consists of two cross-coupled blultiemittertransistoren whose inner emitters E11 and E21 connected comparable with one another and lie at a constant potential (UV), while the outer emitter Abtasteinnei shown in liier nic ht L12 and L22 of memory cells memory matrix constructed in this way . The base B1 of one transistor is connected to the collector CZ of the other transistor. The same applies to the base BZ of the other transistor and the collector C1 of one transistor. The collectors C1 and CZ are each connected via a relatively low-resistance resistor R11 or R12 to the relatively high-resistance collector resistor Rcl or Rc2 , each of which is connected in parallel with a diode D1 or D2. The common connection point of the collector resistors Rc2 and Rct is located at the terminal V1. The implementation of such a circuit constructed according to the invention can be described using the layout shown in FIG. This layout shows only one half of the symmetry of the bistable trigger circuit according to rig. 1 and reveals the essential measures according to the invention. The outer border, labeled P +, represents the insulation trough of the illustrated half of symmetry. The collector layer, denoted by N, is located in this insulation trough and is in contact with the collector connection C2 above a subcollector S shown in dashed lines. The base zone P, which is in contact with the base terminal B2, has diffused into this collector layer t N. The litter zones are contacted with the emitter connections 1:21 and t'.22. Another connection Q is used to supply the switching pulse for addressing. In order to provide a pinch resistor, an N + zone covering the base zone is applied between terminal Q and base terminal B2 and also makes lateral contact with collector zone N. There is a relatively high resistance (a few tens of kilo-ohms) between terminals Q and B2, caused by the low thickness of this base layer. To the collector layer N and to the N + zone there are PN transitions which, depending on the bias voltage, either become conductive at around 0.7 volts, or break through in the blocking state at around 7 volts (Zener breakdown). In the current-voltage characteristic curve between the connections Q and B2 there is initially an ohmic area for a voltage drop below 0.7 volts, whereas when this value is exceeded, the PN transition becomes conductive, which has the highest potential difference - with a current flow from Q to B2, so-the P.4 transition between Q and N +. The result is a current flow corresponding to a diode characteristic, so that with the help of a pinch resistor, the series connection of a diode and a relatively high resistor is implemented, which is connected between collector C2 and base B2. Because the collector connection is not located on the N + zone, but rather outside the base zone above the subcollector S in the form of the connection C2, this series circuit is supplemented, as explained below. This results in that the two low-resistance series resistors R11 and R12 are implemented as track resistances in the collector layer between the pinch resistor and the effective collector area above the subcollector S. The mode of operation of the invention will now be explained in more detail using the equivalent circuit diagram in FIG. 3 for one half of the symmetry. When the memory cell is in the idle state, the diodes D1 and DZ are weakly conductive or blocked, so that the voltage drop across the low-resistance resistors R11 and R12 is negligible. In the addressed state, the potential at point Q is raised to such an extent that the diodes D1 and D2 in both collector branches go into a conductive state. The operating state of the memory cell now corresponds to one with low collector resistance, so that the voltage drops across the diodes are approximately the same. However , the current through the gate branch with the conductive transistor is higher, so that there is a voltage difference between aen two collectors of the transistors . The condition for unstable operation of the memory cell now requires that this voltage difference is sufficiently high. As a result of the fact that in the circuit according to the invention, thanks to the use of the low-resistance resistors R1 1 and It1 x, both @Divden pass relatively quickly into a highly conductive state, higher switching speeds can be achieved while at the same time there is less sensitivity to tolerance fluctuations. In an advantageous embodiment of the invention, a eritaxialer resistance between the point 0 and the collector terminal Cl is BXW by the loading arrangement of the sondere Anschlußxontokte. C3 effective ; It is then of particular advantage that the space requirement is not significantly increased.