[go: up one dir, main page]

DE1762905B1 - Schaltungsanordnung zur UEberwachung der Schaltfunktion eines Verteilerschalters - Google Patents

Schaltungsanordnung zur UEberwachung der Schaltfunktion eines Verteilerschalters

Info

Publication number
DE1762905B1
DE1762905B1 DE19681762905 DE1762905A DE1762905B1 DE 1762905 B1 DE1762905 B1 DE 1762905B1 DE 19681762905 DE19681762905 DE 19681762905 DE 1762905 A DE1762905 A DE 1762905A DE 1762905 B1 DE1762905 B1 DE 1762905B1
Authority
DE
Germany
Prior art keywords
circuit
switching
circuit arrangement
stages
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE19681762905
Other languages
English (en)
Inventor
Dipl-Ing Gerhard Moegen
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Airbus Defence and Space GmbH
Original Assignee
Messerschmitt Bolkow Blohm AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Messerschmitt Bolkow Blohm AG filed Critical Messerschmitt Bolkow Blohm AG
Priority to DE19681762905 priority Critical patent/DE1762905B1/de
Priority to FR6919104A priority patent/FR2018384A1/fr
Priority to US857071A priority patent/US3613014A/en
Publication of DE1762905B1 publication Critical patent/DE1762905B1/de
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04JMULTIPLEX COMMUNICATION
    • H04J3/00Time-division multiplex systems
    • H04J3/02Details
    • H04J3/14Monitoring arrangements
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04JMULTIPLEX COMMUNICATION
    • H04J3/00Time-division multiplex systems
    • H04J3/02Details
    • H04J3/04Distributors combined with modulators or demodulators
    • H04J3/047Distributors with transistors or integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Logic Circuits (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)

Description

1 · 2
Die Erfindung betrifft eine Schaltungsanordnung Ausgänge aller Schaltstufen des Verteilers in zwei
zur Überwachung der Schaltfunktion eines Verteiler- Bereiche unterteilt sind und jedem Bereich eine
schalters mit einer Anzahl von voreinstellbaren Schaltung zugeordnet ist, die dann ein bereichs-
Schaltstufen, die im Ring geschaltet sind, wobei sich abhängiges, durch logische Addition gebildetes Signal
im Sollzustand jeweils eine in einem ersten und alle 5 liefert, wenn in ihrem Bereich eine einzige oder meh-
übrigen Schaltstufen in einem zweiten Schaltzustand rere Stufen den ersten Schaltzustand einnehmen und
befinden. ferner die beiden Schaltungen mit einer weiteren
Derartige Verteilerschalter zur Parallel-Serien- Schaltung verbunden sind, in der durch logischen bzw. Serien-Parallel-Umsetzung werden z. B. als Ab- Paritätsvergleich dann, wenn beide bereichsabhängitasteinrichtung in Zeitmultiplex-Systemen verwendet i° gen Signale gleichzeitig vorhanden oder nicht vor- und sind vorzugsweise als elektronische Schalter aus- handen sind, ein Fehlermeldesignal gebildet wird,
geführt, und zwar im allgemeinen unter Verwendung Nach einer Weiterbildung der Erfindung ist eine von mehrstufigen, im Ring geschalteten Schiebe- vom Fehlermeldesignal ansteuerbare Folgeschaltung registern, d. h., der Ausgang der letzten Stufe ist mit vorgesehen, die eine an sich bekannte optische oder dem Eingang der ersten Stufe verbunden. Solche *5 akustische Warneinrichtung zur Fehlererkennung Schalter können durch einen Ausfall der Bauelemente aufweist.
(Transistoren, Dioden, Widerstände, Leitungsbrüche Zur selbsttätigen Richtigstellung bei fehlerhaften
od. dgl.), durch falsche Steuerung oder durch Stör- Arbeitstakten weist die Schaltungsanordnung nach
signale aus dem richtigen Arbeitstakt gebracht wer- einer Weiterbildung der Erfindung Eingänge an den
den. Bei Auftreten solcher Fehler ist es zur Vermei- ao voreinstellbaren Schaltstufen auf, von denen η bis 1
dung von Fehlauswertungen erforderlich, daß der gleichartig wirkende und ein konträr wirkender Ein-
Fehler erkannt und der richtige Schaltzustand gang von dem in der Schaltung gebildeten Fehler- λ
wiederhergestellt wird. Es muß nämlich sichergestellt meldesignal gemeinsam ansteuerbar sind. ™
sein, daß sich bei solchen Schaltern jeweils eine In zweckmäßiger Ausgestaltung der Erfindung sind
Schaltstufe im konträren Schaltzustand zu allen übri- 25 die den Bereichen zugeordneten Schaltungen aus
gen Stufen befindet und daß dieser erste Schalt- Oder-Gattern gebildet, an deren Ausgängen ein Und-
zustand beispielsweise durch Taktimpulse von Stufe Gatter und ein invertierendes Oder-Gatter ange-
zu Stufe weitergegeben wird, während die jeweils ab- schlossen sind, wobei an den Ausgängen letzterer mit
gebende Stufe wieder in den zweiten Schaltzustand Hilfe eines weiteren Oder-Gatters ein Fehlermelde-
zurückf ällt. 3° signal gebildet wird.
Bei einer schon vorgeschlagenen Schaltung (siehe Ein Ausführungsbeispiel der Erfindung ist in der
deutsche Auslegeschrift 1221 680, Spalte 1, Absatz 3) Zeichnung dargestellt und im folgenden näher be-
eines Verteilerschalters wird in dem Augenblick, in schrieben. Ein Verteilerschalter 1 ist in bekannter
dem der erste Zustand aus der letzten Stufe des Weise aus einem im Ring geschalteten Schieberegister
Schieberegisters in die erste Stufe zurückgegeben 35 gebildet, dessen Schaltstufen St1 bis Stn aus bistabi-
wird, auf alle anderen Stufen ein Löschimpuls ge- len Kippschaltungen mit zwei Eingängen bestehen,
geben und damit gewährleistet, daß sich bei Beginn die Setzeingänge 7 und K, Takteingänge T, Aus-
eines neuen Umlaufs nur die erste Stufe im ersten gänge Q und "Q sowie Eingänge Pr und Cl zur Vor-
Schaltzustand befindet. einstellung des Ausgangszustandes aufweisen. Da sich
Nach einem weiteren Vorschlag (s. deutsche Aus- 40 bei dem vorliegenden Verteiler immer eine Schaltlegeschrift 1221680) steuern alle Stufen mit Aus- stufe in einem ersten und alle anderen in einem zweinahme der letzten je einen Eingang eines Koinzidenz- ten Schaltzustand befinden sollen, wird die Voreingatters aus, wenn sie sich in der zweiten Lage befin- stellung bei Inbetriebnahme beispielsweise so vorgeden. Der in diesem Fall auftretende Ausgangsimpuls nommen, daß am Ausgang Q der Stufe Si1 eine lo- { des Gatters schaltet dann die erste Stufe des Schiebe- 45 gische »Eins« und an allen übrigen Ausgängen Q eine registers beim Auftreten des nächsten Taktimpulses logische »Null« erscheint. Bei jedem eintreffenden in die erste Lage um. Taktimpuls wird dann dieser erste Schaltzustand auf
Bei den beschriebenen Schaltern bewirken auf- die folgende Stufe weitergegeben,
tretende Fehler entweder einen oft nicht sofort er- Die Ausgänge Q der zwei Bereichen B1 bzw. B2 zukennbaren Stillstand des Schalters, oder aber, daß 5° geordneten bistabilen Kippschaltungen sind mit einem fehlerbehaftete Arbeitstakte nicht erkennbar bzw. Oder-Gatter L1 bzw. L2 verbunden, das ein Ausvom Schalter selbständig korrigierbar sind. Erst aus gangssignal SB1 bzw. SB2 nur dann abgibt, wenn dem Ergebnis einer nachfolgenden Auswertung der sich an mindestens einem serner Eingänge eine lovom Schalter gelieferten Daten können Rückschlüsse gische Eins einstellt, d. h., wenn mindestens eine auf eine fehlerbehaftete Funktion des Schalters ge- 55 Stufe im zugeordneten Bereich den ersten Schaltzogen werden. Um fehlerhafte Arbeitstakte anzu- zustand einnimmt. Die Signale 5B1 und SB2 steuern zeigen oder selbsttätig zu berichtigen, ist bei den ge- eine weitere Schaltung L3 an, in der durch logische nannten Schaltern ein relativ hoher Aufwand an tech- Verknüpfung das Fehlermeldesignal SF gebildet rüschen Mitteln erforderlich. wird. Dieses Signal SF erscheint dann, wenn beide
Aufgabe der Erfindung ist es, für einen Verteiler- 6° Signale SB1 und SB» gleichzeitig auftreten oder
schalter, der mit einer Warneinrichtung für fehler- nicht auftreten. Es erscheint nicht, wenn nur eines
behaftete Arbeitstakte und einer Einrichtung zur von den beiden Signalen SB1 oder SB2 auftritt. Ein
selbsttätigen Fehlerkorrektur zu versehen ist, eine durch Bauelementdefekt, Störsignale oder falsche
Schaltungsanordnung so zu treffen, daß sie sich mit Steuerung im Verteiler auftretender Fehler kann sich
einem, relativ niedrigen Gesamtaufwand an techni- 65 auf folgende zwei Weisen äußern. Entweder nehmen
sehen Mitteln realisieren läßt. alle Stufen des Verteilers den zweiten oder mehr als
Für eine Schaltungsanordnung der eingangs ge- eine Stufe den ersten Schaltzustand ein. Im ersten
nannten Art ist diese Aufgabe dadurch gelöst, daß die FaE fehlen die Signale SS1 und SB2. Dann entsteht
das Fehlermeldesignal SF. Im zweiten Fall befindet sich sofort oder spätestens nach einem halben Umlauf in jedem Bereich mindestens eine Stufe im ersten Schaltzustand. Dann erscheinen beide Signale SB1 und SB2 und damit auch das Fehlermeldesignal SF. Durch das Signal SF kann nun in einer Folgeschaltung F1 einerseits eine optische oder akustische Warneinrichtung betätigt werden, andererseits die Voreinstellung des Verteilers wiederholt und damit der richtige Schaltzustand für alle Stufen hergestellt werden, sofern kein permanenter Defekt (z. B. durch schadhafte Bauelemente) vorliegt.
Die oben in ihrer Wirkungsweise beschriebene Schaltung L3 kann entweder, wie in der Zeichnung dargestellt ist, mit Hilfe eines Und-Gatters 4, eines invertierenden Oder-Gatters 5 und eines weiteren Oder-Gatters realisiert werden oder mit anderen, dem Fachmann geläufigen und äquivalent wirkenden Mitteln.
Der Aufwand einer logischen Schaltung wird im allgemeinen nach der Anzahl ihrer Gattereingänge bemessen. Eine geeignete Schaltung, die einen Verteilerschalter der genannten Art mit η Stellen in jeder Phase auf Richtigkeit des Schaltzustandes überwacht, würde zur Bildung der logischen Funktion »eins aus «« die Anzahl n- + η Gattereingänge benötigen. Dagegen ist es mit der vorliegenden Schaltungsanordnung möglich, die Anzahl der Gattereingänge auf η + 4 zu reduzieren.
In der praktischen Anwendung der Einrichtung ist es von Vorteil und ausreichend, daß fehlerbehaftete Arbeitstakte des Schalters bereits nach einem halben Umlauf angezeigt und korrigiert werden.

Claims (5)

Patentansprüche: 35
1. Schaltungsanordnung zur Überwachung der Schaltfunktion eines Verteilerschalters mit einer Anzahl von voreinstellbaren Schaltstufen, die im Ring geschaltet sind, wobei sich im Sollzustand jeweils eine Schaltstufe in einem ersten und alle übrigen Schaltstufen in einem zweiten Schaltzustand befinden, dadurch gekennzeichnet, daß die Ausgänge (Q) aller Schaltstufen (St1 bis Stn) des Verteilerschalters in zwei Bereiche (B1 und B2) unterteilt sind und jedem Bereich eine Schaltung (L1 bzw. L2) zugeordnet ist, die dann ein bereichabhängiges und durch logische Addition gebildetes Signal (SB1 bzw. SB2) bildet, wenn in ihrem Bereich (B1 bzw. B2) eine einzige oder mehrere Stufen den ersten Schaltzustand einnehmen und ferner an die Ausgänge für die beiden Signale (SB1 und SB2) der Schaltung (L1 und L2) eine weitere Schaltung (L3) angeschlossen ist, in der durch logischen Paritätsvergleich ein Fehlermeldesignal (SF) dann gebildet wird, wenn beide bereichsabhängigen Signale (SB1 und SB2) gleichzeitig vorliegen oder gleichzeitig nicht vorhanden sind.
2. Schaltungsanordnung nach Anspruch 1, gekennzeichnet durch eine vom Fehlermeldesignal (SF) ansteuerbare Folgeschaltung mit einer Einrichtung zur Fehlererkennung.
3. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß die voreinstellbaren Schalterstufen (St1 bis Sin) Eingänge (Cl und Pr) aufweisen, von denen η bis 1 gleichartig -wirkende Eingänge (Cl) und ein konträr wirkender Eingang (Pr) von dem in der Schaltung (L3) gebildeten Fehlermeldesignal (SF) gemeinsam ansteuerbar sind.
4. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß die Schaltungen (L1 und L2) aus Oder-Gattern gebildet sind.
5. S'chaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß an die Signalausgänge (SB1 und AB2) der Schaltungen (L1 und L2) ein Und-Gatter (4) und ein invertierendes Oder-Gatter (5) angeschlossen sind, an deren Ausgängen mit Hilfe eines weiteren Oder-Gatters (6) ein Fehlermeldesignal (SF) gebildet wird.
Hierzu 1 Blatt Zeichnungen GOFIf
DE19681762905 1968-09-19 1968-09-19 Schaltungsanordnung zur UEberwachung der Schaltfunktion eines Verteilerschalters Pending DE1762905B1 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
DE19681762905 DE1762905B1 (de) 1968-09-19 1968-09-19 Schaltungsanordnung zur UEberwachung der Schaltfunktion eines Verteilerschalters
FR6919104A FR2018384A1 (de) 1968-09-19 1969-06-10
US857071A US3613014A (en) 1968-09-19 1969-09-11 Check circuit for ring counter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19681762905 DE1762905B1 (de) 1968-09-19 1968-09-19 Schaltungsanordnung zur UEberwachung der Schaltfunktion eines Verteilerschalters

Publications (1)

Publication Number Publication Date
DE1762905B1 true DE1762905B1 (de) 1970-11-19

Family

ID=5697278

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19681762905 Pending DE1762905B1 (de) 1968-09-19 1968-09-19 Schaltungsanordnung zur UEberwachung der Schaltfunktion eines Verteilerschalters

Country Status (3)

Country Link
US (1) US3613014A (de)
DE (1) DE1762905B1 (de)
FR (1) FR2018384A1 (de)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3805233A (en) * 1972-06-28 1974-04-16 Tymshare Inc Error checking method and apparatus for group of control logic units
US5454018A (en) * 1993-12-30 1995-09-26 Sgs-Thomson Microelectronics, Inc. Counter circuit with automatic reset
US5473651A (en) * 1994-12-28 1995-12-05 At&T Corp. Method and apparatus for testing large embedded counters
US5481580A (en) * 1995-01-26 1996-01-02 At&T Corp. Method and apparatus for testing long counters

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3051855A (en) * 1959-09-23 1962-08-28 Bell Telephone Labor Inc Self-correcting ring counter
US3163847A (en) * 1961-01-03 1964-12-29 Ibm Check circuit for rings with overlapping outputs
US3215938A (en) * 1961-12-22 1965-11-02 Ibm Counter pulse monitoring and correction circuit
US3217185A (en) * 1963-07-05 1965-11-09 Jansons Arnolds Ring counter stabilizing circuitry for condition of non-conduction of all stages or conduction of more than one

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
None *

Also Published As

Publication number Publication date
FR2018384A1 (de) 1970-05-29
US3613014A (en) 1971-10-12

Similar Documents

Publication Publication Date Title
DE3246432C2 (de)
DE3317642C2 (de)
DE2029874B2 (de) Überwachungsschaltung
DE3411015C2 (de)
DE2651314B1 (de) Sicherheits-Ausgabeschaltung fuer eine Binaersignale abgebende Datenverarbeitungsanlage
DE3926377A1 (de) Elektronisches steuergeraet fuer eine brennkraftmaschine
DE1762905B1 (de) Schaltungsanordnung zur UEberwachung der Schaltfunktion eines Verteilerschalters
DE1762905C (de) Schaltungsanordnung zur Überwachung der Schaltfunktion eines Verteilerschalters
DE2023117B2 (de) Ausfallsicheres Steuersystem zur UEbertragung von digitalen Informationen
DE2248451C3 (de) Prüfverfahren und Schaltungsanordnung in Datenverarbeitungsanlagen
DE4303048A1 (en) Alarm recognition apparatus for redundant layout circuit in radio equipment - has input circuits delaying alarm recognition signals when circuits are switched to be operational systems
DE2365092C3 (de) Elektronische Schaltung zur Frequenz- und Phasenüberwachung von Taktimpulsen
DE4418653C2 (de) Vorrichtung zum Auswählen eines von wenigstens zwei Taktsignalen in redundanten Einrichtungen eines Kommunikationssystems
DE3531901C2 (de)
DE69223660T2 (de) Fehlersichere Logikschaltung
DE2323653C3 (de) Steuereinrichtung für eine Verkehrssignalanlage
DE1212152C2 (de) Statischer Zaehler
DE2449634A1 (de) Informations-erfassungssystem
DE2842370C2 (de)
DE4339159C1 (de) Schaltungsanordnung zur synchronen Takterzeugung wenigstens zweier Taktsignale
EP0410117A2 (de) Verfahren zur Erhöhung der Sicherheit der Signalübertragung in Gleisstromkreisen sowie Schaltungsanordnung zur Durchführung des Verfahrens
DE1537821C3 (de) Schaltungsanordnung zur Überwachung der Funktionsfähigkeit von zentralen Einrichtungen, insbesondere für Fernsprechvermittlungsanlagen
DE1946337C (de) Schaltungsanordnung fur einen elektro nischen Binarzahler fur hohe Zahlgeschwindig keiten
DE2444692C3 (de) Eingangsschaltung für einen Rechner zum Empfang von Informationen aus einer Vielzahl von peripheren Datengeräten im Zeitmultiplex-Betrieb
DE2143375C (de) Elektronisches Speicherglied für digitale Datenverarbeitungsanlagen mit hoher Fehlersicherheit, insbesondere für das Eisenbahnsicherungswesen