[go: up one dir, main page]

DE1614423A1 - Halbleitervorrichtung - Google Patents

Halbleitervorrichtung

Info

Publication number
DE1614423A1
DE1614423A1 DE19671614423 DE1614423A DE1614423A1 DE 1614423 A1 DE1614423 A1 DE 1614423A1 DE 19671614423 DE19671614423 DE 19671614423 DE 1614423 A DE1614423 A DE 1614423A DE 1614423 A1 DE1614423 A1 DE 1614423A1
Authority
DE
Germany
Prior art keywords
polycrystalline
semiconductor device
parts
layer
epitaxial layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE19671614423
Other languages
English (en)
Other versions
DE1614423B2 (de
Inventor
Saburo Iwata
Akira Misawa
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Publication of DE1614423A1 publication Critical patent/DE1614423A1/de
Publication of DE1614423B2 publication Critical patent/DE1614423B2/de
Pending legal-status Critical Current

Links

Classifications

    • H10P95/00
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C8/00Solid state diffusion of only non-metal elements into metallic material surfaces; Chemical surface treatment of metallic material by reaction of the surface with a reactive gas, leaving reaction products of surface material in the coating, e.g. conversion coatings, passivation of metals
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D99/00Subject matter not provided for in other groups of this subclass
    • H10P14/24
    • H10P14/271
    • H10P14/2905
    • H10P14/3411
    • H10W10/031
    • H10W10/30
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00Metal treatment
    • Y10S148/037Diffusion-deposition
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00Metal treatment
    • Y10S148/122Polycrystalline
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00Semiconductor device manufacturing: process
    • Y10S438/914Doping
    • Y10S438/922Diffusion along grain boundaries

Landscapes

  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Recrystallisation Techniques (AREA)
  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

LJT. Γ. .
Dr. R. Koenlgsberger - Dlpl-Phye. R. Holzbauer - Dr. F. Zumeteln Jun. PATENTANWÄLTE T.LEFON: SAMMEL-NR. «βΜ4, · MOMOMSN ·.
TELEX 320379
TiLiORAMME: ZUMPAT POSTSCHECKKONTO: MÖNCHEN SIISO
BANKKONTO: BANKHAUS H. AUFHÄUSER
7 /Ii Neu· vollständig· Anmaldunqtunterlsoen
(2/2/1) '
67-GE02
SOIiY CORPOIUIIOIi, Tokyo / Japan Ilalbleitorvorrichtung
Die Erfindung betrifft eine HalbXeiterrorricbtuBg, die mehrere elektrische Elemente hierauf beeitet, die duroh einen FH-Obergang elektrisch voneinander isoliert elnd, wobei die Yorriohtong eine Uutorlage aue einem Leitfähigkeitβtyp und eine epitaxial gewachstne Schicht dee anderen Leitfähigkeitetyp· hierüber beeitrt, wobei die epitaxial gewaoheene Sohloht polykrletalline Berelohe elnechlleet, duroh die eine Verunreinigung diffundieren wird, um den isolierenden PN-Übergang herzustellen.
Die Erfindung betrifft >n1 Meltrrrorrlchtungen mit. darauf auage blldottm Mehrfnoheleaenten, wie etwa Dioden mit rarlablerKapaaitftt und/oder lntegrlertea Schaltungen·
BAD ORIGINAL
108811/0201
üntefkoen (Mt Ί ι am· a Hr. ι «su j
16U423
Obgleich Hehriacheleuent-Halbleitervorrichtungen derselben allgemeinen Art, wie sie hier behandelt werden, bereits bekannt sind, ao weisen solche bekannten Einrichtungen jedoch verschiedene Nacht oil β auf, insbesondere in bezug auf die Spannungshöhe, dl· sie aushalten können, und die Schwierigkeiten, die bei der Her» stellung auftreten. Z.B. war es bei den bekannten Herstellungetechniken gewöhulioh notwendig, entweder eine Diffusionsmaske für das Hineindiffundieren von Verunreinigungen in ein· Unterlage zu vorwenden oder es waren photographisohe Verfahren notwendig, bei denen Abdeckmaterialien verwandt werden mußten.
Die vorliegende Erfindung betrifft nunmehr eine Halbleitervorrichtung mit einer Unterlage aus einem Leitfähigkeitstyp, einer epitaxial gewachsenen Schicht des entgegengesetzten Leitfähigkeitstyps, der auf der Unterlage auegebildet wird, wobei die epitaxial gewachsene Sohioht Einkriitalltell« und polykristallin· Teile enthält. Die Isolation zwischen den verschiedenen Abschnitten, der Halbleitervorrichtung wird dadurch erreicht, daß ein Diffusionsbereich entlang den polykristallinen Teilen vorgesehen wird, wodurch PN-übergänge zwischen den polykristallinen Seilen und den Einkristallteilen hergestellt werden.
Gemäß dem Verfahren der vorliegenden Erfindung wird dl· Unterlag« mit Keimotellen zur Ausbildung von polykristallinen Schichten versehen. Sodann wird eine Epitaxialaohioht des entgegengesetzt«n Leitiiihigkeltatype auf der Unterlage durch Vakuum-Ablagerung aufgebracht·
BAD 03!GJNAL
109811/0201
16U423
An den Eeiraatellen entwickelt sich, eine polykristalline ,Schicht, während die epitaxiale Schicht in dem verbleibenden leil der Schicht im wesentlichen ein Einkristall let.
Im folgenden βoll die Erfindung anhand von in der Zeichnung dargestellten verschiedenen beisplelsweisen Ausführungeformen näher erläutert werden, in der:·
71g. 1 eine perspektivische Ansicht einer Unterlage zeigt» die gemäß der vorliegenden Erfindung verwandt werden kann;
Fig. 2 lot eine vergrößerte Querechnittsansicht der Halbleitervorrichtung, nachdem die polykristallinen Bereiche und die Einkriatallbereiche auf der Unterlage aufgebracht worden sindj
Fig. 3 ist eine Ansicht ähnlich der der Fig. 2, jedoch zeigt diese Figur die Komponenten, nachdem eine Verunreinigung ein-
Sich
diffundiert ist, wodurohYFN-Übergänge ausgebildet habent
Fig. 4 ist eine Ansicht ähnlich der der Fig. 3, jedoch iet hierin ein abgewandelter Diffusioneprozeß dargestellt, der verwandt werden kann; und
Fig. 5 ist eirf stark vergrößerte Ansicht einer abgewandelten AusfUhrungsform einer gemäß der vorliegenden Erfindung hergestellten Halbleitervorrichtung!
In Fig. 1 ist mit dem Bezugczelohen 10 allgemein eine Einkristallsiliciuin-Unterlage vom P-Typ bezeichnet, die mehrere kontinuierliche oder diskontinuierliche Nuten oder Einkerbungen 11 besitzt,
BAD
109811/0201
die auf einer ihrer Oberflächen ausgebildet sind· Die Einschnitt© 11 wirker als Stellen, an denen im weiteren aufgebrachte polykxiBtalline Schichten wachsen.
Eine N-SiIicium-epitaxiale Schicht 12 wird sodann auf der eingeritzten Oberfläche durch Auf dampf ung abgelagert. Die Einkerbungen 11 bewirken, daß sich das N-SiIicium als polykristalline Bereiche 13 ablagert, die in einer im allgemeinen keilförmigen Form wachsen. Der Rest der Schicht 12 ist eine Einkristallschicht vom H-SiI ic I um typ.
Epitaxiale Wachstumsprozeßebzw. Verfahren sind bekannt und bewirken eine Ausbreitung der ursprünglich kristallinen Struktur der Unterlage, bei der sich die Atome der epitaxialon Sehioht als eine Portsetzung der ursprünglich kristallinen Struktur aneinander reiiraen bzw« ausrichten. In einem typischen expitaxLalen Wachstumsprozeß wird die Unterlage in einer Reaktionskammer erhitzt,und ein Gasstrom» der Gase «ines Siliciumhalogenide, wie etwa einem Siliciumtetrachlorid enthält, das mit einer geringen Menge von Phosphortrichlorid angereichert ist» wird über die erhitzte Unterlage in der Kammer unter Vakuum geleitet» An den Oberflächen findet eine Reaktion statt, und es wächst ein film oder eine Schicht von üilloium in monokristalliner Form auf der Oberfläche dor Unterlage. Das Verunreinigungsinaterial lagert sich gleichfalls in elementarer form zusammen mit dem Silicium auf der Unterlage ab·
BAD 109811/0201
Nach der Ablagerung der epitaxialen Schicht 12 wird die unterlage erhitzt, um die P-Verunreinigung von der Unterlage Io in die epitaxiale Schicht 12 hineinzudiffundieren. Die Acceptorverunreiniqung, die in der Unterlage Io enthalten ist, diffundiert in die polykristallinen Bereiche 13 schneller als in den Einkristallbereich, so dass ein im wesentlichen die keilförmigen polykristallinen Bereiche 13 umgebender diffundierter Bereich erzeugt wird, wobei der diffundierte Bereich 14 PN-Übergänge zwischen dem Einkristallbereich 12 und der Unterlage Io darstellt. Der PN-Übergang hat im wesentlichen gleichförmige Dicke, sowohl in dem Bereich, wo er parallel zu der Unterlage Io ist als auch In dem Bereich, der über den keilförmigen polykristallinen Bereichen bzw* Flächen 13 liegt. <
Es können gleichfalls dadurch Stellen für die Erzeugung von polykristallinen Flächen bzw. Bereichen als Teil eines epitaxialen Wachstumprozesses erhalten werden, dass eine Siliciumschicht auf der Unterlage abgelagert wird, anstatt Einkerbungen vorzusehen. Die SiIiciurntellchen schaffen Diskontinuitäten bzw. Störstellen, die sich im wesentlichen in derselben Art und Weise, wie die in den Figuren gezeigten Einkerbungen 11 verhalten·
Bei der in Fig. 4 gezeigten Ausführungsform gemXss der Erfindung sind die in den Fig. 1 und 2 gezeigten Schritte mit dem Unterschied wiederholt, dass die Unterlage und die Epitaxialechlcht. vom selben Leitfähigkeitstyp sind, wobei polykristalline Bereiche 13 von im allgemeinen keilförmiger
■■.'■■■ ■ ■ . ' ■■■■■■ ■ ;
109811/0201
16U423
Form innerhalb einer Einkristallschicht eines epitaxial gewachsenen Abschnittes 12 gebildet werden. Bei dieser AusfUhrungsform wird jedoch, anstatt die Verunreinigung von der Unterlage
10 aus einzudiffundieren, eine Acoeptorverunreinigung in die epitaxiale Schicht 12 durch die epitaxiale Schicht selbst hinein diffundiert, wodurch sich eine Diffusionszone 16 bildet, die die polykristallinen Bereich 13 umgibt, und wodurch PH-Übergänge geschaffen werden«
Beide in den Pig. 3 und 4 gezeigten Vorrichtungen können si. variablen Kapaaitätodioden dadurch ausgebildet werden, daß Elektroden auf ihrer Ober- und Unterseite, angebracht werden. Die
im voraus Kapazität d- sich daraus ergebenden Diode kann dadurch £££2?*
bestimmt werden, daß die Tiefe oder die Breite der Sinkerbungen
11 in der Unterlage im voraus gewählt werden. Weiterhin 1st die geometrische Anordnung der Vorrichtung derart, dafl dl· Diode höheren Spannungen als ähnliche, früher verwandt· Dioden standhalten kann·
In Fig. 5 1st die Herstellung einer zusammenhängend geschalteten Halbleitervorrichtung dargestellt, bei der das erfindungsgem&ße Verfahren verwandt 1st. Bei der Herstellung der in Fig. gezeigten Integralen Schaltung werden dl· In den Fig. 1 bis dargestellten Schritte wiederholt, wonach die obere Fläche der Vorrichtung geebnet bzw. abgeschliffen oder anderweitig abgeschnitten wird, um eine Flüche 17 zu schaffen, bei der Seile
BAD
109811/0201
161U23
des polykristallinen Bereichs 13 freigelegt sind. Andererseits kann die epitaxIaIe Schicht 12 ursprünglich so gewachsen aeint daß die oberen Enden des polykristallinen Bereiches 13 eioh bii an die Oberfläche der Einkrieftallschicht 12 erstrecken» d.h. die liefe der Ablagerung der epitaxialen Schicht 12 kann so gesteuert werden, daß sie nicht die Höhe des polykristallinen Bereichs 13 überschreitet.
In der in fig, 5 gezeigten Torrichtung sind die epitaxial gewachsenen Einkristallachichten 12 elektrisch durch PU-Ubergänge H voneinander getrennt, so daß die einzelnen Bereiche 12 jeweils Kreiselemente, vie Transistoren, Dioden, Kapazitäten oder Widerstände darstellen können.
Die verbesserten Elemente gemäß der vorlegenden Erfindung können gleichfalls durch andere abgewandelte Techniken hergestellt werden, z.B. dadurch, daß mit einer Unterlage aus P-Silielua begonnen wird, daß eine epitaxiale Schicht aus P-S11icium auf der Unterlage abgelagert wird, wobei sich polykristalline Bereiche, wie sie oben beschrieben worden sind, bilden« Sodann kann eine Donatoren-Verunreinigung durch die Unterlage und durch die polykristallinen Bereiche eindiffundi'art *erden, um einzelne, epitaxiale Bereiche zu bilden, die von den polykristallinen Bereichen durch PN-Übergänge getrennt Bind.
Gemäß einer weiteren abgewandelten Ausftihrungsiona der Erfindung
BAD
109811/0201
kann eine eigenleitende Siliciumunterlage mit einer epitaxialen Schicht aus P-S11icium mit zwischenliegenden polykristallinen Bereichen versehen werden« Sodana, kann die Donatorenverunreinigung durch die epitaxiale Schicht einöiffundiert werden, um diffundierte Bereich? zu bilden, durch die PK-tJbergänge ewisohen den polykristallinen Bereichen und der epitaxialen Schicht vom P-Leitfähigkeitstyp geschaffen werden.
BAD 0
109811/0201

Claims (11)

Betrifft: Patentanmeldung P 16 14 423.3 - SOlTY COPvP.- 67-GE02 a t e η t an s ρ r ü c h e
1. Halbleitervorrichtung mit einer-auf einer Unterlage ausgebildeten epitaxial en Schicht, die Einkristallteile und im Abstand voneinander angeordnete polykristalline leile mit 'einem Diff tiaionsbercich entlang den polykristallinen Teilen enthält, wodurch pn-übergHnge zwischen den polykristallinen £ eil on und diesen Einkristallteilen gebildet werden.
2. Vorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß der diffundierte Eereieh eine Verunreinigung enthält, die von der Unterlage au3 eindiffundiert worden ist.
3. Vorrichtung nach Anspruch 1, daaureh geicennzeiehnot, &a3 die polykristallinen Teile von dem diffundierten Bereich umgeben sind, '
4. Vorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß sich die polykristallinen Seile nach aufwärts erstrecken und an der Oberfläche der epitaxialen Schicht freiliegen.
5. Verfahren zur Herstellung οiner Halbleitervorrichtung, dadurch gekennzeichnet, daß eine Unterlag© vorg©oehen lot, auf der Keim3tellcn für die Ausbildung polylnriBtallinor Schichten ausgebildet sind, daß auf dieser Unterlage unter Vakuum eine <*jpitaxiale Schicht abgelagert wird, wodurch hierauf polytcristalllno Schichten und Binkristallschlchten ausgebildet wordons und da3 eine Verunreinigung durch die polykristallinen Sohichton οiadiffundiert wird^ um pn-Uboifgängo zu bilden.
' BAD ORIGINAL '
109811/0201
161U23
I -· ίο ■-
6. Verfahren·nach Anspruch 5, dadurch gekennzeichnet, daß die Verunreinigung aus der Unterlage eindiffundiert \/ird.
7. Verfahren nach Anspruch 5, dadurch gekennzeichnet, daß die Verunreinigung durch die epitaxiale Schicht Gindiffundiert wird.
8. Verfahren nach Anspruch 5, dadurch gekennzeichnet, daß die Vorrichtung nach der Bildung der Überginge entlang der epitaxialen Schicht abgetragen wird» um 2eile.der polykristallinen Schicht freizulegen.
9. Halbleitervorrichtung mit einer auf einer Unterlage aus-' gebildeten epitaxialen Schicht, wobei die epitaxial« Schicht gegeneinander elektrisch isolierte Einkriatallteile eineo Leitf ähigkeitstyps und im Abstand voneinander angeordnete polykristalline Seile eines entgegengesetzten ieitfähigkeitstyps aufweist.
1-0· Halbleitervorrichtung nach. Anspruch 9, dadurch gekennzeichnet, daö die polykristallinen Seile vom selben Leitfähigkeitstyp wie die Unterlage sind·
11. Ilalbleitorvorrichtung nach Anspruch 9, dadurch gekennzeichnet, daß elektrische Schaltkreiselemente auf den Einkristallteilen ausgebildet sind·
1.2. Halbleitervorrichtung nach Anspruch 9, dadurch gekennzeichnet, daß die Unterlage Bigenleltfähigkelj^ aufweist.
BAD OFBGINAL
109811/0201
DE19671614423 1966-02-09 1967-02-09 Halbleiteranordnung Pending DE1614423B2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP787166 1966-02-09

Publications (2)

Publication Number Publication Date
DE1614423A1 true DE1614423A1 (de) 1971-03-11
DE1614423B2 DE1614423B2 (de) 1971-09-30

Family

ID=11677680

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19671614423 Pending DE1614423B2 (de) 1966-02-09 1967-02-09 Halbleiteranordnung

Country Status (3)

Country Link
US (1) US3475661A (de)
DE (1) DE1614423B2 (de)
GB (1) GB1146943A (de)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3791882A (en) * 1966-08-31 1974-02-12 K Ogiue Method of manufacturing semiconductor devices utilizing simultaneous deposition of monocrystalline and polycrystalline regions
US3894893A (en) * 1968-03-30 1975-07-15 Kyodo Denshi Gijyutsu Kk Method for the production of monocrystal-polycrystal semiconductor devices
US3648128A (en) * 1968-05-25 1972-03-07 Sony Corp An integrated complementary transistor circuit chip with polycrystalline contact to buried collector regions
US3770520A (en) * 1968-06-26 1973-11-06 Kyodo Denshi Gijutsu Kenkyusho Production of semiconductor integrated-circuit devices
DE1942838A1 (de) * 1968-08-24 1970-02-26 Sony Corp Verfahren zur Herstellung integrierter Schaltungen
US3899793A (en) * 1968-08-24 1975-08-12 Sony Corp Integrated circuit with carrier killer selectively diffused therein and method of making same
US3651385A (en) * 1968-09-18 1972-03-21 Sony Corp Semiconductor device including a polycrystalline diode
JPS501513B1 (de) * 1968-12-11 1975-01-18
US3659162A (en) * 1968-12-27 1972-04-25 Nippon Electric Co Semiconductor integrated circuit device having improved wiring layer structure
US3725751A (en) * 1969-02-03 1973-04-03 Sony Corp Solid state target electrode for pickup tubes
US3624467A (en) * 1969-02-17 1971-11-30 Texas Instruments Inc Monolithic integrated-circuit structure and method of fabrication
GB1300768A (en) * 1969-07-29 1972-12-20 Fairchild Camera Instr Co Improvements in or relating to semiconductor structures
US3621346A (en) * 1970-01-28 1971-11-16 Ibm Process for forming semiconductor devices with polycrystalline diffusion pathways and devices formed thereby
US3653120A (en) * 1970-07-27 1972-04-04 Gen Electric Method of making low resistance polycrystalline silicon contacts to buried collector regions using refractory metal silicides
US3956034A (en) * 1973-07-19 1976-05-11 Harris Corporation Isolated photodiode array
FR2284189A1 (fr) * 1974-09-03 1976-04-02 Radiotechnique Compelec Procede de depot de materiau semi-conducteur polycristallin
US4094733A (en) * 1976-11-16 1978-06-13 Westinghouse Electric Corp. Method of neutralizing local defects in charge couple device structures
GB2104722B (en) * 1981-06-25 1985-04-24 Suwa Seikosha Kk Mos semiconductor device and method of manufacturing the same
NL8400297A (nl) * 1984-02-01 1985-09-02 Philips Nv Halfgeleiderinrichting voor het opwekken van een elektronenbundel.
US5246877A (en) * 1989-01-31 1993-09-21 Mitsubishi Denki Kabushiki Kaisha Method of manufacturing a semiconductor device having a polycrystalline electrode region

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3189973A (en) * 1961-11-27 1965-06-22 Bell Telephone Labor Inc Method of fabricating a semiconductor device
US3370980A (en) * 1963-08-19 1968-02-27 Litton Systems Inc Method for orienting single crystal films on polycrystalline substrates
US3335038A (en) * 1964-03-30 1967-08-08 Ibm Methods of producing single crystals on polycrystalline substrates and devices using same
US3375418A (en) * 1964-09-15 1968-03-26 Sprague Electric Co S-m-s device with partial semiconducting layers
US3327182A (en) * 1965-06-14 1967-06-20 Westinghouse Electric Corp Semiconductor integrated circuit structure and method of making the same

Also Published As

Publication number Publication date
GB1146943A (en) 1969-03-26
US3475661A (en) 1969-10-28
DE1614423B2 (de) 1971-09-30

Similar Documents

Publication Publication Date Title
DE1614423A1 (de) Halbleitervorrichtung
DE2109874C3 (de) Halbleiterbauelement mit einem monokristallinen Siliziumkörper und Verfahren zum Herstellen
DE1764281C3 (de) Verfahren zum Herstellen einer Halbleitervorrichtung
DE2727557A1 (de) Verfahren zur bildung von monokristallinem siliciumcarbid
EP0001574B1 (de) Halbleiteranordnung für Widerstandsstrukturen in hochintegrierten Schaltkreisen und Verfahren zur Herstellung dieser Halbleiteranordnung
DE2458745A1 (de) Aus einer lichtemittierenden diode und aus einem mit dieser optisch gekoppelten photodetektor bestehende halbleitervorrichtung
DE2749607C3 (de) Halbleiteranordnung und Verfahren zu deren Herstellung
DE3116268C2 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE1564191B2 (de) Verfahren zum herstellen einer integrierten halbleiterschaltung mit verschiedenen, gegeneinander und gegen ein gemeinsames siliziumsubstrat elektrisch isolierten schaltungselementen
DE2265257C2 (de) Verfahren zur Herstellung einer integrierten Halbleiterschaltung
DE2235185A1 (de) Monolithische integrierte schaltung
DE2640981C2 (de) Verfahren zur Herstellung von Halbleiteranordnungen durch Ionenimplantation
DE1942838A1 (de) Verfahren zur Herstellung integrierter Schaltungen
DE1961225A1 (de) Integrierte Halbleiterschaltung und Verfahren zu ihrer Herstellung
DE1965406A1 (de) Monolithische integrierte Schaltungen und Verfahren zu ihrer Herstellung
DE2133976A1 (de) Halbleiteranordnung, insbesondere mono hthische integrierte Schaltung, und Ver fahren zu deren Herstellung
DE2643016A1 (de) Verfahren zur herstellung eines integrierten halbleiterkreises
DE1248168B (de) Verfahren zur Herstellung von Halbleiteranordnungen
DE1489250A1 (de) Halbleitereinrichtung und Verfahren zu ihrer Herstellung
DE69131390T2 (de) Verfahren zur Herstellung einer vergrabenen Drain- oder Kollektorzone für monolythische Halbleiteranordnungen
DE2527076A1 (de) Integriertes schaltungsbauteil
DE2320420A1 (de) Verfahren zur herstellung eines leitfaehigen verbindungsmusters auf halbleiterschaltungen sowie nach dem verfahren hergestellte anordnungen
DE69329999T2 (de) Verfahren zur Herstellung integrierter Schaltungen, insbesondere intelligenter Leistungsanordnungen
DE1464305A1 (de) Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE1614423C (de) Halbleiteranordnung

Legal Events

Date Code Title Description
E77 Valid patent as to the heymanns-index 1977