[go: up one dir, main page]

DE1589852A1 - Halbleiteranordnung und Verfahren zu seiner Herstellung - Google Patents

Halbleiteranordnung und Verfahren zu seiner Herstellung

Info

Publication number
DE1589852A1
DE1589852A1 DE1967G0051179 DEG0051179A DE1589852A1 DE 1589852 A1 DE1589852 A1 DE 1589852A1 DE 1967G0051179 DE1967G0051179 DE 1967G0051179 DE G0051179 A DEG0051179 A DE G0051179A DE 1589852 A1 DE1589852 A1 DE 1589852A1
Authority
DE
Germany
Prior art keywords
polycrystalline silicon
oxide layer
layer
semiconductor
polycrystalline
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE1967G0051179
Other languages
English (en)
Other versions
DE1589852B2 (de
Inventor
Watkins Boyd G
Selser Michael J
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Maxar Space LLC
Original Assignee
Philco Ford Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Philco Ford Corp filed Critical Philco Ford Corp
Publication of DE1589852A1 publication Critical patent/DE1589852A1/de
Publication of DE1589852B2 publication Critical patent/DE1589852B2/de
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00—Resistors, capacitors or inductors
    • H10D1/40—Resistors
    • H10D1/47—Resistors having no potential barriers
    • C—CHEMISTRY; METALLURGY
    • C11—ANIMAL OR VEGETABLE OILS, FATS, FATTY SUBSTANCES OR WAXES; FATTY ACIDS THEREFROM; DETERGENTS; CANDLES
    • C11C—FATTY ACIDS FROM FATS, OILS OR WAXES; CANDLES; FATS, OILS OR FATTY ACIDS BY CHEMICAL MODIFICATION OF FATS, OILS, OR FATTY ACIDS OBTAINED THEREFROM
    • C11C5/00—Candles
    • C11C5/002—Ingredients
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/62—Electrodes ohmically coupled to a semiconductor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D99/00—Subject matter not provided for in other groups of this subclass
    • H10P76/40—
    • H10P95/00—

Landscapes

  • Chemical & Material Sciences (AREA)
  • General Chemical & Material Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Oil, Petroleum & Natural Gas (AREA)
  • Wood Science & Technology (AREA)
  • Organic Chemistry (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Thin Film Transistor (AREA)
  • Drying Of Semiconductors (AREA)
  • Fats And Perfumes (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

Dipt. »:-.:,. *■> Ko^
Dr, T, K al Dach
8 NiiüEie!ii9n 2
fiRgeßif.ii, Tel.24G27§
2 6. SEP. 1967
10 907 - H/Re
GEIiERAL MIORO.-ELECTRONICS, Inc., Santa Clara, California, USA
Halbleiteranordnung und Verfahren zu seiner Herstellung
Die Erfindung betrifft allgemein Halbleiteranordnungen und im besonderen eine Metalloxyd™Halbleiter~Feldeffekt~Anordnungo
Bei den bekannten Metalloxyd-Halbleiter-Transistoren (Metal Oxide Semiconductor Transistors MOST) wird gewöhnlich eine metallische Torelektrode oder ein anderer metallischer Leiter über einer Oxydschicht auf der Oberfläche eines Halblei tersubstratkörpers aufgebracht. Da diese Leiter eine von dem darunter befindlichen Halbleitermaterial (gewöhnlich Silicium) verschiedene Austrittsarbeit besitzen, kommt es zur Bildung einer Potentialdifferenz über der Oxydschicht. Das von dieser Potentialdifferenz herrührende elektrische Feld wird in dem darunter befindlichen Bereich des Halbleiters eine Spannung induzieren, welche die Leitfähigkeit, oder sogar den Leit-
./. 009832/U98
fähigkeitstjrg,, diest-s Bereiche änderte Bine derartige, als · Inversion "beseielmet© %iersng des Lsitfähigkeitstyps ist besonders schädlich, vmä störend» ivens. sie unbeabsichtigt und ungewüaselit in eines Bereich aus Halbleitermaterial von
auftritt /
einem Leitfifhigkeitstf^ welcher Beziehe (beispielsweise die Quelle- \mä Sesfeebereietie eirxes IfOST) vom entgegengesetzten LeitfäMgteitstyp voiselsiaaäei1 trennt 9 da die Inver=> sioB, die Isolation zerstört, di® normalerweise zwischen diesen BereiciieR infolge der zwischeß ihnen "bestehenden Grenzschichten vom entgegengesetzten Iieitfähigkeitstyp bestehen»
Burch die vorliegende IrXiHdUHg1 sol,l dah©r ein Metalloxyd-Halbleiter-fransister (MOST) gesohaffen $&väen9 bei welchem di© Gefahr eins-jr Is^ersioii zwischen "beBachbai'ten Diffusionsb©reichen? falls ein® derartig© Inversion sieht gewtinacht ist, so weit als raüglioh verringert iste
Die Erfindung betrifft somit eine Halbleiteranordnung» insbesondere einen ffletalloxyä^-Halbleiter-Transistor, welch® auf der Oberfläche eines Halbleiterkörpers eine Oxydschicht aufweist.
Gemäß der Erfindung ist auf ein@r Oberfläche diesar Oxyd"— schicht eine Schicht aus polykristallinen! Silicium vorgesehen.
009832/1498- ^ original
Durch die Erfindung wird ein Metalloxyd-Halbleiter-Tranaistor mit folgenden vorteilhaften Eigenschaften erzielts
(1) Die Schicht aus dem polykristallinen! Silicium dient
als elektrostatische Abschirmung zur Verringerung unerwünschter Inversion zwischen aneinandergrenzenden Diffusionsbereichen.
(2) Das polykristalline Silicium dient gleichzeitig zur BiI= dung eines Silieiumwiderstands.
(3) Bei der Herstellung des Metalloxyd-Halbleiter-Transistors gemäß der Erfindung kann die polykristalline Silieiumschieht gleichzeitig als Maske zur Begrenzung der Quelle- und Senkebereiehe und damit zur Herstellung einer selbstausrichtenden ' Tot elektrode dienen.
(4) Das polykristalline Silicium dient zur Bildung eines Widerstands. '.
(5) Bei dem erfindungsgemäßen Metalloxyd-Halbleiter-Transistor kann eine dickere Tor-Oxydschieht verwendet werden, ohne daß hierdurch die Leitfähigkeitsschwellspannung zwischen der Tor- und der Quelleelektrode des Transistors verändert wird.
(6) Das polykristalline Silieium bildet einen Teil der Tor-Elektrode,,
(7) Für das Verhältnis zwischen der Leitfähigkeitsschwellen» spannung zwischen der Tor- und der Quelleelektrode des Transistors einerseits und der Durchbruchspannung der Oberflächenoxydsehicht des Transistors andererseits wird ein verbesserter Wert erzielt -
009832/1498
ORSGiNAL
Im folgenden werden Äusführuagsbeispiele der Erfindung anhand der Zeichnung erläutert; in dieser zeigen
12,
die Figuren 1 bio 5? I9 9$ H9VH und 16 jeweils in schematischer Sehnittansicht eine Halbleiteranordnung gemäß der Erfindung in verschiedenen Stadien der Herstellung;
die Figuren 69 15 und 17 schematische Draufsichten auf die Halbleiteranordnung gemäß der Erfindung in verschiedenen Herstellungsstadien;
die Figuren Q9 10 und 13 schematisierte perspektivische Ansichten der Halbleiteranordnung gemäß der Erfindung in verschiedenen Herstellungsstadienj
Figur 18 eine Draufsicht auf mehrere Halbleiteranordnungen auf einem Plättchen;
Figur 19 eine perspektivische Ansicht der Halbleiteranordnung im aufmontierten Zustand auf einem Sockel;
Figur 20 eine perspektivische Ansieht der in dem Sockel mit einer hermetisch schließenden Kappe verpackten Halbleiteranordnung.
009832/U98
Zur Herstellung eines Metalloxyd-Halbleiter-Transistors (MOST) innerhalb einer integrierten Schaltung wird vorzugsweise ein N~Silieiüm-Substrat bsw. -plättchen verwendet; jedoch kann auch ein P-Silicium-Substratkörper verwendet werden. Auf der Oberfläche des N=-Substratkörpers wird in herkömmlicher Weise ein Oxydüberzug bzw, eine Oxydschioht, im allgemeinen aus Siliciumdioxyd 9 hergestellt. Gemäß der Erfindung wird auf dieser Oxydschicht eine Schicht bzw. ein Überzug aus polykristallinem Silicium erzeugt, die als selbst-ausrichtende Tor-Elektrode und als ein Widerstand dient.
In Fig. 1 ist ein Halbleiterplättchen 30 aus monokristallinem N-Silicium gezeigt» Herkömmlieherweise wird die N-Silieium-.Kristeilscheibe geläppt 9 gereinigt, entfettet und chemisch geätzt, um läppsehäden an der Oberfläche zu beseitigen und die Oberfläche für den nachfolgenden Schritt vorzubereiten.
Sodann wird auf der Oberfläche des Substrate 30 ein Pilmttberaug bzw. eine Schicht 31 (Fig. 2) aus Siliciumoxid erzeugt, vor» zugsweise besteht diese Oxydschicht aus Sllloiumdioxyd. Wie dem Fachmann bekannt, kann diese Oxydschioht in einem Ofen unter Verwendung von Dampf od§r trockenem Sauerstoff als einem geeigneten Oxydationsmittel, oder durch pyrolytlsehe ^zung von Siloxanen hergestellt werden.
009832/1498
g -
Gemäß dem Grundgedanken der vorliegenden Erfindung wird auf der freilegenden Oberfläche der Oxidschicht 31 ein Film, Überzug bzw. eine Schicht 35 .Ü?ig. 3) aus polykristallinem Silicium erzeugt. Die Schicht bsvr. der Überzug 35 aus polykristallinem Silicium kann durch Abscheidung bzw. durch Aufwacheen einer Silioiumschicht auf der Oxydsehielit 31 gebildet werden. _
Nach Durchführung dieses Verfahrensschrittes wird über der polykristallinen Siliciumschieht 35 eine zweite Siliciumschicht 36 (Fig. 4) erzeugt. Die Oxydschicht 36 wird in gleicher oder ähnlicher Weise wie für die Erzeugung der Oxydschicht 31 beschrieben hergestellt. Im gezeigten Ausführungsbeispiel besteht die Oxydschioht 36 aus Siiiclumäioxyd.
In diesem Zeitpunkt werden sodann Teile der Oxydsehieht 36 zur Bildung von öffnungen 38 und 39 (Fig. 5 und 6) entfernt, in welchen die polykristalline Schicht 35 offengelegt iat. Bei dem beschriebenen Ausführungsbeispiel umgibt die öffnung 38 den eine Tor-Eletrode 0 !bildenden B@^ei?5!is während die öffnung 39 den einen Widerstand H bildeaSsa Bereioli umgibt.
Die Entfernung von Teilen der Qxyäseaieht 36 %ws· Erzeugung der
fenster 38 und 39 erfolgt mittels selektiven 'A'tz;techniken und -verfahren. Beispielsweise können PhotoresisWerfahren oder MchtdruckTerfahren verwendet werden. Hierbei wird lichtempfindliches Material verwendet, das als Maske gegen chemische Ätzmittel wirkt. Allgemein gebräuchliche lichtempfind-= liehe Stoffe für diesen Zweck sind die unter den Handelsbezeichnungen KPR9 KMER und ΕΓΪ. vertriebenen Erzeugnisse der Company.
Beispielshalber sei angenommen, daß ein KPR-Resist-Material auf die Oxydschicht 3 δ auf gebracht wird. Das KPR wird an Luft getrocknet und zur Bildung einer harten Emulsion erhitzt. Das Plättchen 30 wird durch ein Vakuum niedergehfalten und eine Glasmaeke über äas Substrat 30 gelegt. Die Maske wird ausgerichtet und herabgelassen und sodann das ganze Gebilde in einer Lehre festgehalten. Als nächstes wird das Gebilde mit UV-Strahlung "belichtet; die TJV-^trahlung durchdringt die klarsichtigen Teile der Glasmaske und polymerisiert die gesamte Oberfläche äes KPB-Materials mit Ausnahme der maskiertenj für die öffnungen 38 und 39 vorgesehenen Bereiche. Das polymerisierte lichtempfindliche Material ist ätzfest. Das nicht belichtete lichtempfindliche Material bleibt unpolymerisiert und wird durch ein geeignetes Lösungs-. mittel entfernt* Die verbleibenden Teile der KPR^-Schicht
..003832/U98
■'■■■ BAD ORIGINAL
■' ~ 8 -
" dienern als ätzmaske füre die darunterliegende SillciuMioxydschicht 3β| als Ätzmittel für Siliciumdioxyd eignet sich eine Fluorwasserstoffsaurelosung. Nach dem *rt°tzen der öffnungen 38 und 39 wird das polymerisierte Photoresist-Material durch ein geeignetes Lösungsmittel, beispielsweise Schwefelsäure„ entfernt«
Nunmehr werden Teile der polykristallinen Silici^inseMcht 35 zur Herstellung der öffnungen 41 und 42 (Pig» 7 und 8) entfernt. Die öffnungen 41 und 42 stimmen in ihrer Konfiguration mit den in der Oxydschicht 36 erzeugten öffnungen 38 und 39 überein und sind in vertikaler Ausrichtung mit diesen angeordnet.
Wie often erwähnt, ist für Siliciumdioxyd ,als "tzlösung Flour·= wasserstoffsäure erforderliche Für polykristallines Silicium hingegen ist eine ander© """tzlösung notweadigi vorzugsweise dient hierzu eine ^'tzlb'sung, welche 15 Volumenteile konzentrierte Salpetersäure., 5 Volumenteile Eisessigsäure sowie 2 Volumenteile konzentrierte Fluorwasserstoffsäurs enthält. Die Oxydschicht 36 dient dabei als Maske zur Herstellung der ^ffnusgen 41 und 42 in der Schicht 35 a«s polykristallinen Silicium? die durch die öffnungen 38 und 39 freiliegenden Teile diesei· polykristallinen Silieiumsehieht 35 sind der Bin-
009832/1498
wirkung der Xtzlösung für polykristallines Silicium ausgesetzt j wodurch die öffnungen 41 und 42 gebildet werden.
Als nächstes werden nun Teile der ersten Oxydschicht 31 entfernt (TIg: 9 und 1O)9 derart daß öffnungen 44a und 44"b ent=· stehen. Außerdem wird auch der Über der Tor-Elektrode liegende Bereich der zweiten Oxidschicht 36 entfernt. Ferner werden auch Teile der Oxydschicht 31 über den Widerstandsanschlußlaschen entfernt, derart daß öffnungen 45 entstehen. Zur Begrenzung der öffnungen 44 und 45 werden wiederum8 wie weiter oben "beschrieben, Photoresist-Verfahren' verwendet. Die öffnung 44a gewährt einen Zugang für die Diffusion eines Quelle-Bereichs s und entsprechend die öffnung 44b für die Diffusion eines Senke-Bereichs.
Da das polykristalline Silicium durch die Fluorwasserstoffsäure, welche zum 'ttzen von Siliciumdioxyd dient, nicht angegriffen wird, kann die polykristalline Siliciumsohicht 35 als Maske für die Herstellung der öffnungen 44a und 44b in der Oxydschicht 31 dienen. Die verbleibenden Bereiche der Oxydschicht 36 und die den Widerstandsbereich umgebende Öxydschioht 31 sind durch die FPR-Maske geschützt,
wird öi© ITPE-Masfe© ©atf ©rut und daa Plättchen 30 nunmehr
PAD ORiGSWAL . >
a/ ·
ίο
■in-herkömmlicher Weiss 9 "beispielsweise durch Eintauchen in Fluorwasserstoffsäure ? gereinigt»
Sodana werden sur Herstellung des Guellebereiehs 50 und.des Senls^ebereiehs 51 dureli .s31@ ^ffnungen 44a wnd 44b P-Bereiche durch Eindiffundieren la £@α Blättchen 30 erzeugt (Fig. ti). Während dieses Diffnsio2isv@i?gasgs werden der T or elektroden-"bereich und die WiöerstaMskösteiktl&selien (Schicht 35) dotiert, derart daß widerstandsasia© polykristalline Bereiche entstehen,, Bi© Biffusionsheliaadliisig tai&m mit Bor durehgeftihrt werdes ρ indem man Bortriehlorid ±b ®eB"bar kontrollierter Weise in ein Trägergas (das ziar Ve-rriEgai?iiag τοη korrosion Sauerstoff enthält) sizEleitet^ die MffissiGasbehandlung kann hei einer Biffusionstemperaisur Ύοη t150 0C während 60 Minuten erfolgen a Das Elndiffundieren t©h Bor ist ia der Fachwelt bekannt und laeispielsweise- auf den Seiten 2T4 ~ 276 des Buchs "Microelectronics" von.ldward Keonjian, Moßraw-Hill Book Companyy Inc., 1963S
Als nächstes wird über dem Qtt@ll@"t3©2°®ioh 50, dsm Senkebereich 51 und den freiliegenden feilen der polykristallinen SiIioiumsohicht 35 eine Ozydschlcht §*j aufgebracht (Fig. 12 und 13). Die Oxydschicht 55» die @srtwed©r aus Silioiuiioaiyd oder aus Silioiumdioxjd bestell®!?, kaBmg wiyd im gleicher oder ähnlicher
009892/U98-
1 I V ' '
Weise wie oben für die Herstellung der Oxydsehieht 31 beschrieben erzeugte Im gezeigten speziellen Ausführungsbeispiel besteht die Oxydsehicht 55 aus Siliciumdioxyd. Nach dem Stande der Technik kann die Diffusion und die Beoxydation in ein und demselben Ofen durchgeführt werden.
Sodann werden zur Herstellung von ^ffnungen 60 bis 64 (Fig. 14 und 15) Teile der Oxyd schichten 55 entfernt. Die öffnung 60 dient zur Freilegung des Guellebereiehs 50, die öffnung zur Freilegung des Senkj?ebereiehs 51 ? die öffnung 62 zur Freilegung des Torelektrodenanschlusses und die öffnungen 63 und 64 zur Freilegimg der Widerstandsanschlüsse. Die Herstellung der öffnungen 60 bis 64 erfolgt in gleicher Weise wie oben für die Herstellung der ^ffringen 38« 39 und 44 beschrieben.
Sodann wird ein dünner Metallfilm 70 (Fig. 16), beispielsweise aus Aluminium durch Yakuumabscheidung auf die Oberseite des Plättchens auf die freiliegenden Oberflächen der Oxyd schichten 31, 36 und 55 aufgebracht. Der Aluminium-Dünnfilm 70 dient zur Kontaktierung für die Kalbleitervorrichtung. Der Aluminium-Dünnfilm 70 wird entweder in einer herkömmlichen Aufdampfvorrichtung durch Erhitzen von Aluminium mittels eines hitzebestfCndigen Metalldrahts oder durch Elektronenstrahl-Auf dampf ung abgesohieden.
008832/1498
Um die gezeigte Kontakt-Konfiguration zu erhalten 9 werden Teile des Aluminiumfilms 70 wieder entfernt (Pig. 17). Für diesen Zweck finden herkömmliche Photoresist- und Lichtätzverfahren von gleicher oder ähnlicher Art, wie sie oben für die Entfernung einer Oxydschicht "beschrieben wurden, Anwendung. Jedoch wird als Ätzmittel Natriumhydroxyd oder Auro-Strip verwendet. Sodann wird das Aluminium in herkömmlicher Weise mit dem darunter liegenden Halbleiter legiert.
Als nächstes wird nunmehr das Plättchen 30 (Fig„ 18) in eine Vielzahl getrennter Halbleiteranordnung©!!? beispielsweise nach Art der Halbleiteranordnung 90 (Fig. 19) zerschnitten. Biese Halbleiteranordnung 90 wird in einem Behälter 91 gekapselt. In dem Behälter 91 befindet sich ein hartes, isolierendes Glas, wie beispielsweise Borsilikat. Die Halbleiteranordnung 90 ist in das Glas 92 eingebettet und mit den Sockel= stiften 94 durch Leiter 95 verbunden\ wobei die erforderlichen elektrischen Verbindungen durch Lötung oder Schweißung hergestellt sind. Mit der Kapsel bzw. dem Sockel 91 ist eine Kappe 96 (Fig. 20) hermetisch dichtschließend verbunden»
■:,;■"■ Patestansprüche:
00S832/U98

Claims (1)

  1. P a te η t a η s ρ r tt c h e s
    1» Halbleiteranordnung, insbesondere Metalloxyd-Harbleiter-Feldeffekttransistor (MOST), mit einem Halbleiterkörper und einer auf einer Oberfläche dieses Halbleiterkörpers vorgesehenen Oxydschicht, dadurch gekennzeichnet, daß auf einer Oberfläche dieser Oxydschicht (31» Pig. 2) eine Schicht aus polykristallinem Silicium (35, Pig. 3) vorgesehen ist.
    Halbleiteranordnung nach Anspruch 1, dadurch g e k β η η.-ζ e i c h η e t , daß ein länglicher Bereich dieser poly- ^r^ilitallinett Siliciumachicht (35) mit Ausnahme seiner beiden Enden elektrisch isoliert ist und infolge seiner Konfiguration als Widerstand geeignet ist.
    3ο Halbleiteranordnung nach Anspruch 29 dadurch g θ k e η η zeichnet ,daß Über,der polykristallinen Silioiumschicht (35» Pig. 4) eine Oxydschicht (36) vorgesehen ist.
    &. Halbleiteranordnung nach Anspruch 3, dadurch g β k β η η ζ e ic h η et ,daß entlang den Rändern des länglichen Bereichs der polykristallinen Siliciumaehioht eine Oxydsehioht
    ist ο - \ - ■' ■ ■ ■
    : 009832/14S8 bad
    - Halblei teranorfeisBg amoli Amsprmeh 1, in Ausbildung als Metall= oxyd-Halbieiter^faraiieistör mit'einem in dem Halbleiterkörper vorgesehenen Quelldt&©reieh» eisern im Abstand davon vorgesehenen Senk^ebereioli sowl© mit einer über dem Zwischenraum sttiö^hen dem Quelle- w&& äem"Seak^ebereich angeordneten Torelektrode, dadurch gekennzeichnet, ' äaß' äi@ Torele'ktrodö' aus der polykristallinen SiIiciumschioht (35) besteht.
    6. Halblei türanordnung nach" isspsucK'3 $'dadurch g~ β k e" η η zeichnet 9 daS über di®s©r als Torelektrvida dienenden" polykristallinen SilieimiiseMefet'(35) 'eine OxydscMcht (36>Γβ vorgesehen ist.
    Verfahren ssur H©r©t©lliäBg ©-isaer" Halbleiteranordnung nacH"'"" einem oder mehreren eier vorhergehend en Ansprüche, dadurch gekennzeichnet 9 daB man auf einer Oberseite eines monokristslliaem Halbleiterkörpers (3°* Fig. 1) eine Oxydsohicht (31» Fig« 2) erzeugt9 und daß man auf einer Oberfläche dieser Oxyöscliiclit C H 5 eiae polykristalline Siliciumschicht (35 9 !"ig. 3)
    8. Verfahren nach Anspruch ?s dadurch gekennzeichnet, daß die polykristallin© Silioiumschioht (35« Fig. 3) durch Vakuumauf dämpfung von Silicium aufgebracht wird.
    ■ -000832/1491'' · · bad h
    9. Verfahren nach Anspruch 7 oder 8, dadurch gekennzeichnet , daß man zur Erzeugung von öffnungen (41, 42, Fig. 7 und 8) in der polykristallinen Siliciumschicht (35), durch welche die darunterliegende erste Qxydsohicht (31) offengelegt werden, vorgegebene selektive Bereiche (41, 42) der polykristallinen Siliciumsohicht (35) entfernt.
    10. Verfahren nach Anspruch 9, dadurch g e k e η η ζ e i c h η et ,daß man die durch die Entfernung der vorgegebenen selektiven Bereiche (41, 42) der polykristallinen Siliciumschiöht (35) freigelegten Bereiche 44a, 44b» Fig. 9 und 10) der ersten Oxydschicht (31) entfernt, wodurch öffnungen (44a, 44b) in der ersten Oxydschicht (31) zum Eindiffundieren der Quelle'- und Senksbereiche in den Halbleiterkörper (30) entstehen.
    11. Verfahren nach Anspruch 10, dadurch g e k e η η ζ e i c h n β t ,daß man durch die in der polykristallinen Siliciumschicht (35) und in der darunterliegenden ersten Oxydschicht (31) erzeugten öffnungen (411 44a, 44br Fig. 9 und 10) eine
    . Unreinheitsdotierung zur Bildung der Senke- und Quellebereiche in dem Halbleiterkörper (30) eindiffundiert·
    12. Verfahren nach Anspruch 11, dadurch gekennzeich-
    η © t f daß der Über dem Bereich zwischen den Quelle- und
    009832/U98
    liegende -Teil der polykristallinen Silicium«- schicht als Torelektrodeiibereich dient.
    13·, Verfahren nach einem oder mehreren der vorhergehenden Ansprüche 7 bis 12e dadurch gekennzeichnet, daß man auf der Oberfläche der polykristallinen Siliciumschicht (35) eine weitere Oxydschieht (36it Pig. 4) erzeugt.
    14. Verfahren nach Anspruch 13» dadurch gekennzeichnet$ daß man durch Entfernen vorgegebener Bereiche der zweiten« über der polykristallinen Siliciumschicht (35) liegenden Oxydschicht (36) öffnungen (38, 39» Fig. 5 und 6) erzeugt, durch welche vorgegebene Bereiche der polykristallinen Siliciumschicht (35) freigelegt werden.
    15. Verfahren nach Anspruch 14f dadurch gekennzeichnet, daß man Teile der freigelegten Bereiche (38» 39) der polykristallinen Silieiurnschieht (35) zur Bildung eines T.orelektrodenbereiehs (41) sowie zur Erzeugung von öffnungen (42) durch welche die auf der Oberfläche des Halbleiterkörpers (30) befindliche erste Oxydschicht (3I) freigelegt wird, entfernt.
    16. Verfahren nach Ansprach 15, dadurch gekennzeichnet, daß man
    . Teile der freigelegten Bereiche (44a9 44b, Fig. 9 und 10) der
    009832/1490
    TY <=·
    auf der Oberfläche des Hallsleiterkörpers befindlichen ersten Oxydschieht (31) zur Bildung von öffnungen (44a9 44b, Figuren 9 und 10) zum Eindiffundieren der Quelle- und Senkyebereiehe entfernt.
    17» Verfahren nach einem oder mehreren der Ansprüche 13 "bis 16, dadurch ge ke »-n s @ i ohne t , daß man aus der zweiten, auf der polykristallinen Siliciumschieht (35) vorgesehenen ■Oxydöchicht (36) durch Entfernen eines ringförmigen Bereichs (39? Tig. 5 und 6) einen inseif Brmigen Bereich der ssweiten .Osydsohicht (36) erseiagts welcher von dem übrigen Teil der OxydsQhicht getrennt ist 9 wodurch gleichseitig ein Bereich der darunterliegenden polykristallinen Schicht (35) freigelegt wird „.
    18c, Verfahren nach Anspruch 17, dadurch gekennzeichnet, daß man den freigelegten Bereich (42, Fig. 7 und 8) der polykristallinen SiUciumschicht (35) zur Herstellung 'eines Widerstands entfernt.
    19. Verfahren nach einem oder mehreren der Ansprüche 13 bis 18, dadurch gekennzeichnet, daß man gleichzeitig zwei getrennte ringförmige Bereiche (38, 39, Fig. 5 und 6) aus der über der polykristallinen Siliciumschioht (35) vor-
    . BAD GRiGtMAL
    009832/1481
    gesehenes zweites Oiydsühlcsht (jS) entfernt8 wodurch zwei Bereiche (38f 39) eier daxmterXiegenäen. polykristallinen "Siliciumsöhleht (35) freigelegt werden.»" daß man "diese freigelegtes Bereiehe" C 41» 42) der polykristallinen Silieitunschieht (35) zitr Bildung eines Torelektrocienbereichs und eines Wide^stamäs ©ntferatg tmd daß mau ia dem einen der hierdurob. freigelegten Bereieiie der auf der Oberfläche des HalbleiterkSrpers vorgeseiieaen ersten Oxidschicht (31-) Teil© zur BiMmisg von ^ffmaageB. (44α9-44Ί>ν Fig. 9 und 10) %ws. Blii&ttfväiülBTmi ü®t Quelle- tMä Senkehereiche entfernt.
    20. Yerfalir©ia aaeli Aaapsracfe 19$ αμάητ&ϊι g e k e n.a κ-e i c h — .net ρ äa£ wsel Qiselle- un& S@^^-e1>@i?eieMe- in den Halbleiterkörper (30) ©iiaäiffiiis#i€:X4t mM metallisierte AnschlußTerhindüngen zu des Qaelle'bereieli^ dem -Seak^ebereioh, dem f orelel:™
    Widerstand herstellt ♦ : :"xc"-;;
    21«.. Verfahren naoii einem oder meteerea. der Ansprüche 1.8 Ms 20, dadurch gskSEa-seieiinit! , daß man entlang-der Ränder des Widerstands eine Oxidschicht (55) erzeugt.. "
    BAD OBIGiHAL
    1832/1408
DE1589852A 1966-09-26 1967-09-26 Feldeffekttransistor Ceased DE1589852B2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US58205366A 1966-09-26 1966-09-26
US59516366A 1966-11-17 1966-11-17

Publications (2)

Publication Number Publication Date
DE1589852A1 true DE1589852A1 (de) 1970-08-06
DE1589852B2 DE1589852B2 (de) 1979-08-02

Family

ID=27078481

Family Applications (3)

Application Number Title Priority Date Filing Date
DENDAT158928D Active DE158928C (de) 1966-09-26
DE1589852A Ceased DE1589852B2 (de) 1966-09-26 1967-09-26 Feldeffekttransistor
DE1789194A Ceased DE1789194B1 (de) 1966-09-26 1967-09-26 Verfahren zur Herstellung eines Feldeffekttransistors

Family Applications Before (1)

Application Number Title Priority Date Filing Date
DENDAT158928D Active DE158928C (de) 1966-09-26

Family Applications After (1)

Application Number Title Priority Date Filing Date
DE1789194A Ceased DE1789194B1 (de) 1966-09-26 1967-09-26 Verfahren zur Herstellung eines Feldeffekttransistors

Country Status (2)

Country Link
DE (3) DE1589852B2 (de)
GB (1) GB1186625A (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2361877A1 (de) * 1972-12-12 1974-06-20 Suwa Seikosha Kk Quarzkristall-oszillatorschaltung

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2020531C2 (de) * 1970-04-27 1982-10-21 Siemens AG, 1000 Berlin und 8000 München Verfahren zur Herstellung von Silizium-Höchstfrequenz-Planartransistoren
US4297721A (en) 1978-11-03 1981-10-27 Mostek Corporation Extremely low current load device for integrated circuit
JPS58165341A (ja) * 1982-03-26 1983-09-30 Toshiba Corp 半導体装置の製造方法
JPH0529329A (ja) * 1991-07-24 1993-02-05 Canon Inc 半導体装置の製造方法
DE102007041229A1 (de) * 2007-08-31 2009-03-05 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Schaltungsanordnung und ein Verfahren zum Verkapseln derselben

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3189973A (en) * 1961-11-27 1965-06-22 Bell Telephone Labor Inc Method of fabricating a semiconductor device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2361877A1 (de) * 1972-12-12 1974-06-20 Suwa Seikosha Kk Quarzkristall-oszillatorschaltung

Also Published As

Publication number Publication date
DE1589852B2 (de) 1979-08-02
DE1789194B1 (de) 1980-04-10
DE158928C (de)
GB1186625A (en) 1970-04-02

Similar Documents

Publication Publication Date Title
DE1589810C3 (de) Passiviertes Halbleiterbauelement und Verfahren zu seiner Herstellung
DE1764056C2 (de) Verfahren zum Herstellen einer Halbleiteranordnung
DE1967363C2 (de)
DE2153103A1 (de) Integrierte Schaltungsanordnung und Verfahren zur Herstellung derselben
DE2726003A1 (de) Verfahren zur herstellung von mis- bauelementen mit versetztem gate
DE2213037C2 (de) Verfahren zur Herstellung eines MOS-Feldeffekttransistors mit einer polykristallinen Silizium-Gate-Elektrode
DE2355567B2 (de) Verfahren zur herstellung metallischer leitungssysteme auf halbleiteranordnungen
DE1764401A1 (de) Halbleiterbauelement mit einem Feldeffekttransistor mit isolierter Torelektrode und Verfahren zu seiner Herstellung
DE3024084A1 (de) Verfahren zur herstellung von halbleiterbauelementen
DE3122437A1 (de) Verfahren zum herstellen eines mos-bauelements
DE2633714C2 (de) Integrierte Halbleiter-Schaltungsanordnung mit einem bipolaren Transistor und Verfahren zu ihrer Herstellung
DE2807138A1 (de) Verfahren zum herstellen eines halbleiterbauelements
DE1489240B1 (de) Verfahren zum Herstellen von Halbleiterbauelementen
DE2615438A1 (de) Verfahren zur herstellung von schaltungskomponenten integrierter schaltungen in einem siliziumsubstrat
DE1296263B (de) Verfahren zur Herstellung eines Transistors und nach diesem Verfahren hergestellter Transistor
DE1805826C3 (de) Verfahren zum Hersteilen von planaren Halbleiterbauelementen
DE1231812B (de) Verfahren zur Herstellung von elektrischen Halbleiterbauelementen nach der Mesa-Diffusionstechnik
DE1589852A1 (de) Halbleiteranordnung und Verfahren zu seiner Herstellung
DE2111633A1 (de) Verfahren zur Herstellung eines Oberflaechen-Feldeffekt-Transistors
DE2020531C2 (de) Verfahren zur Herstellung von Silizium-Höchstfrequenz-Planartransistoren
DE1929084C3 (de) Ätzlösung für ein Verfahren zum Herstellen eines Halbleiterbauelementes
DE1564136C3 (de) Verfahren zum Herstellen von Halbleiterbauelementen
DE2641334C2 (de) Verfahren zur Herstellung integrierter MIS-Schaltungen
DE1292761B (de) Planar-Halbleiterbauelement und Verfahren zu seiner Herstellung
DE1927645A1 (de) Verfahren zur Herstellung eines Halbleiterelements

Legal Events

Date Code Title Description
OI Miscellaneous see part 1
OI Miscellaneous see part 1
8235 Patent refused