[go: up one dir, main page]

DE1549455A1 - Rechenmaschine - Google Patents

Rechenmaschine

Info

Publication number
DE1549455A1
DE1549455A1 DE19671549455 DE1549455A DE1549455A1 DE 1549455 A1 DE1549455 A1 DE 1549455A1 DE 19671549455 DE19671549455 DE 19671549455 DE 1549455 A DE1549455 A DE 1549455A DE 1549455 A1 DE1549455 A1 DE 1549455A1
Authority
DE
Germany
Prior art keywords
flip
flops
memory
group
calculating machine
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE19671549455
Other languages
English (en)
Inventor
Osborn Thomas E
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
HP Inc
Original Assignee
Hewlett Packard Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hewlett Packard Co filed Critical Hewlett Packard Co
Publication of DE1549455A1 publication Critical patent/DE1549455A1/de
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M11/00—Coding in connection with keyboards or like devices, i.e. coding of the position of operated keys
    • H03M11/22—Static coding
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318522—Test of Sequential circuits
    • G01R31/318525—Test of flip-flops or latches
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3287—Power saving characterised by the action undertaken by switching off individual functional units in the computer system
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/26—Functional testing
    • G06F11/273—Tester hardware, i.e. output processing circuits
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/32—Monitoring with visual or acoustical indication of the functioning of the machine
    • G06F11/324—Display of status information
    • G06F11/325—Display of status information by lamps or LED's
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/36—Prevention of errors by analysis, debugging or testing of software
    • G06F11/362—Debugging of software
    • G06F11/3648—Debugging of software using additional hardware
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/02—Digital computers in general; Data processing equipment in general manually operated with input through keyboard and computation using a built-in program, e.g. pocket calculators
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/02—Input arrangements using manually operated switches, e.g. using keyboards or dials
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/02—Input arrangements using manually operated switches, e.g. using keyboards or dials
    • G06F3/0227—Cooperation and interconnection of the input arrangement with other functional units of a computer
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/14—Digital output to display device ; Cooperation and interconnection of the display device with other functional units
    • G06F3/153—Digital output to display device ; Cooperation and interconnection of the display device with other functional units using cathode-ray tubes
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/32—Address formation of the next instruction, e.g. by incrementing the instruction counter
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/44—Arrangements for executing specific programs
    • G06F9/448—Execution paradigms, e.g. implementations of programming paradigms
    • G06F9/4482—Procedural
    • G06F9/4484—Executing subprograms
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/44—Arrangements for executing specific programs
    • G06F9/448—Execution paradigms, e.g. implementations of programming paradigms
    • G06F9/4482—Procedural
    • G06F9/4484—Executing subprograms
    • G06F9/4486—Formation of subprogram jump address
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G1/00—Control arrangements or circuits, of interest only in connection with cathode-ray tube indicators; General aspects or details, e.g. selection emphasis on particular characters, dashed line or dotted line generation; Preprocessing of data
    • G09G1/06—Control arrangements or circuits, of interest only in connection with cathode-ray tube indicators; General aspects or details, e.g. selection emphasis on particular characters, dashed line or dotted line generation; Preprocessing of data using single beam tubes, e.g. three-dimensional or perspective representation, rotation or translation of display pattern, hidden lines, shadows
    • G09G1/14—Control arrangements or circuits, of interest only in connection with cathode-ray tube indicators; General aspects or details, e.g. selection emphasis on particular characters, dashed line or dotted line generation; Preprocessing of data using single beam tubes, e.g. three-dimensional or perspective representation, rotation or translation of display pattern, hidden lines, shadows the beam tracing a pattern independent of the information to be displayed, this latter determining the parts of the pattern rendered respectively visible and invisible
    • G09G1/18—Control arrangements or circuits, of interest only in connection with cathode-ray tube indicators; General aspects or details, e.g. selection emphasis on particular characters, dashed line or dotted line generation; Preprocessing of data using single beam tubes, e.g. three-dimensional or perspective representation, rotation or translation of display pattern, hidden lines, shadows the beam tracing a pattern independent of the information to be displayed, this latter determining the parts of the pattern rendered respectively visible and invisible a small local pattern covering only a single character, and stepping to a position for the following character, e.g. in rectangular or polar co-ordinates, or in the form of a framed star
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
    • H03K19/082—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using bipolar transistors
    • H03K19/084—Diode-transistor logic
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Software Systems (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Computing Systems (AREA)
  • Human Computer Interaction (AREA)
  • Nonlinear Science (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Remote Sensing (AREA)
  • Power Engineering (AREA)
  • Mathematical Physics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Optics & Photonics (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Electronic Switches (AREA)
  • Input From Keyboards Or The Like (AREA)
  • Calculators And Similar Devices (AREA)
  • Logic Circuits (AREA)
  • Storage Device Security (AREA)
  • Power Sources (AREA)

Description

5664-67/Dr.v.B/Ro.
US-Ser.No. 559,887
Piled: June 23, 1966
Hewlett-Packard Company, 15OI Page Mill Road, Palo Alto, California, V.St.A.
Re chenmas chine
Die Erfindung wird an Hand der Zeichnung 'am Beispiel einer elektronischen Tischrechenmaschihe erläutert. Die Erfindung ist jedoch nicht auf solche Tischrechenmaschinen beschränkt, gewisse Merkmale der Erfindung lassen sich vielmehr auch auf größere Rechenmaschinen wie programmgesteuerte Ziffernrechenautomaten anwenden.
In der Zeichnung bedeuten:
Fig. 1 ein Blockschaltbild des elektronischen Teiles der Rechenmaschine gemäß dem AusfUhrungsbeispiel der Erfindung;
Fig. 2 ein Schaltbild typischer Teile der Rechenmaschine;
Fig. 3 eine schematische Darstellung der Anordnung zur Speicheradressierung für mehrfache Wörter in den Kernspeichern der Rechenmaschine;
10 9 8 0 8/1585 BAD 0R!GINAL
Pig. 4 eine schematische Darstellung der Anordnung zur Speicheradressierung, die für jedes aus fünf Bit bestehende Zeichen in den Speichern verwendet wird;
Fig. 5 ein Funktionsdiagramm für die Steuerlogik der Rechenmaschine j
Fig. 6 ein Sehaltbild einer durch eine Tastatur gesteuerten Codiereinrichtung für die Rechenmaschine, und
Fig. 7 ein Schaltbild eines entfernbaren Prüfgerätes zum Prüfen und Warten der Rechenmaschine.
Arbeltswelse
Die als Ausführungsbeispiel der Erfindung dargestellte elektronische Tischrechenmaschine umfaßt drei logische Einheiten, nämlich einen Eingabeteil, einen Ausgabeteil und einen Verarbeitungsteil.
Der Eingabeteil enthält ein von Hand betätigbares Tastenfeld mit Datentasten und einer Dioden-Codiermatrix.
Der Ausgabeteil enthält als Anzeigeeinrichtung eine Kathodenstrahlröhre sowie entsprechende Schaltungsanordnungen zur Anzeige der Inhalte zweier Register, die zum Verarbeitungsteil gehören. Die Inhalte der beiden Register werden in zwei Zeilen übereinander mit Dezimalziffern angezeigt. Das Register, dessen Inhalt im unteren Teil der Kathodenstrahlröhre angezeigt wird, isfc das Tastaturregister KBD, es enthält die jeweiligen numaerisehen
10 9 8 0 8/1585 BAD original
Eingangsdaten. Im oberen Teil der Kathodenstrahlröhre wird der Inhalt des zweiten Registers angezeigt, das als Antwort- oder Ergebnis-Register bezeichnet werden soll und jeweils das Ergebnis des als letztes verarbeiteten arithmetischen Kerns enthält. Die Daten in den Registern ANS und KBD sind im Speicher gespeichert und werden durch die Kathodenstrahlröhre als zehnstellige Dezimalzahlen (die im folgenden als Mantissen bezeichnet werden) angezeigt, wobei sich das Komma zwischen der höchsten und der zweithöchsten Stelle befindet. Auf die Mantisse folgen zwei Dezimalziffern, die sogenannte Kennziffer, die die wirkliche Lage des Kommas in der durch die Mantisse normiert dargestellten Zahl angibt. Die Zahl 0,0125 wird beispielsweise als 1,250000000 -02 angezeigt. Die kleinste positive Zahl, die angezeigt werden kann,
-QQ
ist also 1,000000000 · 10 ". Die größten positiven und negativen
QQ Zahlen, die angezeigt werden können, sind + 9*999999999 · Hr7*.
Der Verarbeitungsteil enthält Schaltungsanordnungen, wie sie bei Digitalrechnern üblich sind, also beispielsweise J-K-Flipflops, logische Gatter usw., einen Kernspeicher mit wahlfreiem Zugriff, und Anordnungen zur Entgegennahme von Information vom Eingabeteil sowie zur Ausgabe von Information an die Anzeigeeinrichtung.
Die Datentasten umfassen Tasten für Operanden und Operatoren. Die Operanden umfassen die einzugebenden Dezimalziffern von Null bis Neun. Die Operatoren sind in zwei Untergruppen unterteilt, nämlich Steueroperatoren und Rechenoperatoren. Die Steueroperatorei umfassen einen Löschoperator ERR zum Freimachen der Tastatur bei
.:-\j. 1098 08/1585 - bad original
einem Irrtum in der Eingabe, einen Dezimaloperator DEC zum Bestimmen des Wertes und des Vorzeichens der Kennziffer, einen Vorzeichenänderungsoperator zum Ändern des Vorzeichens der Mantisse oder der Kennziffer, und Operatoren STO und MEM zum Speichern bzw. Abfragen von Information in bzw. aus einem Hilfsspeicher, usw. Die Rechenoperatoren umfassen die üblichen Rechenfunktionen Addition ACC+, Subtraktion ACC-, Multiplikation X und Division -^- .
Allgemeiner Aufbau
Die Rechenmaschine enthält einen Speicher mit vier Arbeitsregistern und zehn oder weniger Hilfsspeicherregistem, die jeweils dreizehn Zeichen aus jeweils fünf Bits zu speichern vermögen. Die Arbeitsregister bestehen aus einem eigentlichen Arbeitsregister WRK, einem Zwischenregister TMP zur zeitweiligen Speicherung, dem Tastaturregister KBD, und dem Ergebnisregister ANS. Die Hilfsregister sollen mit MEM 0, MEM 1, ... MEM 9 bezeichnet werden. In den Registern dienen jeweils zehn der dreizehn Zeichen zur Speicherung der Mantisse. Die Zeichen der Mantisse sollen mit Dq, Dq, ... Dq bezeichnet werden, wobei Dq die Ziffer der höchsten Stelle (MSD) und DQ die Ziffer "der niedrigsten Stelle (LSD) sind. Zwei der verbleibenden drei Zeichen, nämlich die Zeichen E, und EQ dienen zur Speicherung der höheren bzw. niedrigeren Stelle der Kennziffer. Das verbleibende Zeichen IAS, dient zur Speicherung von Zwischenresultaten und Steuerinformation.
BAD ORIGINAL
109808/1585
Jedes Zeichen besteht aus fünf Bits B^, B, ... BQ. Die Zeichen, werden in einem üblichen 8-4-2-l-BCD-Binärcode gespeichert, wobei Bh der höchsten Stelle und BQ der niedrigsten Stelle entspricht. B^ von Dq und E1 geben das Vorzeichen D und E der Mantisse bzw. der Kennziffer an.
Der Kernspeicher ist ein üblicher, wortorganisierter Speicher, wie er an Hand der Fig. 4.1, 4.3* 8.2e und 8.15a des Buches "Square Loop Ferrite Circuitry" von G. J. Quartly (Iliffe Books, Ltd., London) oder, in dem entsprechenden Buch "Schaltungstechnik mit Rechteckferrit en" von CJ. Quartly, Philips Technische Bibliothek, I965, Kapitel 4 und 8, beschrieben ist. Es wird mit einem Speieherzyklus ähnlich wie bei dem Digitalrechner IBM 704 gearbeitet, d.h. das Herauslesen ist zerstörungsfrei während beim Speichern die vorher in dem betreffenden Speicherplatz gespeicherte Information gelöscht wird. Fünf Bit-Flipflops BFF nehmen sowohl das aus dem Speicher herausgelesene Zeichen als auch das im Speicher zu speichernde Zeichen auf.
Die Eingabe von Information in die Rechenmaschine erfolgt ausschließlich über die von Hand betätigbaren Datentasten. Jeder Taste ist eine spezielle, aus fünf Bits bestehende Kodekombination zugeordnet, die durch eine Dioden-Codiermatrix erzeugt wird.
Von der Tastatur führt eine Informationsleitung, auf der ein Signal auftritt, wenn eine Taste gedrückt ist, zum Verarbeitungsteil. Dieses Signal veranlaßt die Maschine, aus einem Anzeige-Unterprogramm auszutreten und mit der Verarbeitung neuer Daten
10 9 8 0 8/1585 bad original
zu beginnen. Ein Unterprogramm wird durch eine Folge von Plipflop-Zuständen gesteuert, die einen gewünschten Punktionsablauf bewirken, z.B. eine algebraische Addition oder Subtraktion, Komplementbildung t Multiplikation, Division, Dateneingabe, Anzeige, Normierung usw. Diese Unterprogramme entsprechen Mikroprogrammen bei digitalen Großrechnern.
Aufbau
Der in Fig. 1 schematisch dargestellte elektronische Teil der Rechenmaschine enthält ein Leitwerk (Steuerlogik), zwei fest verdrahtete Logikeinheiten IU, IW, einen Speicher IX mit wahlfreiem Zugriff, Flipflop-Register IZ, Eingangsleitungen IEE und Ausgangsleitungen IFF. Außerdem kann bei IDD und ICC eine Prüfvorrichtung angeschlossen werden, wie noch näher erläutert wird.
Die logischen Operationen werden in der Rechenmaschine dadurch ausgeführt, daß Flipflop-Eingangsleitungen IM in geeigneter Reihenfolge durch die Logikeinheit IW gesteuert werden. Die Schaltungen in der Logikeinheit IW haben zwei Aufgaben, erstens bestimmen sie die interne Aufeinanderfolge der Vorgänge durch Steuerung einer Gruppe von acht Adressen-Flipflops FI3, F12, FIl, FlO, F03, F02, FOl, FOO, während die übrigen Flipflops entweder direkt über ihre Eingangsleitungen oder indirekt durch Steuerung von Befehlen, die mit anderen Befehlen oder Flipflop-Eingängen zusammenhängen, gesteuert werden. Die Befehle, die mit anderen Befehlen zusammenhängen, müssen schließlich zu einem Befehl führen,
109808/1 585 bad original
15A9455
der Flipflop-Eingänge steuert.
Vier der Flipflops, die den internen Ablauf steuern, dienen als Eingänge für die Logikeinheit IU, die ünterprogrammdecoder und Treiberstufen enthält. Die 16 möglichen Kombinationen deren Zustände der Flipflops FO3 bis POO werden decodiert und die zugehörige Treiberstufe (siehe Fig. 2) selektiert eine von l6 Unterprogramm-Treiberleitungen SOOOO bis Sllll. Die selektierte Trei*· berleitung wird an den positiven Pol der Betriebsspannungsquelle angeschlossen. Die übrigen 15 Unterprogramm-Treiberleitungen befinden sich dagegen auf einem Potential in der Nähe von null Volt. Eine typische Unterprogrammdecoder- und Treiberstufe 2A ist in Fig. 2 dargestellt. Die Treiberstufe wird durch ein Signal YLCY freigegeben, das aus dem Leitwerk IV (Fig. l) stammt. Wenn das Signal YLCY den Wert Null ("falsch") hat, werden alle Unterprogramm-Treiberleitungen abgeschaltet. Die Buchstaben F oder E vor der Zahl im Bezugszeichen der Flipflops bezeichnen das 1- bzw. O-Ausgangssignal des betreffenden Flipflops.
Die Ausgangssignale der übrigen Flipflops (FI3, F12, FIl, FlO), die den internen Funktionsablauf innerhalb eines Unterprogrammes bestimmen, werden in Qualifizierungs- oder Freigabegattern decodiert, die dazu dienen, die von den Unterprogramm-Treiber leitungen über die Widerstände 2B in Fig. 2 kommenden Signale zu klemmen, also auf einem bestimmten Wert zu halten. Es sind 80 Freigabegatter gebildet, die F13, F12, FIl und FlO verwenden. Ein typisches Freigabegatter 00210 ist in dem in
BAD
109808/1585
15A9A55
Pig. 2 mit 2C bezeichneten, gestrichelten Rechteck dargestellt. Solche Gatter, auf die noch näher eingegangen wird, werden in der ganzen Maschirfe relativ häufig verwendet. Der größte Teil des Funktionsablaufes eines Unterprogrammes wird direkt durch die Unterprogramm-Treiberstufen und die Freigabegatter aus FlJ, F12, FIl und FlO bewirkt. Es wird später noch gezeigt werden, wie die Zustände der übrigen Flipflops für andere Freigabegatter verwendet werden, die in Kombination mit den Freigabegattern von F13>, F12, FIl und FlO den internen Funktionsablauf genau bestimmen.
Die zweite Aufgabe der Logikeinheit IW besteht darin, die verbleibenden Flipflops entweder direkt über ihre Eingänge, oder indirekt über Befehle zu steuern. An Hand von Fig. 2 sei erläutert, wie ein typischer Befehl ausgeführt wird. Angenommen die Treiberleitung SOlOl und das Freigabegatter G0210 seien selektiert. Der auch den Widerstand 2B durchfließende Strom fließt dann zur Befehltreiberstufe 2D. Dementsprechend wird eine IESF-Befehlstrelberleitung (IESF - Instruction Exchange Sign and Fifty) an +15 V angeschlossen und es fließt Strom durch Widerstände 2E. Die Logik für diesen Befehl bewirkt dann, daß die Inhalte eines Flipflops F50 und eines Flipflops F24 gegeneinander ausgetauscht werden.
Jede der Flipflop-J-K-Eingangsleitungen oder Jeder der Befehle kann an eine Unterprogramm-Treiberleitung angeschlossen und ausgeführt werden, wenn die Frelgabedingungen erfüllt sind.
109808/1585 BAD 0RIG,nal
Auf diese Weise ist jederzeit eine vollständige Kontrolle und Steuerung der Anlage möglich.
Eine kurze Beschreibung aller Flipflops, Befehle und Freigabegatter folgt.
Zuordnung und hauptsächlicher Verwendungszweck der Flipflops
0 0 Haupt-Flipflop (PFF) zur Identifizierung von Unterpro-
0 1 grammen 0 2
1 0 Hilfs-Flipflops (SFF) zur Identifizierung von Zuständen 1 1 innerhalb der Unterprogramme
2 0 Bit-Flipflops (BFF), die als Datenregister verwendet 2 1 werden, um Information im Kernspeicher zu speichern 2 2 oder aus diesem herauszulesen
5 0 Zeichen-Flipflops (CFF) zur Angabe von Zeichenadressen
3 1 im Kernspeicher
4 0 Wort-Flipflops (WFF) zur Angabe der Wörter von Registern 4 1 des Kernspeichers
5 0 Zwischen-Flipflops (TFF), die als Pufferspeicher zur
5 1 zeitweiligen Aufnahme von Information, z.B. von Übertragsbits während einer Addition, dienen.
6 0 Speicher-Flipflops (MFF), die den Kernspeicherzyklus 6 1 bestimmen und den Anschluß der Prüfvorrichtung an die 6 2 Maschine ermöglichen.
BAD ORIGiNAL
10 9808/158
Befehle
1. IACE - Strahl (Spur) der Kathodenstrahlröhre "ein".
2. IBRS - Verschieben der Information in den Bit-Flipflops BPF
um eine Stelle nach rechts", dabei Einschieben einer Null in F24 und Einspreichern des aus F20 austretenden Bits in F50.
5. ICAL - Aufruf eines Unterprogrammes. Der Befehl ICAL bewirkt, daß folgende Vorgänge gleichzeitig ablaufen:
a. 1111 ■» SFF F4l
b. (SFF) — —» BFF 0,0)
C. 110 =5 ► F43, F42,
d. 1200 -?> CFF (1,
e. ISTO
4. ICCF - Bewirkt, daß (CFF) von der höchsten Stelle MSD oder
niedrigsten Stelle LSD der Mantisse oder des Exponenten bzw. der Kennziffer gemäß der folgenden Konvention geändert wird:
FlO = 1 FlO =
Do > D9
D9 + do
Eo 9- El
El * Eo
Der Befehl ICCF bewirkt praktisch, daß in F^O, immer und in FJ52, wenn FlO = O ist, die Komplemente gebildet werden (s. Fig. 4).
5. IC40 - Komplementbildung in F40.
6. IC41 - Komplementbildung in F4l.
7. IDBF - Verringerung (Decrements) von BFF, 8-4-2-1 Binärzyklus, d.h. 17g - Oq zyklisch.
8. IDCF - Verringert CFF in binärem Zyklus.
9· IDDL - Anzeigedecodierung - linke Hälfte des E-Musters.
109808/1585
- Anzeigedecodierung - rechte Hälfte des E-Musters..
- Untere Spur in der Kathodenstrahlröhre.
- Spur links in der Kathodenstrahlröhre.
- Wiederherstellen der unteren Spur in der Kathodenstrahlröhre .
- Wiederherstellen der linken Spur in der Kathodenstrahlröhre.
- Wiederherstellen der rechten Spur in der Kathodenstrahlröhre ,
- Austausch zwischen P50 und F24.
- Erhöhung (Increment) von BPP, Zählung 0-9 in 8-4-2-1 zyklisch. 1 ■■■ ■ F50, wenn von 9 nach 0 gezählt, d.h. ein Übertrag bei der Addition verwendet wird.
- Erhöhung von CFF, Zählung 0 - 17g zyklisch.
- 1111 > F23, F22, F21, P20.
- 0000 » P25, F22, F21, P20.
- Speicher in BPP Lesen und Wiederherstellen.
- Dient zur Rückkehr von einem befohlenen Unterprogramm zum befehlenden Unterprogramm. Der Befehl IRTH bewirkt, daß die folgenden Operationen gleichzeitig durchgeführt werden:
a. 1000 > PPF
b. 1200 » CPF (I1 O1 0) y FJ3, PJl, F30
C 1111 * SPF
d. 110 ^ F43, F42, P4l.
e. IRDR
23. ISTO - Inhalt von BPP im Kernspeicher speichern.
24. ITBS - (BFF) > SPP.
25. ΓΓΚΒ - Codierte Tasten > Bit-Flipflops.
10. IDDR
11. IDHD
12. IDHL
13. IDRD
14. IDRL
15. IDRR
16. IESF
17. IIBF
18. HCF
19. IJBF
20. IKBP
21. IRDR
22. IRTN
109808/1585
1 5A9A55
26. ITRA - Transfer zwischen Unterprograminen.
27. rrSB - (SFP) -—^ BPP, F24 ungeändert.
28. rrVF - Transfer Veetor-Decodlerung (F24 = 1).
29. ITVE - Transfer Veetor-Decodierung (P24 =0).
Preigabegatter
Bei der vorliegenden Maschine werden 80 Freigabegatter verwendet» die durch Zahlen, die dem Zahlensystem mit der Grundzahl 3 angehören, von 00000 bis 02221 durchnumeriert sind. Die ternäre Ziffer 0 bedeutet, daß ein Eingangssignal dem 0- oder E-Zustand eines Flipflops entspricht, während die Ziffer "l" den 1- oder F-Zustand des Flipflops angibt. Die Ziffer 2 bedeutet, daß das der betreffenden Ziffernstelle entsprechende Flipflop für das betreffende Gatter nicht verwendet wird. Die Ziffern bezeichnen, beginnend mit der höchsten Stelle, die Eingangssignale von den Flipflops 13, 12, 11 und 10. Das Gatter G0210 ist dementsprechend an die Leitungen E13, FIl und ElO angeschlossen. Die Gatter sind durch die unten angegebenen logischen Gleichungen definiert. Für das Gatter 00210 lautet diese Gleichung:
G0210 = Ε13·Ρ11·Ε10
Das Gatter 2C in Fig. 2 zeigt, wie das Gatter G0210 in der Praxis verdrahtet ist.
Außer den erwähnten 80 Freigabegattern werden noch die folgenden speziellen Freigabegatter (qualifier^ verwendet:
109808/1585
Spezielle Freigabegatter
1. YBPN - (BPP) = 910 d.h. 2 10 0 1
2. YBPU - (BPP) = I10 d.h. 2 0 0 0 1
3. YBPZ - (BFF) = 0 d.h. 2 0 0 0 0
4. YDNE - (GEP) = D9
5. YEOD - Ende der Anzeige
6. YEZR - (CPF) « Eo
7. YKDN - Taste gedrückt
8. NKDN - Taste nicht gedrückt
9. YLSD - (CFF) = Eo oder Do <·
10. YLCY - logischen Zyklus durchführen
11. YMOD - Multiplikation- oder Divisionstaste gedrückt
12. NMOD - MuItiplikations- oder Divisionstaste nicht gedrückt
13. YNZE - Nulltaste nicht gedrückt
14. NQ24
bis - Fünf Pegel zur Codierung von Tastenfeldzuständen
18. NQ20
19. YQAA - Speziell, YQAA = F24*F21·GQOOl
20. YRDM - Speicher abfragen
21. YRUN - Prüfvorrichtung-Schalterzustand
22. YSAN - Leseverstärker'fein" 2^. YSIN - (CFP) = Ds oder Es
24. YSSR - Einstufenleseschalter "ein" (Prüfgerät)
25. YSSS - Einstufenspeicherschalter "ein" (Prüfgerät)
26. YSST - Einstufenschalter "ein" (Prüfgerät)
109808/1588
27. YWTM - Speichern im Speicher
28. YMSD - (CPP) = E1 oder D9
Logische Gleichungen
Die Schaltung der vorliegenden Rechenmaschine wird durch • logische Gleichungen und nicht durch Schaltbilder beschrieben, da die Beschreibung durch logische Gleichungen wesentlich einfacher und leichter zu verstehen ist. Die logischen Gleichungen sind Schaltungsanordnungen äquivalent und eine Ausführungsform der vorliegenden Rechenmaschine wurde in der Praxis auf Grund der logischen Gleichungen gebaut, ohne den Zwischenschritt über komplizierte Schaltbilder zu gehen. Die logischen Gleichungen sind in der Form X = Y . Z geschrieben, wobei die Terme X, Y und Z elektrische Klemmen angeben, die miteinander z.B. so verbunden sind, daß an der Klemme X nur dann ein Signal auftritt, wenn die Klemmen Y und Z gleichzeitig Signale liefern. Das Multiplikationszeichen zwischen den Termen auf der rechten Seite der Gleichung bedeuten, daß alle auf der rechten Seite der Gleichung aufgeführten Vorgänge gleichzeitig auftreten müssen, wenn der auf der linken Seite der Gleichung angegebene Vorgang auftreten soll. Die elektrischen Klemmen, die durch die Terme der logischen Gleichungen angegeben werden, sind 1.) die elektrischen Klemmen bestimmter mechanischer Schalter, z.B. Tastenschalter, 2.) die elektrischen Klemmen von Flipflops, JJ.) Befehltreiberleitungen usw. und 4.) bestimmte elektrische Klemmen, die mit "Gatter" bezeichnet werden.
109808/1585
Befehlstreiberleitungen werden in den Termen der Gleichung durch eine aus vier Buchstaben bestehende Codegruppe bezeichnet, die mit I beginnt, siehe die vorstehende Tabelle "Befehle".
Die Teile der in Fig. 2 dargestellten Schaltungsanordnung werden durch folgende logische Gleichungen definiert:
SOlOl * EO3.F02.EOl.POO·YLCY
00210 - £1>F11-E1O
IESF * SO101«00210
K24 « IESF . E50
J24 « IESF · F50
K50 « IESF · E24
J50 « IESF · F24
Man beachte, daß die transistorbestückte Treiberstufe 2D in der Gleichung für IESF nicht besonders erscheint. Die Rechenmaschine ist so entworfen, daß der LeJdtungsverbrauch möglichst gering ist, und die transistorbestückten Treiberstufen, z,B. die Treiberstufe 2D in Fig. 2, die mit den verschiedenen Unterprogramm-Befehlstreiberleitungen verbunden sind, werden daher gesperrt, solange die zugehörige Treiberleietung nicht in Betrieb ist. Es wird daher nur für diejenigen Treiberleitungen Leistung verbraucht, die tatsächlich zu dea betreffenden Zeitpunkt Nutzarbeitet leisten, wodurch die von der Maschine verbrauchte Gesamtleistung erheblich herabgesetzt wird. Durch das Sperren der Treiberstufen, z.B. der Treiberstufe 2D, wird außerdem der eine logische Signalpegel er-
10 9 8 08/1585 bad original
zeugt, der sonst durch zusätzliche Bauteile eingestellt werden müsste, wodurch der Leistungsverbrauch ebenfalls herabgesetzt wird. Die Treiberstlifen machen die Schaltung außerdem gegen Störungen unempfindlich, da die gesteuerte Spannung, die bei 2D und 2G mit 2,2 V angegeben ist, einen gesteuerten Schwellwert erzeugt, den die Signale überschreiten müssen, um die Treiberstufe aufzutasten. Die Eingangsspannung an der Basis des Transistors 2G muß also 2,2 V übersteigen, bevor dieser Transistor einschaltet, so daß Störungen, deren Amplitude unter 2,2 V liegt, ohne Wirkung bleiben. Die letzten vier der obigen Gleichungen geben die Verbindungen an, mittels derer die IESF-Befehlstreiberstufe die vorgesehene Punktion ausübt, nämlich die Inhalte der Flipflops 24 und 50 zu vertauschen.
Die tatsächliche Zusammensetzung der speziellen Freigabegatter kann nun mit Hilfe von logischen Gleichungen beschrieben werden. Ein Teil der speziellen Freigabegatter oder -einrichtungen sind von Hand betätigbare Schalter, deren Schaltung aus der Definition der betreffenden Freigabeeinrichtung hervorgeht. Die übrigen Freigabegatter sind elektronische Gatter, die durch Zusammenschalten von Flipflopklemmen und anderen Gattern gebildet werden. Die Schaltung dieser Freigabegatter geht aus den folgenden logischen Gleichungen hervor:
YBFN = F23 . E22 · E21 · F20 YBFU = E23 · E22 · E21 · F20 YBFZ = E23 · E22 · E21 . E20
109808/1585 ·"»««««.
YDNE = YMSD . E32
YEOD = YSIN . E32 . e40 · F51
YEZR = YLSD · EJ2
YLSD = F33 · FJl · FJO
YLCY = POO · Eel · E62 · EÖJ
YQAA = F24 . F21 · GOOOl
YRDM = F60 · F6j
YSAN = P6l · F62 · F6J
YSIN = FJJ · BJl
YWTM = P6l · EÖJ
YMSD =
Unterprogramm-Leitungen
Außer den Flipflops, Befehlsschaltungen und Freigabegattern enthält die Rechenmaschine sechzehn Unterprogramm-Befehlsleitungen, die aus elektronischen Verbindungen von HaupfcFlipi'lops PFF bestehen. Die sechzehn Unterprogramm-Befehle sind in binärer Notierung mit SOOOO bis SIl11 bezeichnet. Jede Ziffernstelle gibt an, ob das Eingangssignal dem 1- oder dem 0-Zustand eines Flipflops entspricht. Die Stellen entsprechen, beginnend in der höchsten Stelle und endend in der niedrigsten Stelle, den Zuständen der Flipflops 03, 02, 01 bzw. 00. Zu jedem Befehl gehört ein fünfter Eingang vom Bewertungsgatter YLCY. Der Widerstand in den verschiedenen Befehlsschaltungen führt zur Betriebsspannungsquelle. Der Befehl SOlOl hat also die folgende Form:
SOlOl = EOJ · F02 · EOl · FOO · YLCY
109808/1585
BAD
Es gibt eine Äquivalenz im System. Diese besteht darin, daß der Befehl ISTO äquivalent zu J65 ist, d.h. beides entspricht dem gleichen Signal.
Speicherorganisation
Der Speicher IX ist ein üblicher Ferritkernspeicher mit wahlfreiem Zugriff, für den die folgenden Steuer- und Informationsleitungen erforderlich sind: Eine Adressenleitung IP zur Bezeichnung des zu selektierenden Zeichens, Bit-Leitungen IR zur Übertragung der Information vom Speicher zu den Speicherzugriffsregistern, nämlich den Bit-Plipflops F24, F23, P22, P21, P20j Inhibit-Leitungen IQ zur Angabe, welche Bits in einem selektierten Zeichen während eines Einspeicherungszyklus Information aufnehmen sollen, und drei Steuerleitungen IE, IP und IG. Die letztgenannten drei Leitungen liefern unter Steuerung des Leitwerkes IV Signale, die das Einspeichern von Information in den Speicher oder das Herauslesen von Information aus diesem bewirken. Hierauf wird im Abschnitt "Leitwerk" noch näher eingegangen. Kurz gesagt, liefert das Leitwerk IV jedesmal wenn es einen Lesebefehl IRDR IC erhält, Befehle IKBP und K24 bei IAA zur Mullstellung von P24 bis P20. Der Speicher wird dann abgefragt und die Leseverstärker werden über die Leitung IP aufgetastet. Die Information im Speicher wird in die Flipflops F24 bis F20 herausgelesen. Auf den Lesezyklus folgt ein Einspei eher zyklus (Signal auf der Leitung IE), bei dem die in den Flipflops P24 bis F20 enthaltene Information mittels der Inhibit-Leitungen IQ in den Speicher rückgespeichert
109808/1585 bad original
wird. Der Befehl IRDR bewirkt also ein Herauslesen von Information aus dem Speicher und die Wiederherstellung des ursprünglichen Speicherzustandes (RUckspeichern), so daß das Herauslesen zerstörungsfrei ist.
Der Speicherbefehl ISTO auf der Leitung ID stimmt mit dem Lesebefehl IRDR Ubereln, mit der Ausnahme, daß die Befehle IKBP und K24 auf der Leitung IBB nicht gegeben werden und die Leseverstärker nicht über die Leitung IP aufgetastet werden. Die Kerne werden also während des Lesezyklus (IQ) freigeschaltet und die Information in den Bit-Flipflops F24 bis F20 wird dann in die Kerne eingespeichert.
Der Speicher umfaßt sechs Wortplätze, die durch die Karnaugh-Karte (Fig. 3) angegeben sind. Jedes Wort besteht aus dreizehn Zeichen zu je fünf Bits. Die Zeichen sind in der in Fig. 4 dargestellten Karnaugh-Karte definiert. Man beachte, daß die Zeichen E1, Eg, Dq und Dg wie ein und dasselbe Zeichen decodiert werden. Dies beruht darauf, daß die Vorselchenbits der Mantisse (DS) und des Exponenten (ES) die fünfte Bitstelle (F24) der Zeichen in/der höchsten Stelle der Mantisse (D9) bzw. des Exponenten (El) einnehmen. Man beachte ferner, daß immer dann, wenn F43 auf "1" geschaltet, der augenblickliche Zeichenplatz (IAS) selektiert wird, gleichgültig, welchen Zustand FJ3 bis F^O einnehmen.
Beim Zugriff zum Speicher entspricht F20 dem Bit der niedrigsten Stelle und F23 dem Bit der höchsten Stelle numerischer Infor-
109808/1585
BAD
mation. F24 entspricht dem Bit der höchsten Stelle aller Fünf-Bit -Zeichen.
Leitwerk
Das Leitwerk IV ist in Pig. 5 genauer dargestellt, es enthält vier Flipflops F63, F62, Fei, POO und die zugehörige Verdrahtung. Ein großer Teil dieses Abschnittes betrifft das bereits erwähnte Prüfgerät, das zur Prüfung des Systems dient. Das Prüfgerät wird noch genauer beschrieben, im Augenblick kann es als eine Vorrichtung mit einem Ein-Aus-Schalter* einem Einstufenschalter, einem Leseschalter, einem Speicherschalter und einer Anordnung, die alle Flipflops der Maschine, mit der Ausnahme der Flipflops F63 bis f6o des Leitwerkes, in jeden gewünschten Zustand zu bringen gestattet, angesehen werden.
Angenommen der Ein-Aus-Schalter befindet sich in der Stellung "Ein" (YRUM - 1) und (F63, F62, f61, f6o) = (0, 0, 0, 1), entsprechend Zustand A in Fig. 5» so liefert das Leitwerk das Freigabesignal YLCY. Dieses Signal bewirkt die Ansteuerung einer der Unterprogramm-Treiberleitungen (Fig. IB), so daß ein Logikzyklus abläuft. Am Ende des laufenden Uhrimpulses sind alle Befehle, die durch IW gesteuert werden, ausgeführt. Wenn weder der Befehl IRDR (Herauslesen und Rückspeichern), noch der Befehl ISTO (Einspei-* ehern) aufgetreten ist, bleibt das Leitwerk im Zustand A (Fig. 5) und ein neuer Logikzyklus beginnt.
BAD ORIGINAL
1 0 9 8 0 8 / 1 B 8 5
Wenn andererseits der Befehl ISTO auftritt, wird das Kommando J 63 gegeben und die Steuerung geht von 5A nach 5B. Dies bewirkt, daß der Speicher bei ausgeschalteten Leseverstärkern (Zustände 5B und 5D) abgefragt wird, worauf eine Zeitspanne zur Erholung der Speichertreiberstufen folgt (5E), und dann ein Einspeicher-Freigabesignal in den Zuständen 5F und 50 auftritt. Die Uhrfrequenz ist so gewählt, daß die Schaltzeit der Kerne gleich der doppelten Uhrperiode ist. Selbstverständlich können entsprechend den durch den Speicher gegebenen Bedingungen auch andere Schemata verwendet werden. Zwei Befehle, nämlich K42 und K4j gehen vom w Zustand 5ß aus. Diese speziellen Rückstellbefehle bewirken ein sehr wirtschaftliches Arbeiten bei der automatischen Rückstellung von Befehlen unter Verwendung des IAS-Zeichenspeicherplatzes und der Hilfsspeicherregister. Man beachte, daß beim Zugriff zum Speicher keine logischen Zyklen ablaufen, da YLCY nur im Zustand 5A auftritt. Hierdurch wird der Leistungsbedarf herabgesetzt, da die Logikeinheiten IU und IW in Fig. 1 während des Zugriffes zum Speicher dann keine Leistung verbrauchen und umgekehrt. Außerdem ist gewährleistet, daß während eines Speieherzyklus keine Befehle ausgeführt werden.
Wenn während 5A ein IRDR-Befehl auftritt, wird 5C angesteuert, wobei die Bit-Flipflops F24 bis F20 durch die Befehle IKBF und K24 zurückgestellt und die in den Kernen gespeicherte Information während 5L in F24 bis F20 gespeichert wird, Die Information wird dann während 5F und 5G wieder rtlckgespeicherfc, selbstverständlich ohne dabei aus den Flipflops gelöscht zu werden.
109808/1585 ßA0 0RlG»NAl..
Wenn der Ein/Aus-Schalter auf "Aus" geschaltet wird (YRUN = O), geht die Steuerung von 5A oder 50 auf 5H über. Wenn sich die Steuerung einmal in 5H befindet und der Einstufenschalter des Prüfgerätes gedrückt ist (YSST «1), Wie es im "Einstufenschalter-Betrieb" der Fall ist, verbleibt die Steuerung bei 5H. Wenn der Einstufenschalter freigegeben ist (YSST » 0) geht die Steuerung auf 5J über und verbleibt dort bis der Einstufenschalter wieder betätigt wird. Die Steuerung geht dann nach 5K. Wenn weder der Speicherschalter noch der Leseschalter des Prüfgerätes gedrückt sind (YSSS = 0, YSSR =0) geht die Steuerung nach 5A und ein einziger logischer Zyklus wird durchgeführt (solange YRUN nicht auf "Aus" geschaltet worden ist). Wenn der Speicherschalter gedrückt war, während der Einstufenschalter von 5J betätigt wurde, geht die Steuerung von 5K nach 5B und die Information in F24 bis F20 wird im Speicher gespeichert und es wird kein logischer Zyklus durchgeführt. In entsprechender Weise wird Information aus dem Speicher in F24 bis F20 herausgelesen und es wird kein logischer Zyklus ausgeführt, wenn der Leseschalter betätigt ist.
Die tatsächliche logische Schaltungsanordnung zur Durchführung der in Fig. 5 dargestellten Schritte ist durch die folgenden logischen Gleichungen definiert:
K62 = F63 · F6l
K62 rs e60 · YSST
K62 = Pol · YRUN
J62 = F60 · E63 · NRUN
J62 = F6I · E63
Kt J a E6I · F62 · )l6j · HSST
10 3 8 0 8/158 5 ÖAD OriqiNal
Κ6θ - Pol · f63 • Ε63 · YSSR
Κ63 « Ε60 Ρ63
J60 « Ε62 Ρ63
J61 - Ρ63 • Ε63 · YSSS
Κ61 - Ρ62 · Ε63
IRDR * Ε60 · Ε62
Κ42 * Ρ6ΐ · F62 · • Ε62 · Ε63
Κ43 « Ρ61 · Ρ62 · • F63
ISTO .« Ε60 · Ε62
IKBP « YOATE
Κ24 « YOATE • Ρ63
YLCY - Ρ6θ · Ε61
YSAM - Ρ61 · Ρ62
YRDM - Ρ6θ · Ρ63
YOTM « Ρ61 · Ρ63
YOATE « Ρ62 • Ε61
Die in den anderen Teilen der Rechenmaschine verwendeten Schaltungsanordnungen sind durch die unten folgenden logischen Gleichungen definiert:
Logische Gleichungen der Befehle
J21 = F22 · IBRS
K21 = E22 · IBRS
JBO = F21 · IBRS
K20 = E21 · IBRS
J50 = F20 · IBRS
K50 = E20 * IBRS
K 24 = IBRS IBRS
J23 = F24 · IBRS
K23 - E24 · IBRS
J22 « F23 · IBRS
K22 = E23 ·
10980871585
ITSB ISTO JU
J12
JIl
JlO
J4j
J42
Κ4ΐ
JJJ
KJl
KJO
JJ2 KJ2 « JJl KJl JJO KJO «
J4O « K40 » J4l « K41 -
* ICAL
- ICAL
* ICAL
■ ICAL = ICAL
- ICAL « ICAL β ICAL « ICAl
■ ICAL
- ICAL
* ICAL
ElO · ICCP ElO · ICCP ICCP ICCP ICCP ICCP
IC40 IC40 IC41 IC41
J2J = Ε22 · Ε21 · Ε20 · IDBF
K2J β Ε22 · Ε21 · Ε20 · IDBF
J22 = Ε21 · Ε20 · IDBF
Κ22 * Ε21 · Ε20 · IDBF
J21 - Ε20 · IDBF
Κ21 * Ε20 · IDBF
J20 = IEBP
Κ20 *= IEBF
JJJ - EJ2 . EJl · EJO · IDCF
KJJ = EJ2 · EJl · EJO · IDCF
JJ2 « EJl · EJO . IDCF
KJ2 « EJl · EJO · IDCF
JJl - EJO · IDCP
KJl - EJO · IDCP
JJO « IDCP
KJO » IDCF
J2J > YBFU • IDDL
J2J - F22 · Ε21 · Ε20 * IDDL
J2J « F22 · F21 · F20 · IDDL
K2J « Ε20 · IDDL
J22 = F22 · IDDL
Κ22 - Ρ21 · Ε20 · IDDL
109808/1585 BAD ORIGINAL
J21 » E2J · E22 · IDDL
K21 = E22 · IDDL IDDL - IDDR
K21 » E20 · IDDL IDDL
J20 = E22 · F20 ·
K20 = P22 · E21 ·
K20 = F2J · IDDL IDDL
J50 = TBFU • IDDL
J50 = P22 · E20 · IDDR
J2J = IDDR
J22 = P21 · E20 .
K22 = IDDR
J21 = IDDR
J20 = F22 · P21 ·
K20 = F21 · IDDR
K20 » E22 · IDDR
J50 = IDDR
J50 « F24 · IESP
K50 - E24 ♦ IESF
J24 = P50 . IESP
K24 * E50 · IESP
J23 » P22 · F21 · P20 · IIBF K25 * P20 · IIBP J22 m P21 · F20 · IIBP
K22 - P21 · P20 . IIBP
J21 » E23 ' P20 · IIBP
K21 - P20 · IIBP
J20 = IIBP
K20 » IIBP
J51 - BPZ · IIBP
J33 - F32 · PJl · PJO ♦ HCP
K33 - P32 · PJl · PJO . HCP
J52 = PJl · PJO · HCP w
KJ2 = PJl · PJO · HCP
J31 = P30 · HCF
K51 - PJO . HCF
J30 = IICP
K35O = IICP
J23 = IJBP
J22 » IJBP
J21 - IJBP
J20 = IJBP
K20 = IKBF
K21 ■- IKBF
K22 » IKBF
K23 - IKBF
1O9S0S/168S
J62 - IRDR ITBS
J63 - IRDR ITBS
K24 - IRDR ITBS
Jl? - P23 . ITBS
K13 * E23 · ITBS
J12 - P22 · ITBS
K12 « E22 · ITBS
JIl =» F21 · ITBS
KIl - E21 · ITKB
JlO β Ρ20 - ΓΓΚΒ
KlO - E20 · ΓΓΚΒ
K24 - NQ24 · ΓΡΚΒ
K23 - MQ23 · ΓΓΚΒ
K22 « NQ22 ♦
K21 - MQ21 ·
K20 - NQ20 '
ITRA - G2011 · F22 · F23
J23
Κ23
J22
Κ22
J21
· ITSB Ε13 * ITSB F12 · ITSB ElS · ZCSB EIl · ITSB
Κ21 - EIl · ITSB
J20 - FlO · ITSB
Κ20 - ElO · ITSB
#
Κ03 - 01202 . ITVE
Κ03 » Ε12 · ITVE
J02 - Ε12 · ITVE
J02 - EIl · ITVE
JOl - EH ' ITVE
JOO * 01202 • rrVE
J13 - Ρ12 · ITVE
Κ13 - 01021 • ITVE
Κ13 - 01012 • ITVE
J12 * ElO . ITVE
Κ12 - 00200 • ITVE
Κ12 « 01201 • rrVE
JU * 00120 • rrVE
KH - Ε12 · ITVE
JlO - Ρ12 · ITVE
JlO - F12 · ITVE
KlO - 01012 • ITVE
Κ03 - EH . rPVF
Κ03 » ElO · ITVF
Κ03 - Ε12 · ITVF
JOl « 00002 • rrVF
109808/1585
JOl- 00021 • ITVP
JOO =01201 • ITVP
JOO * 02110 • rrvp
JlJ « ElO · ITVP
JlJ « P12 · rrVF
K13 « 02000 • rrVF
K13 * 02110 • ITVP
J12 * Ell · rrvp
J12 - 02221 • ITVP
K12 « Ell · ITVP
JIl - ElO · rrvp
KIl * 02110 • rrvp
JlO « Pll · rrvp
JlO - P12 · rrvp
JlO « P13 · rrVF
KlO - 00201 • ITVP
KlO - 02001 • rrvp
JOJ » IRTK
K02 « IRTM
KOl m IRTN
KOO - IRTM
IRDR - IRTM
J13 «. IRTN
J12 JIl JlO
J42 K4l
JJJ KJl KJO
K40
IRTN IRTN IRTN IRTN IRTN IRTN IRTN IRTN IRTN PlO · ElO ·
IRTN IRTN
BAD OR1G1NAL
109808/1586
Logische Gleichungen für Unterprogramm SOOOO "Akkumulieren"
J13 = G0221 • soooo YDNE ·
KlJ - 01021 • soooo
K13 = 02100 • soooo
K13 - 01111 . p4l ·
J12 - 00021 • soooo YMSD ·
J12 - 01202 • soooo
K12 m 01100 • soooo
K12 β 01102 • P41 · SOOOO
JIl - 00020 . soooo soooo
KIl = 00220 • soooo
KIl - 00021 • YBPZ · soooo
JlO - 02210 • YEZR ·
KlO » 00012 • soooo
JIl « 02220 • YBPZ ·
J13 = G0002 • soooo soooo
ICAL * : Q0102 • soooo
ICAL - * 01020 • soooo
IC40 = = G1121 • F50 ·
IC41 = : 01221 • soooo
IDBP = : Q1120 • soooo
IDCP - ■ GOO12 • soooo soooo
IDCF = ■■ 01210 • soooo
IESP = : 00211 • soooo
IICP = « 01121 . P41 .
JOO = 01010 • soooo
SOOOO
SOOOO
JOl = GO102 • SOOOO
J02 β 01020 • SOOOO
K23 = 02010 • SOOOO
J24 β G1022 • SOOOO
J24 = G0220 • soooo
J32 = G1012 • soooo
J4O β 00100 • soooo
J4O - 01001 • soooo
J45 = 02002 • soooo
J50 - 01020 • soooo
K24 β 00112 • soooo
K32 β 00201 • soooo
K40 β 02011 • soooo
K51 = 01012 • soooo
IRDR = ' 02011 • soooo
IRDR * ■ G1121 • F41 · SOOOO
ISTO = = SOOOO
ITRA = = G2122 • 00211 · SOOOO
IKBP = = 00001 • soooo
J23 = G0020 • soooo
109808/1585
Logische Gleichungen für Unterprogramm SOOOl "Multiplizieren"
ICAL = G1201 • SOOOl JlO = G0112 · 00210 · SOOOl
ICAL = GlHO • SOOOl KlO = G0221 · * 02011 · SOOOl
ICCP = GOlOO • soooi IJBP = 01200 . GO122 · • SOOOl
ICCP = GlIlO • SOOOl JOl = OHIO . « 02111 · SOOOl
IC 40 = GH22 • SOOOl J02 » 01201 · « SOOOl SOOOl
IC4l = 00121 • SOOOl J24 = G1021 · 02011 · SOOOl
IDBP = G1020 • SOOOl J24 = G0210 · P50 . SOOOl
IDCF = G2010 • SOOOl J4O « GO120 · 30001
HCF = Gllll • P40 · SOOOl J41 » 01200 · SOOOl
IESP = G0211 • soboi J41 = 00022 · SOOOl
IIBP = G2000 • SOOOl J4J = 00202 . SOOOl
HCF = G2110 • soooi J4J - G1022 . SOOOl
JlJ = GO120 · ■ SOOOl J4J = 02010 · YLSD · SOOOl
KlJ = G2100 . SOOOl J50 = SOOOl
KlJ = G1020 · YBFZ · SOOOl J51 '- 02001 · SOOOl
KlJ = G2111 · F40 · YDNE · SOOOl IKBP =00210 · SOOOl
J12 = G0202 · SOOOl K24 = P50 · SOOOl
J12 = G1212 . SOOOl ITRA = P22 · P2J . S
J12 = YLSD · SOOOl IRDR ■ SOOOl
K12 - GO120 · SOOOl IRDR - p4o · soooi
K12 m 00112 . SOOOl ISTO =
K12 β 00201 · P51 . SOOOl K51 - SOOOl
JH * 00120 · SOOOl
KH - 01021 · SOOOl
109803/1585
Logische Gleichungen für Unterprogramm SOOlO "Summleren"
K13 = 02220 • SOOlO JOO = 00001 · SOOlO ■' -'
tfl2 = 02220 • P50 · E51 · SOOlO J02 = 00000 · SOOlO
K12 β 01102 • SOOlO J02 » 00012 · SOOlO
JIl ■ 00122 • E41 · YMSD · SOOlO J24 - 00022 · SOOlO
KIl = 01212 • SOOlO J43 - 00100 . SOOlO
JlO - 02122 • SOOlO J50 - GlOOl · P24 · SOOlO
JlO = E50 · SOOlO K50 - GlOOl · P24 · SOOlO
KlO » 01002 • SOOlO IRDR - 01122 • SOOlO
ICAL = 00022 • SOOlO IRDR - 02101 . p4i . SOOlO
ICCP - 01210 • P51 · SOOlO IRTN - 00112 • SOOlO
Κ4θ - 01121 • SOOlO ISTO - 02122 • E50 · F51 · SOOlO
IC4l = 02102 • SOOlO ISTO m 00201 • SOOlO
IESP - 01102 • SOOlO HCP » 00102 . pin . SOOlO
Logische Gleichungen für Unterprogramm SOOIl "Addieren"
K13
J12
K12
JIl
JIl
KIl
JlO
JlO
JlO
02000 02000 02000 00200 00200 02000 02210 02210 00102 01002
SOOIl SOOIl SOOIl SOOIl SOOIl SOOIl SOOIl SOOIl SOOIl SOOIl
KlO - 00221 · SOOH
KlO - 01201 · SOOH
KlO - 01211 · SOOH
IC4l - 01120 . SOOH
IDCP - 01211 • SOOH
HBP - 01002 • SOOH
HBP « 00221 • SOOH
HBP - 00210 • SOOH
HBP - 00102 • SOOH
HBP -01201 • P51 ·
SOOH
109808/1586
HCF = Qiiio • soon SOlOO soon K51 - 01211 · soon IESF « 02112 • SOlOO
J4l « 01211 · soon SOlOO IRDR > 01120 • soon IIBF « 00112 • soioo
J51 * G1102 · soon SOlOO ISTO « 00001 • soon IIBP « 00022 • F24 · F51 · .
K51 * 01100 · soon SOlOO ITBS » 01100 • soon JOO * 01012 · SOlOO
K51 - 01102 · YBPN · YBPZ · IRTN - 00000 • YMSD · SOOll JOl = 01100 · SOlOO
Logische Gleichungen SOlOO für Unterprogramm SOlOO "Normieren" J41 « 02121 · SOlOO
J13 * 02122 · SOlOO J41 - 00022 · SOlOO
J13 « 02220 * SOlOO • J43 = 01121 · SOlOO
K13 « 01121 · SOlOO J43 m 02212 · SOlOO
K13 « 01001 · SOlOO J43 * G0020 · SOlOO
K13 - G2110 · YBPZ · SOlOO J50 * 01221 · SOlOO
J12 » 00222 · SOlOO J51 * 01211 · SOlOO
J12 -■ 02221 · YBPN · K02 - 01100 · SOlOO
K12 s 02110 · SOlOO K24 m 02022 · SOlOO
JIl » 00020 · SOlOO K32 » 01221 ·■ SOlOO
JIl * 01120 · SOlOO K40 = 00112 · SOlOO
JIl « 01122 · • SOlOO SOlOO K50 = 02010 · SOlOO
KIl = 00021 · • SOlOO K51 » 00212 · SOlOO
KIl- 00220 · • SOlOO SOlOO KBF = 01102 • SOlOO
JlO - 01220 ·
KlO * 00112 ·
KlO « G1201 ·
ICAL « 01012
ICCP « 01202
IC41 = 00100
109808/1585
IKBP « G0002 · SOlOO IRDR «02121 · SOlOO ISTO =80100
J24 = 00022 · E51 · SOlOO IIBP = 00022 · E24 · E5L · SOlOO
Logische Gleichungen für Unterprogramm SOlOl "Verschiebung"
J13 « 00200 ♦ SOlOl SOlOl IDCP « G0021 • SOlOl
KlJ « 01002 • SOlOl SOlOl IESP * GOO12 • SOlOl
XlJ -i 01200 • YLSD · J4j - 01201 • YMSD · SOlOl
KlJ « 01021 • YMSD · J4j - G0210 • YMSD · P51 · SOlOl
J12 * 00002 • SOlOl J4j * G0201 • P51 · SOlOl
J12 * 00210 • SOlOl IKBP - 00002 • SOlOl
K12 * 01200 • SOlOl KJ2 * 01112 • SOlOl
K12 - 02111 • SOlOl IRDR » G1002 • SOlOl
JIl - 02002 • SOlOl IRTN = G2110 • soioi
KIl - 01012 • SOlOl SOlOl ISTO = G0022 • SOlOl
KIl « 00020 • SOlOl HCF - G0121 • SOlOl
KIl « 02111 • E50 · HCP - G0020 • SOlOl
JlJ * 00021 • SOlOl
JlO - 01010 • SOlOl
KlO = 00201 • SOlOl
KlO = 00112 • SOlOl SOlOl
ICCP * GlOlO • SOlOl SOlOl
IC40 « G2111 • F22 ·
IC41 « G2111 • P23 ·
IDCP - G2100 • SOlOl
109808/1585
Logische Gleichungen für Unterprogramm 30110 "Komplementbildung
G2011 und Exponentergänzung" YBFZ · SOIlO KOl = : 02100 · SOIlO
J13 = G2111 • SOIlO K02 = : 00000 · SOIlO
J13 = G1012 • F51 · K24 = > G0022 · SOIlO
Kl} = G1020 • SOIlO K51 = : G0021 · SOIlO
Kl} = G1212 • SOIlO IRTN = 02110 • soiio
J12 = 02111 • SOIlO SOIlO IRDR = 01022 • soiio
K12 = G1220 • SOIlO ISTO =» GOO12 • SOIlO
JIl = 00020 • E24 · J23 = G0121 · E21 · E22 · SOi:
KIl « G1210 • SOIlO K2} = 00121 · SOIlO
JlO = G1002 • soiio J22 - 00121 · F21 · SOIlO
KlO = G1121 • SOIlO SOIlO K22 = 00121 · F21 · SOIlO
KlO = G1012 • SOIlO J20 - 00121 · SOIlO
KlO = * G0200 • YMSD · K20 ■ GO121 · SOIlO
ICAL = -. G1210 • SOIlO
ICCF = = G2002 • SOIlO
IC40 = : G1002 • soiio SOIlO
IC4l = : G1121 • SOIlO SOIlO
IC41 = = 00021 • F24 ·
IIBF = • G1022 . P51 -
IICF = 00012 • SOIlO
J24 » G1201 • SOIlO
J4} = 01122 • SOIlO
J51 - • SOIlO
109808/1585
Logische Gleichlingen für Unterprogramm SOlIl "Dividieren"
Ji? « G2010 • SOlIl • SOlIl SOlIl K50 : = SOlIl •30111
Ji? = G2110 . YBPZ - SOlIl IRDR * G0022 • E40 · SOlIl
J12 = GOO12 • SOlIl IRDR s G0200
K12 = G2111 • SOlIl ISTO « SOlIl • SOlIl
JIl - G0201 • SOlIl ICAL = G2101 • SOlIl
KIl » GO120 • SOlIl ICAL - G1202 • SOlIl
KIl * G1121 • SOlIl ICCP « G2010 • SOlIl
JlO = GOO12 • SOlIl YLSD · SOlIl IC40 - G0220 . YBPZ · SOlIl
JlO » E40 · • SOlIl IC40 = GOO12 • SOlIl
KlO = GO112 • YBPZ · IC41 - G0002 • SOlIl
KlO = G2211 • P51 · IDBP « G2111 • E4O · SOlIl
KlO - G0002 • SOlIl IDCF « G0200 • SOlIl
KOO = G2101 • SOlIl HCP = G2110 • SOlIl
KOl = G1200 • SOlIl IJBF * G0220 SOlIl
K02 = G1021 • SOlIl J43 - * G0021 · SOlIl
K24 - G1222 • SOlIl J43 - ■ GOl12 ·
K?2 = G2201 • SOlIl J51 - * SOlIl • SOlIl
Κ40 = G2202 Logische Gleichungen IKBF s G0220 SlOOO "Transfer-Vektor"
für Unterprogramm
SlOOO
SlOOO -
SlOOO ·
• P24
ITBS « E24
ITVF «
ITVE «
109808/1585
Logische Gleichungen für Unterprogramm SlOOl "Ziffer eingeben"
J 1.5 « 02020 · SlOOl IICP - 01101 • SlOOl SlOOl
JI5 « 02111 · SlOOl IJBP - 02000 • SlOOl
JI3 0 02011 · P23 · SlOOl JOl « 00010 · E21 · SlOOl
KI3 « 01201 · SlOOl J02 - 00101 · SlOOl SlOOl
Kl) - 01210 · SlOOl J02 - 00201 * P24 ·· - SlOOl
J12 - 01012 * SlOOl J02 » 00010 · E21 · > SlOOl
J12 « 02001 · P51 · SlOOl J02 « 02111 · YEZR <
J12 - 02011 · YBPZ · SlOOl J22 m 00100 · YZNE .·
J12 « 02011 · F25 · F24 ·■ SlOOl J52 « 01011 · SlOOl ■ SlOOl
Kl2 « 00200 · SlOOl J 40 s 01020 · SlOOl
K12 - 01121 · SlOOl J40 « 01210 · YNZE ·
K12 - 02111 · YEZR · SlOOl J40 « YQAA ' SlOOl
JIl - 00102 · SlOOl J41 - 00200 · SlOOl
JIl « 00201 · E24 · SlOOl J42 - 01112 · SlOOl
KIl - 01021 · SlOOl J43 « 00021 - SlOOl
KIl « 02111 ·■ YEZR · SlOOl J45 «00100 · SlOOl
KIl « 00112 · YEZR · SlOOl J51 · 01101 · SlOOl
JlO « 02020 · SlOOl KOO = YQAA · SlOOl • SlOOl
JlO « 01220 . SlOOl K40 * 00121 · SlOOl
KlO »02211 · SlOOl K40 - 02111 · YNQ21
KlO =01121 . SlOOl K41 * 02210 · SlOOl
IDCP ■ 02220 • SlOOl K41 * GOlOl · SlOOl SlOOl
IESP - G2102 • SlOOl K41 » YQAA * SlOOl
K24 ■ 00120 · YLSD · SlOOl K50 * 00211 · E20 ·
109808/1585
IRDR « 00021 · SlOOl IRDR - 01220 · SlOOl IRDR « 02012 · SlOOl
ISTO = 02212 · SlOOl ITBS « 00001 · F24 · SlOOl ΓΓΚΒ m 01002 · SlOOl
Logische Gleichungen für Unterprogramm SlOIl "Anzeigen"
J13 - 02211 · SlOIl YBFU · SlOIl IDDR * 00211 • E51 · SlOIl
J13 - 00122 · SlOIl IDHD « 01012 • SlOIl
K13 « 01112 · SlOIl SlOIl IDHL - G1012 • SlOIl
K13 - 01121 · F24 · IDRD = 00200 • E40 · SlOIl
J12 - 00221 · SlOIl IDRR = 01202 • SlOIl
J12 « 00202 · YEOD · IDRL * 00112 • SlOIl
K12 » 01222 * SlOIl HCP « 00200 • E40 · P51 . SlOl]
JIl « 02200 ' SlOIl IJBP « 00001 • SlOIl
JIl « 01102 · SlOIl SlOIl J24 β 01102 · SlOIl
KIl * G1212 · SlOIl J24 m 01120 · YBFU · SlOIl
KIl « 02211 · SlOIl J42 - 01202 · SlOIl
KIl « 02012 · YSIN · SlOIl J43 - 01202 · SlOIl
JlO « 02012 * SlOIl J43 m 02112 · SlOIl
KlO - 01222 · SlOIl J50 » 00001 · SlOIl
IACE * 01020 • E50 · J51 - 01102 · E40 · SlOIl
IBRS * 01002 • SlOIl SlOIl IKBF = 02111 • SlOIl
IC40 « 00200 • SlOIl SlOIl K21 = 00102 · P24 · P51 · SlOIl
IC40 « 00112 • SlOIl K23 = 01120 · F24 · YKDN · SlOIl
IDBP - Gl120 • E23 · K23 « G1120 . E24 · NKDN ' SlOIl
IDDL - 00211 • E51 · K24 * 01211 · SlOIl
109808/1585
K50 β GOOlO · SlOIl Κ51 *= 01102 · Ε4Ο · SlOIl IRDR = G0200 · SlOIl IRDR = G0112 · S1011
ISTO m G1202 · SlOIl ISTO = 01122 · SlOIl KOl ■- 01120 . YBPU · F24
SlOIl
Logisohe Gleichungen für Unterprogramm SIlOO "Bestimme
= G0002 arithmetischen E50 · Operator" * G1220 • SHOO
J13 = G0220 • SIlOO ISTO - G2101 • KMOD · SHOO
J13 = GO 102 • SIlOO ISTO - G2211 • SIlOO
J13 = G1121 • YEZR . SHOO ISTO « 01210 • SHOO
KX3 = G2012 • SHOO ITBS • G2011 • YBPZ · SHOO
J12 = G0200 • SHOO SHOO ITBS - G2011 • SHOO
K12 = G1202 • SHOO ITBS « 00120 • SHOO
K12 = GO121 • SHOO IC40 » 00200 • SHOO
K12 = G1201 • YEZR . IC4l * 02002 • SHOO
JIl a 02011 • SHOO IC41 02001 · SHOO
KIl » 02110 ♦ SHOO JOO * 01200 · E41 · YEZR . !
KIl = 00112 . SHOO SHOO JOO .- 00002 · SHOO
JlO - G1102 • SHOO JOl - 01102 · SHOO
KlO « G0112 • SHOO SHOO J24 » 02012 · SHOO
KlO - 00121 • YEZR · J43- 01210 · SHOO
IDCP - 01200 • SHOO J43- 01001 · SHOO
IDCP * 00121 • P4l · K03 * 01001 · SHOO
IKBP - 01120 • SHOO SHOO K02 - 02121 · SHOO
IKBP - 00210 • SHOO 10 980 8 K24 - 02011 * F23 · SlXOO
IRDR - 01200 • SHOO K50 - 00022 * SXXOO
IRDR . pin · J40 -
/1588
SIlOO
1549A55
Logische Gleichungen für Unterprogramm 31101 "Maschlnenzustand"
Jl3. G2111 · SHOl J32 02011 · SlIlO J12 > - GOOOl - SHOl SlHO
J13 - G0120 · SHOl J32 00112 · YBPZ · SlHO J12 « - G0210 · F21 · SIlOl E40 · YDVE · SlHO
K13 - G1211 · SHOl J41 02100 · SlHO - G1002 · SIlOl P4l · YEZR * SlHO
Kl3 = G1202 · SIlOl J43 02010 · l4l · YSZR ' SHlO - G2202 · SIlOl SlHO
J12 m G1002 · SHOl K24 « G2002 · SIlOl
J12 - GOO12 · YEZR · SHOl K24 = G1112 · SIlOl
K12 * G0200 · SIlOl K40 » SIlOl
K12 - G0102 · YBFZ · SIlOl K41 » G0211 · SIlOl
JH * SHOl K50 » 00002 · SIlOl
KH - 01012 · YEZR · P4O · SIlOl IDCP « GOO12 • SIlOl
JlO -■ G2000 · SIlOl IDCP * G1210 * E40 · 31101
JlO m GO112 · SHOl IESP * GOO12 • YLSD · SIlOl
IC40 * = 01012 • SHOl IKBP * G2000 • SIlOl
IC41 -. * 00120 • SIlOl IKBP m G0012 • SIlOl
J20 « 00121 · SIlOl IRDR * GO112 • SIlOl
J21 - GOOOl * SIlOl IRDR * 01210 • E40 · SIlOl
J22 = G0201 < SIlOl ISTO » S 1101
J23 = 01201 · SIlOl JOl . - GOlIl · SIlOl
J24 m G1122 · SIlOl . K02 ■ « 00111 · 31101
Logische Gleichungen für Unterprogramm SlHO "IBB*
Jl3- - 01211 ·
Jl3- « 00200 ·
Kl3- J12 - 01200 ·
jri·* m K12 .
■ 01200 *
1ΘΙ8ΘΙ/1ΙΙ8
K12 - = 01111 · SlIlO SlHO HCF « 01211 • SlIlO SlHl SHH J12 « 01211 · N YBFZ · SHH
K12 = = 01221 · YDNE · JOO > * 00011 · SlIlO SlHl J12 « 01210 · E50 · SlHl
JIl => = 00122 · SlIlO YDNE · J32 ' : 00121 · SlIlO YLSD · SHH K12 - GO102 · SHH
JIl « * 00221 · E40 · S1110 SHlO J4O - • 0Π21 · SlHO SlHl K12 > G1112 · SHH
JIl = = 01100 · YMOD · J41 - > 01102 · SlHO YLSD · K12 - G 2 HO · YBPZ · SHH
KIl a « 00012 · SlIlO YEZR · KOl * « 00011 · SHlO
KIl * = 01120 · E41 · SlIlO K03 - = GlOOl · F41 · YEZR - SlIlO
JlO - « G0212 · SlIlO IRDR * 01002 • P41 · SlIlO
KlO - « 02211 · SlIlO IRDR - 01210 • E4l · SlIlO
IC40 β 00202 • SlIlO IRDR - 00002 • E40 · SHlO
IC40 * 01022 • SlIlO IRDR * 00122 • SlIlO
IC4l - 02002 • Siiio ISTO * 02002 • 31110
IC4l « 02210 • SlIlO SlHO ISTO * 02210 • SlHO
IDCP « 01002 . pJ»i . SlHO ITRA * 00121 • SHlO
IDCF - 01210 • E41 · SHlO K32 « 01211 · SHlO
HCF - G0002 • E40 · K50 « 00121 · SlIlO
HCF « G1121 • SHlO K41 - 0ΗΠ · SlHO
Logische Gleichungen für Unterprogramm SlHl "Zifferneingabestelle,
Exponentergänzung und Divielonelnleitung
Jl? - 02110 ·
K13 » G2010 ·
K13 « 02001 ·
J12 « 00210 *
J12 « 01201 ·
109808/1585
JIl * 00102 • Sllll IKBP - 01200 • Sllll
KIl = 00211 • Sllll IRDR = 00212 • Sllll
KIl « 00112 • sini ISTO - 02001 • Sllll
JlO - 01102 • Sllll ISTO « G2122 • Sllll
JlO « 01210 • Sllll IJBF « GO 120 • Sllll
KlO « QOOOl • Sllll J24 « 01200 · F50 · Sllll
KlO « 01211 • Sllll J?2 « 02011 · Sllll
KlO « 01021 • YLSD · Sllll J45 - 01120 · Sllll
ICCP * 02010 • Sllll J45 = 00021 · Sllll
IC40 * 02012 • Sllll J43 - 02001 · YLSD · Sllll
IC40 = 01121 • Sllll J50 m G1122 · Sllll
IC41 « 02012 • Sllll KOl « 00000 · YBPZ · Sllll'
IC41 - 00210 • Sllll KOl - 01200 · 01002 · Sllll
IDCF « 01102 • Sllll K02 « 00000 · YBPZ · Sllll
IESP - 00210 . Sllll KO? - 01121 · Sllll
IESP « 02010 • Sllll K24 ** 01200 · P50 · Sllll
IIBP « 00202 • Sllll K24 « 01002 · Sllll
HCP « 00200 • Sllll K50 - 01112 · Sllll
Transfer-Vektoren
Daalt ein Tell der Rechenanlage, der im folgenden mit "Allgeeeinprograamteil" bezeichnet werden soll, durch mehrere andere Teile der Anlage benutzt werden kann, miß Information (die in folgenden als "Transfer-Vektor" bezeichnet werden soll) zur Programmsteuerung nach dem Austritt aus dem allgemeinen
109808/1585
Programm erzeugt und vor dem Eintreten in das Allgemeinprogramm In einen Speicherbereich gebracht werden. Die Steuerung kann dann zum Allgemeinprogramm geleitet werden.Nach Beendigung des Allgemeinprogramme s wird der Transfer-Vektor wieder aus dem Speicher herausgelesen und decodiert, um die Steuerung zu der vorgeschriebenen Stelle zu leiten.
Mit Ausnahme des Prozesses der Decodierung des Transfer-Vektors ist dieser Vorgang analog der Ausführung eines TSX-Befehles ("transfer and set index') bei der Digital-Rechenanlage IBM 7094 zum Eintritt in ein "offenes" Unterprogramm auf das nach seiner Beendigung der Befehl "Transfer mit Markierung" ("transfer with a tag") folgt .
In einem Allzweck-Computer enthält der Transfer-Vektor erstens genügend Binärziffern, um jeden möglichen Speicherplatz in der Maschine, z.B. einer IBM 7094, zu bezeichnen, oder genügend Bits zur Bezeichnung einer großen Anzahl von Speicherplätzen, so daß man bei der Lenkung der Steuerung auf einen der möglichen Speicherplätze mit Indirekter Adressierung arbeiten kann. Die in dem vorliegenden Rechengerät verwendete Technik unterscheidet sich von den vorstehend erwähnten Verfahren darin, daß die Anzahl der Bits im Transfer-Vektor nur so groß zu sein braucht, wie der Logarithmus zur Basis 2 (oder die nächst größere ganze Zahl, wenn dieser Logarithmus nicht ganzzahlig' ist) der Anzahl der verschiedenen Transfer-Vektoren. Der bei« Eintritt in ein Allgemelnprogramm gespeicherte Transfer-Vektor ist also eine
109808/1585
15A9A55
codierte Binärzahl, und wenn das allgemein Programm beendet ist« wird die codierte Binärzahl aus dem Speicher herausgelesen, decodiert und zur Steuerung des nächsten Programmes verwendet.
Wie der Transfer-Vektor im vorliegenden Gerät verwendet wird, läßt sich an Hand der folgenden Folge von Verfahrensschritten erkennen:
A. Die verschiedenen Transfer-Vektoren werden durch Setzen der Bit-Flipflops BPP in verschiedene Zustände erzeugt.
B. Vor der Übertragung der Steuerung auf ein Allgemeinünterprogramm, wird ,der Transfer-Vektor In einen sofort zugreifbaren Zeichenplatz· der diesen Unterprogramm zugeordnet 1st, gespeichert .
C. Die Steuerung wird dann an das Allgemein-Unterprogramm gegeben. Nach Beendigung dieses Unterprogramnes wird der Transfer-Vektor aus dem zugehörigen, sofort zugreifbaren Zeichenplatz herausgelesen und in den Bit-Flipflops BPP gespeichert.
D. Der Transfer-Vektor wird dann durch die Befehle IRTlI und ITVE oder ITVF in die Adresse, auf die die Steuerung gerichtet werden soll, erweitert.
Tastatur-Codlermatrix
Es war bereits erwähnt worden, daß die Information in die Rechenmaschine durch Drücken einer Anzahl von Datentasten eingegeben wird, welche in swei Gruppen unterteilt sind, nämlich
BAD ORIGINAL
109808/1585
Operanden- oder Zifferneingabetasten und Operator- oder Datenverarbeitungstasten. Jeder Taste ist ein elektrischer Schalter zugeordnete der beim Drücken der Taste schließt, und die Schalter sind in eine Tastatur-Codierungsmatrix eingeschaltet, die erstens ein Signal liefert, das anzeigt, daß eine Taste gedrückt ist, und die zweitens für Jede gedrückte Taste eine eineindeutige fünfstellige Codegruppe erzeugt, die die betreffende Taste bezeichnet.
Wie in Fig. 6 dargestellt ist, enthält die Codierungsmatrix der Tastatur fünf Drähte WQ20 bis MQ24, auf denen die fünf Bits der Codegruppe erscheinen, und eine Anzahl von Querdrähten, die Jeweils über einen Widerstand 6D an den Pluspol VCC einer Spannungsquelle angeschlossen sind, deren Minuspol geerdet ist, und die mit einer der Operandentasten und einer der Operatortasten verbunden sind, Die Querdrähte sind entsprechend dem Code durch Dioden 6J mit den Längsdrähten HQ20 bis NQ23 verbunden und alle Operatortasten sind über einen Transistor 6E mit den Draht NQ24 verbunden. Die Anzahl der Tasten ist kleiner als die Anzahl der möglichen Kombinationen des verwendeten Fünf-Bit-Codes und aus diesen Grunde sind sechs der aus fünf Bits bestehenden Codezeichen weggelassen, wie durch die gestrichelten Anschlüsse in Fig. 6 angedeutet 1st. Die gestrichelten Teile können Jedoch zusätzlich vorhanden sein, wenn weitere Funktionen und Unterprogramme, z.B. Quadratwurzelziehen, Exponentialfunktionen und dgl. gewünscht werden.
1β9808/158ϊ
Eine Seite jedes Operatorschalters ist über einen Draht 6b mit der Basis des Transistors 6E verbunden, dessen Emitter an Masse liegt. Der'Kollektor des Transistors 6E ist mit dem Draht NQ24 direkt und mit einer Klemme NKDN über eine Diode verbunden.
Eine Seite jedes Operandenschalters ist über eine Leitung 6c mit der Basis eines Transistors 6F verbunden, dessen Emitter an Masse liegt und dessen Kollektor 6F mit der Klemme NKDN direkt und rait +VCC über eine Diode und einen Widerstand verbunden ist. Der Verbindungspunkt zwischen dem Widerstand und der Diode ist über eine zweite Diode mit der Basis eines Transistors 6G verbunden. Der Emitter des Transistors 6G liegt an Masse, sein Kollektor ist mit einer Klemme YKDN verbunden. Die (+)-Seiten der Null- und Lösch-Operandentasten sind mit einer Klemme YNZE verbunden.
Wenn keiner der Schalter 6A geschlossen ist, sind die Signale auf den Leitungen NQ2O bis NQ24 und an den Klemmen NKDN und YNZE von Massepotential verschieden. Nur die Klemme YKDN liegt wegen des Stromflusses durch den Widerstand 6H auf Masse, da der Transistor 6G infolge dieses Stromes im Sattigungszustand arbeitet. Wenn irgendeiner der Schalter geschlossen wird, fließt Strom durch den entsprechenden, an die Stromquelle angeschlossenen Widerstand 6D zur Basis des Transistors 6E oder 6F, je nachdem ob ein Operatorschalter oder ein Operandenschalter betätigt wor-
109808/1585
den ist. Wenn einer der Transistoren 6E oder 6P leitet, sperrt der Transistor 6G und das Potential an der Klemme YKM steigt dementsprechend an und dem Leitwerk wird dadurch angezeigt, daß eine Taste gedrückt ist. Gleichzeitig nimmt das Signal an der Klemme NKDN Massepotential an, da diese Klemme durch die Kollektor-Emitter-Strecke des leitenden Transistors 6E oder 6p mit Masse verbunden wird. Nach einer gewissen Verzögerungszeit, durch die Störungen infolge eines etwaigen Prellens der Sehalterkontakte ausgeschaltet werden, bestimmt die Logik der Naschine an Hand der Signale auf den Leitungen NQ20 bis NQ24, welche Taste betätigt ist. Nach Ablauf der Verzögerungszeit führen die Leitungen NQ20 bis NQ24 eine Codekombination, die anzeigt, welche Taste gedrückt ist. Das Bit Null wird dabei auf diesen Leitungen durch Massepotential dargestellt und die betreffenden Leitungen werden dabei mit Masse über die Matrixdioden 6J und die Basis-Emitter-Strecke eines der Transistoren 6E oder 6P verbunden. Die das Bit Eins führenden Leitungen sind dagegen nicht mit Masse verbunden.
Prüfvorrichtung
Die beschriebene Rechenmaschine ist so entworfen, daß sie mit einer neuartigen Prüfvorrichtung geprüft werden kann. Beim normalen Betrieb der Rechenmaschine wird die Prüfvorrichtung nicht benötigt. Die Prüfvorrichtung kann jedoch zur Fertigprüfung. neu gefertigter Rechenmaschinen und zur Prüfung von Bauteilen
10 9808/158 5 BAo
und Unterprogrammen der R$ühanmaschine bei der Wartung und Reparatur angesteckt werden.
Die ";\ !Vorrichtung enthält eine Baugruppe, wie sie in Fig. in dem gestrichelten Rechteck dargestellt ist, für Jeden der Flipflops der Rechenmaschine mit Ausnahme der Flipflops F6o bis F6jJ. Jede dieser Baugruppen hat zwei Klemmen 7L und 7M entsprechend den E- und F-Klemraen des zugehörigen Flipflops. Die Klemmen JL und 7H sind an eine vielpolige Steckvorrichtung angeschlossen, die bei IDD an die Rechenmaschine angesteckt werden kann, um eine Verbindung zu den E- und F-Klemmen der Flipflops herzustellen. Jede Baugruppe der Prüfvorrichtung enthält außerdem zwei von Hand betätigbare Schalter IS und IX, die während einer Prüfung betätigt werden können, wie weiter unten noch näher erläutert wird.
Alle Schalter 7S können auf einen bestimmten Zustand der zu prüfenden Flipflops der Rechenmaschine eingestellt werden, um die Rechenmaschine solange laufen zu lassen, bis die Flipflops die betreffenden Zustände erreichen. Zu diesem Zeitpunkt tritt das Leitwerk gemäß Fig. 5 In den Zustand H ein und stoppt die Naschine. Diese Schalter erlauben die Prüfung von Funktionsabläufen in der Rechenmaschine, da die Schalter so eingestellt werden können, daß der Betrieb der Rechenmaschine bei jedem beliebigen normalen Betriebszustand unterbrochen werden kann, wodurch dann feststellbar ist, daß die Rechenmaschine alle Schritte ausgeführt hat, die zum Erreichen dieses Zustandes erforderlich sind.
BAD ORIGINAL 109808/1585
Die Schalter 7X dienen dazu, die Flipflops der Rechenmaschine in einen bestimmten Betriebszustand einzustellen. Man kann also die Schalter 7X dazu verwenden, die Flipflops in den letzten Zustand einzustellen, den sie vor dem Erreichen des durch die Schalter 7S eingestellten Zustandes annehmen müßten. Mit den Schaltern 7S und 7X kann also festgestellt werden, ob die Rechenmaschine irgendeinen gewünschten Schritt im Verlaufe eines normalen Unterprogrammes oder einer Operation richtig durchführt.
Die Prüfvorrichtung hat eine Anzahl von Ausgangsklemmen NRUN, YRUN, YSST, NSST, YSSR und YSSS, die bei IGC über einen sechspoligen Stecker mit dem Leitwerk IV der Rechenmaschine verbunden werden können, so daß das Leitwerk entsprechende Freigabesignale erhält (siehe z.B. YRUN in Fig. 5). Diese Freigabesignale ermöglichen eine Steuerung der Rechenmaschine durch die Prüfvorrichtung in der unten erläuterten Weise. Wenn die Prüfvorrichtung nicht benutzt, wird, kann sie durch einen Blindstecker ersetzt werden, der dauernd die Freigabesignale, wie YRUN - 1, erzeugt, die angeben, daß die Steuerung nicht durch die Prüfvorrichtung erfolgt.
Die Prüfvorrichtung enthält außerdem sechs von Hand betätigbare Schalter zur Steuerung spezieller Funktionen der Rechenmaschine. Ein Umsteuer-Schalter ("dump") 7Z veranlaßt die Flipflops ihren Zustand durch die Schalter 7X zu ändern. Ein Halt-Schalter 7F ermöglicht die laufende Operation der Rechenmaschinenschritte in Verbindung mit Einschritt-, Lese- und Einspeicher-Schaltern
109808/158 5
7A, 7B bzw. 7C zu stoppen und ein "Bedingt-Halt-Schalter" dient dazu, die Rechenmaschine anzuhalten, wenn sie den durch die Schalter 7S eingestellten Flipflop-Zustand erreicht. Jede der erwähnten Baugruppen enthält außerdem eine Lampe 7V, die den augenblicklichen Zustand des betreffenden Flipflops anzeigt. Die Arbeitsweise der Prüfvorrichtung wird im folgenden eingehender erläutert.
Die Prüfvorrichtung besteht aus einer Anordnung zur Erzeugung zweier jeweils einem Schritt entsprechenden Freigabesignalen YSST und dessen Komplement NSST durch einen Einschrittschalter 7A, einer Anordnung 7B zur Erzeugung eines einem Schrott entsprechenden Lesesignals YSSR und einer Anordnung 7C zum Erzeugen einer einem Schritt entsprechenden Einspeichersignal YSSS. Außerdem werden zwei Freigabesignale, nämlich YRUN und sein Komplement NRUN, durch Transistoren 7D und 7E gebildet. Ein Schalter 7F bewirkt, daß YRUN immer dann gleich Null ( null Volt) wird, wenn es in der Haltestellung ist, da ein Transistor 7D sperrt und ein Transistor 7F entsprechend leitet. Das Signal YRUN - 1, wenn sowohl 7F und 7G sich in der Betriebsstellung befinden, da der Strom durch 7H den Transistor 7D einschaltet. Wenn der Schalter 70 in der Stellung "Bedingt-Halt" steht, hängt es von den Eingangssignalen 7L und 7M von den Flipflops des Systems ab, ob Strom fließt oder nicht. In Fig. 7 sind drei der mit der Prüfvorrichtung verbundenen Ausgänge der Flipflops der Rechenmaschine dargestellt. Der Strom fließt dabei in die Basis des Transistors
109808/1585
9Dj solange ein Stromweg von einem der "Bedingt-Halt"-Widerstände 7N durch eine "Bedingt-Halt"-Diode 7P oder 7Q, eine zugehörige Sammelleitung 7R in den Transistor 7D fließt. Der Stromfluß kann auf zweierlei Weise unterbrochen werden. Erstens kann er dadurch unterbrochen werden, daß ein "Bedingt-Halt"-Schalter 7E in die mittlere, neutrale Stellung gebracht wird, oder erkann von 7R durch das Flipflop über Dioden 7T oder 7U abgeleitet werden. In der gestrichelt umrahmten Baugruppe fließt der Strom im Widerstand 7N solange nicht zur Sammelleitung 7R als FOl = 0 (EOl =1) ist. Durch Voreinstellung der "Bedingt-Halt"-Schalter und Einstellung des Schalters 7G in die Stellung "Bedingt-Halt" bleibt der Signalpegel YRUN also hoch, bis die durch die "Bedingt-HaIt"-Schalter eingestellte Bedingung erfüllt ist.
Die Lampe 7V zeigt den Zustand des mit ihr verbundenen Flipflops an. Die Lampe brennt, wenn die E- oder O-Seite des Flipflops auf null Volt liegt oder das Flipflop sich im !-Zustand befindet. Ein Widerstand 7W hält den Stromfluß durch die Lampe 7V aufrecht und verhindert Überströme beim Schalten.
Die unteren dreipoligen Schalter 7X bewirken die gewünschte Einstellung der zugehörigen Flipflops, indem sie die Kollektoren, mit denen sie verbunden sind, über Dioden 7Y mit Masse verbinden, wenn sich der Umsteuerschalter 7Z in der Stellung "Umsteuern" (in Fig. 7 links) befindet. Die Dioden 7Y trennen die verschiedenen Flipflops voneinander. Der Zustand eines Flipflops wird nicht geändert, wenn sich der zugehörige Einstellschalter 7X in seiner
■φ
Mittelstellung befindet.
109808/158! bad

Claims (1)

  1. Patent ansprUc, he
    1·.) Elektronische Reihenmaschine, die .unter Steuerung durch Eingangssignale von einer Tastatur und durch Betrlebszustände innerhalb der Maschine zur Durchführung gewünschter Rechnungen und Anzeige des Resultates Befehle in bestimmten Arbeltsprogrammen ausführt, mit einem Speicher, der ein Einspeichern und Herauslesen von Daten mit wahlfreiem Zugriff gestattet, dadurch gekennzeichnet , daß die Befehle durch eine Befehlsund Folgesteuereinrichtung gegeben und nacheinander in Gruppen von einem oder mehreren während bestimmter Zeitintervalle ausgeführt werden, wobei ein Zugriff zum Speicher nur durch eine Ausführung von Befehlen von der Befehls- und Folgesteuereinrichtung und nur in den willkürlichen Zeitintervallen, in denen die betreffenden Befehle ein Einspeichern oder Herauslesen von Daten in den bzw. aus dem Speicher erfordern, erfolgt.
    2.) Rechenmaschine nach Anspruch 1, gekennzeichnet durch jeweils eine getrennte, im normalen Ruhezustand abgeschaltete Leistungsquelle für jeden einer Vielzahl von Arbeitsprogramraen und Befehlen, welche Leistungsquelle jeweils nur dann in den Betriebszustand einschaltbar 1st, wenn das zugehörige Arbeitsprogramm oder der zugehörige Befehl auszuführen 1st.
    3.) Rechenmaschine nach Anspruch 2, gekennzeichnet durch eine Leistungsquelle und eine getrennte Treiberleitung für jedes Arbeltsprogramm und jeden Befehl, wobei jede noraalerweiee
    8AO ORIGINAL
    109909/1505
    ausgeschaltete Leistungsquelle einen eigenen Schalterkreis enthält, der zwischen die Leistungsquelle und eine zugehörige Treiberleitung geschaltet ist, und ,Jeder Schalterkreis auf ein bestimmtes Steuersignal anspricht und nur dann Leistung an die zugehörige Treiberleitung liefert, wenn das Arbeitsprogramm oder der Befehl, die zu der betreffenden Treiberleitung gehören, auszuführen sind.
    4.) Rechenmaschine nach Anspruch 2, dadurch gekennzeichnet , daß jeder Schalterkreis einen ersten, im Ruhezustand gesperrten Transistor, dessen Emitter elektrisch mit der Leistungsquelle und dessen Kollektor elektrisch mit der zugehörigen Treiberleitung gekoppelt sind, und einen zweiten, im Ruhezustand gesperrten Transistor, dessen Kollektor elektrisch mit der Basis des ersten Transistors gekoppelt ist, dessen Emitter mit einer Quelle für eine Vorspannung, die wesentlich größer 1st als der elektrische Störpegel in der Rechenmaschine, gekoppelt ist und dessen Basis mit einer Schaltungsanordnung zum Zuführen des bestimmten Steuersignales gekoppelt ist, um sowohl den ersten und den zweiten Transistor einzuschalten, wenn das Arbeitεprogramm oder der Befehl, die zu der Treiberleitung gehören, die elektrisch mit dem Kollektor des ersten Transistors gekoppelt ist, auszuführen sind, enthält.
    5.) Rechenmaschine nach Anspruch 1, dadurch gekennzeichnet , daß der Speicher mit wahlfreiem Zugriff eine Anzahl von Speicherkanälen enthält, daß eine Gruppe von Flipflops Über eine Gruppe von Gattern mit dem Speicher gekoppelt ist, um
    109808/1585
    alle Kanäle des Speiehers mit Ausnahme von einem zu bezeichnen, daß mit dem Speicher außerdem ein einzelnes Gatter gekoppelt ist, um den einen verbleibenden Kanal des Speichers zu bezeichnen, und daß ein eigenes Flipflop mit der Gruppe von Gattern und dem einzelnen Gatter gekoppelt ist, um alternativ entweder die Gruppe von Gattern oder das einzelne Gatter zu sperren.
    6.) Rechenmaschine nach Anspruch 1, gekennzeichnet d u r c h eine Gruppe von Flipflops, die den Zustand des Programmes angeben, indem eine Gruppe von einem oder mehreren Befehlen auszuführen 1st, daß eine bestimmte Mehrzahl von Bits, die den erforderlichen Zustand des Programmes darstellen, der nach Beendigung eines Allgemeinprogramnies vorhanden sein muß, das im Speicher gespeichert ist, nach Beendigung des Allgemeinprogramnies aus dem Speicher herausgelesen und decodiert werden, um die Gruppe von Flipflops zur Bezeichnung des erforderlichen Zustandes des geforderten Programmes zu bezeichnen.
    7.) Rechenmaschine nach Anspruch 6, dadurch gekennzeichnet, daß die nach Beendigung des Allgemeinprogrammeε aus dem Speicher herausgelesenen, bestimmten Bits expandiert werden, um die Gruppe von Flipflops zur Bezeichnung des erforderlichen Zustandes des geforderten Programmes zu setzen.
    8.) Rechenmaschine nach Anspruch 7# dadurch gekennzeichnet, daß die in dem wahlfrei zugreifbaren Speicher gespeicherten bestimmten Bits den Zustand eines bestimmten, kleineren Satzes der Gruppe von Flipflops enthalten.
    109808/1585 bad original
    9.) Rechenmaschine nach Anspruch 1, dadurch gekennzeichnet , daß die Tastatur eine erste Sammelleitung, eine Codiereinrichtung, eine erste Gruppe von Tasten, die jeweils bei Betätigung die Codiereinrichtung an die Sammelleitung anschließen und spezifische Signalbedingungen auf einer Anzahl von Leitungen erzeugen, umfaßt, daß die Tastatur ferner eine zweite Sammelleitung und eine zweite Gruppe von Tasten, die jeweils bei Betätigung die Codiereinrichtung mit der zweiten Sammelleitung verbinden,um den gleichen Zustand auf der gleichen Anzahl von Leitungen herzustellen wie eine entsprechende Taste der ersten Gruppe, und die außerdem einen bestimmten Signalzustand auf einer anderen Leitung erzeugen, enthält, wobei das Vorhandensein des bestimmten Signalzustandes auf dieser anderen Leitung die Betätigung einer Taste der zweiten Gruppe und die Abwesenheit des bestimmten Signalzustandes auf dieser anderen Leitung die Betätigung einer Taste der ersten Gruppe anzeigt.
    10.) Rechenmaschine nach Anspruch 9* dadurch gekennzeichnet, daß die Tastatur eine Einrichtung enthält, um auf einer weiteren Leitung immer dann ein Signal zu erzeugen, wenn eine Taste der ersten oder zweiten Gruppe betätigt 1st.
    11.) Rechenmaschine nach Anspruch l,mit einem eine Anzeigevorrichtung enthaltenden Ausgabeteil und einer Anzahl von Flipflops mit Eingangs- und Ausgangsklemmen, dadurch gekennzeichnet, daß eine erste Schaltungsanordnung elektrisch mit den Klemmen dieser Flipflops, der Tastatur, dea Speicher mit
    BA0 1Q98087158S
    wahlfreien Zagriff und mit der Anzeigevorrichtung gekoppelt ist, um Daten zur Durchführung arithmetischer Operationen und der Anze**:a "***$, Resultates zwischen diesen Einheiten zu übertragen* isnU caß mit bestimmten Klemmen der meisten dieser Flipflops eine vielpclige Anschluß- oder Steckvorrichtung verbunden ist.
    12.) Rechenmaschine nach Anspruch 11, gekennzeichnet durch eine Prüfvorrichtung für die Rechenmaschine mit einer ersten Gruppe von Schaltern, die von Hand betätigbar sind und von denen jeweils mindestens einer jedem der Mehrzahl von Flipflops zugeordnet ist, mit einer Anzahl von elektrisch betätigbaren Anzeigeelementen, von denen jeweils mindestens eines für jeden Flipflop der Mehrzahl von Flipflops vorgesehen ist, einer zweiten Schaltungsanordnung, die eine zweite mehrpolige Anschlußvorrichtung, die mit der ersten mehrpoligen Anschlußvorrichtung verbunden werden kann, und Leiter zum Verbinden der Schalter über die Anschlußvorrichtungen mit den bestimmten Klemmen der Mehrzahl von Flipflops, und zum Anschluß der Anzeigeelemente durch die Anschlußvorrichtungen an die Ausgangsklemmen der Mehrzahl der Flipflops enthält.
    13.) Rechenmaschine nach Anspruch 12, dadurch gekennzeichnet , daß die Prüfvorrichtung eine Uhterbrechungevorrichtung enthält, die einen Betriebe- und Halt-Zustand hat und eine Oatterelnrichtung enthält, die alt der Dhterbrechungsvorrichtung verbunden 1st, ua den Betrieb der ersten Schaltung«-
    108808/1585 BAD ORIGINAL
    anordnung zu unterbrechen, wenn sich die Unterbrechungsvorrichtung im Halt-Zustand befindet, und um den Betrieb der ersten Schaltungsanordnung fortlaufend zu ermöglichen, wenn sich die Unterbrechungsvorrichtung im Betriebszustand befindet.
    1'*.) Rechenmaschine nach Anspruch 1}, dadurch gekennzeichnet , daß die Prüfvorrichtung eine zweite Gruppe von Schaltern enthält, die von Hand betätigbar und durch die mehrpolige Anschlußvorrichtung mit den Ausgangsklemmen der Mehrzahl der Flipflops verbunden sind, sowie eine mit der Unterbrechungsvorrichtung verbundene Steuereinrichtung enthält, um diese in den Halt-Zustand zu bringen, wenn die Einstellung der Schalter der zweiten Gruppe den Zuständen der Mehrzahl der Flipflops entspricht.
    15.) Rechenmaschine nach Anspruch 14, dadurch gekennzeichnet , daß die Prüfvorrichtung eine Schalteranordnung enthält, die mit der ersten Schaltungsanordnung über die mehrpolige Anschlußvorrichtung verbunden ist, um Daten im Speicher zu speichern oder aus diesem herauszulesen.
    109808/1585
DE19671549455 1966-06-23 1967-06-22 Rechenmaschine Pending DE1549455A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US55988766A 1966-06-23 1966-06-23

Publications (1)

Publication Number Publication Date
DE1549455A1 true DE1549455A1 (de) 1971-02-18

Family

ID=24235467

Family Applications (5)

Application Number Title Priority Date Filing Date
DE1774988A Expired DE1774988C3 (de) 1966-06-23 1967-06-22 Prüfvorrichtung für einen elektronischen Rechner
DE1774987A Expired DE1774987C3 (de) 1966-06-23 1967-06-22 Elektronische Rechenmaschine
DE1774986A Granted DE1774986B2 (de) 1966-06-23 1967-06-22 Schaltungsanordnung zur Eingabe von Daten in eine Rechenmaschine. Ausscheidung aus: 1549455
DE1799012A Expired DE1799012C3 (de) 1966-06-23 1967-06-22 Registereinrichtung zur Erleichterung des Wechsels von Teilprogrammen und Teilprogrammschritten in einem elektronischen Rechner
DE19671549455 Pending DE1549455A1 (de) 1966-06-23 1967-06-22 Rechenmaschine

Family Applications Before (4)

Application Number Title Priority Date Filing Date
DE1774988A Expired DE1774988C3 (de) 1966-06-23 1967-06-22 Prüfvorrichtung für einen elektronischen Rechner
DE1774987A Expired DE1774987C3 (de) 1966-06-23 1967-06-22 Elektronische Rechenmaschine
DE1774986A Granted DE1774986B2 (de) 1966-06-23 1967-06-22 Schaltungsanordnung zur Eingabe von Daten in eine Rechenmaschine. Ausscheidung aus: 1549455
DE1799012A Expired DE1799012C3 (de) 1966-06-23 1967-06-22 Registereinrichtung zur Erleichterung des Wechsels von Teilprogrammen und Teilprogrammschritten in einem elektronischen Rechner

Country Status (6)

Country Link
US (1) US3566160A (de)
JP (1) JPS544218B1 (de)
CA (1) CA919305A (de)
DE (5) DE1774988C3 (de)
FR (1) FR1529144A (de)
GB (1) GB1197291A (de)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3631403A (en) * 1969-09-08 1971-12-28 Singer Co Retail sales transaction terminal
DE2202658C2 (de) * 1972-01-20 1985-05-15 Allen Organ Co., 18062 Macungie, Pa. Elektronisches Musikinstrument
DE2814124C2 (de) * 1978-04-01 1987-03-26 Robert Bosch Gmbh, 7000 Stuttgart Einrichtung zur Dateneingabe in Mikroprozessoren
DE2815234A1 (de) * 1978-04-08 1979-10-18 Bosch Gmbh Robert Schaltungsanordnung zur eingabe von informationen in eine mikroprozessorschaltung
DE2839359C2 (de) * 1978-09-09 1987-02-05 Telefunken Fernseh Und Rundfunk Gmbh, 3000 Hannover Codiermatrix zum Codieren von 1-aus-n-Code in einen binären Code
DE2911998C2 (de) * 1979-03-27 1985-11-07 Robert Bosch Gmbh, 7000 Stuttgart Stromversorgung für einen Mikroprozessor, der elektrische Einrichtungen, insbesondere eines Kraftfahrzeuges steuert
DE3242952A1 (de) * 1982-11-20 1984-05-24 SWF-Spezialfabrik für Autozubehör Gustav Rau GmbH, 7120 Bietigheim-Bissingen Rechner, insbesondere bordrechner fuer kraftfahrzeuge
US4644352A (en) * 1984-03-30 1987-02-17 Casio Computer Co., Ltd. Radio wave data transmission watch device
DE3444253A1 (de) * 1984-12-05 1986-06-05 Telefunken Fernseh Und Rundfunk Gmbh, 3000 Hannover Bedienungseinrichtung fuer datensysteme
JPS621265U (de) * 1985-06-17 1987-01-07

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3045128A (en) * 1958-07-01 1962-07-17 Ibm Bistable multivibrator
US3100848A (en) * 1959-06-25 1963-08-13 Ibm High speed multivibrator having cross coupling circuitry
US3102208A (en) * 1960-02-17 1963-08-27 Honeywell Regulator Co Race-preventing flip-flop switches by trailing edge of clock pulse applied through charged series capacitor
US3046413A (en) * 1960-12-16 1962-07-24 Ibm Transistor multiple count trigger with stepwave generator gates
US3294980A (en) * 1963-02-27 1966-12-27 Pacific Ind Inc High speed binary
US3351778A (en) * 1964-10-08 1967-11-07 Motorola Inc Trailing edge j-k flip-flop
US3334249A (en) * 1965-03-05 1967-08-01 Digital Equipment Corp Diode-capacitor gate having additional shunting capacitor reducing recovery time
US3369130A (en) * 1966-08-31 1968-02-13 Indiana Instr Inc Gating circuit for setting, resetting, and changing the state of a transistor flip-flop for voltage level input changes

Also Published As

Publication number Publication date
DE1774986C3 (de) 1975-02-06
DE1774987A1 (de) 1973-07-05
DE1774988B2 (de) 1978-09-14
CA919305A (en) 1973-01-16
DE1774986A1 (de) 1973-08-09
JPS544218B1 (de) 1979-03-03
DE1799012C3 (de) 1981-10-15
FR1529144A (fr) 1968-06-14
DE1774986B2 (de) 1974-06-12
US3566160A (en) 1971-02-23
DE1774987C3 (de) 1975-02-13
GB1197291A (en) 1970-07-01
DE1774987B2 (de) 1974-06-27
DE1774988A1 (de) 1973-07-05
DE1799012B1 (de) 1981-01-29
DE1774988C3 (de) 1979-05-03

Similar Documents

Publication Publication Date Title
DE1146290B (de) Elektronisches Datenverarbeitungssystem
DE1168127B (de) Schaltungsanordnung zum Vergleich von Zahlen
DE1303416B (de)
DE1178623B (de) Programmgesteuerte datenverarbeitende Maschine
DE1255356B (de) Steuervorrichtung fuer taktgesteuerte Rechenmaschinen
DE1275800B (de) Steuerwerk fuer datenverarbeitende Maschinen
DE2420057A1 (de) Elektronischer computer fuer gespeicherte programme
DE1549455A1 (de) Rechenmaschine
DE1168130B (de) Magnetkernregister
DE2452457B2 (de) Elektronischer Rechner
DE2920597A1 (de) Verfahren zum repositionieren der druckposition in schreibmaschinen
DE1806535A1 (de) Digitale Rechenanlage
DE1171650B (de) Maschine zur serienmaessigen Verarbeitung von Daten in binaerer Zeichenverschluesselung
DE1239124B (de) Vorrichtung zum Einspeichern einer Dezimalzahl in ein Register
DE2220329C3 (de) Schaltungsanordnung zum Umsetzen einer in Gleitkomma-Darstellung ausgedrückten Zahl in eine Festkomma-Darstellung bei elektronischen Rechnern
DE1549422B2 (de) Datenverarbeitungsanlage mit variabel vorwaehlbarer wortlaenge
DE3437510C2 (de)
DE2264184B2 (de) Elektrischer tischrechner
DE1276375B (de) Speichereinrichtung
DE1549580A1 (de) Digitales Rechengeraet
DE1181948B (de) Elektronische Datenverarbeitungsmaschine
DE1424756B2 (de) Schaltungsanordnung zum fehlergesicherten Einführen oder Wiedereinführer, von Programmen in den Hauptspeicher einer datenverarbeitenden Anlage
DE1087834B (de) Rechenmaschine
DE1549491A1 (de) Schreibstellensteuerung bei innenprogrammierten,schreibenden elektronischen Bueromaschinen
DE1214027B (de) Anordnung zur Steuerung der blockweisen UEbertragung von Rechenprogrammen oder derenersten Teilprogrammen

Legal Events

Date Code Title Description
OHW Rejection