DE1499206A1

DE1499206A1 - Rechenanlage

Info

Publication number: DE1499206A1
Application number: DE19651499206
Authority: DE
Inventors: Pierce Edwin Bruce; Hoskinson William Clifford; King Lewis Edward; Annuziata Eugene Joseph; Wise Francis William
Original assignee: International Business Machines Corp
Current assignee: International Business Machines Corp
Priority date: 1964-04-06
Filing date: 1965-04-06
Publication date: 1970-01-15
Also published as: GB1062225A; US3488633A; DE1499206B2; DE1499206C3

Description

14SS206

Böbl logen, 5. April 1965

Äninelcieriiss Xntern&tion&l Business Machines

Corporation» Anraute K.Y. 1ö 504

Aatlicfees Aktenzeichens
Aktenz» der Anmelaerins

Rechenanl&ge

Die Erfindung betrifft eine zentrale Hecheneinhsit« Speicher, Zwischenspeicher;: einen Kanal und Einheiten enthaltende

Es sind datenversrbeitend©' Anlagen b©k;&n£it₂ dl© aus ©iner zentralen Recheneinheit» @ifi@@ Speicher» äuBe2*@ri Eingabe»Äuegabe-Eiaheiten und ßus ein©? oder Eehr^rcm Kanal-£inh©it@& be* stehen« die die Datenübertragung ss?I©chen den äuS@ren Einheiten, der zentralen Recheneinheit, tim uem Spmlsher steuern. Der Speicher enthält n€ib@n äen von der ssntralen Recheneinheit su verarbeitenden Daten räch Irsstruktionea un^ Kosasandos_s<iie· die- Fer&rbeitung dieser D&ten sowie d®n Dateiiflui zwischen des? Speich@r_r der sentr&len Reöheneinhsit und den äußeren Eing&b@~Äu£g&be~&inheiten steuern. S& die Arbeltsgeschwindigkeiten der einzelnen Teile der datenverarbeitenden Anlage sehr verschieden sinel* te'&o lnsbeeondere kuT die_ ArbsitsgeschKiadigksit der £ißsabe-A«s®s.be-Sinheiten in besug auf die ArbeitsseEchwindigkeifc der literigen Teile 6&V Anlage sutrifft* .entstehen für ύ$.® eshneller arbeitenden Anlagen teile W&etsseiten, die den Wi^ungsgrssl smsi öl«

der Ges@QtenIg&& seifer stark herabs^fcseß«

COPY

?'-^Γ·? ' '^r BAD ORIGINAL

Dieser Nachteil wurde bisher durch die Verwendung von. Programmen teilweise vermieden, durch die die Eing&be-Ausgabe-Elnhelten in regelmäßigen Abständen der Reihe nach auf das Vorliegen von Dienstanforderungen abgefragt wurde. Auf diese Welse wurden «war die Wartezeiten der Anlagenteile nit hoher Arbeitsgeschwindigkeit wesentlich herabgesetzt werden, die erforderlichen Programme waren aber sehr umfangreich und ihre Herstellung außerordentlich mühsam und zeitraubend. Es sind auch schon Anlagen vorgeschlagen worden, bei denen die Eingabe-Ausgabe-Einheiten im wesentlichen gleichzeitig mit einer zentralen Recheneinheit arbeitet, die mit diesen Einheiten einen einzigen Speicher teilt. Da es nicht möglich ist mehrere Speicher-Operationen gleichseitig durchzuführen, sind sogenannte Prioritäte-Kreise vorgesehen, die festlegen, welche Eingabe-Ausgabe-Einheit den Vorzug hat und ob die zentrale Recheneinheit oder die Eingabe-Ausgabe-Einheiten als ein geschlossenes Ganzes vom Speicher bevorzugt berücksichtigt werden sollen. Dieses Verfahren ist zwar geeignet die Wartezelten der Anlagenteile »it großer Arbeitsgeschwindig-

keit noch welter herabzusetzen; es ist Jedoch klar, daß auch In diesem Fall Wartezelten sowohl seitens der Anlagentelle mit hoher Arbeitsgeschwindigkeit als auch seitens der langsamer arbeitenden Eingabe-Ausgabe-Einheiten nicht ganz zu vermelden sind.

In den oben beschriebenen Anlagen werden die Jeweils bevorzugt zu behandelnden Einheiten für eine begrenzte Zeit mit dem Speicher verbunden. Wird die zentrale Recheneinheit mit dem Speicher verbunden, so überträgt sie ein Daten-Wort entweder zu oder aus dem Speicher oder sie erhält eine Instruktion vom Speicher. Hat eine Eingabe-Ausgabe-Einheit Priorität, so überträgt sie entweder ein Daten-Wort zu» oder vom Speicher, oder ein Kanal-Kommando-Wort wird vom Speicher zu einem Daten-Synchronisierer übertragen, um die folgenden Übertragungen zwischen den Eingabe-Ausgabe-Einheiten und dem Speicher zu steuern. Die oben genannten Anlagen sind im allgemeinen so ausgebildet,

909833/U39 »AD

H99206

daß ein Kanal-Kommando-Wort die übertragung großer Datenblocks zwischen den angegebenen Eingabe-Ausgabe-Einheiten und bestimmten Bereichen dea Speichere ermöglichen, ohne daß diese übertragung durch das Eingreifen anderer Eingabe-Ausgabe-Einheiten oder der zentralen Recheneinheit gestört wird» Dabei wird Jeder Eingabe-Ausgabe-Einheit vom Speicher Jeweils ein Kanal-Kommahdo-Wort zugeordnet« das folgendes angibt: 1. Die Jeweils gültige Adresse eines Blocks von Bereichen, die im Speicher für diese Eingabe-Ausgabe-Einheit zur Verfugung stehen« .

S. die Anzahl (Wort-Zählung) der aufeinanderfolgenden Bereiche des genannten Blockes» beginnend mit dem ersten Bereich,

J. der Platz eines anderen Kanal-Kommando-Wortes, das nach dem Verbrauch des angegebenen Speicher-Blocks verwendet werden soll, und

4ο Steuerinformationen.

So oft eine'Eingabe-Ausgabe-Einheit einen Dienst anfordert und gleichzeitig Priorität hn.t_B wird sie mit dem Speicher für eine Daten-Wort-Übertragung zwischen dem Jeweils angegebenen Speicherbereich und der Eingabe-Ausgabe-Einheit verbunden. Nach Jeder übertragung wird die Bereichs-Angabe geändert, um den nächsten Bereich anzugeben, während die Wort-Zähl-Bezeichnung geändert wird, um anzuzeigen, daß ein Bereich weniger im Block zur Verfügung steht. Zeigt die Wort-Zähl-Bezeichnung an, daß keine weiteren Bereiche im Speicher vorhanden sind, kann ein neues Kanal-Kommando-Wort zur Verfugung gestellt werden·

In den genannten Anlagen ist ein Wort-Zähler, ein Adress-Zähler lind ein Bereichs-Zähler vorgesehen. Der Adress-Zähler gibt die Jeweilige Adresse zum Speichern der Daten an, während der Wort-Zähler die noch freien Bereiche Im angegebenen Speicher-Block angibt.. Der Bereichs- oder Speicherplatz-Zähler zeigt den nächsten Bereich eines Kanal-Kommando-Wortes an, dessen Inhalt in den Wort-Zähler und in den Adress-Zähler eingegeben

BAD ORIGINAL 909883/U39

werden soll, wenn der Wort-Zähler das Ende des Jeweiligen Speicher-Blocks anzeigt. Dieses Verfahren erfordert drei gesonderte Zähler, die nur mit großem Aufwand auf das Vorliegen von Fehlern zu prüfen sind und die wegen ihrer langen Wartezeiten schlecht ausgenützt werden. In den bisher bekannten Anlagen ist es nur möglich, Speicherplätze zu adressieren, in denen sich ganze Daten-Worte befinden. Diese Worte bestehen im allgemeinen aus acht Bytes zu Je acht Bits. In modernen Rechenanlagen ist es möglich, mit Hilfe von Maskenverfahren Daten- Adressen anzugeben* die sich nicht notwendigerweise auf einen Wortanfang, sondern auf den Anfang eines aus acht Bits be stehenden Bytes beziehen. Die oben angegebenen Anlagen sind zur Durchführung dieses Verfahrens nicht geeignet, da sie nur Adressen ganzer Wort© anzugeben in der Lag© sind.

Die vorliegend© Erfindung'geht von der Aufgebe aus, eine Rechenanlage mit Synchronisier«Vorrichtungen mmugehen» die Informations- Übertragungen »wischen <3ς?η Eing&foe-Ausgabe-EInheiten und bestimmten Speicherplätzen ermöglichen* Dabei werden beistimmte Spe5.cherbereieh-B3.oeks aen verschieden©» Eing&be-Ausgabe-Ei?iheiten gugeoranefc, Bi^ dabei benötigten Schaltkreise sind unabhängig \'öneinariöer ^rlwitenuQ Me-hr^v?i*akkr^lö©i di© die Fort« eetzung von Operationen ίί· 'ih^rXBppetmsr Arbeitsweise nit- sen Opera t-laüsn teuerer rsIuV:.\- ^^mJiGrtr Soh&ltfereIs« e-rra3glieliea₃ *; ■«: dichtigkeit ö^r ?mf Steuorung ear i!berfc£^äaguii£ ov^-e:* ?>?? sahen dea Eingab©·= 4u8g5^-«=>l&inh@lten und atm psi ehe γ-ΒθΓ'-^-Άρώ <: rf or«! erliefen Ini'orm&t-ion geprüft» Sis IA-:-'. Csi* b-tfinäimiz besfc^hfc darJa, von und su den EiK-i;·->^ime>.!■«"> übertragene Bit-Clruppai Hit d©o B.1t« Iie?i inni-i-i>alb ©Ines Mehf^Bifc^Mörtg© su verniMpf gleiche "ira. im HlPbItGk auf die ZnQTunmig iron vor oder-

Eingabe—AuffgfcUci-SiRhelfc übertr&güiieB Bytss .au Byte-Stelle 1ώ

»AP

0ö£S3/U3S

Die erfindungsgeiaäße Anordnung soil es ©möglichen, eine Eingabe-Ausgabe-Anordnung mit einem Speicherplatz zu verbinden, der nicht notwendigerweise mit dom Anfang ©ines Wortes zusammenfallen muß. Desgleichen soll mxck das eines Bereiches von Speicherplätzen angegeben werden. Die Erfindung hat weiterhin zum Zweek Prioritäts-Kreise anzugeben«'die die Bingsbe-Ausgabe-Einheiten einerseits und die zentral© Recheneinheit andererseits je nach den vorliegenden Notwendigkeiten mit dem Speicher verbindet· Ein weiterer Gegenstand um? Erfindung besteht darin, Vorrichtungen anzugeben,, eine Reih® von Speicher-Zugriffen als Ergebnis von sequenziellen Anforderungen in einem Zeitraum zu ermöglichen, der kleiner 1st als die von der entsprechenden Anzahl von Speicherzyklen erforderliche Zelt, Ein weiterer Gegenstand der Erfindung wird darin erblickt« Anordnungen anzugeben, die es der zentralen Recheneinheit ermöglichen, bei den einzelnen Eingabe-Ausgabe-Einheiten auftretende Zustände %u erkennen ohne die Tätigkeit der zentralen Recheneinheit mxx

Diese Aufgaben werden mit Hilfe einer Rechenaufgabe gelöst, die einen Kanal aufweist, der aus einem Zahl-Register, einem Daten-Adress-Register, einem Byte-Zähler, einem Kommando«Adress-Register, A- und B-Register und einem Addierer sowie aus den erforderlichen Verbindungen und Steuerungen besteht.

Zur Lösung der oben angegebenen Aufgaben wird gemäß der Erfindung eine Rechenanlage enthaltend eine zentral® Recheneinheit, einen Speicher, Zwischenspeicher (A- und B-Register), einen Kanal und Eingabe-Ausgabe-Anordnungen angegeben« die durch einen - Byte-Zähler zum Angeben der Byte-Nummern innerhalb Daten-Wortes im Speicher der von den Eingabe-Ausgabe-Anordnungen in den Zwiechenspeicher oder in entgegengesetzter Richtung Jeweils übertragenen Bytes und durch ein ZäM-Register gekennzeichnet ist, in das ursprünglich der Inhalt des %te-Zählers eingegeben wird und das eine Übersicht über die noch freien Plätze des jeweils zu übertragenden Daten-Blocks ent-

BAD ORIGINAL 909883/1433

hält und bei jedem« beim Vollwerden der achten Stelle des Zwischenspeichers erfolgenden Daten-übertrag aus dem Zwischenspeicher in den Speicher um acht erniedrigt wird, während der Inhalt des Byte-Zählers bei Jedem übertrag eines Bytes von den Eingabe-Ausgabe-Anordnungen in den Zwischenspeicher um eins erhöht wird, derart, daß die Übereinstimmung der Inhalte des Byte-Zählers und des Zahl-Registers die Beendigung des Auffüllens bzw. des Entleerens des jeweiligen Inforraationsblocks im Speicher angibt.

Der Byte-Zähler gibt demnach die Byte-Nummer innerhalb eines bestimmten Daten-Wortes im Speicher an (bestimmt durch das Daten-Adress-Register), in dem das jeweilige Byte von einer Eirigabe-Ausgabe-Einheit zu übertragen ist. Der Byte-Zähler steuert die Anordnung der Bytes in den A- und B-Registern, deren Abschnitte dem Byte-Zähler-Inhalt entsprechen. Der üyte-Zähler wird nach jeder übertragung eines Bytes fortgeschaltet, während der Inhalt der A- und B-Register als ein volles Daten-Wort in

den Speicher übertragen wird, sobald seine achte Stelle aufgefüllt wird, Während das A- oder das B-Register ein volles Wort in den Speicher überträgt, kann im andern Register das näehöte Wort zusammengestellt werden. Die gleichen Schaltungen können auch zur übertragung von Bytes von den A- und B-Registern zu einer Eingabe-Ausgabe-Einheit verwendet werden.

Das Ende eines Blocks von Speicherplätzen» der mit einer Eingabe-Ausgabe-Anordnung in Verbindung steht wird festgelegt, obwohl der Block auch an anderen Stellen als an -.iinem Wertanfang enden (Byte-Zähler-Inhalt gleich ?) oder abfangen (Byte-Z&iu,er-Inhalt gleich O) kann. Der Inhalt des 3yt<e-Zählers wird ais Anfang dem Inhalt des Zahl-Registers zugeführt (das eine Übersicht über die Zahl der noch freien PlSlze des Blocks enthält). Der Inhalt des Zähl-Registers wird darm tür j„ Daten-übertragung zwischen den A- und B-Register und d„m Speicher um acht erhöht (ein Daten-«/ ort}.- währ ei Jia„

0 9 8 8 3 / 1 4 3 a

des Byte-Zählers für jede Übertragung eines Bytes zwischen einer Eingabe-Ausgabe-Einheit und den A- und B-Registern um eins erhöht wird.

An Ausgang des Byte-Zählers ist ein S&tz von Verriegelungsschaltungen zur Vermeidung der Übertrags-Verzögerungszeit vorgesehen* Diese Kreise liefern auch eine Zählung die um eins höher als der Zähler-Inhalt ist. Gemäß einer besonders zweckmäßigen Ausbildungsform des Erfindungsgedankens wird ein Addierer zum Erhöhen oder zum Erniedrigen der Inhalte eines Zahl-Registers« eines Daten-Adress-Registers und eines Kommando-Adress-Registers vorgesehen, der die genannten Einheiten zur Durchführung von Zähler-Funktionen befähigt.

Gemäß einer Weiterbildung des Erfindungsgedankens sind dem Addierer PrÜf-Kreiee zugeordnet, die die zyklisch durch den Addierer geleiteten Inhalte der Ihm zugeordneten Register prüfen und das Auftreten eines Fehlers anzeigen.

Es hat sieh weiterhin als zweckmäßig erwiesen* dem Byte-Zählen Kreise zur Abnahme der echten und der komplementären Worte zuzuordnen, so daß echte und komplementäre Werte ©atooaimen wer*= den können. ■ .

Eine besondere vorteilhafte Weiterbildung des Erfindungsgedankens ist durch ein die vollen A- und B-iiegiater-*Abschnitte angebendes Markier-Register, in das durch den Byte-Zähler nach ,leder Übertragung eines Bytes aus oder in den Zwischenspeicher in die der betreffenden Byte-Stelle des Zwischenspeichere entsprechende Stelle ein Bit eingelesen wird.

GemVLÜ einer WeiterfUhrung des Erfindungsgedankens ist eine den Kanal mit den verschiedenen Einheit verbindende Koppel-Einheit vorgesehen, die aus einer Vielzahl von im ZeIt«Muitiplex-Verfahren betriebenen Koppel-Leitungen besteht, die für normale

BAO ORiGINAl

'^- 909883/H 39

Operationen, für Prüf-Zwecke, für besondere Steuer-Zwecke zur Fehler-Ortung und für die Feststellung der Priorität der verschiedenen Eingabe-Ausgabe-Anordnungen vorgesehen sind.

Gemäß einer anderen Weiterbildung der erfindungsgemäßen Anordnung sind Speieher-Zugriffs-Scheltungen zum Erkennen von sequenziellen Dienstanforderungen zur Vermeidung von unnötigen Wiederholungen der Teile eines einzigen Speieher-Zyklus vorgesehen.

Gemäß einer besonders vorteilhaften Ausführungsform des Erfindungsgedankens ist ein Taktgeber vorgesehen, der eine der Anzahl der erforderlichen Steuer-Zeitpunkte gleiche ZahlVon Ausgangs-Leitungen aufweist.

Die erfindungsgemä0e Rechenanlage 1st fernerhin derart ausgebildet, daß sie die Verwendung von Kanal-Steuer-Worten und Kanal-Kommando-Worten gestattet, die Angaben über die DuBch« führung von Verfahrensschritten beim Auftreten einer Vielzahl von Zuständen an den Mngabe-Ausgabe-Elnheiten enthalten.

Die erfindungsgemäße Anlage ist fernerhin durch die Verwendung von Zustands-Codes gekennzeichnet, die die Durchführung der durch eine Instruktion für eine Eingabe-Ausgabe-Anordnung angegebenen Funktionen anzeigen und gegebenenfalls die Gründe für ihre Klchtdurchführung angeben»

Beim ursprünglichen Laden des Programms löscht eine Instruktion die zentrale Recheneinheit- und wählt den gewünschten Kanal-Bereich aus. Wenn der- gewünschte Kanal-Bereich fertig ist, wird er seinerzeit gelöscht und mit der Information für ein Kanal-Steuer- oder Kanal-Kommando-Wort geladen, das in der ursprünglichen Instruktion enthalten ist. Dieses Steyer-Wort gibt die gewünschte Eingabe-Ausgabe-Anordnungen, die mit dem gewählten Kanal für die Ausführung der Operation verbunden werden soll, wobei verschiedene Eingabe-Ausgabe-Anordnungen mit dem gleichen Kanal verbunden werden können, Die Eingabe-Ausgabe«Anordnung übertrügt

9098 83/U 39

BAD

dann unter der Steuerung des Steuer-Wortes Daten von und zu dem Speicher. Da das Steuer-Wort selbst Angaben für die Behandlung von während der Operation der ausgewählten Eingabe-Ausgabe- Anordnung auftretenden Zuständen enthalten, sind auch Mittel zur Erkennung dieser Zustände und zum Auflösen der geeigneten Maßnahmen ohne Störung der Tätigkeit der zentralen Recheneinheit vorgesehen.

Bevor mlt der Beschreibung der Figuren begonnen wird« sei noch darauf hingewiesen, daß die im Zusammenhang mit der erfindungsgen&Öen Recheneinheit bestehenden Worte aus vierundsechzig Bits bestehen, die in je acht Bytes einschließlich eines Paritäts-Bits (p) enthalten. Die Erfindung wird anschließend anhand der Figuren näher erläutert. .

»AD ORIOfNAL 9Ό9883/Η39

Es stellen dar

Docket 7783

Fig. 1 eine schematische Darstellung der

erfindungsgemäßen Anordnung;

Fig. 2 die Darstellung eines im Zusammen

hang mit der Erfindung zu verwendenden Befehlsformats;

Fig. 3 das Format eines Kanal-Adress-Wortes;

Fig. 4 das Format für ein Kanal-Kommando-Wort;

Fig. 5 ein Format für ein Kanal-Status-Wort;

Fig. 6 ein elektrisches Schaltschema der

Kopplungseinheit-Leitungen der zentralen Recheneinheit;

Fig. 7 die Signalniveaus auf den Leitungen

gemäß Fig. 6;

Fig. 8 das elektrische Schaltschema der

Speicherkopplungseinheit-Leitungen;

Fig. 9 das elektrische Schaltschema der Sam

melschienen-Steuerkopplungseinheit-Leitungen;

Fig. 10 die Niveaus der auf den Leitungen der

Fig. 8 und 9 während der Funktion auftretenden Signale;

Fig., 11 das elektrische Schaltschema der

Eingabe-Ausgabe-Kopplungseinheit-Leitungen;

Fig. 12 die Niveaus der auf den Leitungen der

Fig. 11 auf Grund der Instruktionen der zentralen Recheneinheit auftretenden Signale;

Fig. 12A die Niveaus der auf den Leitungen der

Fig. 11 bei einem durc die Emgabe-Ausgabe-Einheit ausgej ' ;ten :^;bertnij auftretenden Signale;

90 9883/ U 3-9
Docket 7783 ' SAD ORIOINÄL

AA

Docket 7783

Fig. 13A und 13B ein elektrisches Schaltschema zur Darstellung des Datenflusses gemäß der vorliegenden Erfindung;

Fig. 14A bis 14G Blockdiagramme der verschiedenen

Steuerkreise zur Betätigung der Kopplungseinheiten, Befehlsausführung, Datenübertragung und -beendung;

Fig. 15 ein Schaitschema einer Verriegelungs

schaltung zur Verwendung in der vorliegenden Erfindung;

Fig. 15A ein elektrisches Schaltschema einer Uhr

zur Verwendung mit der vorliegenden Erfindung;

Fig. 15B . die durch die Anordnung gemäß Fig. 15A

erzeugten Signalniveaus;

Fig. 15C ein von der Anordnung gemäß Fig. 15A

erzeugtes Ausgangssignal;

Fig. 16 und 16A bis 16X-.. Flaßdiagramme einer Schreiboperation

gemäß der vorliegenden Erfindung; ·

Fig. 17, 17A bis 17F ein Flußdiagramm einer Leseoperation

gemäß der vorliegenden Erfindung;

Fig. 17G und 17H ein Flußdiagramm für eine Prüfeingabe-Ausgabe-Instruktion gemäß der vorliegenden Erfindung;

Fig. 171 ein Flußdiagramm für eine Haltin

struktion der Eingabe-Ausgabe-Einheit;

Fig. 1.7J ein Flußdiagramm einer Prüfkanal-

Instruktion;

Fig. 18 ein Kanal-Kommando-Wort und die Wieder

gabe des Speicherinhaltes für eine typische Schreiboperation;

BAD ORIGINAL 909883/1439

1499 2 O 6

Docket 7783

Pig. 2OA und 2OB

Fig. 21A und 21B Fig. 22

Fig. 23A und 23B Fig. 24a bis 236K

ein elektrisches Schaltschema eines
Byte-Zählers;

ein elektrisches Schaltschema der
Kanalspeicher für ceränderli'che Grenzauswahl; " .; ,.. ' · ein elektrisches Schaltschema der
Kanalspeicher für Doppel- und Einfachworte ingabe;

verschiedene Speichereinstellungen und Speieherinhalte während der Ausführung einer Leseoperation;
elektrische Schaltschemas aller
-Speicher, Steuerabschnitte, .Addierer,
Zähler, bistabiler Multivibratoren "und Verriegelungsschaltungen, die in der__v Anordnung gemäß der vorliegenden Er- '. findung Verwendung finden. ·

■ Die Informationsverarbeitungsanlage gemäß Fig.. 1 besteht aus einem Hauptspeicher 20, der über eine geeignete Sammel-Leitung . 21 mit einer zentralen Recheneinheit 22 verbunden ist, Steuereinheiten 26, 28 und 30, einer Mehrzahl von Eingabe-Austsabe-Einheiten 26', 26" ... 26¹¹¹, 28¹, 28" ... 28¹¹¹ und 30¹ ... 3O¹¹¹. Die Steuereinheiten sind über eine Eingabe-Ausgabe-Kopplungseinheit-Samme.l-Leitung 32 mit achtundzwanzig Leitungen/""" die im folgenden näher beschrieben werden, verbunden. Die Sammel-Leitung 32 enthält auch e"ine nicht'dargestellte Prior-itÜts-Auswahl-Sammel-Leitung, da alle Steuereinheiten die Sammelleitung 32 in Form von Zeitmultiplex miteinander teilen. .

Jede Eingabe-Ausgabe-Einheit-Sammel-Leitung ist mit einem Datenkanal 44 verbunden. Jeder Datenkanal 44 ist mit der zentralen Recheneinheit über eine zentrale Recheneinheit-Kopplung;?-- Einheit 52 "verbunden, die eine Multiplex-Sammel-Leitung 54 und eine .Mehrzahl von Simplex- oder in einer Richtung wirksamen Leitungen 56, 56' enthält. Alle Kanäleinheiten teilen sich

9 0 9883/1439 >

BAD ORiGfNAL

Docket 7783

in der Multiplex-Sammelleitung 54. Die gleiche Anzahl yon Simplexleitungen verbindet jede Kanaleinheit mit der zentralen Recheneinheit.

Jede Kanaleinheit ist mit der Speichereinheit 20 Über eine Speicherkopplungseinheit 60 verbunden, die als MuItiplexsamme1-leitung durch eine Sammelleitungs-Kontrolleinheit 64 gesteuert wird. Eine Sammelleitungs-Steuereinheit 70, die eine Multiplex-Sammelleitung 72 und einzelne Simplexleitungen 74 enthält, verbindet die Kanaleinheiten und die Sammelleitungs-Kontrolleinheit 64. Die Sammelleitungs-Kontrolleinheit wird durch die Speichersammelleitung 76 und die zentrale Recheneinheit-Sammelleitung 78 und die Sammelleitung 80 vervollständigt.

Ehe auf die nähere Beschreibung der einzelnen Kanaleinheiten eingegangen wird, ist es erforderlich, das Format der binären Code-Kombinationen zu beschreiben, die als Instruktionen, Kommandos und Steuerbefehle zur Auslösung der Funktion des Kanals durch Beeinflussung des Informationsflusses zwischen den Eingabe-Ausgabe-Einheiten und dem Hauptspeicher dienen. Eine Instruktion wird durch die zentrale Recheneinheit hergestellt und nach Decodierung von dem Kanal ausgeführt. Die Instruktion kann ein Start-Eingabe-Ausgabe, Halt-Eingabe-Ausgabe-, Prüf-Eingabe-Ausgabe- oder eine Testkanalinstruktion sein. Kommandos werden aus dem Speicher durch den Kanal entnommen, wenn eine Start-Eingabe-Ausgabe-Instruktion eintrifft. Kommandos lösen nach der Decodierung die Eingabe-Ausgabe-Operation aus. Der Kanal ist in der Lage, Schreib-, Lese-, Rückwärts-Lese-, Steuer-und übertragung- in -Kanalkommandos auszuführen. Ein Steuerkommando zeigt eine Operation bei einer Eingabe-Aasgabe-Einheit an, die nicht die übertragung von Informationen, beispielsweise das Rückspulen von Magnetbändern, enthält. In Fig. wird das Instruktionsformat 81 dargestellt, das zweiunddreißig

909883/1439

1099206

Docket- 7785

ft

Binärstellen enthält. Das Instruktionsformat enthält ein ' Operationscodefeld 82, ein Kanaladressfeld 84 und Vorrichtungsoder Einheitenadressfeld 86. Der Operatioriscode besteht aus acht Binärbits und betrifft beispielsweise eine Start-E.ingabe-Ausgabe-, Pest-Eingabe-Ausgabe-, Halt-Eingabe-Ausgabe- und eine Testkanal-Operation. Die Instruktionen von Stelle H - 15 und 18 - .25 werden nicht beachtet. Das Kanaladressfeld enthält acht binäre Bits.- Die Besonderheiten der Start-Eingabe-Ausgabe-Operation, d. h., ob es sich um eine Schreib-, eine Lest?-, eine Rücklese-, eine Steuer- oder .eine Abfühloperation handelt, werden durch das Programm der zentralen Recheneinheit festgelegt, das in einer vorgegebenen Speicheradresse den Pla'öz des Kommandos angibt, das durchzuführen ist.

Eine Hält-Eingabe-Ausgabe-Instruktion erfordert keine S-liit-Einheit-Adresse. "Wird die Hait-Eingabe-Ausgabe-Instruktion einem arbeitenden Kanal zugeleitet, so wird der Kanal von der Eingabe-Ausgabe-Einheit getrennt. Die Hait-Bingabe-Ausgabe-· Instruktion bleibt ohne Wirkung, wenn sie einem nicht . -arbeitenden Kanal oder einem solchen Kanal zugeführt wird, der eine Operation beendet hat und auf eine Unterbrechung wartet. . . .

Die Test-Eingabe-Ausgabe-Instruktion wird zur Löschung cer Unterbrechungszustände verwendet, die in einen adressierten Kanal oder in einer zugeordneten Eingabe-Ausgabe-Einhait bestehen. Die Instruktion hat zur Folge, daß ein Kanal-3tc.uus-Wort (CSW) in eine vorgegebene Speicher-Stelle eingegeben und der Unterbrechungszustand gelöscht wird. Das CSW enthält, wie später noch zu beschreiben sein wird, Kanal- und Vorrichtun^s-Status-Bits, welche den Fehlerzustand angeben. Eine Tijst-· Kanal-Instruktion erfordert nicht eine 8-Bit-2inheit-Adresse. Die Instruktion bewirkt, daß der Kanal einen Zustands-Code aussendet, der den Zustand des Kanals im Zeitpunkt der Freigabe

8AD ORIGINAL 909883/1439

Docket 7783

Λ?

der zentralen Recheneinheit angibt.

Eine Start-Eingabe-Ausgabe-Operation verbindet den Kanal mit einer bestimmten Stelle des Speichers, um ein Kanal-Adress-Wort (CAW) zu erhalten, dessen Format in Fig. 3 dargestellt ist.

Das Kanal-Adress-Wort 87 ist im wesentlichen eine indirekte Adresse, die den Platz des gewünschten Kommandos angibt. Wie aus Fig. 3 hervorgeht, besteht das Kanal-Adress-Wort aus zweiunddreißig Binärstellen einschlßßlich eines Kennzeichnungs- M

feldes 88 und eines Kommandofeldes 90. Das Kennzeichnungsfeld ^ 88 hat drei Bits, die den Speicherbereich angeben, in welchen die Eingabe-Ausgabe-Operation, d.h. Lesen, Schreiben, rückwärts Lesen usw. durchgeführt werden soll. Das Kommando-Adress-Feld 90 gibt den Platz eines Kommandosteuerwortes (CCW) an, welches die besondere Eingabe-Ausgabe-Operation angibt, die ausgeführt werden soll. Die Stellen 4 bis 7 müssen wegen der Gültigkeit des CAW binäre Nullen enthalten.

In Fig. 4 wird ein Kanal-Kommando-Wort (CCW), Format 91, mit vierundsechzig Bitstellen plus acht nicht dargestellten Paritäts-Bits gezeigt, daß ein aus acht Bit bestehendes Operations-Code-Feld 92, ein aus Vierundzwanzig Bits bestehen- m des Daten-Adress-Feld 94, ein aus sechs Bits bestehendes Kennzeichnungsfeld 96, ein aus fünf Bits bestehendes Pufferfeld 98 und ein aus vierundzwanzig Bits bestehendes Zählfeld 100 enthält. Die Bit-Stellen von 40 bis 47 werden nicht beachtet. Das Kommandofeld 92 gibt die durchzuführende Operation an, beispielsweise Lesen, Schreiben usw. Das Daten-Adressen-Feld 94 gibt eine Speicherstelle von acht Bytes im Hauptspeicher an, in dem die Information gespeichert oder gelesen werden soll. Das Zählstand-Feld 100 gibt die Anzahl der zu verarbeitenden Bytes an. Die Bit-Stellen 37 bis 39 zeigen die Gültigkeit des CCW an. Das Kennzeichnungsfeld 96 enthält ein Datenketten-Adressen-Kennzeichnungsbit, ein Ketten-Kommando-Kenn- zeichnungsbit, ein Unterdrücke-unrichtige-Längenangaben-Kennzeichnungsbit, '

9098 83/14 39

1439206

-·***- Docket 7783

Ak

ein überspringungs-Kennzeichnungsbit und ein Programmsteuerünterbrechungs-Kennzeichnungsbit. Die genannten Kommandos worden später im einzelnen beschrieben.

Ein im Operationsfeld 92 auftretendes Schreibkommando löst die Ausführung einer Schreib-Operation in der Eingabe-Ausgabe-Einheit aus. Das Kommando verursacht eine übertragung von Daten aus dem Hauptspeicher zu der Eingabe-Ausgabe-Einheit. Die ■ Daten aus dem Speicher werden, beginnend mit der durch das CCW angegebenen Adresse, in aufsteigender Reihenfolge der Adresse entnommen. Ein bei einer Schreib-Operation verwendetes Kommando-Steuerwort v/ird auf das Vorliegen verschiedener Kennzeichnungen untersucht, welche einen Fehler oder.andere während der Operation auftretende Zustände angeben. Die Schreib-Operation kann durch das Auftreten besonderer Bits im Operationsfeld abgeändert werden. Das gleiche gilt für ein Lese-Kommando/ nur verläuft hier der Informationsfluß in umgekehrter Richtung.

Ein Rücklese-Kommando löst die Ausführung einer Rücklese-Operation in der Eingabe-Ausgabe-Einheit aus. Dieses.Kommando ist nur bei bestimmten Magnetband-Einheiten anwendbar und verursacht einen Lese-Vorgang bei rückwärts laufendem Band. Die Bytes innerhalb einer Aufzeichnung werden dem Kanal in umgekehrter Schreibrichtung zugeleitet. Die Daten werden in den Speicher, beginnend mit der durch das CCW angegebenen Adresse, in absteigender Ordnung der Adresse eingegeben. Alle Kennzeichnungen im ,CCW werden während der Lese-Rückwärts-Operation untersucht. In dem Operationsfeld können Multiplizier-Bits untergebracht werden, um die Operation zu verändern.

Zur Auslösung einer Operation der Eingabe-Ausgabe-Einheit wird ein Steuerkornmando verwendet. Das Kommando wird aus dem Speicher entnommen und in der Eingabe-Ausgabe-Einheit entschlüsselt. Rückstellung, Aufspulen des Bandes oder Einstellung eines Plattenspeicher- Zugriff mechanismus werden durch die Eingabe-Ausgabe-Einheit durchgeführt. Das Kommando gibt die ganze Steuerfunktion , •»n. Die D?>ten-Adresse Kfcbtodie -zun Durchführung der erforderlichen

909883/143 9 BAD ORIGINAL

' ■ · ■ ; ir:

H 99.2 Q 6 . --t? - Docket 7783

Operation notwendige zusätzliche Information an.

Das Ke ttenkominando-Kennzeichen (CC), das in der 33· Stelle .

auftritt, gibt dem Programmierer die Möglichkeit, mehrfache Eingabe-Ausgabe-Operationenmit einer einzigen zentralen Recheneinheit-Start-Eingabe-Ausgabe-Instruktion einzuleiten.

Wenn die Zählung eines bestimmten CCW erschöpft und das / CC-Kennzeichen vorliegt, so wird der Kanal die nächst-.

folgende Kommandoadresse abrufen. Diese Konimandoadres.se gibt eine Tranfer-in-Kanal- oder eine auszuführende neue ELh£;abe-

Ausgabe-Operaticn an. Das Kommando verketten ermöglicht; es ^

• dem Programmierer," die Übertragung von Mehrfach-Biock.3 von lP

Daten mit einer einzigen Start-Eingabe-Ausgäbe-Instriution einzuleiten. Sie ermöglicht es auch, daß eine einzige Instruktion auch bestimmte Hilfsfunktionen auslöst, beispielsweise das Rückspulen des Bandes am Ende einer Übertragung. Kommandoverkettung im Zusammenhang mit Zustand-Modifizie-r-Bits ermöglicht es dem Kanal, die normale Folge von Operationen « auf Grund eines vn der Eingabe-Ausgabe-Einheit gelieferten Signal zu-modifizieren. Da eine "Kommandoverkettung immer die -~· Auslösung neuer Eingabe-Ausgabe-Operationen beinhaltet, ist .

,ihr Gebrauch nicht beschränkt.

Die Unterdrücke-in-richtige-Länge-Angabe-Kennzeichnung (SILI)/ welche in der Bit-Stelle 34 auftritt, bestimmt, ob eine unrichtige Längenbedingung dem Programm angezeigt worden ist oder nicht. Eine unrichtige Längenbedingung besteht dann, wenn das Zählfeld des GCW und die Aufzeichnungslänge nicht übereinstimmen. Wenn dieses Kennzeichnungs-Bit vorliegt und die Kette-Daten-Adresse- __ (CDA)-Kennzeichnung fehlt, wird die inkorrekte Längenanzeige unterdrückt. Hat das CCW die CC-Kennzeichnung, erfolgt Komrnanäoverk'ettung. Das Fehlen der SILI-Kennzeichnung oder das Vorliegen von sowohl der SILI- und der CDA-Kennzeichnungen beendigt die Operation und verursacht die Unterbrechung des Programms-.

8Q98«3/1439

Docket 77.33

Die Daten-Adressen-Verkettungs-Kennzeichnungen, die in der Bit-Stelle 32 erscheinen, geben die Maßnahmen an, die der Kanal bei Erschöpfung eines CCW oder bäm Auftretsn verschied enc-r Pehlerbedingungen" treffen muß. Wenn das CCV/ erschöpft ist, sei . es vom Standpunkt einer Zählung oder vom Standpunkt eines Kommandos, so wird ein neues CCV/, beschaff t, ohne daß die zentrale Recheneinheit veranlasst wird, die Operation bei der -nächsten Adresse fortzusetzen oder ein neues Kcmrr.andos zu beginnen. Die Kette - Daten-Adressen-Kcnnzeichr-uno (CDA) erlaubt es, daß verschiedene Teile der gleichen Aufzeichnung gespeichert oder ausgelesen werden^von nicht zusammenhängenden Bereichen des Speichers. Die CDA-Kennzeichnung wird von dem Kanal als ein Signal dafür gewertet -, um eine neue Zählung und eine neue Ketten-Daten-Adressen-Kennzeichnung abzurufen. Das Operations-Code-Feld im neu aufgerufenen CCW wird nicht beachtet.

Das Überspring·-Kennzeichen, das in der 35· Bit-Stelle· auftritt, erlaubt die Unterdrückung von Hauptspeicher-Hinweiser, während einer Eingabe-Ausgabe-Operation.' Die Überspring-Kennzeichnung ist anwendbar bei Lese-, Lese-Rückwärts- und Abfühl-Operationen. In allen, anderen Fällen wird die Überspring-Kennzeichnung nicht · beachtet. Das Überspringen betrifft lediglich die Handhabung der Information durch den Kanal. Die Funktion der Eingabe-Ausgabe-Einheit verläuft normal und die Information wird dem

.Zählung

Kanal zugeleitet. Der Kanal hält die/jedoch am laufenden,überträgt die Information aber nicht in den Hauptspeichel¹. Die mit einer CDA-Verkettung kombinierte Überspring-Funktion er- " möglicht es dem Programm in den Hauptspeicher ausgewählte Teile der Aufzeichnung einer Eingabe-Ausgabe-Sinheit einzugeben.

; _■"- (pci)

Die Programm-Steuer-Unterbrechungskennzeichnung',. die ir. der 36. Bit-Stelle auftritt, ermöglicht es den Programmierer, eine Eingabe-Ausgabe-Unterbrechung während der Durchführung einer •Eingabe-Ausgabe-Operation zu verursachen. So oft eine PCI-

90 9883/14 3$ bad original

U992G6

Docket 7783

Kennzeichnung und das CCW vorliegen, wird das Programm durch den Kanal unterbrochen, so schnell das nach dem Start der übertragung möglich ist.

Die Einstellung der PCI-Kennzeichnung wird in jedem CCW ·

überwacht mit Ausnahme solcher, die eine Kanal-Übertragung angeben. Modifizier-Bits können in dem Operationsfeld untergebracht werden.

Das Abfühl-Kommando löst die Durchführung einer Abfühl-Operation bei der Eingabe-Ausgabe-Einheit ab. Dieses Kommando verursacht die übertragung der Abfühl-Status-Information von der Eingabe-Ausgabe-Einheit zum Hauptspeicher. Die Information wird in den Speicher, ausgehend von der durch das CCW angegebenen Adresse in aufsteigender Reihenfolge der Adressen eingegeben. Der Abfühl-Status gibt mehr detaillierte Information als die durch das CSW gegebene. Auf diese Weise beschafft das Abfühl-Kommando genaue Informationen bezüglich des Status der Eingabe-Ausgabe-Anordnung. Die Kennzeichnungen" werden überprüft und Modifizier-Bits können mit eingeschlossen werden.

Das Übertrag in-Kanal-Kommando bewirkt, daß der Kanal das nächste A CCW von dem im Daten-Adress-Feld des übertragungs- oder Kanal-Kommandos angegebenen Platz abruft. Anschließend wird die Daten-Adresse ergänzt und im Kommando-Adress-Register untergebracht. Das Kommando löst keine Operation der Kanaloder der Eingabe-Ausgabe-Anordnung aus. Der Zweck des übertragung-im-Kanal-Kömmandos ist die Hervorrufung einer Verkettung zwischen nicht angrenzenden CCW¹s. Der übertrag-im-Kanal kann vorkommen sowohl bei Daten-Adress- als auch bei Kommando-Verkettung. Einige Kennzeichnungen und Modifizier-Bits werden nicht erkannt.

90 988 3/U39

Docket 778:

Die beiden niedrigstelligen oder am wenigsten kennzeichnenden Bits des 8-Bit-Kommando-Schlüssels oder wenn diese Bj ts binäre. > Nullen sind, die vier niedrigstelligen Bits, geben dem Kanal das Kommando oder die Operation an. Der Kanal unterscheidet zwischen vier Operationen: Ausgabe vorwärts (Schreiben und Steuern), Eingabe vorwärts (Lesen und Abfühlen), Eingabe rückwärts (Lesen rückwärts) und Verzweigen (Übertragung des Kanals). Die verbleibenden vier Bits des 8-Bit-Kommando-SchlüsseIs geben die Einzelheiten der Operation der Eingabe-Ausgabe-Einheit an. Die Kommando-Codes der verschiedenen Operationen sinci folgende ί

Tabelle I -

0 0 0 0 ungültiger Code

RMMM 0 10 0 abtasten

XXXX 1000 übertragen in Kanal

MMMM ' 1100 rücklesen, rückspulen '

MMMM MMOi' schreiben · . .^

MMMM MHI 0 lesen . "

MMMM. M M 1 r steuern '■ -.

M im Code bedeutet Modifizierbits· ■ ·

Nach Fig. 5 enthält ein Kanal-Status-Wort (CSV/) 101-Forr;e.s ein Speicher-Kennzeichnungsfold 102, ein Pufferfeld 104, ein« Kommando-Adresofeld 106, ein Pufferfeld I08 und ein Zähifeld 110, ein Statusfeld ΙΟ?, daß ein Einheit-Feld 109 und ein Kanalfeld II6 enthält. Das Kanal-Statuc-Wort zeigt dem Prorirämm den Zustand einer Eingabe-Ausgabe-Einheit oder die Bedingungen, unter denen eine Eingabe-Ausgabe-Operation beendet wurde, an. Das Kennzeichnurigs-Feld 102 enthält den Speicherbereichplatz, in dem die Operation durchgeführt wurde. Das Kommando-Adress-PeId 106 gibt eine Adresse an, die acht Bytes höher alsdie

BAD 909883/1430 .

■■■··■ Docket 7785

letzte Kommando-Adresse ist, die in der durchgeführten Operation verwendet wird. Das acht Bit lange Einheit-Zustands-PeId 107 beschreibt, den Zustand der Eingabe-Ausgabe-Einheit, die gerade mit dem Kanal verbunden ist. Die durch das Feld 109 angegebenen Bedingungen sindi Steuereinheit-Ende, besetzt, Kanal-Ende, Einheit-Ende, Einheit-Prüfung, und Einheit-Aus- : nähme. Jede Bedingung kann durch das Vorliegen von Modifizier-

- Bits geändert werden. ·

Das Achtung-Status-Bit wird bei oder von der Eingabe-Äus;sabe-Einheit erzeugt. Das Bit wird von dem Kanal als ein Versich der Anordnung, das Programm zu unterbrechen, interpretiert. Eine Eingabe-Ausgabe-Einheit, die darauf wartet, die Achtung-Bedingung dem Kanal vorzulegen, erscheint einem von eine? Start-Eingabe-Ausgabe-Instruktion erzeugten Kommando besetzt/ sie erscheint jedoch nicht besetzt, gegenüber einem von einem Verkettungsprozeß ausgelösten Kommando. Das Bit wird in der Stelle 32 des Kanal-Status-Wortes gespeichert. . < ;

Ein Besetzt-Bit zeigt an, daß eine Eingabe-Ausgabe-Einheit kein neues Kommando annehmen kann, da sie entweder eine vorher ausgelöste Operation ausführt oder weil sie einen Unterb?echungs-Zustand enthält. Die Besetzt-Angabe kann im Kanal-Statuswort nur dann erscheinen, wenn Status-Modiflzier-Bits durch die Start-Eingabe-Ausgabe-Instruktion gespeichert wurden. Das Bit :ist in der Stelle 35 des Kanal-Zustands-Wortes gespeichert.

Ein Einheit-Ende-Bit ist ein Signal von einer Eingabe-Ausgabe-Einheit, das besagt, daß sie ihren Anteil an einer Eingabe-Ausgabe- Operation beendet hat. Dieses Bit gestattet, den Kanal mit Kommandos zu verketten, wenn eine CC-Kennzeichnung vorliegt. Das Bit wird in der Stelle yj des Kanal-Status-Wortes gespeichert. ^r

6AD ORIGINAL -

908883/1439'

Docket 7783

Wird ein Status-Modifizier-Bit mit einem Besetzt-Bit erhalten c so wird es vom Kanal als Steuer-Einheit-Besetzt aufgefaßt und entsprechend behandelt. Wird ein Status-Modifizier-Bit mit einem Einheit-Ende-Bit während einer Ketten-Kommando-Operation empfangen, so zeigt es dem Kanal an, das nächste Kanal-Kommando-Wort zu überspringen und das folgende zur Verkettung zu verwenden. Ist jedoch eine Verkettung nicht verlangt, wenn das Status-Modifizier-Bit mit einem Einheit-Ende-Bit erhalten wird, so wird das Status-Modifizier-Bit einfach in der Stelle 33 des Kanal-Status-Worts.gespeichert.

Ein Steuer-Einheit-Ende-Bit zeigt an, daß eine Steuer-Exneit frei zur Verwendung durch das Programm ist. Dieses Bit sollte nur von der Einheit kommen, wenn die Einheit ein Steuer-Einheit-Besetzt-Bit auf ein früher gegebenes Kommando gesendet hat. Das Bit wird in Stelle 34 des Kanal-Status-Worts gespeichert.

Das Kanal-Ende-Bit zeigt die Beendigung des Teils einer Eingabe-Ausgabe-Operation an, das die übertragung von Daten oder Steuerinformation zwischen der Eingabe-Ausgabe-Einheit in den Kanal beinhaltet. Wenn dieses Bit auftaucht, zeigt es an, daß der Kanal frei zur Annahme einer anderen Operation ist; das Bit wird in der Stelle 36 des Kanal-Status-Worts gespeichert.

Ein Einheit-Prüf-Bit wird von der Anordnung ausgesendet, wenn sie eine ungebräuchliche Bedingung feststellt. Begleitet dieses Bit ein Kanal-Ende oder ein Einheit-Ende-Bit, so wird die Operation selbst bei Vorliegen einer Ketten-Kennzeichnung beendet. Das Bit wird in Stelle 38 des Kanal-Status-Worts gespeichert.

Ein Einheit-Ausnahme-Bit ist vorgesehen, wenn die Eingabe-Ausgabe Einheit eine Bedingung feststellt, die normalerweise nicht vorkommt. Das Bit verursacht die Beendigung der Operation. Dieses Bit wird in Stelle 39 des Kanal-Status-Worts gespeichert.

909883/1439

Docket 7783

Das Kanal-Status-Feld 116 beschreibt eine Programm-Steuer-Unterbrechung, eine inkorrekte Längenangabe, eine Programm-Prüfung ,eine Schutz-Prüfung,eine Kanal-Daten-Prüfung, eine Kanal-Steuer-PrÜfung, eine Kopplungs-Einheit-Steuer-Prüfung und eine Verkettungs-Prüfung*

Ein programmgesteuertes Unterbrechungsbit (PGI) zeigt an, daß eine PCI-Kennzeichnung vorgelegen hat, wenn ein Kanal-Kommando-Wort entnommen wurde. Die auf Grund der PCI-Kennzeichnung erfolgende Unterbrechung tritt so rasch wie möglich nach der Entnahme des Kanal-Kommando-Wortes auf, kann aber für eine fi nicht vorhersagbare Zeitspanne durch eine Maskierung durch die zentrale Recheneinheit des Kanals oder durch eine andere Tätigkeit des Systems unterbrochen werden.

Das Auftauchen eines Programm-Steuer-Unterbrechungs-Kanal-Status-Bits bewirkt, daß der Kanal eine Unterbrechung anfordert, stört jedoch nicht eine ablaufende Eingabe-Ausgabe-Operation. Dieses Bit wird in der Bit-Stelle 40 des Kanal- . Status-Wortes gespeichert. Ein inkorrektes Längenangabe-Bit erscheint immer dann, wenn die scheinbare Aufzeichnungs-Länge der Einheit und die Zählung im Kanal-Kommando-Wort nicht übereinstimmen und die Unterdrücke-Inkorrekte-Länge- J Anzeige-Kennzeichnung nicht vorliegt. Das Vorliegen eines Inkorrekte-Länge-Bits unterdrückt das Verketten des Kommandos und verursacht einen Unterbrechungs-Zustand, wobei die Inkorrekten-Längen-Bezeichnung in der Speicherstelle 41 des Kanal-Status-Wortes erfolgt.

Ein Programm-Prüf-Bit zeigt die folgenden durch das Programm verursachten Fehler: Ungültige Kanal-Kommando-Wort-Adressen-Angabe/ ungültige Kanal-Kommando-Wort-Adresse, ungültiger Kommando-Schlüssel, ungültige Zählung, ungültige Daten-Adresse, ungültiges Kanal-Adress-Wort-Format, ungültiges Kanal-Kommando-Wort-Format, ungültige Sequenz. Die Entdeckung eines Programm^

909883/1439

H99206

■' Docket 7785

Prüf-ZustandeS während der Einleitung eines Kommando» bewirkt, daß die Operation unterdrückt wird. Wenn der Zustand nach dem Start der Eingabe-Ausgabe-Einheit entdeckt wird, wird die Einheit zur Beendigung der Operation gebracht. Das Bit wird in der Bit-Stelle 42 des Kanal-Status-Wortes gespeicnert. .

Ein Schutz-Prüf-Bit erscheint, wenn der Kanal versucht, Daten in einen falschen Bereich des Hauptspeichers zu speichern, .'. Normalerweise wird die mit der Eingabe-Ausgabe-Operation verbundene Schutz-Kennzeichnung nicht zu der Kennzeichnung der Adresse des Hauptspeicher-Bereiches passen oder keine der Kennzeichnungen ist null. Das Entdecken dieser Bedingung bewirkt, daß der Kanal die Anordnung zur Beendigung der Operation beeinflußt. Das Bit ist in der Bit-Stelle 4j5 des Kanal-Status-Wortes gespeichert. . r

Ein Kanal-Daten-Prüf-Bit erscheint, wenn irgendwelche Paritäts-Fehler im Kanal oder im Hauptspeicher auftreten. Bei Eingabe-Operationen erzwingt der Kanal die richtige Parität aller Daten, die in den.Hauptspeicher eingegeben werden. Bei Ausgabe-Operationen wird die Parität der dem Kanal zugeleiteten Operationen nicht · ,geändert. Daten-Fehler unterdrücken die Kommando-Verkettung, beenden jedoch nicht die gerade vorliegende Operation. Das Bit wird in der Bit-Stelle 44 des Kanal-Status-Wortes gespeichert.

Ein Kanal-Steuer-Bit tritt immer dann auf, wenn irgendwelche Maschinen-Fehl-Funktionen auftreten, die die Kanal-Steuerung beeinflussen. Das Kanal-Steuer-Prüf-Bit erscheint, wenn Paritätsfehler bei einer Kanal-Kommando-Wort-Entnahme, bei Daten-Adressen und beim Inhalt des Kanal-Kommando-Wortes auftreten. Die Entdeckung jeder für einen Kanal-Steuer-Prüfungs-Status verantwortlichen Bedingung bewirkt, daß die laufende Operation sofort beendet wird. Dieses Bit wird in der Bit-Stelle 45.des Kanal-Status-Wortes gespeichert. * " .· BAD ORIGINAL

909883/1439

Docket 7733

Ein Kopplungs-Einheit-Steuer-Prüf-Bit erscheint* wenn ein ungültiges Signal an der Eingabe-Ausgabe-Kopplungs-Einheit erscheint. Das Status-Bit wird durch den Kanal entdeckt und zeigt normalerweise eine Fehlfuntion einer Eingabe-Ausgabe-Einheit an. Die Fehlfuntion kann dadurch bedingt sein, daß die erhaltene Adresse eine ungültige Parität aufweist, daß das Status-Bit einer Eingabe-Ausgabe-Einheit die falsche Parität aufweist, daß eine unrichtige Adresse empfangen wurde, ■ daß eine adressierte Eingabe-Ausgabe-Einheit nicht antwortet, daß ein Eingabe-Ausgabe-Signal von ungültiger Länge oder ein Eingabe-Ausgabe-Signal zu einem ungültigen Zeitpunkt auftritt. Die Ermittlung des Bits beendigt die Operation,.das Bit wird in der Bit-Stelle 46 des Kanal-Status-Wortes gespeichert.

Ein verkettendes Prüf-Bit tritt nur auf, wenn neue Daten^ Adressen nicht auf eine Doppel-Wort-Grenze auftreffen oder wenn eine Eingabe-Ausgabe-Adresse so ist, daß die Bit-Grenze nicht bestimmt werden kann. Die Entdeckung einer verkettenden Prüf-Bedingung bewirkt, daß die Eingabe-Ausgabe-Einheit ein Signal zur Beendigung ihrer Operation erhält. Das Bit wird in der Bit-Stelle 47 des Kanal-Status-Wortes gespeichert.

Die im Wort-Format nach den Fig.- 3,4 und 5 dargestellten Instruktionen, Kommandos und Steuer-Befehle ermöglichen es dem Kanal, den Informationsfluß zwischen den Eingabe-Ausgabe-Einheiten und den Hauptspeicher zu dirigieren. Die Instruktionen werden entschlüsselt und durch die zentrale Recheneinheit"^ ^ ausgeführt und sind ein Teil des Programms der zentralen . Recheneinheit. Kommandos werden durch den Kanal auf Grund der Instrukstionen erzeugt. Jedes Kommando wird aus dem Speicher entnommen. Die Steuerbefehle sind ein Teil der Kommandos und werden ebenfalls aus dem Speicher entnommen. Wenn eine Instruktion, ein Kommando oder ein Befehl eingeleitet werden, führt der Kanal bestimmte Tests oder Prüfungen aus, bevor er die Operation einleitet. Auf Grund einer Instruktion sendet der Kanal einen Zustands-Code.

909883/1439

' 8ST DooJ:et 7?d;»

für die verschiedenen Instruktionen aus, die den Sta'.u:: des Kanals als "operierend", "nicht angenommen" oder "verve11-' ständigt", "der Kanal ist beschäftigt" oder daß die Kar.öl-Steuer-Einheit oder die Anordnungkiicht zur Aufnahme ergangener Instruktionen bereit ist angeben. Hat ein Kanal eine Instruktion angenommen, so wird die Adresse an die Eingabe-AusgabeT-Einheit übertragen und die Rück-Adresse an den Kar al geliefert. Ein geeigneter fehlerfreier Vergleich der gesendeten und der erhaltenen Adressen gestattet die Ausführung der Operation. In dem Fall, daß eine Eingabe-Einheit nicht ver- . fügbar ist, wird ein Signal durch die Eingabe-Ausgabo-Iiinheit an den Kanal übertragen, welcher seinerseits einen Zustands-Code an die zentrale Recheneinheit zurückgibt, der angibt, daß die Instruktion nicht durchgeführt werden kann. Die ;;en uralt* Recheneinheit fragt daraufhin den Speicher ab, um die tedinguno festzustellen, die die Eingabe-Ausgabe-Einheit von dor Ausführung des Kommandos abhält.

Nachdem die allgemeinen Eigenschaften der Instruktionen, Kommandos, Befehle und Pormate beschrieben worden sind, ist es erforderlich, die verschiedenen Kopplungseinheitei: zu erläutern, bevor die Struktur des Kanals und seine Funktion beschrieben werden können. Eine Kopplungs-Ei/iheit ist (»ire Standardverbindung zwischen dem Kanal und einer anderen Einheit. Die Kanal-Kopplungs-Einheiten schliessen zentrale Rechen-Kcpplungs-Einheiten, Speicher-Kopplungs-Einheiten, Sammelschienen-Speicher-Einheiten und Eingabe-Ausgabe-Speicher-Einheiten ein.

Wie aus Fig. 6 hervorgeht, kann die CPU-Kopplungs-Einheit in drei Teile eingeteilt werden. Den ersten Teil bilden die Operati ons-Leitungen 105* die zur normalen Funktion cies Programms erforderlich sind. Der zweite Teil besteht aus den Fehler-PrÜf-Leitungen 128, die der zentralen Recheneinheit dazu dienen« den Kanal fehlerprüfend zu steuern. Der dritte Teil be-

BADORiOiNAL 909883/1430

Docket 7783

steht aus den Fehler-Ermittlungs-Prüf-Leitungen 136, die zur Steuerung des Kanals dienen, wenn die zentrale Recheneinheit Fehler-Feststell-Tests durchführt. Jeder Teil enthält Multiplex und-Simplex-Leitungen* ^

Die Operations-Leitungen stellen die einzige Steuerung dar, die während des normalen Programmablaufs notwendig ist, werden aber in allen Fällen verwendet, um die erforderliche Funktion des Kanals einzuleiten. Zu den Operations-Leitungen 105 gehören folgende Multiplex- und Simplex-Leitungen:

Titel

Zahl der Leitungen

Zweck

Start Eingabe/ Ausgabe

(111)

1 Multiplex

Test Eingabe/ Ausgabe

(112)

1 Multiplex

Halt Eingabe/ Ausgabe

(113)

1 Multiplex

9098 83 /U39'

Diese von der zentralen Recheneinheit betriebene Leitung zeigt die Start-Eingabe-Äusgabe-Instruktion an die von dem durch die zentrale Re-· cheneinheit ausgewählten Kanal ausgeführt werden soll.

Diese von der zentralen Recheneinheit betriebene Leitung zeigt die Test-Eingabe-Ausgabe-'· Instr . an, die von dem durch die zentrale Recheneinheit ausgewählten Kanal durchgeführt werden soll. Diese durch die zentrale Recheneinheit betriebene Leitung zeigt die Instruktion an, die von dem durch die zentrale Recheneinheit ausgewählten Kanal durchgeführt werden soll, ORiGiNAL

Titel

U99206

Zahl der Leitungen Zweck.

Docket 7783

Test-Kanal !Multiplex

Freigabe 1 Multiplex (115)

Zustande- 2 Multiplex Leitungen

(117)

Ursprüngli- 1. Multiplex ches Programm laden

Haupt- 1 Multiplex Löschung

(119)

Diese von der zentralen Recheneinheit betriebene Leitung zeigt die Instruktion an, die von einem durch die zentrale Recheneinheit ausgewählten Kanal durchgeführt werden soll.

Diese Leitung beendet die Verbindung zwischen der zentralen Recheneinheit und dem Kanal. Die Leitung wird • durch den Kanal betrieben. Diese Leitungen zeigen den Zustand des Kanals an, wenn die zentrale Recheneinheit eine Freigabe erhält.Diese Leitungen werden durch den Kanal betrieben.
Diese Leitung bewirkt, daß jeder Kanal einen vollständigen Löschvorgang ausführt und daß der ausgewählte Kanal ein "Ursprüngliches Programm-Laden" von einer festgesetzten Einheit durchführt. Diese Leitung wird durch die zentrale Recheneinheit betrieben.

Diese von der zentralen Recheneinheit betriebene Leitung überträgt einen mind. 200 Nanosekunden langen Impuls der eine vollständige Kanal-

9 0 9 8 8 3/ 1.4 3 9

Titel

Docket 7783

Zahl der Leitungen Zweck

Taktgeber 1 Multiplex aus

(120)

Prüf-Licht 1 Multiplex (121)

Selektive-Kanal (122)

1 Simplex

ünterbre- 1 Simplex chung (123)

Unterbrochen 1 Simplex Ansprechen (124) Steuer-Einheit- und Vorrichtungslöschung bewirkt. Diese durch die zentrale Recheneinheit betriebene Leitung führt ein Signal, das anzeigt, wenn die zentrale Recheneinheit nicht in einem Halt- oder Warte-Zustand ist. Diese durch die zentrale Recheneinheit betriebene Leitung wird immer dann wirksam, wenn ein Kanal nicht eingestellt ist, auf eine'Steuer-Prüfung oder auf eine Eichung zu stoppen. Diese durch die zentrale Recheneinheit betriebene Leitung löst ein ursprüngliches Programm-Laden oder eine Eingabe-Ausgabe-Instruktion gemäß den Angaben des Kanals aus.

Diese Leitung wird durch den Kanal betrieben und wird wirksam, wenn eine Unterbrechungs-Bedingung auftritt. Diese Linie wird durch eine zentrale Recheneinheit betrieben und wird mit Priorität wirksam, um einem Kanal zu ermöglichen, das Kanal-Status-Wort an einer vorherbestimmten Speicherstelle zu speichern.

909883/1439

U99206

Titel

Docket 7783

Zahl der Leitungen Zweck

Einheiten- 8 Daten, 1 Parität Adresse (Simplex) (125) Sammelschiene (Sammelleitung) aus (UABO)

Einheiten- 8 Daten, 1 Parität Adresse Sam- (Simplex) melschiene (Sammelleitung) ein (UABl) Diese Leitungen liefern die Adresse der Eingabe-Ausgabe-Einheit, die zur Betätigung ausgewählt wurde. Die Leitungen werden durch die zentrale Recheneinheit betrieben.

Diese Leitungen liefern die Adresse der ausgewählten Eingabe-Ausgabe-Einheit. Die Leitungen werden durch den Kanal betrieben und wirken auf die zentrale Recheneinheit1

Die Prüfleitungen 128 können durch die zentrale Recheneinheit zur Feststellung der Gültigkeit der Kanal-Prüf-Funktion verwendet werden. Multiplex und Simplex-Leitungen werden für diese Zwecke verwendet. Die in Fig. 6 dargestellten Prüf-Leitungen werden im folgenden aufgezählt:

Block-Speicher Datenprüfung U3o)

1 Multiplex Diese durch die zentrale Recheneinheit betriebene Leitung bewirkt, daß ein ausgewählter Kanal das Einstellen einer Speicher-Daten Prüfung blockiert. Diese Funktion ermöglicht es, Kanal-Kommando-Worte in den Kanal zu holen, um Teile der Kanal-Prüf-Kreise zu testen.

IAD ORIGINAL

909883/U39

H99206

Docket 7783

Titel

Zbhl der Leitungen iv.-:ack

Reversiere Daten Parität (131)

1 Multiplex

Reversiere	1 Multiplex
Byte
Zähler-
Parität
(132)

Prüf-Stopp- 1 Multiplex Signal (133)

Prüf-Wähl-Kanal

1 Simplex Diece durch die zentrale RechGneinheit betriebene -Leitung gestattet es, ein ungültiges Bit in dem Speicher unterzubringen. Während einer Schreib-Operation kann die Leitung benutzt werden, eine schlechte Parität zu korrigieren, wenn sie in dem Prüf-Zustand ist. Diese durch die zentrale Recheneinheit betriebene Leitung bewirkt, daß die Byte-Zähler-Parität falsch wird, wenn der Byte-Zähler in einem ausgewählten Kanal neu eingestellt wird. Diese Funktion erlaubt es, die By te-Zähler-Prüf-Kreise zu testen. Diese durch die zentrale Recheneinheit betriebene Leitung bewirkt, daß ein ausgewählter Kanal einen falschen Fehler-Stopp durchführt. Diese durch die zentrale Rechneinheit betriebene Leitung bewirkt> daß ein besonderer Kanal auf jede einzelne der■vorherigen Prüf-Leitungen antwortet.

ΛΛ-'- i

9098 83/1439

BAD ORIGINAL

Docket 7783

St

(FLT) Steuerungen 136 sind in detj\ Kanal, c η thai ton, um ein zentrales Recheneinheit -Unterhaltung 7-Programm- ζ ti ermöglichen. Das Unterhaltungs-Programm Verlangt einen beträchtlichen Umfang von Daten/ die in kurze ¹Te-StR unter teilt sind. Die Daten befinden sich auf Band und müssen in den Speicher ohne von der zentralen Recheneinheit bewirkte Instruktionen oder Unterbrechungen überführt werden, pie Fehler-Lokalisierungs-Test-Steuerungen bewirken, daß der Kanal Daten liefert, das Fortschreiten überwacht, Daten zurückhält, wenn Fehler entdeckt v/erden, und die Übertragung startet und stoppt. Die Fehler-Lokalisierungs-Test-Steuerung enthält Multiplex- und Simplex-Leitungen, welche zwischen dem Kanal und einer Fehler-Lokalisierungs-Test-Steuer-Einheit liegen. Die folgenden, in Fig. 6 dargestellten Multiplex- und Simplex-Leitungen, liegen zwischen dem Kanal und den Fehler-Lokalisierungs-Test-Steuerungen:

Titel

Abtastart (137)

Zahl der Leitungen Zweck

1 Multiplex

Übertrag in den Kanal (TIC)

1 Multiplex

Diese Leitung ist mit allen Kanälen verbunden und zeigt an, wenn die Fehler-Lokalisierungs-Test-Steuerungen
tätig sind.

Diese Leitung liegt zwischen den Kanälen und der Fehler-Lokalisierungs-Test-Steuerung.

Impuls (133)

Diese Leitung überträgt 300 Nanosekunden-Impulse, wenn
ein übertragung-in-den-Kanajii Kommando, das in einem
Speicherbereich vorgefunden wurde, eigegeben wird.

909883/1439

BAD ORIGINAL

Titel

Zahl - der Leitungen

Docket ,77S3

Zweck

Spalten-Impuls 029)

1 Multiplex

Fehler- 1 Multiplex Lokalisierungs- Test ,
Daten Fehler (140)

Fehler- 1 Multiplex Lokalisierungs-Test- Steuerung Fehlr (142)

Stopp-Fehler- 1 Multiplex Lokalisierungs-Test (142)

Diese Leitung überträft 5 Mikrosekunden-Impulse von den Kanälen zu den Fehler-Lokalisierungs-Test-Steuerungen, um das Ende einer Aufzeichnung anzuzeigen. Der Impuls tritt nicht auf, wenn ein Fehler in der Aufzeichnung entdeckt wurde.

Diese von den Kanälen zu den Fehler-Lokalisierun^s-Test-' Steuerungen führsncle Leitung zeigt einen Daten-Fehler vom Zeitpunkt der Entdeckung bis zur Vervollständigung der Rückstellung an.
Diese vom Kanal zu der Fehler-Lokalisierungs-Tes t-Steuerung führende Leitur.g zeigt an, daß der Kanal nicht arbeitsfähig ist,
Diese von der Feiltir-Lokali s i erungs-Tes. t-Einhe i t zu dem Kanal führende Leitung gibt den in Funktion befindlichen Kanal an, d^.e Übertragung zum Speiohor zu unterbrechen und zu warten.·

909883Λ1Α39 IAD ORIQiNAL

Vf

Titel

Zahl der Leitungen

•Docket 7785

Zweck

Start-Fehler-Lokalisierungs- Test

1 Multiplex

Diese von den Fehler-Lokal islerun^s-Test-Steuerungen r.u eiern Kanal verlaufende Leitung bewirkt daß der ausgewählte Kanal die übertragung von Daten zum Speicher wieder aufnimmt.

Die.Kopplungs-Einheit-führt folgende Operationen durch; t. Starten eines Kanals in einer ausgewählten Operationsart, beispielsweise operationsdurchführend, prüfend oder Fehler-Lokalisierungs-Test;

2. Unterbrechung der Funktion einer zentralen Recheneinheit/ oder eines Kanals und
5· Beendigung einer Kanal-Operation. ·

Zuni Starten eines Kanals liefert die zentrale Recheneinheit eine Instruktion, die das in der Fig. 2 angegebene Format hat. Die zentrale Recheneinheit betätigt ausgewählte Multiplex- und Simplex-Leitungen, um die Instruktion dem Kanal zu liefern. Die Kombination von. Simplex- und Multiplex-Leitungen bewirkt, daß der Kanal und die Anordnung bestimmte Tests durchführt und mit einem von vier Zustands-Codes 00, 01, 11 und 10 antwortet, die den Status des Kanals betreffen. Der Zustand-Code wird erzeugt, wenn die Durchführung der Instruktion beendet ist, d. h., wenn die zentrale Recheneinheit zum unabhängigen Arbeiten frei wird. Der Zustand-Code zeigt an, ob der Kanal die durch die Instruktion angegebene Funktion durchgeführt hat oder nicht. Für den Fall, daß dies nicht der Fall ist, wird auch der Grund für die Zurückweisung angegeben. Der Zustand-Code kann durch die zentrale Recheneinheit zur Aufstellung von Entscheidungen durch nachfolgende Verzweigungs-Zustände benutzt werden.

BAD ORlCINAL

9Ö9883/U39

Um die verlangte Instruktion dem Kanal liefern zu könm-n, regt die zentrale Recheneinheit die ausgewählten Kanal-Leitungen 122, 1^4 oder 1j>7 zu einer operationsdurchführenden oder datenverarbeitenden, fehlerermittelnden oder Fehler-lokalisi erenden-Test-Art der Funktion an. Zur Datenverarbeitung können die Instruktions-Leitung-Eingabe-Ausgabe 111, Halt 112 oder dergleichen angesprochen werden. Für Prüfzwecke kann die Blockspeicher-Daten-Leitung 150, die Reverslere-Daten-Paritäts-Leitung 1j51 oder dergleichen, betätigt werden. Für die Fehler-Lokalisier-Teet-Abtastung wird die Leitung 137 beaufschlagt.

In der Fig. 7 wird die Funktion der Kopplungs-Einheit iür eine ^j datenverarbeitende Arbeitsweise beschrieben. Die zentrele Recheneinheit spricht die ausgewählte Kanal-Leitung 122, Start-Slngabe-Ausgabe 111 an und bringt die Adresse der Einheit in die üABO-_ Leitung 124. Diese Leitungen werden durch die zentrale Recheneinheit so lange benutzt, bis ein Zustands-Code an die Zustands-Leitungen 117 geliefert wird. Die Zustands-Leitungen kennen an- · · zeigen: Einen Code 00 (binäre Null) für datenverarbeitenden Kanal zur Verfügung stehen, einen Code 01 (binäre Eins) für Kanal-Status-Wort (CSV/) gespeichelt, einen Code 10 (binäre Zwei) für Kanal besetzt und einen Code 11 (binäre Drei) für Kanal nicht er-. ,-.-reichbar. Nach der Übertragung des Zustands-Codes, beaufschlagt der Kanal die Freigabe-Leitung II5 und fängt an, die Instruktion d durchzuführen. Die zentrale Recheneinheit wird während dieser Zeit freigegeben, d. h., die zentrale Recheneinheit verarbeitet .das Hauptprogramm. Bevor der Zustands-Code erzeugt wird, führt der Kanal Speicher- und Eingabe-Ausgabe-Kopplungs^-Einheiten-Operationen durch,". welche weiter unten beschrieben werden.

Zur Beendigung dr Operation beaufschlagt der Kanal die Unterbrechungs-Leitung 12> und die zentrale Recheneinheit betätigt die Unterbrechungs-Ansprech-Leitung 124. Der Kanal beginnt Kanal-Status-Informationen in der Speicher-Einheit zu speichern.. Die. Kanal- -Freigabe-Leitung II5 wird nach der Speicherung einer Kanal-Status-Information in einer vorgewählten Speicher-Stelle beaufschlagt.

909883/1439 »aö

Die zentrale Recheneinheit gibt die Leitung 124 frei, wenn die Leitung 115 beaufschlagt wird. Die zentrale Recheneinheit kehrt zur Verarbeitung des Hauptprogramms zurück.

Der Frei-Zustand oder der Code 00 wird nur angegeben, v/enri keine Fehler während der Durchführung der Eingabe-Ausgabe-Instruktion entdeckt wurden. Wenn ein Programmier-Fehler in der in dem CCW untergebrachten Information vorkommt und der A/idressen- Kanal arbeitet, so wird entweder der Zustands-Code 01 oder 10 eingestellt, je nachdem was für ein System Verwendung findet. In ähnlicher V/eise können die Codes 00 oder 11 eingestellt-werdon, wenn ein Programm-Fehler vorkommt und ein Teil des Eincabe-Ausgabe-Systems nicht Daten verarbeitet. Im allgemeinen können die folgenden drei Fehler bei der Ausführung einer Eingabe-Ausgabe-Instruktion vorkommen: Kanal-Einheiten-Fehler, Kanal--Programn-Fehler und Einheiten-Fehler. -

Kanal-Einheiten-Fehler können sein:

1. Die Einheiten-Adresne, die der Kanal an einer KoppeJ.-Hinheit während einer ursprünglichen Selektion erhält, hat einen Paritäts-Fehler oder sie ist nicht die gleiche wie die,die der Karic.l ausgesendet hat.

2. Das Einheits-Status-Byte des Kanal-Status-Wortes, df.s ein Kanal an einer Koppel-Einheit während der ursprünglichen Selektion erhält, hat einen Paritäts-Fehler.

3. Ein Signal von einer Eingabe-Ausgabe-Einheit tritt während der , ursprünglichen Selektion zu einem ungültigen Zeitpunkt auf oder beinhaltet eine' ungültige Operation.

4. Der Kanal hat einen Fehler in seinen Steuer-Einheiton entdeckt. · . . · · ■ '

Kanal-Programmier-Fehler, die im Anschluß an die Durchführung einer

werden
Start-Eingabe-Ausgabe entdeckt/können, sind ungültige· Adressen und Kommando-Codes in den Kanal-Kommando-Worten und Kanal-Adress-Worten.

SAD ^:B09883/1439 .

Docket 7783

i.*-"-h}ur, die entdeckt werden können, sind

1. Lv.hloi*, Vtii eine i-J.Luheit-*Prüi-Angabe bewirken und

2. Fehler, die eine Einheit-Äusnahme-Ängabe anzeigen.

Die Sustan-l'-.-Codes für die anderen datenverarbeitenden Arbeitsweisen sind etwas von denen verschieden/ die für die Start-Eingabe-Aucgabe-Instruktion angegeben wurden. Diese Codes werden im folgenden beschrieben:

Tabelle II

Instruktion 00

01

10

11

Start Eingabe/ zur Ver-Ausgabe füguhg

Kanal- besetzt Status-Wort gespeichert

nicht zur Ver fügung stehend

Test Eingabe/ zur* .Ver-Ausgabe fügung

Kanal- - arbeitend Status-Wort gespeichert

nicht zur Verfügung stehend

Halt Eingabe/ nicht Ausgabe arbeitend

Test-Kanal

nicht arbeitend

angehalten

Kanal-Status-Wort bereit

arbeitend

nicht zur Verfügung stehend

Die Operation der Prüf- und Fehler-Lokalisierungs-Test-Arbeitsweisen sind im wesentlichen die gleichen, wie die für die datenverarbeitenden Arbeitsweisen angegebenen. Diese Arbeitsweisen werden daher nicht näher beschrieben.

Die Speicher-Kopplungsi-Einheit 60 (siehe Fig. X) führt die Daten und Kontroll-Informationen, die für das von der zentralen Recheneinheit unabhängige Arbeiten des Kanals erforderlich sind. Wie schon gezeigt, bekommt der Kanal von der zentralen

Recheneinheit 90 98 8 3/1 A 3 9

• BAD ORIOiNAL

- yp - Docket

die Instruktion mit einer Operation zu beginnen. Nachdem der Kanal die Instruktion erhalten hat, erhält er unabhängig das gewählte Kommando und überträgt zu oder νοα einem Speicher so lange Daten, bis das Kommando ausgeführt ist, Die Speicher-. Sammelleitung enthält, wie oben angegeben, nur MuItipiexLeitungen. Die Sammelleitungs-Steuer-Kopplungs-Einheit wählt die Kanäle aus, welche zusammen mit der zentralen Recheneinheit für eine Prioritätsbehandlung anstehen. Gemäß PIg. 8 sind die in der Speieher-Kopplungs-Einheit enthaltenen Multiplex-Leitungen folgende: .

Titel Zahl der Leitungen Zweck

Speicher- 72 Multiplex Diese Leitungen verbinden Sammelleitung alle Kanäle mit dem Speicher

ein (SBI) (ISO) Die Leitungen werden akti

viert, wenn der Kanal eino Sammelleitung.'i-Steuer-Ein-, hei t-Da ten-Anforderung; be

kommt. Die Leitungen bleiben erregt, bis die Daten-Anforderung fortfällt.

Speicher 24 Multiplex Diese Leitungen verbinden Adressen- (21 Daten, 3 Paritäts) den Kanal mit dem Speicher Sammelleitung . für die SammeJleitungs-

(SAB) (151) Steuer-Einheit. Die Leitg.

' werden betätigt, wenn der Kanal ein Ansprechen der Sammelleitung-Steuer-Einheit feststellt. Die Leitungen bleiben eingeschaltet, bis das Ansprech-Signal fortfällt.

SAD ORIGINAL 90 98&3VM39. .

Titel

Zahl der Leitungen-

Dockst '

Zweck

Mark i erLeitung

9 Multiplex

(8 Daten, 1 Parität)

Markierungs-Leitungen (153)

5 Multiplex (4 Daten, 1 Parität)

Speicher-Sammelleitung aus (SBO) (154)

72 Multiplex

(64 Daten, 8 Parität)

Fortschal t-Impuls (155)

1 Multiplex

9 0 9 8 8 3 ZtA

SAD ORIGINAL Diese Leitungen verbinden einen Kanal mit den Spelcnrr Treibern und zeigen an, welche Bytes gespeichert wei den sollen, wann der Kanal eine Speicherung-Operation durchführt.

Diese Leitungen verbindon einen Kanal mit dem Speiche: und führen Sp'2icher-Schutz-Informationen. Die Leitungen werden so lan₍3e -erregi;, wie die Speicher-Adrcss-Samfnelleitüngs-Leitungen erregt sind»

Diese Leitungen verbinden den Speicher mit· jedem Kanal. Die Le Ltmgen v/erden aktiviert, naohc i^r.m das Ansprechen eine:." Sammelschiene- Steuer- Einheit weggefallen ist und ein Fortschalt- Impuls ven. 200 Nanosekunden Dauer über eine besondere Leitung übertragen* worden ist.

Diese Leitung verbindet den Speicher mit dem Kanal und führt einen mincestens 125 Nanosekunden langen Impuls, der Daten zu dem richtigen Kanal in etwa 200 Nanosekunden führt.Im Kanal wird der Fortsehalt-Impuls in vier Teile unterteilt: Reihenforv (Schalt-, Fortsehalt-,Datenfort schaIt- und Speicher-Zyklus-Voll stand ig-Impuls.

Titel

Zahl der Leitungen

Docket 7783

Zweck

Speicher Adressen Prüfung (156) .

1- Multiplex

Speicher Daten-Prüfung (157)

1 Multiplex

Speicher- 1 Multiplex Schutz-Prüfung

909883/1439 Diese Leitung verbindet die Sammcl-Leitungs-Steuer-Ein-! heit (BCU) mit dem Speicher. Durch die Erregung dieser Leitung wird angezeigt, daß ein Paritätsfehler an einer eingegangenen Adresse aufgetreten ist. Der den Kanälen zugeleitete Fehler-Impuls überlappt den vom Speicher gesendeten Vorschub-Impuls vollständig.

Diese Leitung verbindet den Speicher mit dem Kanal und zeigt einen Paritäts-Fehler an, der in der Information enthalten ist, die zu einem Speicher zur Einspeicherung oder von einem Speicher bei einer Abfrage kommt. Ein Impuls auf dieser Leitung sollte 200 Nanosekunden lang sein und innerhalb von 200 Nanosekunden nach dem Auftreten der Daten auf der Speicher-Sammel-Leitung-Aus-Leitung auftreten. Diese Leitung verbindet den Speicher mit dem Kanal und zeigt an, daß der Kanal dabei v/ar, Information in einen geschützten Bereich einzuspeichern» Ein Impuls auf dieser Leitung hat die gleiche Breite und den gleichen Zeitpunkt, wie ein Speicher-Daten-prüf-Impuls«

8AD ORIdINAt

- y.

Docket 7783

Eine Besprechung der Punktion der Speicher-Sammer-Leitung-Kopplungs-Einheit wird bis nach der Beschreibung der Sammel-Leitung-Steuer-Kopplungs-Einheit verschoben.

Die Sammel-Leitung-Steuer-Einheit-Kopplüngs-Einheit regelt die Punktion der Speicher-Sammel-Leitung-Kopplungs-Einheit. Die Sammel-Leitung-Steuer-Kopplungs-Einheit gemäß Fig. 9 enthält folgende Multiplex- und Simplex-Leitungen:

Titel

Zahl der Leitungen

Speicher 1 Multiplex (160)

Adresse gültig (161)

1 Multiplex

Verkette 1 Multiplex Daten-Adresse (CDA) Priorität Zweck

Diese Leitung verbindet den Kanal mit der Sammel-Leitungs-Steuer-Einheit und wird erregt, wenn eine Adresse in die Speicher- Adress-Sammel-Leitung eingegeben wird. Wenn die Leitung erregt wird, zeigt sie an, daß der Kanal eine Speicher-Operation durchführt.

Diese Leitung verbindet den Kanal mit der Sammel-Leitungs-Steuer-Einheit und zeigt an, daß eine Adresse auf der Speicher-Adressen-Sammel-Leitung gültig ist. Ein Signal auf dieser Leitung tritt nach dem Ansprechen der Sammel-Leitung-Steuer-Einheit auf. '""

Diese Leitung verbindet den Kanal mit der Sammel-Leitungs-Steuer-Einheit und unterdrückt, im erregten Zustand die Vorrang-Anwartschaft der zentralen Re?- cheneinheit. Die Leitung

90 9883/U39 BAD OHiOiNAt

U99206

Docket 7783

Titel

Zahl der Leitungen

Zweck

Speicher- 1 Simplex Anforderung (163)

Ungültige Speicher-Adresse (1610

i Multiplex

S amme 1-Leitung-Steuer-Einheit ansprechen (165)

1 Simplex wird vorgesehen, wenn ein System den Kanälen keine Spitzen-Priorität zugesteht. Diese Leitung verbindet jeden Kanal mit der Sammel-Leitung-Steuer-Einheit und beansprucht Priorität für einen Speieher-Zyklus. Die Leitung wird aberregt, wenn eine erregte Sammel-Leitung-Steuer-Einheit auf einem Kanal wirksam wird. Diese Leitung verbindet die Sammel-Leitung-Steuer-Einheit mit den Kanälen. Wenn sie erregt wird, bedeutet es daß die Sammel-Leitung-Steuer-Einheit eine von dem Kanal kommende, nicht existente Adresse auf einer der Speicher-Adress-Sammel-Leitungs-Leitungen entdeckt hat. Ein Fehler-Impuls muß den vom Speicher gesendeten Portschalt-Impuls vollständig überlappen. Diese Leitung verbindet die Sammel-Schienen-Steuer-Einheit mit jedem Kanal. Wird die Leitung erregt, so verleiht die Sammel-Leitung-Steuer-Einheit einem bestimmten Kanal Priorität, der eine Adresse von der Spei eher-Adre s s-Samme1-Leitung anfordert. Die Leitung

&$$8 83/14

■'■ U 9-9-2 0-6

Docket 7783

Titel

Zahl
■■ der Leitungen Zweck

Samrael-Leitung- Steuer-Einhei t-Anforderung (166)

Sammel-Leitungs- Steuer-Einheit- Annahme Leitung (I67)

1 Simplex

bleibt" erregt, so lange eine Adresse aus der Speicher-Adr es s-Sammel-Leitung angefordert wird.

Diese Leitung verbindet die Sammel-Leitungs-Steuer-Ein-■heit mit jedem Kanal. Die Leitung bleibt erregt, so lange die Sammel-Leitungs-Steuer-Einheit Daten von der Speicher-Sarnmel-Leitungs- ein anfordert.

Diese Leitung verbindet die Sammel-Leitungs-Steuer-Einheit mit jedem Kanal. Die Leitung ist erregt, wenn die Sammel-Leitungs-Steuer-Einheit die Leitung für gültige Adressen aufnimmt.

Gemäß Fig. TO erfolgt eine Kanal-Speieher- oder Entnahme-Anforderung durch Aktivierung der Speicher-Anforderungs-Leitung 163. Die Speicher-Anforderungs-Leitung wird für eine beliebige Anzahl von Zuständen erregt, beispielsweise: Kanal-Kommando-Wort. entnehme. Schreiben, Lesen, Daten-Entnahme usw. Für eine Lese-Operation schaltet die Speicher-Anforderung einen bistabilen Multivibrator ein, welcher die Speicher-Anforderungs-Leitung erregt hält, bis die Sammel-Leitungs-Steuer-Einheit anspricht. Die

Sammei-Leitungs-Steuer-Einheit (BCU) erregt die BCU-Ansprech-Leitung 165 auf Grund der Speicher-Anforderung. Wenn die Speichsr-Anfor^erungs-Leitung abej*regt wird, so erregt die Sammel-Leitungs- - Steuer-Einheit die BCU-Daten-Anforäerungs-MtLrig 166 und der Kanal

BADORfGINAL

909883/U39

liefert die Adresse, die sich auf der Speicher-Adress-Sammel-Leitung (SAB) befindet. Der Kanal erregt die Adresserj-gültig-Leitung 161. Mit der gültigen Adresse erregt die BCU die Annahme-Leitung i67_/und die Adresse-gültig-Leitung 16I wird aberregt. Die Speicher-Einheit 20 Überträgt einen Impuls über die Vorschub-Leitung 155, worauf die Daten in die/(SDB0)-Leitung eingegeben werden. Speicher-Daten-Sammel-Leitung-eii

Soll der Kanal Informationen in einer Speicher- oder in einer Lese-Operation aufnehmen, so wird die Speicher-Leitung 163 zum gleichen Zeitpunkt wie SAB-Leitung 15I erregt. Die BCU-Ansprech-Leitung 165 wird aberregt, wenn die BCU-Daten-Aribrderungs-Leitung 166 erregt wird. Die Daten auf der Speicher-Sammel-Leitung 150 werden der Speicher-Einheit zugeleitet. Die BCU erregt die Speicher-Adress-Prüf-Einheit 156, wenn ein Paritäts-Fehler in der empfangenen Adresse vorkommt. Andererseits wird die Ungültig« Speicher-Adress-Leitung durch die BCU erregt, wenn eine nicht vollkommene Adresse auf der SAB-Leitung erscheint. Die /Speicher-Einheit, erregt die Speicher-Daten-Prüf-Leitung 157» wenn ein Daten-Paritäts-Pehler in der eingehenden Information vorkommt. Dagegen wird die Speicher-Einheit die Speicher-Schutz-Leitung 158 erregen, wenn der Kanal versucht, Informationen in einen geschützten Bereich einzuspeichern.

Die Eingabe-Ausgabe-Koppel-Einheii stellt eine einheitliche Verbindung zum Anschluß Jeder Eingabe-Ausgabe-Einheit an dom Kanal dar. Die Koppel-Einheit enthält einen Satz Leitungen, welche durch Zeit-Multiplex alle Informationen zur Betätigung der Eingabe-Ausgabe-Einheiten übertragen. Die übertragene Information enthält Einheiten-Adressen, Steuer-Signale und Daten. Die Koppel-Einheit kann bis zu acht Steuer-Einheiten und bis zu zweihunder'.;sechsundfünfzig unmittelbar adressierbare Einheiten bedienen.

Die Hultiplex-Einrichtungen der Koppel-Einheit ermöglichen es, daß jede Anzahl der zweihundertsechsundfünfzig Einheiten gleich-

BAD ORIGINAL 909883/U39

H-S

Docket 7785

zeltig mit einer einzigen Koppel-Einheit arbeitet, d. h. Teile •verschiedener Nachrichten können über die Koppel-Einheit in verschachtelter Weise zu oder von den verschiedenen Eingabe-Ausgabe-Einrichtungen übertragen werden. Es kann aber auch die vollständige Nachricht innerhalb einer einzigen Koppel-Einheit-Operation übertragen werden. Die Operation wird durch den besonderen Kanal und die Eingabe-Ausgabe-Steuer-Einheit bestimmt.

Der Anstieg und der Abfall aller über die Koppel-Einheit übermittelten Signale hat ein Ansprechen der betreffenden Einheiten zur Folge. Dadurch wird die Abhängigkeit der Koppel-Einheit von der Schaltkreisgeschwinüigkeit aufgehoben und macht sie mit einer Vielzahl von Schaltkreis- und Datengeschwindigkeiten verwendbar. Außerdem ermöglicht das die Verbindung einer Kanal- und einer Steuer-Einheit mit verschiedenen Geschwindigkeiten. Die in Fig.11 dargestellten Signal-Leitungen für die Eingabe-Ausgabe-Koppel-Einheit bestehen aus:

Titel

Daten-Sammel-Leitung aus CITO)

Zahl der Leitungen

(8 Daten, 1 Parität)

Markierungs-Leitungen aus (Adresse 171, Kommando 172 und Dienst 173).

Zweck

Diese Leitungen Übertragen Adressen-Kommandos und Dater zu den Steuer-Einheiten.Die Art der übertragenen Information wird durch eine Markierungs-Leitung ange- . geben. Die Zeit während der äie Information gültig ist, wird ebenfalls durch Markierungs-L-äitungen gesteuert.

Die Markierung-Leitungen sind:Adresse aus I71, Kommando aus 172 und Dienst 173.Adresse-aus wird zur Eir* gäbe-Ausgabe-Einheit benutzt. Die Adresse erscheint auf der

309883/1439

BAD ORIGINAL

Titel

U99206 -.

Zahl der Leitungen Docket 7783

Zweck

Abtast- .2 Steuerungen
(Selektieren-
aus 17^* Selektierenein 175)

Sammel-Leiturg-aus-Leitung. Dagegen wird Adresse-aus dazu benützt, um -3ie operatia führenden Kreise von der Koppel-Einheit abzuschalter Die Kommando-aus-Leitungen zeigen einer ausgewählten Eingabe-Ausgaoe-Einheit an, daß ein Kommando in die Sammel-Leitung-aus-Leitung eingegeben wurde. Dienstaus zeigt einsr ausgewählter Eingabe-Ausgaoe-Sinheit an, daß ein Kanal die Informatia auf der SammeL-Leitung-ein aufgenommen hat oder auf der Sammel-Leitunj^-aus die von Dienst-ein verlangten Daten zur Verfügung gestellt hat. Diese Steuerungen enthalten eine Selektier-aus- und eine Selektier-ein-Leitun^ 17^ bzw. 175. Die Seiektier-ein-Leitung und die Selektitraus-Leitung bilden gemeinsam eine Schleife zur AbtasLur-t; der angeschlosser.en Steuer-Einheiten. Eire Steuer-Einheit kann nur auf den Anstieg eines arkommenden Selektier-aus-Sionais ansprechen. Nachdem eino Staier-Einheit einnai ..-L Selektier-aus- -.-Sig
weitergegeben na".

S09883/1

BAD ORIGINAL

Titel

U99206

Zahl der Leitungen

Docket

Zweck

Verriegeln 2 (Operationsausführendaus 176, operationsausführend-ein I77)

kann sie bis zum nächsten Selektier-aus-Signal nicht mehr erregt werden. Alle vom Kanal kommenden Leitungen sind nur dann zu beachten, wenn Operationsführend-aus 176 erregt ist. Eine Unterdrück-Aus-Leitung, die im folgenden noch zu beschreiben sein wird, ist eine Ausnahme, so oft Operati onsausführend-aus aberregt wird, müssen auch alle Leitungen der Steuer-Einheit aberregt werden und eine bestimmte Operation gelöscht werden, Operationsausführendein 177 ist eine Leitung, die einem Kanal anzeigt, daß eine Eingabe-Ausgabe-Einheit ausgewählt wurde. Die Erregung einer Operationsausführemd-ein-Leitung bedeutet:Ansprechen , auf eine Adresse auf der Sammel-Leitung-Aus-Leitung, Anfrage um Daten auf der Sammel-Leitung-Aun-Leitung, Anbietung von Datori auf der Sammel-Leitung-Sin-Lei tung oder Anbieten eines Status.

909883/U39

»AD

Titel

H99206 ■

Zahl 4fafflffleg der Leitungen Docket

Zweck

Sammel-Leitung ein (178) Diese Leitungen entsprechen der Punktion von Sammel-Leitung~aus.

Markierungs- Leitungen ein (Adresse 179, Status 18O und Service 181)

Spezielle Steuerung (182) Diese Leitungen enthalten: Adresse-ein 179, Status-ein

_n Dienst _r, I0O und -ein Ιοί.

dienst

Die Adresse-ein- urd Se

909883/ 1

BAD ORIGINAL ein-Leitungen entsprechen den

Dlen.sx,

Adresse-Aus-und S-aus-Leitungen die vorstehend beschrieben wurden. Die Statusein-Leitung zeigt einem Kanal an, daß die ausgewählte Eingabe-Ausgabe-Einheit eine Status-Information in eine Sammel-Le i tung-e in-Le i tung eingegeben hat.

Eine spezielle Steuer-Leitung ist eine Unterdrücke-Aus-Leitung 182. Diese Leitung wird allein und im Zusammenhang mit den Kennzeichnung-aus-Leitungen zur Realisierung der folgenden speziellen Punktionen verwendet: 1. Unterdrüeke-Status, wenn Unterdrücke-aus erregt ist, Achtung- oder Status-Information, die in der Steuer-Leitung untergebracht worden ist, wird unterdrückt. Kein Versuch wird gemacht, diese Status-Information zu verhindern, so lange die Unterdrücke- aus-Leitung errect ist,

- 4* -M

Titel Docket 7783

Zahl
■ der Leitungen Zweck

Halten

(18»

2. Unterdrücke-Daten-Transfer:

Dienst
die -^-Leitung kann nicht erregt werden, wenr die Unterdrücke-aus-Leitung erregt ist,

3. verkettete Kommendo-Steuerung - Verketten ist angezeigt, wenn Unterdüaice-aus

• Dienst erregt ist und ,c ■·-aus auf Status-in anspricht, und

4. Selektives Löschen - die arbeitende Anordnung wird eingeschaltet, wenn Ur terdrücke-

cjrat ionsaus erregt und
ausführend „
aus aberregt wird.

Diese Leitung ist wahlweise atäiaiigtg Ύόη der Eingaoe-Ausgabe-Einheit. Im aberregten Zustand wird die Eingabe-Ausgabe-Operation sofort beendet. Es besteht keine Notwendigkeit, daß der Selektier-Aus-Impuls alle vorherigen Steuer-Einheiten durchläuft.

Die Operation der Koppel-Einheit kann auf zwei verschiedene Weisen erfolgen, d. h. verschachtelte Daten (Multiplex) oder stoßweiser Betrieb (Selektor). Jede Arbeitsweise beginnt mit einer zentralen Recheneinheit-Instruktion oder daß die Eingabe-Ausgabe-Einheit anzeigt, daß Information für die Speicherung bereitsteht. Die beiden Arbeitsweisen und Operationen werden im ffiLgenden beschrieben.

BAD ORIGINAL

C? a J; S 3 / 1 4 3 a

Wie aus Fig. 12 ersichtlich, wird eine Eingabe-Ausgabe-E.lnhoit durch Erregung der Selektier-Aus-Leitung 174 und wenn nötig, der Hal ten-Aus-Leitung I8j5 ausgewählt. Die Steuer-Einheit erreg: die Selektier-Ein-Leitung 175. Die Seiektier-Ein-Leitung ist dio andere Seite der Selektier-Aus-Leitung» Als nächstes gibt der Kanal die ausgewählte Adresse in die Sammel-Leitungs-Äus-LeitunG 17O eir und erregt die Adresse-Aus-Leitung 171. Wenn die S^-Ie₄Ctier-AusLeitung 17^ und die Halten-Aus-Leitung erregt sind, ν "such" jede mit dem Kanal verbundene Steuer-Einheit die _-.r -rfü£,un£ gestellte Adresse zu entschlüsseln,

Die Adresse muß die richtige Par:_ät haben, um erkannt zu wereen und nur eine einzige Steuer-Einheit kann jede gegebene Adresse an der gleichen Koppel-Einheit erkennen. Wenn, die -dr-sse-Aus-Leitung 171 erregt ist und die ar.Aommende Selektie:*-Au-3-Lei';ur«ä zu der Eingabe-Ausgabe-Einheit erregt wird, so wiri ai.ä ope-ationsausführende Leitung 177 durch die selektierte Steuer-£inheii erregt. Der Kanal erregt die Selektier-Aus-Leitung während der ursprünglichen Selektions-Sequenz zu diesem Zeitpunkt ab. Nachdem die Adrersse-Aus-Leitung aberregt wird, wird die Einheiten-Adresse der Sasnmel-Leitung-Ein-Leitung 178 zugeleitet» wobei gleichzeitig ein Signal auf der Adresse-Ein-Leitung 18Ο auftritt. Der Kanal .ruft die Adresse und spricht an durch das Singeben eines Kcnsnai-dos auf die Sammel-Leitungs-Aus-Leitung 17Ο und durch Übertragung eines Signals auf der Kommando-Aus-Leitung 172. Die'ausgewählte Steuer-Einheit ersetzt dann die Adresse mit der Status-Information auf Sammel-Leitung-Ein-Leitung 178 und ersetzt die Adress-Leitung durch die Status-Ein-Leitung 181, Die Operationsausfiihrend-Ein-Leitung bleibt während dieser Operation erregt. Die Status-Information teilt dem Kanal mit, ob das Kommando ar^enoinmen oder zurückgewiesen wurde. In dem B'all, in dem der yfnal diesen Status nicht verarbeiten kann, wird ein Kommando-aus auf Status« ein antworten und der Status wird Jn der weiter unten br-schv*-:· r■---on Weise gespeichert in Verbindung .:t einer Sequenz ~foi\ tüni :<; den Vorgängen (siehe Fig. 16S).

BAD ORIGINAL Ö09883/U39 -

Sendet die Steuer-Einheit eine von ihrem Status verlangte Intervention zu dem Kanal, beispielsweise nach einem ungültigen Kommando, so wird der Kanal, wenn er diesen Status akzeptiert, mit der Dienst-Aus-Leitung 173 und die Steuer-Einheit mit der Dienst-Ein-Leitung I81 antworten. Dadurch wird die ursprüngliche Seiektions-Phase beendet, nachdem die gewünschte Verbindung zwischen dem Kanal und einer mit einer Eingabe-Ausgabe-Einheit verbundenen Steuer-Einheit hergestellt wurde.

Die Eingabe-Ausgabe-Einheit sendet nun Daten über die Sammelleitung 178. . ■ . .

Ist der Weg der Vorrichtung besetzt, so -wird die Steuer-Einheit 28 mit einem Desetzt-Bit im Status-Byte antworten. Hat die Steuer-Einheit einen außergewöhnlichen Status, so antwortet sie mit einem Besetzt-Bit (das eine Besetzt-Zurückweisung und ein neues Kommando anzeigt) und einem außergewöhnlichen Status. Lautet das Kommando "Prüfe Eingabe-Ausgabe" und der Pfad der Vorrichtung ist nicht besetzt, so wird kein Besetzt-Bit in den Status ein- · geschlossen, da das P-üf-Eingabe-Ausgabe-Kommando nicht zurückgewiesen wird. Ist der Vorrichtungs-Pfad frei, so legt die Kontroll-Einheit einen Null-Status vor. Ist das Kommando ein Konstroll-Komnaando, das mit der im Kommando-Byte enthaltenen Information bestimmt und durchgeführt wird und sowohl den Kanal als auch die Steuer-Einheit freigeben könnte, dann antwortet die Steuer-Einheit mit einem Ende-Status. ·

Wenn die ausgewählte Eingabe-Ausgabe-Einheit Dienst verlangt, wie in Fig. 12A dargestellt, so gibt die Steuer-Einheit die Adresse der Vorrichtung in die Sammel-Leitung-Ein-Leitung I78 ein und überträgt ein Signal über die Adresse-Ein-Leitung 179 und die Operationsausführend-Ein-Leitungen 177 zu dem Zeitpunkt "Erregung der Selektier-Aus-Leitung" 174 zu der Steuer-Einheit, unter der Voraussetzung, daß keine Eingabe-Ausgabe-Selektion

.8AD ORIGINAL

9 C- i c η ? / U 3 9

H99206 -#fc- Docket 7785

531

durch den Kanal versucht wird. Die Selektier-Aus-Leitung 174 .vom Kanal wird nach dem Wirksamwerden der Adress-Ein-Leitung aberregt. Hat der Kanal die Adresse erkannt und ist bereit. Daten zu senden und zu empfangen, so wird ein Kommando-Aus-(172)-Signal zu der Steuer-Einheit übertragen, damit diese weiterarbeiten soll. Die Steuer-Einheit überträgt dann die Vorrichtungs-Adresse auf die Sammel-Leitungs-Ein-Leitung I78 mit den verlangten Eingabe-Daten, wenn sie gelesen oder abgetastet werden soll und erregt die Adresse-Ein-Leitung 179 ab ",und erregt die Dienst-Ein-Leitung I8I. Soll geschrieben oder gesteuert werden, so ist der Vorgang derselbe mit Ausnahme, daß die Sammel-Leitungs-Ein-Leitung leer bleibt. Hat der Kanal die Eingabe-Daten angenommen oder, wenn er über Eingabe-Daten verfügt, antwortet er der Steuer-Einheit mit einem Dienst-Aus-Signal 173. Die Steuer-Einheit erregt dann die Dienst-Ein-Leitung 181 und die Operationsausführend-Ein-Leitung 177 ab, wenn die Selektier-Aus-Leitung an der Steuer-Einheit aberregt ist. Das Dienst-Aus-Signal verschwindet, nachdem.das Signal nach dem Dienst-Ein oder Operationsausführend-Ein im Kanal verschwunden ist. Der Kanal erregt dann die Selektier-Aus-Leitung, um einp andere Dienst erfordernde Eingabe-Ausgabe-Steuer-Einheit zu ermitteln. .

Das oben beschriebene Verfahren wird für jedes neue Daten-Byte wiederholt bis das Ende der Operation erreicht wird. Eine genaue Beschreibung dieser Vorgänge wird im Zusammenhang mit der Sequenz-2-Routine und den Fig. N bis 0 gegeben.

Der Beendigungs-Vorgang kann entweder durch die Eingabe-Ausgabe-Einheit oder den Eingabe-Ausgabe-Kanal eingeleitet werden. Wird der Vorgang durch die Eingabe-Ausgabe-Einheit eingeleitet, so wird das Ende der Operation in einer Signal-Sequenz vervollständigt. Wird der Vorgang durch einen Eingabe-Ausgabe-Kanal eingeleitet, so kann die Eingabe-Ausgabe-Einheit immer noch Zeit benötigen, um einen Punkt zu erreichen, in dem die richtige Status-Information

U 39

verfügbar ist, in welchem Fall eine zweite Signal-Sequenz notwendig ist, um das Beendigungs-Verfahren zu vervollständigen. Eine von drei Situationen kann bei der Auslösung des Beendigungs-Verfahrens vorliegen.

Die erste Möglichkeit ist. die, wenn der Eingabe-Ausgabe-Kanal das Ende der Operation erkennt, bevor die Eingabe-Ausgabe-Einheit ihren End-Zustand erreicht. In dieser Lage, 4&■■■& wann

Dienst immer die Eingabe-Ausgabe-Steuer-Einheit den nächsten -- anfordert, erhält sie eine Selektion und erregt seine Adressen-Ein-Leitung, um die Datenübertragung vorzubereiten. Der Ein- g* gäbe-Ausgabe-Kanal antwortet mit Kommando-Aus, was weiterarbeiten angibt, Die Singabe-Ausgabe-Steuer-Einheit erregt

Dienst"
die •S-Eiri-Lel tung, nachdem das Kommando-Aus beendet wLrci.

Dienst Der Eingabe-Ausgabe-Kanal erregt die S--Ein~Leitung aa und fährt bis zu seinem normalen Schlußpunkt fort, ohne einen weiteren anzufordern. Wenn die Eingabe-Ausgabe-Einieit ihren normalen EM-Punkt erreicht, so erhält die Steuer-Einheit Selektion und erregt die Mressen-Bin-Leitung. Der Eingabe-Ausgabe-Kanal antwortet »sit Konnm&näG-Aus. Wenn das Kommando-Aus beendet ist, gibt die Eingabe-Ausgabe-Steuer-Einheit den Status (einschließlich Ende} in die Sammel-Lei-ung-

Ende-Leitung ein und erregt die Status-£in-Leitung. Der Eingabe-Dienst Ausgabe-Kanal reagiert darauf mit -Seäpviee-Aus, wenn es nicht erforderlich ist diesen Status zu speichern. Dadurch wird dann die Daten-Verschaehtelungs-Gperation beendet, wodurch der Kanal dazu gebracht wird, mit dem periodischen Abtasten fortzufallen,

Die zweite Möglichkeit ist die, wenn die Eingabe-Ausgabe-Einheit das Ende einer Operation erkennt, bevor der Eingabe-Ausgabe-Kanal oder die Eingabe-Ausgabe-Einheit und der Kanal das Ende der Operationen gleichzeitig erkennt. Die dritte Möglichkeit ist die*, wenn die Eingabe-Ausgabe-Einheit das Ende der Operation erkennt, bevor der Kanal das Ende erreicht. In beiden Fällen ist die gesamte Status-Information an der Eingabe-Ausgabe-Steueir-Einheit verfügbar. Daher ist die SAgnal-Folge die gleiche, wie

S Q 9 S 8 3 / 1 4 3 9 ^ftAD ORIGINAL

vorher beschrieben, wenn die Eingabe-Ztusgabe-Einheit ihren normalen End«Punkt erreicht»

Ist es erfordernoh_? diesen Status in Wartsstellung zu bringen, 60 wird die Unterdrüeke-Äus-Leitung erregt. Wenn die Unterdrücke-Aus-Leitung aberregt; ist, so sendet die Steuer-Einheit bei jeder sich bietenden Möglichkeit Status-Ein, bis dieser asis-

. Dienst *
nomjnen ist (-e-Aus),

Die stößweise Art der Eingabe-Ausgabe-Operation ist im wesentlichen die gleiche, wie die für dis verschachtelte Weise- beschriebene. Der Unterschied besteht darin, daß, wenn der Kanal für stoßweise Arbeitsweise ausgelegt ist, die SsIektier-Aus

_.. .,_*., ._ . ^ . ·,, JStifüh Leitung nicht aoerregt wird, oevor die Leitung erregt wird. Das Erregtbleiben der Selektier-Aus-Leitung führt dazu, daß die Steuer-Einheit mit äem Kanal verbunden bleibt und kein weitess Adressieren für die Datan-Übertragungen erforderlich ist, solange die Seiekfeier-Ans-Leltung erregt bleibt.- Die ausgewählte Steuer-Einheit- hält ihre Datenver-

-Leitung
arbeitun^ erregt^, solang® dl® Selektier-Eln-Leitung erregtifet, Ist die *ei>&a-»e±4-EiBheit für die stoßweise Ärbei l'egt, wird sie die BatenverarbeituDg-Ein-Leitung Mt dens gleichen Ergebnis erregt halten.

Bei der stoßweisen Arbeitsweise ist keine Adresse für die Datenübertrag zu oder von dem Kanal erforderlich. Ist ein

Daten-Byte zur übertragung su oder von einem Eingabe-Ausgabe-Dienst

Kanal bereit, so wird ein -Seawäre-e-Eln-Signal zu dem Kanal übertragen und die Daten werden in die SaHanel-Leitungs-ßin-Leitung eingegeben, wenn es sich um eine Eingabe-Opei^ation handelt. 'Hat der Kanal die Eingabe-Daten angenommen oder hat er Daten zur Ausgabe zur Verfügung, so werden die Daten in die Samrael-Leltung-Äus-Leitung eingegeben und der £anal sendet eine Ant;-

Dienst
wort zu der -ßeswäree-Aus-Leitung. Dieses Verfahren wird fur jedes Daten-Byte wiederholt, solange die Öperaticii-Ein-Leltiirig erregt 1st*

809883/U39 ' ' »AD ORIGINAL

ςζ

Das Beendungs-Verfahren ist fast das gleiche wie das für das Daten-Ende für diese Arbeitsweise beschriebene, mit Ausnahme, daß kein Adressieren verlangt wird, um die Stopp-Folge-Steuerung einzuleiten.

Ist die Selektier-Aus-Leitung nach dem Empfang des Stopp-Signals aberregt oder abgeschaltet, so kann die Steuer-Einheit von der Kopplungs-Einheit durch Abschalten der Datenverarbeitungs-Ein-Leitung abgeschaltet werden. In diesem Fall wird der End-Status den Kanal in der für die verschachtelten Daten angegebenen Arbeitsweise zugeführt werden. | Im anderen Fall, wenn die Operationsausführend-Ein-Leitung an der Kontroll-Einheit erregt bleibt, wenn die Vorrichtung ihren Beendungs-Punkt erreicht, so bietet die Steuer-Einheit ihrem Ein-Status dem Kanal an und wenn der Kanal diesen Status annimmt, so wird der letztere mit Dienst-Aus darauf reagieren. Operationsausführend-Ein wird aberregt, wenn Selektieren-Aus aberregt ist. Dies beendet die Eingabe-Ausgabe-Operation und macht die Anordnung für eine neue Selektion frei. ■ ^;.

Wenn irgendeine Status-Information nicht verarbeitet werden kann, so antwortet der Kanal mit Kommando-Aus anstatt mit Dienst-Aus, was eine Aufbewahrung des Status in der Steuer-Einheit zur Folge hat. Wird die Selektiere-Aus-Leitung vor ' " " der Kommando-Aus-Leitung aberregt, so erregt die Steuer-Einheit die Operationsausführend-Ein-Leitung unter gleichzeitiger Abschaltung der Koppel-Einheit. Bleibt andererseits die Seleictiere-Aus-Leitung erregt, so fährt die Steuer-Einheit fort in ihrem Status zu senden.

Der restliche Teil der Kanal-Beschreibung wird unter Zugrundelegung der stoßweisen Arbeitsweise der Eingabe-Ausgabe-Koppel-Einheit fortgesetzt.

. BAD 909883/U39

U99206

Docket 7783

Nachdem die Arbeitsweise und die Wirkungsweise der Koppel-Einheit beschrieben wotden ist, werden die Details und die Arbeitsweise der Kanäle an sich beschrieben. Der in den Fig. I3A, B, 14A, bis F und 15A bis C angegebene Kanal enthält Programmier-Register, Datenübertragungs-Register, Steuerungen und Zeitgeber-Mittel. Diese Einheiten befolgen .eine Instruktion von der zentralen Recheneinheit um Informationen zu oder vom Speicher zu übertragen. Wenn die Eingabe-Ausgabe-Einheit irgend ein Signal erzeugt, das dem Programm der zentralen Recheneinheit zugeleitet werden soll, so überführt der Kanal das Signal in ein Format, das geeignet ist in der zentralen Recheneinheit verwendet zu werden. Der Kanal enthält alle für die Steuerung der Eingabe-Ausgabe-Operation erforderlichen Einrichtungen. Die Eingabe-Ausgabe-Operationen überlappen sich vollständig mit der Tätigkeit der zentralen Recheneinheit. Darüber hinaus überlappen sich die Kanal-

_Λί. _Λ dieser Tätigkeiten. ,

Operationen mit einer . Die einzigen Hauptspeicner-Zyklen, die während der Eingabe-Ausgabe-Operationen erforderlich sind, sind die, die zur übertragung von Daten zu oder von den endgültigen Plätzen im Hauptspeicher erforder-' lieh sind. Diese Zyklen stören nicht und werden nicht gestört durch das Programm der zentralen Recheneinheit, mit der einzigen Ausnahme, wenn sowohl die zentrale Recheneinheit als auch der Kanal sich auf den gleichen Speicher beziehen. Im folgenden wird jeder der verschiedenen Abschnitte des Kanals beschrieben: Gemäß Fig. 1JA zeigt das Flußdiagramm ein Daten-Adressen-Register 200, ein Kommando-Register 202, ein Kennzeichnungs-Register 204, ein Zahl-Register 206, ein Speicher-Schutz-Register 208, ein Einheiten-Adress-Register 210 und ein Operations-Register 212. Mit diesen Registern arbeitet ein Addierer 214 und ein Byte-Zähler 216 zusammen. Die Register sind miteinander durch die Speicher-Sammel-Leitung-Ein-Leitung I50 und die Speicher-Sammel-Leitung-Aus-Leitung 154, die Speicher-Adress-Sammel— Leitung-Ein-Leitung 151 und andere Daten-Wege, die im Zusammen-

verounden. hang mit den Fig. 6, 8, 9 und 11 beschrieben wurden,jDLe

909883/U39 IADORIQiNAL-

horizontalen Linien über den Oberteil eines Registers zeigen ' die Anzahl der Bit-Stellen an, die einen besonderen Eingang bekommen. Die horizontalen Linien unter dem unteren Teil eines Registers zeigen die Anzahl der Bit-Stellen an, die -. einem besonderen Ausgang zugeordnet sind. Die Halbkreise in den Daten-Leitungen deuten Schaltmittel an. Die Piguren- - Angaben in einem Block zeigen an, wo die Details der betreffenden Einheit beschrieben sind.

• Gemäß Fig. 1JA weist das Daten-Adress-Register 200 vierundzwanzig Stellen auf. Zusätzliche Stelle sind für Paritäts-Prüfung vorgesehen. Jede Speicher-Stelle besteht aus einer Verriegelungsschaltung, die später beschrieben wird. Die Daten-Eingabe in das Register erfolgt von zwei Quellen. Jede

\ Bit-Stelle ist mit einer vorgewählten Leitung der Speicher-Sammel-Leitungs-Ein-Leitung I50 und der Speicher-Sammel-

' Leitung-Aus-Leitung 154 verdrahtet. Alle Bit-Steiler*mit Ausnahme der drei niedrigsten, sind darüber hinaus mit der ent-

• sprechenden Bit-Stelle eines Addierers 214 verdrahtet. Die · Ausgänge jeder Bit-Stelle verlaufen zu einer entsprechenden Bit-Stelle des Addierers 214. Alle Bit-Stelle^ mit Ausnahme der drei niedrigsten, sind weiterhin mit vorgewählten Leitungen der Speicher-Adressen-Sammel-Leitung 151 verbunden. Die drei niedrigsten Stellen des Registers sind mit den Eingängen des Byte-Zählers 216 und den entsprechenden Stellen des Addierers 214 verbunden.

Im wesentlichen enthält das Register 200 (einundzwanzig Bits desselben) die Adresse, in die die Daten in der Speicher-Einheit gespeichert werden sollen. Während eines übertrjigungs-Ein-Kanal-Kommandos enthält das Register die Adresse des nächsten CCW. Diese gleiche Adresse wird auf den neuesten Stand gebracht und dem Register 202 als das nächste CAW zugeleitet. Das Register wird auf Grund einer Lese-, Schreib- oder

BAD Ö09883/U39

Sg

Lese-Rückwärts-Operation auf den letzten Stand gebracht. Die drei niedrigsten Stellen zeigen die Byte-Stelle eines Wortes an, in der die Speicherung oder der Übertrag zu beginnen hat.

Das Kommando-Adrejss-Register 202 hat einundzwanzig Stellen. Jede Stelle besteht aus einer Verriegelungs-Schaltung der im Zusammenhang mit dem Daten-Register genannten Art. Drei zusätzliche Stellen sind für Paritats-Angaben vorgesehen. Der Eingang zu dem Kommando-Adress-Register erfolgt durch die entsprechenden Bit-Stellen des Addierers 214. Diese Eingänge werden zusammen mit geeigneten Steuer-Leitungen über Und-Schaltungen geführt. Ein Ausgang des Kommando-Adress-Registers wird zu den entsprechenden Addierer-Stellen geleitet. Ein anderer Ausgang wird zu den vorgewählten Leitungen einer Kanal-Status-Sammel-Leitung 218 geleitet, welche schließlich mit der Speicher-Daten-Sammel-Leitung-Ein-Leitung 150 verbunden ist. Der andere Ausgang geht zur Speicher-Adressen-Sammel-Leitung 151.

.Das Register 202 enthält das CAW, welches den Platz des gewünschten CCW liefert. Während das CCW entnommen wird, wird das CAW auf den neuesten Stand gebracht, um, falls erforderlich, den Platz des nächsten CCW anzugeben. Der Inhalt des Registers wird Teil des CSW, wenn eine Unterbrechungs-Bedingung durch den Kanal angegeben wird.

Das Zahl-Register 206 ist ein Sechzehn-Bit-Register. Jede Stelle besteht aus einer Verriegelungsschaltung. Zusätzliche Stellen sind für die Paritats-Prüfung vorgesehen. Das Register enthält auch einen Letztes-Wort-Füpflop-Ausgang, ein Zähl-Weniger-Als-Zwei- und ein Zähl-Weniger-Als-Eins-Flipflop, die später beschrieben werden. Der Eingang zu dem Zahl-Register erfolgt durch vorgewählte Leitungen des Speicher-Daten-Sammel-Leitungs-Ausganges 154 und die entsprechenden Bit-Stellen ues Addierers 214. Diese Eingänge werden mit Steuer- bzw. Tor-Signalen Und-Schaltungen zugeführt.·

. BAD OfflOlNAL

809883/U39

U99206 -"59— Xioolcet 7·.'8>

Die Ausgänge des Zahl-Registers treten in echter und komplementärer Form auf. Die drei niedrigsten Bits werden dem Byte-Zahl-Register-Vergleicher 312 und dem Markiere-B-Register 302 zugeleitet (siehe Pig. 13B). Alle Bit-Stellen werden dem Addierer 214 und der CSW-Sammel-Leitung 218 zugeleitet. Geeignete Tor-Kreise betätigen das Zahl-Register, wie im einzelnen noch näher beschrieben werden wird.

Das Zahl-Register nimmt vom CCW, das von dem Speicher gelieferte Zahl-Feld an. Das Zahl-Feld wird durch den Addierer verändert, während eine.Datenübertragung durch den Kanal erfolgt. Zusätzlich ist das Zahl-Feld und die niedrigen Stellen des Byte-Zählers algebraisch miteinander verknüpft, um das Ende einer Datenübertragungs-Operation zu bestimmen.

Das Kennzeichnungs-Register 204 hat fünf Stellen. Jede Stelle besteht aus einer Verriegelungsschaltung. Der Eingang zu dem Kennzeichnungs-Register erfolgt durch die ausgewählten Stellen der Speicher-Daten-Sammel-Leitung-Aus-Leitung 150. Diese Eingänge führen zusammen mit geeigneten Tor-i>ignalen über Und-Schaltungen. Die Ausgänge werden den Paritäts-Prüf-Kreisen 205 zugeleitet. Andere, nicht dargestellte^ Ausgänge werden* später zu beschreibenden Steuer-Kreisen zugeführt.

Das Kennzeichnungs-Register enthält die fünf im Zusammenhang mit der Fig. 4 beschriebenen Kennzeichnungen. Die Kennzeichnungen geben beispielsweise an, ob eine Verkettungilurch-

Zustand

geführt werden soll oder ob ein$ Kanal-Fehler besteht.

Das Eiriheiten-Adressen-Register 210 hat acht Stellen zur Aufnahme des Adressen-Feldes der zentralen Recheneinheit-Instruktion. Das Adressen-Feld wählt die zu betätigende Eingabe-Ausgabe-Einheit aus. Die Eingabe zu jeder einzelnen Bit-Stelle wira

909883/ U 39 BAD

H99206 ■

durch die Einheiten-Adressen-Sammel-Leitung-Aus-Leitung und die Daten-Sammel-Leitung-Ein-Leitung V(6 geliefert. Diese Eingabe-Signale bewirken Tor-Funktionen, um Ausgabe-Signale zu erzeugen, welche den entsprechenden Bit-Stellen eines Einheit-Adressen-Vergleichs-Registers 211 zugeleitet werden. Die Ausgänge^ werden auch der Einheit-Adressen-Sammel-Leitung-Ein-Leitung 126 und der Eingabe-Ausgabe-Sammel-Leitung-Aus-Leltung 170 zugeleitet. Nicht dargestellte Ausgänge sind für den Tor-Kreis der Speicher-Daten-Sammel-Leitung-Ein-Leitung 156 vorgesehen.

Das Register enthält die Adresse, e die zur Auswahl einer Eingabe-Ausgabe-Einheit verwendet wird. Anderenfalls enthält das Register.die Adresse einer Anordnung zur Lieferung eines Unterbrech-Status. Das Register enthält darüber hinaus auch Paritäts-Prüf-Kreise.

Das Einheit-Adressen-Vergleichs-Register 211 hat acht Stellen zum Vergleich, der Adresse auf der Einheit-Adress-Sammel- .. Leitung-Aus-Leitung 125 und der Eingabe-Ausgabe-Sammel-Leitung-Ein-Leitung 170. Auf Grund dieses Vergleiches wirä ein Einheit-Adressen-Vergleichs-Signal an einem noch zu beschreibenden Steuer-Kreis geleitet, um den Kanal zu beeinflußen.

Das Speicher-Schutz-Register 208 hat vier Bit-Stellen. Jede Stelle besteht aus einer Verriegelungs-Schaltung. Der Eingang in dieses Register erfolgt durch vorgewählte Stellen der Speicher-Daten-Aus-Sammel-Leitung 15^· Diese Eingänge werden mit geeigneten Tor-Signalen über Und-Schaltungen geleitet. Die Ausgänge des Registers werden der Speicher-Schutz-Sammel-· Leitung 155 zugeleitet und bestimmen Bit-Stellen in der Kanal-Status-Sammel-Leitung 218. Darüber hinaus führen Ausgänge zu einem Paritäts-Prüf-Kreis 209. Das Register 208 enthält die Speicher-Schutz-Markierungen,^ welche den Bereich im Speicher festlegen, auf dem die Operationen beschränkt werden. Diese

9 0 9883/1439

BAD ORJGINAL

Daten werden als ein Teil des CSW geliefert, wenn eine Unterbrechungs- oder eine andere Kanal-Beendungs-Funktion auftritt.

Das Operations-Register 212 hat acht Stellen. Zusätzliche Stellen sind für Paritats-Prüfungen vorgesehen. Jede Stelle besteht aus einem Verriegelungs-Kreis. Die Eingabe in das Operations-Register erfolgt durch die Speicher-Daten-Aus-Sammel-.Leitung 154. Diese Eingänge werden zusammen mit geeigneten Tor-Signalen über Und-SchäUbungen geführt. Die Aufgänge des Registers werden der" Daten-Aus-Sammel-Leitung 170-öfte-der . Eingabe-Ausgabe-Koppel-Einheit zugeleitet. Darüber hinaus g werden diese Ausgänge der nicht dargestellten Tor-Schaltung der Speicher-Daten-Ein-Sammel-Leitung zugeführt. Ein nicht dargestellter Ausgang wird dem Byte-Zähler 216 zugeleitet, um eine Rückwärts-Lese-Operation anzuzeigen.

Das Register 212 liefert den im Zusammenhang mit der Fig. und der Tabelle !.beschriebenen Kommando-Code zur Betäti£;un<der Eingabe-Ausgabe-Einheiten 26 (siehe Fig. 1) in besonaeren Arbeitsweisen, d. h. Lesen, Schreiben, Abtasten und dergleichen. Kommandos, die diese Operationen einleiten, bewirken, daß alle acht Bits zu der Eingabe-Ausgabe-Einheit übertragen werden. Die Bits der hohen Stellen enthalten Modifizier-Bit«. Diese Bits geben der Eingabe-Ausgabe-Einheit die Einzelheiten * zur Durchführung eines Kommandos an. Sie können eine Eingabe-Ausgabe-Einheit veranlassen, die während einer Schreib-Operation erhaltenen Daten mit den vorher aufgezeichneten Daten zu vergleichen und sie können weitere Bedingungen, wie Aufzeichnungs-Dichte-und Parität, angeben. Für das Steuer-Kommando können die Modifizier-Bits den Ordnungs-Code anfjeben, der die durchzuführenden Steuer-Funktionen angibt.

So oft ein Kanal ein ungültiges Kommando feststellt, wird

Zustand
Programm-Prüf- erzeugt. Wenn das CCW einen ungültigen Code enthält, wird der Status-Teil des CSW während der Durchführung der Start-Eingabe-Ausgabe-Instruktion gespeichert.

' 9 0 9 8 8 3 / U 3 9 «AD ORiOiMAU

U99206 ^

^ Docket 7785

ti

Wenn der ungültige Code während einer Kommando-Verkettung entdeckt wird, wird die neue Operation nicht ausgelöst und

Zustand

einif Unterbrechungs · wird erzeugt. Der Kommando-Code wird während der Daten-Verkettung nicht beachtet.

Der Addierer 214 weist vierundzwanzig Stellen einschließlich eines Volladdier-Teils und eines Inkrement- und Dekrement-Teils auf. Der Volladdierer-Teil enthält die vier niedrigsten Bit-Stellen. Der Rest des Addierers ist der Inkrement- und Dekrement-Teil. Alle Bit-Stellen haben einen verriegelten Ausgang, der durch geeignete Tor-Kreise gesteuert wird. Der Eingang von den niedrigen Bit-3teilen erfolgt vom Daten-Register 20O₁. Zusätzliche Eingänge werden vom Zahl-Register 206 geliefert, welches die Eingänge zu allen Addier-Bit-Stellen liefert. Die Bit-Stelle h erhält; ein nicht dargestelltes Übertragungs-Signal von dem Inkrt-ment-Dekrement-Teil und das Daten-Adress-Signal. Ausgänge werden einem nicht dargestellten Paritäts-Prüf-Kreis, der nicht- dargestellten Inkrement-Dekrement-ätelle und dem Zahl-Register 206 zugeleitet.

Jede Bit-Stelle des Inkrement-Dekrement-Empfangers erhält Eingänge von dem Konimando-Adressen-R9gister_2p2_und dem Daten-Adressen-Register 200. Diese Bit-Stellen, mit Ausnuhire der hohen Stellen, erhalten zusätzlich einen Eingang von dem Zähl-Register 20ό. Ausgaben werden an das Daten-Adreijs-Register 200, das Kommando-Adressen-Register 202 und das · Zähl-Register 206 geliefert. Eine Ausgabe erfolgt auch an den Paritäts-Fehler-Prüf-Kreis (nicht dargestellt). Inkrementieren oder Dekrementieren wird durch einen Addier-Gruppen-Übertrags- und Borg-Kreis festgelegt (nicht dargestellt).

BAD ORIGINAL 9 0 9 $8 37 1 43 9

Der Addierer, die Inkrement-Dekrement-Einheit, die Paritäta-Vorhersage-Kreise, die Gruppen-Ubertragungs- und Borg-KreiHe arbeiten zusammen, um das Zahl-Feld auf den. letzten Stand zu bringen und die Daten-Adressen-oder die Kommando-Adressen-Felder zu inkrementieren oder zu dekrementieren. Während diesen Vorgängen werden die Kommando-Adressen-Register in bezug auf Paritäts-Fehler geprüft. Jeder Paritäts-Fehler wird den entsprechenden Steuerungen gemeldet, um die geeigneten Prüf-Routinen für den Kanal auszulesen. Der Addierer dekrementiert die Zählung um acht und inkrementiert die Daten-Adresse um acht.

Der Byte-Zähler 216 ist eine aus drei Stellen bestehende Einheit zur Auswahl der veränderlichen Wort-Grenze^ der von der Eingabe-Ausgabe-Einheit zum Speicher übertragenen Daten. Der Zähler enthält ein Register 215, einen Entschlüsseier 217 und eine Verriegelungsschaltung 219· Jede Register-StelleΓ218 J enthält drei gleiche Kreise, die in geeigneter Weise miteinander verbunden sind. Die Eingabe su jeder Bit-Stelle wird durch drei Niedrig-Steilen-Ausgänge des Da^en-Adress-Registers 200 liefert. Geeignete, nicht dargestellte Tor-Signale sind zur Erzeugung von Ausgangs-Signalen vorgesehen, die an den Byte-Zähler-Entschlüsseier 217 und an die Verriegclungsschaltungen 219 geliefert werden. Ausgaben erfolgen auch an einen Paritäts- und Null-Prüf-Kreis, der noch zu beschreiben ist.

Der Byte-Zähler-Entschlüsseier 217 hat drei Eingänge vom Register 215 und liefert gleiche Ausgaben zu dem Markier-B —Register 302 und dem Daten-B-Register J10 (siehe Fig. 1j5B). Der Verschlüsseier wählt die geeigneten Flipflops des Markier-B-Registers und des Daten-:B-Reg'isters zur Betätigung der Speicher-Adressen-Sammel-Leitung durch-Lieferung der im A-Register 308 gespeicherten Daten zum Speicher. Die Verriegelungsschaltung 219 erhält die gleichen Eingaben wie das

909883/U39 BAD

7783

Register 215· Diese Ausgaben werden einem Byte-Zähl-Register-Vergleicher 212, wie in Fig. I3B beschrieben, zugeleitet. Der Byte-Zähler ist ein bis acht zählender Binär-Zähler mit •einem Paritäts-Bit zur Selbst-Prüfung.. Die Verriegelungs- . und Entschlüssler-Teile üben eine Vorhersehe-Funktion aus, die die bei binären Flipflop-Zählern auftretende Übergangszeit vermeidet. Wenn der Byte-Zähler ein Veränderungs-Signal

den erhält, so wird das Register 215 auf/in den Vorhersehe- Teil ■ enthaltenen Wert eingestellt. Der Vorhersehe-Wert ist um eine Nummer höher als der in den Register-Stelle enthaltene. Nachdem das Register verändert wurde, ist keine Verzögerung für die Entschlüsselung des Ausganges erforderlich, da die Vorhersehe-Einheit verriegelt ':; ist, während der Zähler verändert wird. Die Vorhersehe-Kreise schreiten sofort zu der nächsten Nummer fort, sobald die Veränderung stattfindet. Der Zähler kann auf jede beliebige Zahl durch den Daten-Adressen-Eingang eingestellt werden. · · ·

Nachdem die Programmier-Register für den Kanal, beschrieben wurden, werden die Daten-Übertragungs-Register zur Übertragung der Daten zwischen dem Speicher und den Eingabe-Ausgabe-Einheiten beschrieben. Gemäß Fig. 1J5B enthalten die Da ten-Transfer-Register ein Markier-A-Register 300, ein Markier-B-Register

_ .en

302, ein Α-Register 308, ein B-Register 310, ein/Byte-Zähler-Zähl-Register-Vergleicher 312, Eingabe-Ausgabe-Ein-Sammel-Leitungs-Kreise 316, Eingabe-Ausgabe-Aus-Sammel-Leitungs-Kreise 318, Kanal-Status-Kreise 320 und ein Adressen-Vergleichs-Register 322. Jedes dieses Register wird in einem besonderen Abschnitt beschrieben werden.

Das Markier-A-Register 3OO hat acht Stellen, und enthält eine zusätzliche Stelle für eine Paritäts-Fehler-Prüfung» Jedt· Bit-Stelle besteht aus einem konventionellen Verriegelungs-Kreis. Der Eingang zum Markier-A-Register kommt von der entsprechenden Bit-Stelle des Markier-B-Registers. Die Eingaben werden zusammen

9 0 9 8 8 37 U 3 9 ■! BAD

H99206 .^ _Dooket

is

mit geeigneten Tor-Signalen über Und-Leitungen geführt. Die

auch

Tor-Impulse für das Markier-A-Register bestehen/aus Kanal-Steuer Speicher-Steuer-Signalen oder anderen Signalen. Diese --

• Signale wirken mit den Bit-Stellen-Eingaben zusammen, um Ausgaben für die Markier-Sammel-Leitung 153 des Speichers zu erzeugen. Die durch die verschiedenen Bit-Stellen des Markier-A-Registers erzeugten Ausgaben- stellen die Speicher-Flipflops für die Speicherung von Daten in den gewählten Speicher-Bereichen ein. . . . .

Das Markier-B-Register J02 weist acht Bit-Stellen auf. Jede Bit-Stelle besteht aus einem konventionellen .Verriegelungs-Kreis. Die Eingabe für das Markier-B-Register wird durch den Ausgang des Byte-Zähler-Entschlüsselers 217 geliefert. Das Zahl-Register 206 liefert seine vier niedrigstelligen Bits •an die entsprechenden Stellen des Markier-B-Registers. Diese Signale werden zusammen mit geeigneten Schreib-Steuer-Signalen und einem Tor-Signal über Und-Leitungen geführt. Das Register enthält auch Paritats-Prüf-Vorrichtungen. Alle Bit-Stellen werden an die entsprechenden Bit-Stellen des Markier-A-Registers geleitet. Der Inhalt der drei niedrigststeiligen Bit-Stellen wird dem Byte-Zahl-Register-Vergleicher 312 zur Bestimmung der Wort-Grenzen zugeleitet. Die drei niedrigststelligen Bits werden ebenfalls der Speicher-Daten-Aus-Sammel-Leitung 154 zugeleitet. Das Markier-B-Register stellt das Markier-A-Register auf Grund der erhaltenen Eingänge ein.

Das Α-Register ist ein Vierundsechzig-Bit-Register zum Übertrag oder zur Zusammenstellung der Daten zwischen dem: Speicher 20 und den Eingabe-Ausgabe-Einheiten 26, 30 usw. (siehe Pig.1). Jede Bit-Stelle besteht aus einem konventionellen. tind/Cder-Inverter, der mit einem konventionellen Inverter zur Bildung eines Verriegelungs-Kreises zusammenwirkt. Die Eingabe zu den einzelnen Bit-Stellen erfolgt von vorgewählten Leitungen der Speicher-Daten-Aus-Sammel-Leitung 154. Ebenso sind die

BAD ORIGINAL 909883/1439

U99206

$ Docket 7783

Bit-Stellen des B-Registers J510 mit den entsprechender. Bit-Stellen des Α-Registers verbunden. Diese Eingaben werden zusammen mit geeigneten Speicher-Daten-Sammel-Leitungs-Tor-Signalen über Und-Leitungen geführt. Die einzelnen Bit-Stellen sind als Ausgänge mit den entsprechenden Bit-Stellen des B-Registers und mit vorgewählten Leitungen der Speicher-Daten-Ein-Sammel-Leitung I50 verbunden. Für jedes Byte wird ein Paritäts-Bit erzeugt und dem B-Register und der .Speicher-Daten-Ein-Sammel-Leitung zugeführt.

f Das B-Register 310 enthält wie das Α-Register vierundsechzig Bit-Stellen. «Ede Stelle hat den gleichen Schaltungsaufbau. Die Eingaben zu den einzelnen Bit-Stellen erfolgen von den entsprechenden Bit-Stellen des Α-Registers. Jede Bit-Stelle ist weiterhin mit der Eingabe-Ausgabe-Ein-Sammel-Leitung 176 verbunden. Diese Eingaben werden zusammen raft A-Register, Tor-Signalen und Eingabe-Ausgabe-Tor-Signalen über Und-Schaltungen geleitet. Die Eingabe-Ausgabe-Tor-Signale leiten die verschiedenen Bytes der eintreffenden Daten in die verschiedenen Byte-Stellen. Die Anzahl von Bit-Stellen in einer Gruppe wurde mit acht gewählt, um die von der Eingabe-Ausgabe-Einheit kommenden Informations-Bytes zu verarbeiten. Jede

^ Byte-Gruppe enthält Mittel zur Paritäts-Prüfung.

Die Aus#ige jeder Bit-Stelle sind mit den entsprechenden Bit-Stellen des Α-Registers verbunden.. Wie sehen weiter oben erwähnt, sind auch Ausgänge zur Vorwahl der Leitungen der Eingabe-Ausgabe-Daten-Ein-Sammel-Leitung I70 vorgesehen. Auf diese Weise ist das B-Register geeignet, tt». Daten in.den

. Speicher zu den . Speicher und aus den/Eingabe-Ausgabe-Einheiten zu übertragen..

Der Vergleicher 312 ist eine sechs Stellen aufweisende Einheit zur Aufnahme von echten und Komplementär-SigBaljsri von der Byte-Zähler-Verriegelungsschaltung 219 und dem Zahl-Register 202 (siehe Fig. 13A)„ Die sollten und komplementär en Signale ■ von den verschiedenen Registern werden gemeinsam über Und-

90 98 8 3 /U39 »AD ORIGINAL

Schaltungen geführt, um einen Ausgang für geeignete Steuer-Kreise zu liefern. Der Vergleicher erhält auch als Eingabe die drei niedrigststeHigen Bits des Markier-B-Registers 202. Diese Eingaben werden zusammen mit den Ausgaben der Byte-Zähler-Verriegelungsschaltung 219 über Und-Schaltungen geführt und erzeugen einen Ausgang, der anzeigt, daß der Byte-Zähler gleich dem Markier-B-Register eingestellt ist. Diese Ausgänge werden auch zu geeigneten Steuer-Kreisen geleitet, die noch im einzelnen beschrieben werden,

• Während der Daten-Übertragung vergleicht der Vergleicher 512 die Eingaben des Zahl-Registers 206 und des Byte-Zählers 216 (siehe Pig. 13A), um das Ende der Daten-Übertragung zu bestimmen. Die Einzelheiten dieser Operation werden im Zusammenhang mit der Beschreibung der Kanal-Operationen ungegeben. .

Der Sammel-Leitung-Ein-Empfänger und der Verriegelungs-Kreis 316 ist eine aus acht Stellen bestehende Einheit mit einer zusätzlichen Stelle für Paritäts-Angaben. Jede Stelle besteht aus einem konventionellen Verriegelungs-Kreis. Jede Stelle ist mit einer besonderen Leitung der Eingabe-Ausgabe-Ein-Sammel-Leitung 176 verbunden. Ausgänge sind mit vorgewählten Leitungen des 3-Registers verbunden. Andere Ausgänge sind mit vorgewählten Bit-Stellen des Sinhelt-Adressen-Registers 210 verbunden. (Siehe Fig. 1JA). Darüber hinaus sind noch Ausgänge mit dem noch zu beschreibenden Kanal-Status-Kreis 32O verbunden. Die Einheit 316 wird durch geeignete Tor-Signale betrieben, die von noch zu beschreibenden Steuer-Kreisen geliefert werden. Die Einheit erhält die von der· Daten-Ein-Sammel-Lei tying übertragenen Daten und überträgt die Daten zu der geeigneten Einheit als ein Teil der Funktion der Eingabe-Ausgabe-Koppel-Einheit, die Süher im Zusammenhang mit der Fig. 11 beschrieben wurde. Der Sammel-Leitung-Aus-Err.pfanger

9098 83/U 39 BAD ORiGlNAU

U99206 "-⁶^ ·- ■· ■'■*>*"*

und Verriegelungsschaltung 318 sind im wesentlichen in gleicher Weise wie die vorher beschriebene Einheit J516 angeordnet. Die Einheit weist vier Stellen und eine zusätzliche . Stelle für Paritäts-Zwecke auf. Jede Stelle besteht aus einer konventionellen Verriegelungsschaltung. Vorgewählte ' Stellen des B-Registers .310 sind mit bestimmten Stellen der Einheit 318 verbunden. Darüber hinaus ist das Operations-Register 212 und das Einheit-Adressen-Register 210 mit gewählten Stellen der Einheit 318 verbunden. Ausgaben werden an die Eingabe-Ausgäbe-Aus-Leitung I70. geliefert. Die Ausgaben auf der Leitung werden durch die Markierungs-Leitungen 171 bestimmt, die im Zusammenhang mit der Fig. 11 ' beschrieben worden sind. Die Ausgaben auf dieser Leitung werden durch Tor-Signale gesteuert, die von noch zu beschreibenden geeigneten Steuer-Kreisen geliefert werden.

Das Adressen-Vergleichs-Register 322 ist ein Acht-Stellen-Register und beinhaltet eine zusätzliche Stelle für Paritäts- · · Prüfung. Jede Stelle besteht aus einem konventionellen Und/ oder.-Inverter-Kreis. Jede Stelle ist mit der Eingabe-Ausgabe-Aus-Sammel-Leitung 170 und mit den Eingabe-Kreisen des Einheit-Adressen-Register "210 verbunden (siehe Pig. 13A). Ein Ausgangs-Signal wird an eine geeignete, nicht dargestellte Steuer-Schaltung im Zusammenhang mit der ursprünglichen Einstellung des Kanals geleitet," wenn dieser auf eine Instruktion anspricht. ', . ^: .....

Als Teil des Kanal-Einstell-Verfahrens wird ein Adresse-Ein-Signal

-Signal von der Eingabe-Ausgabe-Einheit und eine Adresse-Aus zu der Eingabe-Ausgabe aus Gründen verglichen, die im Zusammenhang mit der Beschreibung der Fig. 11 angegeben wurden. Das Vergleichs-Register 322 erfüllt diesen Zweck im Kanal.

Die Kanal-Status-Kreise 320 enthalten eine Vielzahl von Verriegelungs-Kreisen, die auf die verschiedenen Eingaben zur

. ,,. BAD ORIGINAL

9 0 9 8 8 3 / U 3 9

Η992Ό6

Angabe der verschiedenen Bedingungen des in'Fig. 5 be- ' \ schriebenen CSW ansprechen. Unter den verschieben Kahal-"Status-Kreisen ist ein Falsche-Länge-Aufzeichnungs-Kreis, ein Kreis zum auf den neuesten Stand bringen der Kommando-Adresse, ein Programm-Prüf-Kreis, ein Speicher-Schutz-Kreis, ein Daten-Kanal-Prüf-Kreis, ein Kanal-Steuer-Prüf-Kreis und ' ein Verkettungs-Prüf-Kreis vorgesehen. Jeder Verriegelungs-Kreis erhält verschiedene Kennzeichnungs-, Flipflop-, Steuer- und Tor-Signale, damit das gemischte Status-Signal erzeugt wird. Die Ausgänge von den verschiedenen Verriegelungs-Kreisen werden der Kanal-Status-Sammel-Leitung 218 zur Übertragung an eine Speicher-Einheit über eine Speicher-Ein-Sammel- | Leitung I50 (SDBI) zugeleitet. Nicht dargestellte Ausgänge werden in einer noch zu beschreibenden Weise anderen Steuer-Kreisen zugeleitet. '· "·

Der Kanal-Status und der Anordnungs-Status werden als Teil des CSW dem Speicher zugeleitet. Der Anordnungs-Status wird über die Sammel-Leltungs-Ein-Leitung 176 dem Speicher zugeleitet. Nachdem die Daten-Hegister beschrieben wurden, folgt jetzt die Beschreibung der Kanal-Sfceuerungen. Diese Steuerungen koordinieren und stimmen dia Operationen der Kanal-Einheiten ab. Zu diesem Zweck werden verschiedene Steuer-Mittel benStigt. Die Steuerungen können in sieben Hauptkategorien unterteilt v/erden. DIsse Kategorien sind: Speicher, Eingabe-Ausgabe, Zentrais Recheneinheit, Sammel-Leitungs-Steuerung., , Kommando-Steuerung, Daten-Übertragung und Beendigungs-Sequenz. Jede dieser Kategorien wird, in weitere Unter-Kategorien unterteilt, die im folgenden beschrieben werden. Die Eingabe-Ausgabe-Koppel-EinhiKlt-Steuerungen sprechen an auf Zentrale Recheneinheit-Instruktionen, Kanal-Kommandos und Eingabe-Ausgabe-Einheits-Arforderungen, um die Daten zwischen dem Kanal und der Eingabe-Ausgabe-Einheit zu übertragen. Die Stellungen erzeugen auch ein Auswahl-Signal zur Auswahl einer Steuar-üinheit, die fasdJLi&t werden soll.

BAD ORJOlNAL

Die Steuerungen enthalten einen Markierungs-Lei tungs-Ein-Aus-Abschnitt, einen Auswahl-Abschnitt, einen Auswahl-Unterbrech-Abschnitt, einen Operationsausführende-Leitungen-Abschnitt und einen Abschnitt zum Abtasten für besondere Leitungen. Jeder dieser Abschnitte wird im folgenden in Form von Blockdiagrammen dargestellt. Die Einzelheiten des Steuer-Kreises werden durch die im Blockdiagramm enthaltenen Bezugszeichen angegeben.

In Pig. 14A werden die Steuerung in Form eines Blockschalt- ^ bildes mit verschiedenen Eingaben * und Ausgab en dargestellt. F Diese Eingaben und Ausgaben stellen nur die wichtigsten Leitungen zu und von den Steuerungen dar. Die anderen zu den Steuerungen führenden Leitungen werden durch die Bezugszeichen dargestellt. "

Die Lese-Steuerungen 400 sind zur Betätigung der Eingabe-Ausgabe-Koppel-Einheit; sur Aufnahme von Daten aus der Eingabe-Ausgabe-Leitung ausgebildet. Dieser Abschnitt betätigt die Bedienungs~Ein-Bedienung-Aus-Verbindungs-Lel.tung und erregt die Steuerungen, um die'Daten in die richtigen Stellen des B-Registers zu leiten» Dieser Abschnitt liefert auch Signale •zu» schrittweisen Poytschalten des Byte·= Zählers,- wenn Daten-Bits empfangen werden- Die wichtigsten Eingänge des Ab- -" schnittes 400 werden an der linken Seite des Blocks und die wichtigsten Ausgänge &,n der rechten Seite des Blocks dargestellt. Jede Eingabe- undAusgabe»Leitung ist durch eine . kurze funktioneile Beschreibung und durch Polar!täts-Angaben bezeichnet. Die Figuren»Wummern geben die Einzeihej ten der Kreise der Steuerungen an. InFig. 53 und 54 enthält jede Leitung eine kurze funktlonelle Beschreibung, eine Angabe der Polarität und die. Angabe der Figur von der die Leitung koasBit oder in der sie endet« Die am linken Rande befindlichen alphabetischen Abschnitte bezeichnen den Block und die rechten alphabetischen Abschnitte bezeichnen die Nummer der Zeichnung. Alle Steue!^Figuren-werden in dieser Forra dargestellt.

• IAD ORiGlNAL

S09883/1439

Gemäß Fig. 4 sind die wichtigsten Eingänge zur Eingabe-Ausgabe-Steuerung: B-Register-voll, Dienst-Ein, Sequenz-Flipflop 2, CDA-Kennzeichnung, letztes V/ort-Flipflop, LeGe-Verrießelungsschaltung und Byte-Zähler gleich dem Zahl-Register. Die wichtigsten Ausgänge sind: Tor-3ammel<-Leitung zum B-Register, Verriegelungssehaltungs-Status-Byte-Flipflop, Verrlegelungs- · Sammel-Leitung-Ein, Verändere-Byte-Zähler-Register und Tor-Byte- Zähler-gleich-null-Verriegelung.

Die Kennzeichnungs-Leitungs-Beendigungs-Steuerungen 402 •sind mit der Eingabe-Ausgabe-Koppel-Einheit über verschiedene Markierungs-Leitungen verbunden. . , .

Die Steuerungen verbinden die Eingänge in die verschiedenen Register im Kanal zum Zwecke ihrer Betätigung. Die wichtigsten Eingänge sind: Adresse-Aus, Verriegelung, Start-Eingabe-Ausgabe- Verriegelung, Tor-Stopp zu Sammel-Leitung-Aus, Lese-Steuerungen, der Sequenz-2-Flipflop und der Sequenz-5-Flipflop. Die wichtigsten Ausgänge führen zum Status-Ein-Register, Operaticn-Ein- und Dienst-Aus-Leitungen. Die · Markierungs-Aus-Steuerungen 4O4 betätigen die Kommando-Aus-, Dienst-Aus-, Selektieren-Aus- und Unterdrücke-Aus-Leitungen der Eingabe-Ausgabe-Koppel-Einheit. Die wichtigsten Eingänge sind: die Stopp-Leitung, Operation-Ein, Start-Eingabe-Ausgäbe oder Test-Singabe-Ausgabe, Kommando-Zwei-Verriegelung und die Selektier-Aus-Verriegelung. Die wichtigsten Ausgangs sind: Kommando-Aus, Dienst-Aus, Unterdrücke-Aus, Adresse-Aus und Haite-Aus-Leitungen. Die Auswahl-Unterbrechungs-Steuerungen 406 erkennen eine* Dienst-Anforderung durch eine Eingabe- ' Ausgabe-Anordnung, wenn ein Status-Zustand in der Anordnung vorliegt. Die Steuerungen richten auch die durch die Eingabe-Ausgabe- Einheit übertragenen Daten aus. Die wichtigsten Eingänge sind: Unterbrechung-Ansprechen, "Status-Ein, Test-Eingabe-ÄUsgaö-2,,

BADORfGINAL 909883/1 439

U99206 -J*- Docket 7783

verschiedene Zeitgeber-Signale und die Adresse-Ein-Leitung. Die wichtigsten Ausgaben sind: Auswahl-Unterbrechung, Tor-Sammel-Leitung-Ein zu dem Einheit-Adress-Register und . Verriegele^Status-Byte.

Die Schreib-Steuerungen 462 sind zur' Betätigung der Eingabe-Ausgabe-Koppel-Einheit zur übertragung von Daten zur vorgewählten Eingabe-Ausgabe-Einheit ausgebildet. Dieser Abschnitt schaltet den Byte-Zähler schrittweise vorwärts und betätigt die Sammel-Leitungs-Verriegelungs-Schaltung. Der Abschnitt zeigt auch an, wenn das B-Register geladen ist und gibt den Zeitpunkt zum Start der nächsten Datenfolge an. Die wichtigsten Eingänge sind: Das Schreib-Signal, Dienst-Ein, Schreib-Kommando-Daten-Adressen und Tor-Daten-Adressen-Sammel-Leltung und Zähle-zu-den-Adressen. Andere Eingänge sind: Das A-Registervoll und verschiedene Sequenz-Zeitgeber-Signale. Die Ausgänge enthalten: Schalte-B-Register-zur-Sammel-Leitung-Äus, verändere Byte-Zähler, Dienst-Aus, Verändere-Byte-Zähler-Register und schalte B-Register ab. ' · . ■ ' ■

Die Speicher-Steuerungen sprechen auf Kanal und Speicher-Signale an, indem sie die zur Durchführung der CPU-Instruktion erforderliche Information entnehmen und speichern. Die Speicher-Steuerungen enthalten Kanal-Speicher-Steuerungen und Impuls-

Tore, Speicher-Daten-Sammel-Leitung-Ein-Tore, Speieher-Adressen-Sammel-Leitungs-Tore und Speicher-Daten-Sammel-Leitung-Aus-(SD30) Tore. Die einzelnen Abschnitte werden im folgenden im Zusammenhang mit der Fig. 14B beschrieben. · ·

Die Kanal-Speieher-Steuerungen und der.Impuls-Tor-Abschnitt 408 übertragen die Daten- und Kommando-Adresse im richtigen Augenblick auf die SAß I5I (siehe Fig. 8). Die Steuerungen erhalten auch die Fortschalt-Impulse zum Schalten der Daten-Adresse, und die Kommando-Adresse zur Übertragung auf die Speicher-Adressen-Sammel-Leitung. Der Fortschalt-Impuls ist

IAD GRiOlNAL 909883/H39

kombiniert mit einem gültigen CCW-Signal, einer CCV/- Entnahme , einem Schreib-Signal und .einem Signal zur Übertragung in den Kanal zur Durchführung der beschriebenen Operation. Die Speieher-Impuls-Tor-Schaltungen enthalten eine Reihe von Flipflops zur Erzeugung eines Speicher-Zyklus-Beendigungs-Signals, einen verzögerten Fortsehalt-Impuls, einen Fortschalt- Impuls und ein Entferne-BCU-Ansprech-Signal. Die Flipflops werden durch die von dem ECU-Fortschalt-Impuls gelieferten Eingängen betätigt und nehmen Verriegelungs- und BCU-Ansprech-Signale auf. ' ■

Die Speicher-Daten-Sammel-Leitungs-Durchschalt-Einheit 410 enthält vierundsechzig Gruppen von gleichen, nicht dargestellten, Kreisen, die auf Eingänge ansprechen, die geliefert werden von vorgewählten Α-Registern, 'Markier-B-Registera und Sequenz-Kreisen zur Erzeugung von Ausgänge zu vorgewählten Speicher-Bit-Stellen. Die νierundsechzig Gruppen von gleichen Kreisen sind in acht einzelne Gruppen unterteilt, "die ein Byte darstellen. Jedes Byte hat einen Paritäts-

Prüfungs-Kreis. Der Abschnitt 410 schaltet die Daten in den verschiedenen Registern zu den geeigneten SD31-Leitungen 150 durch. Die Ausgänge führen zu vorgewählten Speicher-Daten-Sammel-Leitungs-Ein-Leitungen.

Die Speicher-Adressen-Sammel-Leitungs-Durchschalt-Einheit enthält zwanzig gleiche Kreise und einen Paritäts-Prüf-Kreis (nicht dargestellt). jki Jedem gleichen Kreis v/erden vorgewählte Bits von dem Daten-Adress-Register und den Kommando-Adress-Registern zugeführt, die zusammen mit verschiedenen Tor-Schaltungen über Und-Leitungen geleitet sind. Die Ausgänge führen zu vorgewählten Speicher-Adressen-Saramel-Leitungs-Leitungen.

Die Speicher-Daten-Sammel-Leitung-Aus 414 enthalt eine i>iehvzahl von nicht dargestellten koinzidenten Kreisen, die auf

909883/1439 ÄADÖRKIWM.

verschiedene, die Programmierung- und Daten-Übertragung betreffende Tor-Signale ansprechen und die dazu bestimmt sind Durchsehalt-Signale für das Register A, das Komm&ndo-Adress-Register, das Zahl-Register, das Speicher-Schutz-Register und Kanal-Status-Kreise zu liefern, um Daten über die SD30 zu den Kanal-Einheiten zu übermitteln. ' ■

Der Sammelleitungs-Steuer-Abschnitt 448 empfängt Signale von der Steuer-Einheit und erzeugt entsprechende Antwort-Signale für diep4 Einheit. Die Eingabe-Signale zu dem Abschnitt enthalten die BCU-Daton-Anfördeiungiie Sp ei eher-Schutz-Prüfung, die Speicher-Adress-Prüfung, den Portschalt-Impuls und den Annahme-Impuls. Der Abschnitt liefert Ausgänge zu der BCU. Diese Ausgänge enthalten: Adresse gültig/^, Speicher-Anforderung, Speicher-Daten-Prüfung.

Die Steuerungen der zentralen Rechen-Einheit sprechen "auf zentrale-Recheneinheit- und Kanal-Signale an, um Instruktionen auszuführen, einen Unterbrechungs-Zustand anzusagen und den Kanal-Status' anzuzeigen» Die sentrale-Rechen-Einheit-Steuerung schließt eins eine zentralXe-Recheneinheit-Koppe.l-Einheit, Halt-Eingabe»Ausgabe* Test-Eingabe-Ausgabe/ Zustands-Code', ursprüngliche Programm-Aufladung, Abtast-Programm-Laden und die ursprünglichen Einstellungs-Abschnitte. Der letzte Abschnitt schließt Register und Leitungen ein, welche auch Teil anderer Steuerungen sein können, beispielsweise Eingabe-Ausgabe-Speieherung. Jeder Abschnitt wird im Zusammenhang mit den Pig» 14C und 14P näher.beschrieben»

Der ursprüngliche Einstell-Abschnitt 416 betätigt di'e zentrale Recheneinheit und die Eingabe-Ausgabe-Koppel-Einheit im An-.sprechen auf die Eingabe-Ausgabe-Instruktion und wählt die gewünschte Eingabe-Ausgabe-Einheit aus. Der Abschnitt 41c spricht auch auf die CCA-Kennzeichnung an, indem er das nächste 5,euer-

Dier^t Wort entnimmt und sendet den ersten -S-Aus einer Daton-

9 0 9 8 8 3 / U 3 9 · ⁸AD ORfCHNAt

Übertragung.

Der Abschnitt spricht an auf dem Start-Eingabe-Ausgabe-Signal-Status in einem übertragung-Kanal-Signal, auf ein CCV/-Entnahme-Signal, auf Selektier-Aus-Signale und dergleichen. Die Ausgangs-Signale des Abschnittes schließen ein: Start-Eingabe-Ausgabe-Verriegelung, Annahme zur zentralen Recheneinheit, Abruf CAW, vergleiche Adressen-Ein- und Schalte-Daten-Adress-Sammel-Leitung zum Addierer. . ■

Die zentrale Recheneinheit-Kcppel-Einheit-Steuerung Λ18 enthält verschiedene Eeendungs- und Koinzidenz-Kreise (nicht dargestellt) zur Aufnahme der Start-Eingabe-Ausgabe- und der Test-Eingabe-Ausgabe-Annahme-Unterbrechungs-Prüf»Leitungen von der zentralen Recheneinheit. Die Koppel-Einheit erhält auch den Status-Ein, Auswahl-Unterbrechung und ähnliche Signale, die durch den Kanal erzeugt werden. Die Ausgänge werden an die Zustande-Code, Halt-Eingabe-Ausgabe und andere Steuerungen des zentralen Rechen-Einheit-Abschnittes geliefert, um die Funktion des Kanals einzuleiten. .

Der Halt-Eingabe-Ausgabe-Absehnitt 420 beendet die Operation der angegebenen Eingabe-Ausgabe-Einheit, die durch die Instruktion der zentralen Recheneinheit-bestimmt ist. Kein Eingabe-Ausgabe-Selektions-Prozeß ist erforderlich, um diese Instruktion durchzuführen. Der Kreis spricht an auf j Unterbrechung, Strom-Arbeiten, Status-Einj, Auswahl unterbrechen, zentrale Recheneinheit halt, Selektiere-Kanal und andere Eingänge zum Einstellen des Halt-Eingabe-Ausgabe-VerrieEelungs-Signals. Dieses Ausgang-Signal wird verwendet in verschiedenen Bereichen, beispielsweise zur Auslösung des Bedingung-Codes-Ansprechens zu der zentralen Recheneinheit.

Der Test-Eingabe-Ausgabe-Abschnitt 422 wählt aus und prüft eine bestimmte Eingabe-Ausgabe-Einheit in bezug auf den • Status und löscht einen Unterbrechung-Zustand. Dieser Abschnitt erzeugt auch die geeigneten Zustand-Codes und löst die Speicherung des CSV/ aus. Der zentrale Recheneinheit-Selektler-

909883/1439 eAOORJGJNAL

H . ' ■■

Kanal, Test-Eingabe-Ausgabe, vergleiche Adressen-Ein-Aus, Unterbrechung und verschiedene' Plipflop-Signale v/erden als Eingänge geliefert. Die Ausgangs-Signale beinhalten Einstellungen der Test-Eingäbe-Ausgabe-Verriegelung, Tor-Stopp zu Sammel-Leitung-Aus, Tor-Annahme-Ein zu Test-Eingabe-Ausgabe.- · .

Der Abtast-Programm-Lade-Abschnitt 422 steuert die Fehler-Ortungs-Prüf-Instruktionen (FLT), welche einen IPL-Lade-Vorgang auslösen, nachdem das Abtast-Arbeitsweise-Programm ausgeführt wird. Dieses Programm fährt fort, Aufzeichnungen von einem vorgewählten Band zu lesen und den Status anzugeben. Die Eingänge zu dem Abschnitt 422 enthalten: Start-Abtastung, Stopp.-Abtastung, Abtastung der Arbeitsweise, Operationen-Ein und einstellen der Kommando-Verkettungs-Verriegeluhgs-Schaltung« Der Abtast-Programm-Lade-Abschnitt liefert Ausgänge zu den vorgewählten Registern des Kanals zur Ausführung des Programms. Die Ausgänge enthalten ein Stopp-Abtast-Signal, Daten-Fehler* Zwischenraum-Impuls, TIC- · ., Impuls und Freigabe-FLT-Leitung. - · . '

Der Unterbrech-Abschnitt 226 leitet das Speichern des Kanal- ' « Status in den Speicher ein. Der Abschnitt erzeugt auch als Ergebnis einer Test-Eingabe-Ausgabe-Instruktlon für eine besondere Einheit, die einen Unterbreche-Warten-Zustand aufweist, den Code 2.

Die Eingaben zum Abschnitt 426 enthalten: Eingabe-Ausgabe-Verriegelung, Test-Eingabe-Ausgabe-Unterbreche- und Einheit- \ Adress-Vergleichs-Prüfung. Die Paritäts-Ausgaben beinhalten: Annahme einer Unterbrechung, Test-Eingabe-Aüsgabe-Unterbrechungwartend, Tor-Zustand 2 und Pseudo-Annahme-Unterbrechung.

Der Zustand-Abtast-Code-Abschnitt 428 liefert Antworten auf Instruktionen der zentralen Recheneinheit und erzeugt Frei-

' BAD ORIGINAL* '

90 98837U3 9

1498206" ' .-Docket 778*

"an
gäbe-Signale. Die Antworten/die zentrale»/ Recheneinheit sind

die vier Zustand-Codes, die im Zusammenhang mit der Pig. 7 beschrieben wurden. Der Abschnitt enthält auch eine Zeit-Aus-Einrichtung für Code-1-Antworten. Die Eingaben zum Ab-■ · schnitt 426 beinhalten: Qperation-Ein, Start-Eingabe-Ausgabe,, Test-Kanal, Halt-Eingabe-Ausgabe und Unterbrechung,

■ Die Ausgänge des Abschnittes enthalten die verschiedenen Zustands-Codes, Freigabe^ und Abschalt-Koppel-Einheit-Steuer-Prüfung.

Der ursprüngliche Programm-Lade-Abschnitt 4]5O ladet den

■ Speicher ursprünglich mit dem Programm auf. Der Abschnitt löst die Abschnitts-Folge aus und bewirkt eine Lese- Operation. Der Abschnitt bewirkt auch die Verkettungs-Kennzeichnung, die zum Laden der Information in den Speicher erforderlich ist. Die Eingaben zum Abschnitt 4^0 beinhalten das IPL-Signal, Selektiere-Aus- und Verriegle, Sequenz-Flipflops, Verkettungs-Kommando-Verriegelung und Unterbrechungs-Start-Status. Die Ausgänge beinhalten: Schalte

• aus der ursprünglichen Einstellung, Start-Abtastung-Verschiebe, erzwinge Lese-Operation, sehalte aus CCW gültige Verriegelung und IPL-vervollständige.

• Gemäß Fig. 14F ist der Prüf-Abschnitt 45Ό eingerichtet, zur • Betätigung einer besonderen, mit dem Kanal verbundene Vorrichtung oder zur Simulierung einer Steuer-Einheit oder-Vorrichtung. Handbetätigte Steuerungen sind vorgesehen zur Betätigung des Kanals in einer Prüf-Arbeitsweise. Diese Arbeitsweise bewirkt, daB die zentrale Recheneinheit simuliert wird und erlaubt, daß selektives Simulieren einer Eingabe-Ausgabe-

\ Koppel-Einheit oder eines Speichers. Die Hand-Schalter und Verriegelungs-Schaltungen befinden sich auf einer nicht dargestellten Schalt-Tafel. Betätigungs-Schalter erlauben das . Simulieren einer Start-Eingabe-Ausgabe, Test-Eingabe-Ausgabe, Halt-Eingabe-Ausgabe, Annahme-Unterbrechung, Entnehmen-von-Hand, und andere?Kanal-Operationen. Dieser Abschnitt enthält

909883/1439

Speicher-Simulier- und Stopp-Kreise; die die handbetätigten Schalter-Eingaben zusammen mit Fortschalt-Impulsen, Kanal-Daten- Prüfung und Block-Stopp erhalten und Ausgaben zu Sequenz-Flipflops, Tor-Speicher-Daten-Sammel-Leitung-Aus zum Α-Register, Simuliere-BCU-Ansprechen und andere zur übertragung von Daten zwischen dem Kanal und dem Speicher erforderliche Operationen bewirken. Dieser Abschnitt enthält auch ein Simulier-Eingabe-Ausgabe-Koppel-Einheit-Register zur Aufnahme von Daten-Bits von der Daten-Sammel-Leitung-Ein zur Betätigung der Speicher-Sammel-Leitung-Ein-Tore und Simulier-Steuerungen. Die letztere spricht auf die Simulier-Eingabe-Aüsgabe-Register-Ausgänge und verschiedene Simulier-Operationen &Λ, die Selektiere-Aus- und

Dienst
■-Aus-Verriegelungsschaltungen, Kommando-Aus- und Adress-Aus-Verriegelungsschaltungen zur Durchführung von Prüf-Instruktionen, die von der zentralen Reeheneinhcit-Koppel-Einheit geliefert werden, an. .

Der Lösch-Abschnitt 452 betätigt ausgewählte Register, um den Kanal für eine Initial-Selektion bereit zu machen. Dieser Abschnitt erhält als Eingang eireAuswahl-UnterfcBchung ansprechen, IPL, CPU Maschine löschen, manuelles'Masehine-Löschen, Unterdrücke-Aus-Verriegelung, und liefert Ausgänge zu der Initial-Ein-Stellung, Byte-Zähler löschen, löschen der Unterdrücke-Aus-Verriegelung und löschen der Kanalsentralen-Recheneinheit-Koppel-Einheit.

Die Kommando-Steuer-Abschnitte betätigen den Kanal, indem sie auf die verschiedenen im Operations-Code -Abschnitt der CCW vorkommenden Kommandos ansprechen (siehe Fig. 4). Die Kommando-Steuerungen enthalten drei verschiedene Abschnitte. Diese Abschnitte sind: Lesen, Schreiben und übertrage in den Kanal. Zusätzliche Lese- und Schreib-Steuerungen werden im Zusammenhang mit den Eingabe-Äusgabe-Steuerungen beschrieben (siehe Fig. 14). Jeder dieser Abschnitte wird im Zusammenhang mit derPig. l4O beschrieben werden.

909883/1439

Die Lese-Steuer-Abschnitte 4^2 betätigen den Kanal durch Verkettung der Daten-Adressen während einer Lese-Operation. •Der Abschnitt schaltet das Letzte-Wort-Flipflop ab, behält ,. eine Speicher-Anforderung, nach der ein Daten-Wort gespeichert ist und schaltet das B-Register bis zur richtigen Begrenzung durch. Dieser Abschnitt schaltet auch den Zählezu-der-Daten-Adressen-Sammel-Leitung durch und stellt den Byte-Zähler und das Zahl-Register ein, wenn das nächste · CCW erscheint. Ausgänge sind vorgesehen zu den verschiedenen Sequenz-Kreisen und um das Letzte-Wort-Flipflop im Aus-Zustand zu halten. Andere Ausgänge dienen zum Durchschalten der Zähl- und Daten-Adressen-Sammel-Leitung zu den Adress-Registern, zum Verändern der Byte-Zähler-Parität, zur Einstellung der ungültigen CCW und zur Anzeige eines Überlaufs. '

Die Schreib-Steuerungen 4*jj4 lösen die Verkettung der Daten-Adress-Schritte in der Schreib-Operation aus» Als Teil dieser Operation, wird ein neues CCVi entnommen und die Speicherung wird, nachdem das letzte Wort zum Speicher übertragen wurde," beibehalten. Der Abschnitt zeigt an, wenn das Zahl-Register gleich null ist und wenn eine neue Zählung erhalten werden soll. Der Abschnitt schaltet auch die Daten-Adress-Sammel-Leitung an die Addierer und beendet die CDA-Operation, Die Eingänge zum Abschnitt enthalten eine CDA-Kennzeichnung, Byte-Zähler gleich Zähl-Register-Flipflop, Schreib-Signal- und , verschiedene Sequenz-Flipflops, Ausgänge von dem Abschnitt schließen ein Durchschalten ds Zahl-Registers zum Markier-B-Register, Angabe eines ungültigen CCW, Angabe eines Überlaufs und Veränderung der Byte-Zähler-Paritat.

Der Übertrag im Kanal-Abschnitt 4jj6 stellt das.TIC-Signal fest und bewirkt die Entnahme eines neuen CCW. Der Abschnitt entdeckt auch ungebräuchliche mit dem Programm verbundene Fehler--Zustände.· Der Abschnitt zeigt auch nicht zulässige Kommandos. an. Die Eingänge zum Abschnitt enthalten: Abschalten TIu (Übertrage in Kanal), "

909883/1439

to

den Portschalt-Impuls zum Durchschalten von Daten-Adressen zu dem Addierer und zur Entfernung des BCU-Ansprechens. Die Ausgänge enthalten: TIC-Operation-schalte-ein, Speicher-Anforderung, TIC-Fehler und Einschalten des TlC-monostabilen-Multivibrators. ' -

Die Daten-Übertragungs-Steuerungen bringen die Zähl-, die Kommando-Adress- und die Daten-Adress-Register auf den neuesten Stand und schalten die A-, B- und. Einheit-Adress-Register durch, indem sie die verschiedenen durch das CCV/ angegebenen Kornmandos durchführen. Der Kanal enthält fünf verschiedene Steuer-Abschnitte. Diese Abschnitte sind: Α-Register durchschalten, Einheiten-Adress-Register durchschalten, Zähl- und Kommando-Adress-Register durchschalten, auf den neuesten Stand bringen der Kommando-Adresse, der Daten-Adresse und der Zahl-Register. Jeder dieser Abschnitte wird im einzelnen im Zusammenhang'mit der Fig. 14E besprochen werden. ■ - - -

Der A-Register-Schalt-Abschnitt 4j58 öffnet und schließt die Tore zur Übertragung von Daten in und aus dem Α-Register Jj>C8 (siehe Fig. 1j5A). Die Daten können entweder von der Speicher-Daten-Sammel-Leitung-Aus 15^ oder dem B-Register 310 geliefert v/erden (siehe Fig. 13Α)_Λ Die Eingänge zum Abschnitt kommen von dem Initial-Einstell-Abschnitt oder von dem Kanal-Speicher-Steuer-Abschnitt 408 (siehe Fig. 14B), die die verschiedenen mit der Übertragung von Information von dem B-zum Α-Register verv,^rendeten Tor-Sehaltungen betätigen.

Der Einheiten-Adresse, Speicher-Adresse, Zähl- und Addier-Tor-Abschnitt 440 steuert die Funktionen djeser Programmier-Anordnungen bei der Ausführung eines Kommandos oder eine'."¹ Instruktion. Die Einhei.ts-Adress-Kreise sprechen an auf: Einschalt-IPL, Er-tnahir.e-CAW und Test-Eingabe-Ausgabe-Eingä:]?:·", welche gemeinsam mit: 1. Signalen zum Durchschalten der Samuel-Lei tung- auf dem Adress-Register und 2. dem Maschinen-Lösch-

9 09883/1439 BAD ORIGINAL

V-: ■-..■ Docket 7783^s

■ . ' .■■ _:.U ■' .■■.·;■"■ ■;··· ■ : "■■ "

Signal über Und-Schaltungen geführt werden, um Signale zum Durchschalten der Einheit^-Adress-Sammel-Leitung zu dem Einheit^Adress-Register· und der Sammel-Leitung in den Einheit$-Adress-Registern zu erzeugen. Die Speicher-Adress-Tor-Schaltungen sprechen an auf das BCU-Ansprechen, auf Kanal-Steuer-Signale zur. Durchschaltung der Daten-Adresse und auf die Kommando-Adresse zur Speicher-Adressen-Sammel-Leitung. Diese Steuerungen sprechen auch an auf von Hand einstellbare Speicher- oder Entnahme-Signale zur Erzeugung von Ausgängen zum Durchschalten der Daten-Adresse zur Speicher-Adresse und zum Durchschalten der Kommando-Adresse zur Speicher-Adressen-Sammel-Leitung. Die Addier-Tor-Schaltung ist ausgebildet zum Durchschalten der Daten-Adresse, der Kommando-Adresse, der Zahl-Register und Daten-Adress-Sammel-Leitung zu dem Addierer. Diese Kreise sprechen an auf den auf den *' letzten Stand bringenden Steuer-Abschnitt 446, der noch zu beschreiben sein wird und auf verschiedene Sequenz- und Steuer-Flipflops zum Durchsphalten der Daten-Adresse, der Kommando-Adresse ,/des Zahl-Registers zu dem Addierer. Die Addier-Kreise liefern Addler-Verriegel-Slgnale., welche entstehen durch Initial-Einstellungjauf den letzten Stand. ' bringen^ Lesen und Schreiben und durch verschiedene/Eingabe-Signale. . .. . ' - *..*..

Der Zähl-, Daten-Adress- und Kommando-Register-Tor-Schaltungs-Abschnitt 442 ist zum Durchschalten des Addierers und der Speicher-Sammel-Leitung-Aus zu diesen Registern ausgebildet. Zu den Eingaben in diesem Abschnitt gehören? Kanal-Steuer-Signale, Auf-den-letzten-Stand-bring-Signale, Ini-tial-Ein-·. · s\;ell-Signale und verschiedene Folge-Auslöse-Signale. Die Ausgänge gehen an die Register-Eingänge. "

Der B-Register-Schalt-Äbschnitt 444 ist gleich dem Abschnitt 436. Initial-Einstell-Signale, Sequenz-Signale, Auf-den-letzten-Stand-bring- und Rückwärts-Lese-öignale werden zum Durch-

9098 83/U J* ■ »AD ORIGINAL

. schalten des Registers A zum Register B und zum Durchschalten des Markier-B-, zum Markier-A- und zum Laschen des Registers B erhalten. Die Kommando-Adresse auf den letzten Stand fcdngen, der Daten-Adress- und Zahl-Register-Abschnitt. 446 zeichnet den Status dieser Register während des . ; Übertrags der Information zwischen den Speicher und den Eingabe-Ausgabe-Vorrichtungen auf. Die Kommarido-Adress-Kreise erhalten Eingabe-Lese-Signale, Schreibe-auf-denletzten-Stand-bringe-Signale, CCW-gültig-Flipflop-Signale, entferne BCU-Ansprech-Verriegelung und TXC-Signale. Als . Ausgabe schaltet der Abschnitt den Addierer zu den Verriegelungs-Schaltungen, die Kommando-Adresse plus Eins-Leitung zu den Addierern und die Daten-Adresse plus Eins-Leitung zu den Addierern. Die Kreise zum auf" den letzten Stand bringen der Adresse erhalten als Eingabe die Signale des Byte-Zahl-Registers sowie verschiedene Sequenz- und Zeitgeber-Signale. Als Ausgabe schaltet der Abschnitt, verschiedne Sequenz-Kreise und erzwingt eine Speicher-Priorität für eine Schreib-Operation. Der Abschnitt erregt auch das CGW-Entnahme-Plipflop, wenn die Zählung gleich und weniger als ein Wort ist. Die Zähl-Register-Kreise bringen das Zahl-Register auf den letzten Stand, wenn folgendes vrliegt: Ein lese-Verriegelungs-Signal, wenn der Byte-Zähler gleich null ist oder wenn der Byte-Zähler gleich dem Zahl-Register ist, wenn das Zahl-Register voll ist, verschiedene Sequenz-Signale und Taktgeber- Signale. Die Kreise liefern Ausgänge zum Durchschalten von Zähle-rainus-eins zu dem Addierer, zum Durchschalten des Addierers zum Zahl-Register und zum Einschalten einer Speicher-Anforderung.

Die Beendigungs-Sequenz-Steuerungen sind zur Unterbrechung des Hauptprogramms und zur Speicherung des Status des Kanals und der Eingabe-Ausgabe-Anordnung eingerichtet/ -ί^·.: :.e

BAD ORIGINAL

Eingabe-Ausgabe-Operation beendet oder 2. ein Kommando während der Durchführung einer Instruktion zurückgewiesen wird. Die Steuerungen enthalten eine Unterbrechung,, einen Kanal-Status, einen Vorrichtungs-Status und Feststell- - · Steuerungen. Jeder dieser Abschnitte wird im Zusammenhang mit der Fig. 146 besprochen werden.

Der Unterbrechungs-Abschnitt 454 verändert den Zustand der zentralen Recheneinheit auf Grund der Zustände, die in der Eingabe-Ausgabe-rAnordnung oder innerhalb des Kanals auftreten. Dieser Abschnitt liefert den Programm-Steuer-Unterbrech-Status und entfernt den Unterbrechungs-Status. Die Eingänge zu diesem Abschnitt enthalten die PGI-'Kennzeichnung, Signale zum Durchschalten des Daten-Adress-Registers zu dem Addierer, CPU-Annahme-Unterbrechung und Verkettung der Daten-Adress-Verriegelung. Als Ausgangs-Signale ruft der Abschnitt eine Unterbrechung auf und zeigt den PCI-Status an, Der Abschnitt liefert auch Ausgänge zum Kanal-Status 456 und zu den Vorrichtungs-Status-458-Abschnitt si, die noch zu beschreiben sind.

Der Kanal-Status-Abschnitt 456 liefert eine Angabe über falsche Aufzeichnungslängen, eine, ungültige Adresse, eine ProgramraPrüfung, eine Speieher-Schutz-Prüfung, eine Kanal-Daten-Prüfung, eine Kanal*-Steuer-Prüfung und eine Verkettungs-Prüfung, wenn diese Zustände vorkommen. Die Eingaben zu diesem Abschnitt enthalten: das Byte-Zähler- gleich Wort-Zähler-Flipflop, die SILI-Kennzeichnung, die CDA-Kennzeichnung und andere Signale. Als Ausgänge liefert der Abschnitt eine Angabe über falsche Wortlängen (WLR), über ungültige Adressen, über Programm-Prüfung und über andere Zustände. ■ .

Der Anordnungs-Status-Abschnitt 458 erhält das Status-EinByte von der Eingabe-Ausgabe-Sammel-Leitung-Ein und liefert eine Angabe zur Einleitung einer Beendigungs-Sequenz-Operation.

9 0 9 8 8 3 / 1Λ 3 9 ⁸AD original

Der Abschnitt zeigt auch den Status null für eine Initial-Selektions-Operation an. Die Eingabe* zu dem Abschnitt schließen ein:jede Stelle der Daten-Ein-Sammel-Leitung, Kommando zurückweisen oder Steuer-Prüfung, Verriegelungs-Status-Byte-Flipflop und die Eingabe-Ausgabe-Marlcierungs-Leitung. . " ' '

Die Eingaben erzeugen Ausgangs~Signale, die dem Unterbrechungs-Abschnitt und dem Initial-Selektions-System zur Anzeige eines Status-Null-Zustandes zugeleitet werden.

.Die Peststell-Steuerungen 460 lösen eine Speicher-Anforderung aus und geben drei Feststell-Worte in eine vorgewählte Adresse ein. Nachdem die drei Worte gespeichert sind, werden Stopp-Kreise blockiert und dem Kanal ermöglicht, eine normale Beendigungs-Routine einzuleiten. Die Eingabe in diesen Abschnitt erfolgt durch verschiedene handbetätigte Schalter zur Einleitung der Operation.durch Lösch-"Signale und durch Fortschalt-Impulse oder durch Teile davon. Durch die Ausgaben aus diesem Abschnitt wird die Speicher-Adress-Torschaltung und die Speicher-Daten-Sammel-Leitung-Ein-Torschaltung betätigt, um Feststell-Worte in die vorgewählten Speicherplätze zu liefern, nachdem eine Speicher-Anforderung er/ikannt wurde. . · " ■ -' *

Der Kanal arbeitet asynchron, d. h. eine Operation wird ausgeführt bevor die nächste anfängt. Es gibt fünf Sequenzen oder Operationen, welche im folgenden im Zusammenhang mit den Fig. 16,--IcA,- 16X,- 1.7 und 17A bis H beschrieben werden. Diese Sequenzen werden im folgenden kurz aufgezählt:

BAD ORlGJNAL

9 0 9 8 8:3. / U 3 9

1499206...	- $f*« · Docket
	• 85 ■. . .·..". -■■ ■
Sequenz	- . " * * · Zwack
1 -	Initial-Selektion des Kanals
	und der Eingabe-Ausgabe-Vor-
	richtung ' .
2 ...	Daten-übertragung . .
■3	auf den letzten Stand bringen
	der Zählung · y
. ■.'* - '	auf den letzten Stand bringen
	der Daten-Adresse
5	Beendungs-Routine . ..

Während diesen Sequenzen und insbesondere während den Datenübertragungs-Sequenzen wird die richtige Übertragung durch Taktgeber-Signale bewirkt. Die la den" Fig. 15A und 15 beschriebenen Taktgeber und Taktgeber-Steuerungen erzeugen in den gegebenen Augeblicken die erforderlichen Taktgeber-Signale, · " - " - ·· ■;-■·.

Gemäß Fig.« 15 besteht ein Taktgeber-Steuer-Kreis 450 aus * einer Oder-Inverterschaltung J*51 und einer Und-Inverterschaltung 452, die überkreuzt zwischen dem Kollektor und der Basis von nicht dargestellten, In dem, Kreis enthaltenen · Transistoren verbunden sind» Die Eingaben zu diesem Kreis können enthaltem Initial-Einsteil-Sequenz-Flipflops, Mittel zum direkten Einschalten und dergleichen. Treffen von diesen Einheiten Signale ein, so wird der Kreis 451 betätigt, um Oinsn- /\usganc J»55 -^u liefern, der den Tr.'ctgßber einschal betf Dieser Ausgang öchaltefc den Krei» h$2 ein, welcher · den Einschalt-Taktgeber-Singang verriegelt« Andere Eingänge des Kreises 452 bewirken ein Einschalten des Taktgebers. Unter diesen Eingängen zum Kreis 452 sind: CCW gültig, Start-Eingabe- A.vcs*bii und UnterbrecUun^ und verschiedene Secuens-Flipflops. Das Vorbliesen von allen diesen Signalen betätigt den Kreis 452, so daß der Kreis 451 ausgeschaltet wirdj um das Ausgangssignal von

453 zu beenden. Gleichzeitig erscheint ein Ausgangs-Signal auf der Leitung 45^, welches den Taktgeber ausschaltet.

In Fig. 15A ist ein Taktgeber in Form eines Blockschemas dargestellt. Im wesentlichen werden Verzögerungs-Leitungen zur Erzeugung von diskreten Taktgeber-Niveaus verwendet, welche in echter und komplementärer Form auftreten. Zur Vereinfachung der Darstellungen werden nun drei Stufen der acht Stufen umfassenden Taktgeber-Anordnung gezeigt. Jede Stufe erzeugt ein Signal-Niveau zu einer bestimmten Zeit. Die Stufen sind im wesentlichen einander gleich. ψ Jede Stufe enthält einen Inverter 460,- einen Und-Inverter 461, einen zweiten Inverter 462 und einen dritten Inverter 46>. Entsprechende Kreise in jeder Stufe werden durch die gleichen Bezugszeichen gekennzeichnet. Die in Klammern befindlichen Zusatz-Zahlen weisen auf die betreffende Stufe hin. Beispielsweise werden in der zweiten Stufe die entsprechenden Inverter-Blocks mit 460 (1), 461 (1) und so weiter bezeichnet. Die Inverter-Blocks 460 sind die gleichen, wie die vorher beschriebenen Und-Inverter-oder Oder-Inverüer-Blocks, mit der Ausnahme, daß die Und- oder Oder-Kreise in Wegfall kommen.

. Monostabile Multivibratoren 464 und 465 sind in der Stufe angeordnet, um die von den Eingängen kommenden Absehalt-Signale aufzunehmen. Jede Vorrichtung ist dazu bestimmt, vier Stufen abzuschalten, da sie nur eine begrenzte Schaltfähigkeit haben. Selbstverständlich können die genannten Anordnungen vermieden werden, wenn die Eingangs-Signale genügend stark sind. Die einzelnen Stufen der Taktgeber-Anordnung haben Verzögerungs-Leitungen 466 und Widerstände 466',zur Herstellung von Zeitintervallen für die Stufe. Die Stufen enthalten auch eine konventionelle Emitter-Folge-Schaltung 467, um den Verzögerungs-Leitungen 46ό die geeignete Impedanz zu bieten. Als Verzögerungs-Leitungen «

909883/143 9

' 14-B9206 -ότ*- Docket 7785

■dienen an und für sich bekannte Anordnungen, beispielsweise piezoelektrische Kristalle, Kapazitäts-Induktivitätnetzwerke und dergleichen. ' . ■- * ' ' ' ' . ^! ·.

Ein über die Leitung 453 eintreffendes Taktgeber-Einschalt-Signal wird durch die Und-Inverterschaltung 461 in ein .. negatives Signal für den Inverter 462 liefern. Der Ausgang des Inverters besteht in einem positiven Signal und stellt TO dar. Dieser Ausgang wird auch an den Inverter 46^ zur Erzeugung eines negativen, TO-Signals geliefert. Das Taktgeber-Signal schaltet- auch den Und-Inverter 461 (1) ein, der ein negatives Signal an den Inverter 46O (1) abgibt. Der Inverter 460 (1) gibt ein Signal an die Verzögerungs-Leitung 466 ab, die eine Verzögerung in das Einsehalt-Taktgeber-Signal einführt. Das Ausgangs-Signal der Verzögerungs-Leitung ist positiv und wird der Emitter-Folge-Schaltung Zugeleitet, die ihrerseits ein Signal der gleichen Polarität dem Und-Inverter 468 zuleitet. Das Ausgangs-Signal dieses Kreises ist,negativ und wird dem Oder-Inverter 469 zugeleitet. Das Ausgangs-Signal dieses Kreises ist positiv und " betätigt zusammen mit dem Ausgangs-Signal des Inverters 462 die Und-Inverter-Schaltung 470, um ein negatives Signal zu erzeugen, das den Inverter 462 (T) zugeleitet wird.. Das sich ergebene Ausgangs-Signal ist positiv· und etwa 100 Nanosekunden in bezug auf das Ausgangs-Signal von TO verzögert. . .

Das Ausgangs-Signal des Oder-Inverters 469 wird dem Eingang des Und-Inverters 471 und des Und-Inverters 461 (2) der nächsten Stufe zugeleitet. Der Oder-Inverter 469 und der 'Und-Inverter 471 wirken wie eine gewöhnliche Verriegelungs- Schaltung, die im Zusammenhang mit der Fig. 15 beschrieben. Diese Verriegelungs-Schaltung hält den Ausgang der ersten Stufe erregt,*,. . . ...

BAD ORIGINAL 9098 8 3/U39

H 99 20.6 ^ .

84 Docket 7783

Das Ausgangs-Signal der zweiten Stufen wird in ähnlicher Weise erzeugt/ wie dies bei der ersten Stufe der Fall ist. Es ergibt sich das Taktgeber-Diagramm gemäß Fig. I5B. Das .Diagramm stellt einen ächtstufigen Taktgeber dar, wie dies beim vorliegenden Kanal der Fall ist. Jedes Taktgeber-Signal wird in der im Zusammenhang mit Fig. I5A beschriebenen Weise hergestellt.

Mit acht diskreten Taktgeber-Signalen werden die Ausgänge der verschiedenen Stufen in einer nicht dargestellten Weise logisch verknüpft, beispielsweise über eine Und-" Schaltung geführt, um einen Impuls von jeder beliebigen Länge herzustellen, wie es beispielsweise beim Impuls 472 in Fig. 15c der Fall ist. Dieser Impuls wird durch die Kombination des Taktgeber-Signals T2 und des Nicht-Tj-Signals erzeugt.

Der Zeitgeber ist entweder durch das Auftreten eines Signals auf der Stopp-Leitung 473 oder durch einen Impuls auf der Taktgeber-Abschalt-Lei"tung 454 abgeschaltet, ;

Die Abschalt-SignaIe betätigen die monostabilen Multivibratoren 464 und 46"5j um die .nefsviven Ausgangs-Signale der Und-'" Inverter-Schaltung·-en 46i (1 ',.-, 6) abzuschalten. Der mono- stabile Multivibrator 4.65 _:j st^: mi t den Stufen h, 5 und 6 verbunden, während der monostabile Multivibrator 464 mit den Stufen O_# '·, ? und ^ einer achtstufi.-^e»-Taktgeber-Anordnung verbunden ist. ■ . ■

Der- Zeitunterschied" "wischen jeder Stufe ist durch die Versögerungs-Leitunger; einstellbar. Diese Leitungen können Verzögerungen in den Ionischen Schaltungen in jedem einzelnen

■ ■ . ίΜϊ en Weg ausgleichen, se daß die Verzögerung in den Kreisen zurück

maximal:'⁵ An'n-iciiur.f-:
führbare ^es^^äfte^rt-fcH^ zwis'chen den Wegen plus oder minus fünf Nanosekunden beträft,, Ein anderer Vorteil besteht darin, daö die in "Fig. I-5 'beschriebene, verriegelte Einschaltung es

909-883"' U39

BAD ORIGINAL

• . Signal ·

Zeit möglich macht, das Start- zu entfernen, sobald die Verriegelungs-Schaltung eingestellt ist. Ein weiterer bedeutender Vorteil des Taktgebers besteht darin, daß er keinen vollständigen Zyklus zu durchlaufen hat, bevor er in die Start-Stellung zurückführbar ist. Diese Eigenschaft bedeutet eine Zeltersparnis. Werden beispielsweise zwei Taktgeber-Signale benötigt, die eins nach dem andern im Kanal auftreten und wird ferner bei der ersten Sequenz nur ein Teil-Taktgeber-Zyklus und bei der zweiten Sequenz ein voller Taktgeber-Zyklus benötigt, so kann der Taktgeber unmittelbar nachdem er das gewünschte Signal erzeugt hat abgeschaltet werden, .Nachdem das Abschalt- f

Signal abgeklungen ist, kann der Taktgeber wieder gestartet werden. In diesem Fall besteht die Zeitersparnis in der Differenz zwischen dem Zeitpunkt der Abschaltung des ersten Zyklus und der Zeit die erforderlich gewesen wäre, um den Zyklus zu beenden. Schließlich ermöglicht die zentrale Taktgeber-Einheit verschiedene Taktgeber, die für eine bestimmte Punktion erforderlich sind, vom Kanal zu vermeiden. Der Takfcpeber.
gemäß Fig. 15A,liefert die erforderlichen Schaltmittel zur Erzeugung aller erforderlichen Signale.

Es folgt eine Aufstellung aller im Zusammenhang mit der vorliegenden Erfindung verwendeten Verriegelungs-Schaltungen j und bistabilen MuIt!vibratoren. Die Funktion jeder Verriegelungs-Schaltung und jedes bistabilen Multivibrators ist angegeben. Die Einzelheiten der einzelnen Vorrichtungen sind aus den Figuren zu entnehmen.

90 9.&$3/ U 3-9 S&P

U99206

Docket 7783

30

Kanäle, Verriegelung-Schaltungen und bistabile MuItivlbratoren

Bezugs-Zeichen

Bezeichnung

Funktion

Figur

Verriegelungs-Schaltungen

301	Achtungs-Status	Sammel-Lei tungs Ein-Status
303.	Status-Modifizierer	Il
305	Steuer-Einheit-Ende	Il
307	Besetzt	Il
309	Kanal-Ende	Il
311	Vorrichtung-Ende	Il
313	Einheit-Prüfung	Il
315	Einheit-Ausnahme	Il
317	Status-Byte-Paritat	Il 3
319	Programmgesteuerte ünter-	Kanal-Status

brechung

Falsche Längen-Auf-zeichnung

323	ProgrammPrüfung
325	Spe1eher-Schutz-Prüfung
327	Kanal-Daten-Prüfung
329	Kanal-Steuer-Prüfung
331	Koppel-Einheit-Steuer- Prüfung
333	Verkettungs-Prüfung
335	Verkettungs-Kommando-

Verriegelung

Leitet beim Vorliegen einer' Verkettung eine neue
Operation ein

222A & B

223A & B

224A & B

72	A	&	B
42	A	&	B
43	A	&	B
Il
44	A	&	B

11

82 A & 3

9098 83/1U3

H9-9206

Be ZUgS- Zeichen	Bezeichnung
337	CCW gültig
339 .	Einstellung
341	TIC
"543	TIC Zyklus

353 355 357 359 3βι.

BC LTH = 0 (BC-Verriegel. Schaltung =0)

BC Reg =0

Byte-Zähler (A,B,C),(D)

Taktgeber(7 Verriegelungs-Kreise) (Tl - T7)

Adresse aus

Selektiere aus

Dienst aus

Kommando aus

Start-Eingabe-Ausgabe-Verriegelungs-Schaltung

Hait-Eingabe-Ausgabe-Verriegelungs-Schaltung

Keine Selektiöns-Verriegelungs-Schaltung

Test-Eingabe-Ausgabe-Verriegelungs-Sehaltung Docket 7785

Punktion Figur

CCW ist im Kanal 85 A& B Kommando-Einleitung 59 A & B

TIC Kommando einge- 68 A & B leitet

TIC wird ausgeführt " Leitet eine Daten- 86 A & B Speieherungs-Sequenz

ein

Zeigt den Zustand 85 A & B eines Byte-Zählers an

Steuert das Durch- 216k & B schalten des A- 217A & B Registers

Interne Taktgebung 48 A & B im Kanal 49A & B; 51 A & B 50A & Bj

Koppel-Einheit- 81 A & B Markierung

Koppel-Einheit-Ver- "

bindung

Koppel-Einheit/ 29 A & B

Markier mg

Koppel-Einheit- "
Markierung

Leitet eine Start- 58 A & B Eingabe-Ausgabe-

Operation ein

Leitet eine Halt- 76 A & B Eingabe-Ausgabe-Operation ein

Die Einheit war für J2 A & B eine Selektion nicht
verfügbar

Leitet eine Test- oj5 A & B Eingabe-Ausgabe-Operation ein

BAD

09 8 83/143

Docket 7785

Bezugs- Bezeichnung Zeichen

Funktion

Figur

371

375 377

379 381

383 385 387 389 391 393

393 397

399

Unterbrecher-Verriegelungs-Schaltung

Speicher-Zyklus

Behalte Speicherung

Initial-Programm laden FLT Programm laden Zahl-Register (Bit 17)

Daten-Sammel-Leitung aus (8 Daten, 1 Paritätsbit)

Entnehme CAW

Annahme zu CPU

Dienst -Seco aus (RD)

Dienst -· aus (V/R)

Daten-Entnahme gefordert

Auf den letzten Stand bringen der Zählung

S ta t.u-s-Ei n- End e

PCI-Zustand

PC-Un t e r bre ch ung ■ Unterbricht den 72 A & B wartenden Kanal

Speicher-Zyklus in 89 A & B Tätigkeit

Behalte Speicher- 83 A & B Priorität

IPL Operation 78 A & B FLT Operation 79 A & B

Überlauf des Zähl- 164A & B Feldes .

Daten- oder Kontroll- 226A & B Information an die 2^4 A & B Eingabe-Ausgabe-Einheit

Leitet eine CAW- 58 A & B Entnahme ein

Löst Abtrennung der 62 A & B CPU, aus ■■-■■ , . ""

Steuer-Koppel-Einheit 53 A & B Markierung ·

Steuert Koppel-Ein- 65 A■ & B heit-Mark!erung

Schreibe CDA Daten- 67 A & B Entnahme

Steuert das auf den 70 A & B letzten Stand bringen einer Zählung

Steuert.eine Beendungs- 71 A & Sequenz

Synchronisierte pro- 72 A & B grammgesteuerte Unterbrechung

Programmgesteuerte ^M Unterbrechung wartend

909883/1439

Docket 7783

Bezugs- Bezeichnung Zeichen Punktion

Figur

401 403

405

407 409

REM Unterbrechungs-Status REM BCU ansprechen

IPL Sync

IPL CTRL (Steuerung)

Sequenz 5Test-Eingabe-Ausgabe

411	Pseudo-Annahme-Unter brechung
415	Taktgeber-Steuerung
415	Unterdrücke aus
417	Prüf-Bedingung
419	Speicher-Anforderung
421	Unterbrechung einer Speicher-Anfrage
423	Blockiere Z-Adresse
425	Verriegelungs-Schaltung Z-Adresse

Steuert das Durch- 72 A & B schalten von CSW

Steuert das Durch- 88 A & B schalten von Portschal t- Impulsen

wird verwendet zur 78 A & B Synchronisierung von Ini ti al- Pr ogramm
laden

Steuert eine IPL- " Operation

Steuert die Be- 63 A & B endigung einer Test-Eingabe- Ausgabe-Operation

Leitet einen CSW 64 A & B Speieher-Zyklus ein

Steuert das Ein- und 52 A & B Ausschalten eines
Taktgebers

Kopp el-Einhe i t~
Markierung

81 A & B

blockiert die Speicher-Sammel-Lei tung-Ein- 83 A & B Schaltung

Anforderung für einen 89 A & B Speicher-Zyklus

89 A & B

Verzögert die Pro- " gramm-Steuer-Unterbrechung

Synchronisiert das ^M Einschalten der Z-Adressen-Verriegelungs-

83/1*410

Bezugs-Zeichen

U99206

Bezeichnung

Docket 7783

Punktion

Figur

427 429

Z-Adresse-Verriegelungs-Schaltung

Adresse gültig an BCU

LCM Verriegelungs-Schaltung

Annahme-Verriegelung

Verzögerung SR-I

REM-Programm-Prüfung

Schalte-wenn- Steuer-Prüfung

Peststellen 1, 2, (Log 1, 2, 3)

steuert das Durchschalten des CSW

Die Adresse in der Speieher-Adress-Sarnmel-Leitung ist gültig

zeigt einen LCM-Zyklus an

zeigt einen ermöglichten LCM-Zyklus an

steuert die Koppel-Einheit- Markierung

stellt Fehler-Zustände fest

Steuer-Schaltung
eines Feststell-Wortes für die
Speicherung

89 A & B 28 A & B

30 A & B 4> A & B 44 A & B 77 A & B

443	Peststell-Stopp (Log Stopp)	Einfrieren des Kanals	79 A & B
445	Starte/ die Abtastung	Steuert eine FLT- Operation	ti
447	Stopp-Abtastung	Il	80 A & B
449	Freigabe FLT laden Flipflop ι ΓΡ 1 ' τ - r rr 11 vi	Trennt die zentrale Recheneinheit nach dem IPL-Teil	85 A & 3
451	A/Register voll Flipflop	zeigt den Zustand des Α-Registers an	11
453	B-Register voll Flipflop	zeigt den Zustand des B-Registers ar.

90986 3/1 U3S

Bezugs-Zeichen

U99206

Bezeichnung Docket 7785

Funktion

Figur

455 457

461

465 467

469

471 473

{ 475 477

Sequenz-Eins-Flipflop

Sequenz-Zwei-Flipflop Sequenz-Dre i-Flipflop

Sequenz-Vier-Flipflop

Sequenz-Fünf-Flipflop

Durchschalt-Kommando-Flipflop

Abfrage- oder Auswahl-Unterbrechungs-Flipflop

Verkettung-Daten-Adress-Flipflop

Letztes Wort-Flipflop

Byte-Zählung = Zählflipflop

CCW-Entnahme-F1ipf1op

Verriegelungs-Schaltung-Status-Byte-Flipflop Initiale Selections- 73 A & B Sequenz

Daten-übertragung "

Auf den letzten " Stand bringen der Zählung

Auf den letzten Stand bringen der Daten-Adresse

Beenden der Sequenz

Daten-Übertragungs-Steuerung

leitet eine Unterbrechungs-Sequenz ein

.leitet, wenn verkettet wird eine neue Operation ein

zeigt ein Wort oder weniger an

A & B

82 A.& B 24 A & B

81 A & B 82. A & B

leitet eine Beendigungs- 86 A & B Sequenz ein

Anforderung für ein 83 A & B CCW vom Speicher

Verriegelt die Status 53 A & B Information in der Sammel-Leitung-Ein

vier vor. der Die Operation wird im Zusammenhang mit den -~v ig hunders zentralen Recheneinheiten an den Kanal gelieferten Instruktionen beschrieben -w-c-rt: Diese Instruktionen sind: Start-Eingabe-Auscabe, Hai"t-Eingabe-Ausgabe, Prüfe-Eingabe-Ausgabe und Prüfe-Kanal. Jede dieser Instruktionen wird im Zusammenhang mit den Flußdiagrammen der Fig. i6, 16a bis 16X und 17, 17A bis 17J be-

90986 3/ U 3 9

GQPY

BAD ORIGINAL

schrieben. Dabei wird Bezug genommen auf die Flußdiagramme der Fig. 13A und 13 B und auf die Steuer-Kreise, die in den Fig. 14A bis J4G beschrieben sind. In den Flußdiagramme^stellt eine Raute einen Punkt dar, in dem eine Entscheidung getroffen wird. Die getroffene Entscheidung wird innerhalb der Raute angegeben. Ein Rechteck stellt eine Kanal-Operation dar. Nachdem die Kanal-Operation asynchron ist, erscheinen die zur Durchführung der Operation erforderlichen Signale (soweit erforderlich) im Oberteil des Rechtecks. Nach der Vervollständigung der Flußdiagramm-Operation folgt eine ins Einzelne gehende Beschreibung der Lese-Operation.

Zur Einleitung einer Start-Eingabe-Ausgabe-Instruktion erregt die zentrale Recheneinheit 22 (siehe Fig. 1) gemäß Flg. 6 die Eingabe-Ausgabe-Multiplex-Leitung 111. Die in der Instruktion enthaltene Adresse wird in die Einheitg-Adress-Sammel-Leitung 125 eingegeben. Die Kanal-Wahl-Leitung 122 der zentralen Recheneinheit-Koppel-Einheit wird durch die zentrale Recheneinheit erregt'. Die Operation dieser Leitungen vervollständigt die verschiedenen Felder der Instruktion (siehe.Fig. 2).

Gemäß Fig. 16 erkennen die Steuerungen der zentralen Recheneinheit (siehe Fig. i4c) die Instruktion 500 und führen eine Kanal-Verfügbarkeit- Entscheidung SOS aus, Ist der Kanal besetzt oder in einer PrüT-Arbeitsweise, so wird eine Operation 5Oj5 durch den Zustands-Steuer-Abschnitt 428 durchgeführt (siehe Fig. 14F). Der Abschnitt wird einen Zustands-Code j5 erzeugen und die zu der zentralen Kecheneihheit führenden Zustands-Leitungen 117 (siehe Fig. 6} erregen» Kurz darauf wird eine Freigabe-Operation 504 durchgeführt, welche den Kanal von der zentralen Recheneinheit trennt. Anschließend führt der Kanal eine Kanal-Hait-Entscheidung 506 und eine Kanal-Besetzt-Entscheidung 508 durch. Das Vorliegen einer Halt-Eingabe;-Ausgabe leitet eine Halt-Eingaöe-Ausgabe-Routine 510 ein, welche im folgenden zu beschreiben sein wird. Beim Fehlen einer Halt-Eingabe-Ausga.be-Instruktion_f

83/143 9 bad ORIGINAL

Docket 7783

was beispielsweise im Vorliegenden der Fall ist, wird eine Kanal-Besetzt-Entscheidung 508 durchgeführt. Ein Ja-Zustand leitet eine Operation 512 durch den Zustands-Steuer-Abschnitt 428 ein (siehe Fig. 14C). Der Abschnitt erzeugt eine. ,Zustands-Code-Zwei-Operation 512, der eine Freigabe-Operation 514 folgt. ;·..·. ■

Eine Initial-Selektion wählt eine Eingabe-Ausgabe-Einheit aus, ermittelt ein CAW und ein CCW, erhält einen Vorrichtungs-Status, ladet den Speicher mit dem Kanal und Vorrichtungs-Status und kehrt zum Zustands-Code 00 oder 01 zurück. Steht der Kanal zur Verfügung und ist nicht besetzt, leitet die Instruktion eine Start-Eingabe-Ausgabe- oder eine Test-Eingabe-Ausgabe-Operation 516 ein, während.die in Fig. 14A beschriebenen Eingabe-Ausgabe-Steuerungen eine Auswahl-Operation 518 durchführen. Eine derartige Operation ist in den Fig. 16A und 16A(1) beschrieben. Der Eingabe-Ausgabe-Steur-Abschnitt 4i6 führt eine Selektier-Aus-Operation 520 durch. Diese Operation führt,. wie im Zusammenhang mit den Fig. 11, 12 und 12A beschrieben, eine Selektiere-Ein-Entscheidung 521 aus. Die Selektier-Ein-• Leitung stellt das andere Ende der Selektiere-Aus-Leitung nach dem Durchgang durch die Steuer-Einheiten dar.

ein Selektier-Ein-Zustand vor, so erfordert keine der verbundenen Eingabe-Ausgabe-Anordnungen einen Dienst. Liegt ein Selektier-Ein-Kommando nicht vor, so legt eine Entscheidung 522 fest, ob die Operationsausführend-Ein- und Adress-Ein-Leitungen erregt sind. Der Kanal fährt foru, die Daten, wie in Fig. 16A(1) angegeben, zu speichern und den Kanal-Status der zentralen Recheneinheit mitzuteilen. Diese Operation bebinnt mit einer Operation 528, die das Unterbrechungs-Flipflop einschaltet.

■ BAD

jfe" Λ Λ, β β Λ / * / Λ.λ * 3i^: rs*t *3f' iXviw-r ?-^"^3-Si *

H99206 ■■■■-*-

■' Leinps Signals aut)

Wie aus Fig. 16A zu ersehen, bedingt die AbwesenheitVuer Einheit^-Adress^-und eines Signals auf den Adress-Aus-Leitungen, daß die Eingabe-Ausgabe-Anordnung einen Selektiere-Aus-Impuls erzeugt, der als Selektiere-Ein-Impuls im Markierungs-Eir.-Steuer-Abschnitt 402- erscheint. Die Ja-Bedingung leitet eine Abschaltung der Selektier-Aus-Operation 5J5O ein. Als nächstes führt der Kanal eine Schalt-Ein-Start-Eingabe-Ausgabe-Verriegelung oder Schalt-Aus-Prüf-EinGabe-Ausgabe-Verriegclungs-Operation 53^ aus, wobei die Start-Eingabe-Ausgabe-Verriegelungsschaltung, wie bei der Operation 516, in Fig. 16 eingestellt wird. Durch den Ja-Zustand wird die Initial- f Selektion fortgesetzt. Ein Nein-Zustand würde eine Entscheüung 5JH- auslösen, um festzulegen, wenn die Selektier-Ein-Leitung abzuerregen ist. Ein Nein-Zustand würde die Auswahl-bzw. Abfrage-Operation wieder in Gang bringen.

Unter Bezugnahme auf Fig. i6B wird die Fortsetzung der Einstellung beschrieben. Die Start- oder Prüf-Eingabe-Aus£abe-Verriegelungs-Schaltungen wurden durch die Operation 5-16 eingestellt. Wie im Zusammenhang mit der Fig. 14C beschrieben, führen die Steuerungen der zentralen Recheneinheit eine Start-Eingabe-Ausgabe-Verriegelungs- Entscheidung 538 s^us· Eine Nein-Entscheidung führt zu einer noch zu beschreibenden Prüf-Eingabe-Ausgabe-Routine 540. Eine Ja-Entscheidung löst eine Operation 5^2 aus, um das CCV/-Entnahme-Flipflop zur Durchführung einer CAW-Entnahme einzustellen. Außerdem wird eine Operation 544 ausgeführt, um die Einheit-Adress-Samuel-Leitung mit dem Einheits-Adressen-Register zu verbinden. Wie aus ein Fig. 1J5A und 1^3 zu entnehmen, wird die Einheit^-Adresse aus der Samnel-Leitung 125 dem Einheits-Adress-Register 210 zugeleitet. Zu diesem Zeitpunkt beginnt der Kanal eine Speicheranforderung 546 für eine CAV/-En tnahme durchzuführen, dar eine CCW-Enteahme folgt. Während die Entnahme-Operationen durchgeführt werden, laufen die Einsteli-Operatior.en weiter. I.-> folgenden wird die EirEbell-Operation und anschließend die CAW- und CCW-Entnahme-Operation beschrieben. Die Einstell-Operation

909883/1439 .»AD ORIGINAL

läuft vreiter, nachdem eine BCU-Ansprech-Entscheidung 548 während einer CAW-Entnahme bestätigt wird. Diese Entscheidung löst eine Einschalt-Einstell-Operation 552 aus, die von einer Lo seh-CAV/-Operati on begleitet wird.

Gemäß Fig. "IOC wird das Einheit-Adress-Register als erste Operation 556 zu der Sammel-Leitung-Aus 556 durchgeschaltet. Diese Operation wird durch den Initial-Einstell-Steuer-Abschnitt "4i6 gesteuert. Als nächstes führt der Kanal eine Abfrage-Unterbrechungs-Flipflop-Status-Ein-Entscheidung 558 durch. * Ein Ja-Zustand tritt nicht auf, da weder das Status-Ein-Signal oder das Abfrage-Unterbrechungs-Signal vorliegen. Der Nein-Zustand setzt die Einstellung fort.Nach der Entscheidung 558 führt der Kanal eine Operation 560 durch, die den Taktgeber ein- und das Abfrage-Unterbrechungs-Flipflop abschaltet. Diese Operation wird nur durchgeführt, wenn die im oberen Teil des Rechteckes angegebenen Signale vorliegen. Nach dieser Operation führt der Kanal eine Start-Eingabe-Ausgabe-Entscheidung 562 durch. Ein Nein-Zustand führt dazu, daß der Kanal eine Kommando-Verkettung Verriegelungs-Entscheidung 56^ durchführt, durch die eine Ver-. kettungs-Operation eingeleitet wird. Diese Operation wird noch beschrieben. In Abwesenheit einer Kommando-Verkettung führt der Kanal eine Einschalt-Adress~Äus-Operation 566 durch, wenn die im Rechteck angegebenen Signale vorliegen.

Diese Signale sind: Einstellen, nicht Operationsausführend-Ein, Zeit 4 und nicht Zeit 5. Die Operation wird' durch den Initial-Einstell-Steuer-Äbschnitt Al6 überwacht.

Im weiteren Verlauf des FluSdiagrammes der B'ig. 16D wird eine Sammel-Leitung-Aus-Paritäts-Fehler-Entscheidung 568 durchieführt. In diesem Zeitpunkt enthält die Sammel-Leitung-Aur, die

BAD ORIGINAL 909883/ H3& V

mit der Instruktion gelieferte Einheiten-Adresse. Eine Ja-Entscheidung löst eine Sammel-Leitung-aus-Paritäts-Fehler-Operation 570 und eine Maschinen-Prüf-Operation 572 aus. Diese Operationen werden durch die Beendungs-Sequenz-Steuerungen gemäß Fig. 14G gesteuert; Die Operation 572 löst auch eine EinschalteSequenz-Fünf-Routine aus.

Eine Nein-Entscheidung löst eine Einschalt-Selektier-Aus-Operation 574 aus, die zum Zeitpunkt 7 und. bei Abwesenheit eines Maschinen-Prüf-Signals durchgeführt/TXLs nächstes erfolgt eine Abschalt-Taktgeber-Operation 576 gleichzeitig mit einer Selektier-Ein-Entscheidung 58O.

Liegt die Adressen-Aus-Leitung, die Selektieren-Aus-Leitung * und die Einheits-Adresse an der Sammel-Leitung-Aus-Leitung, so ist die Selektier-Ein-Entscheidüng nein und die Kanal-Operation wird unterdrückt bis eine'Adressen-Ein-Entscheidung 582 eine Ja-Aussage liefert. Was die Selektiere-Ein-Ent-

5qO
scheidung/betrifft, spwürde ein Ja-Zustand eine Kommando-Verkettungs-Verriegelungs-Entscheidung 584 erfordern. Die sich aus dieser Entscheidung ergebenden Operationen werden im Zusammenhang mit der Verkettung beschrieben. An diesem Punkt wird eine Einstell-Operation aufgehoben, weil eine CCV/ . Ultig Entscheidung 612 nicht durchgeführt werden kann. Das CCW wird erhalten, nachdem eine CAW und eine CCW Entnahme durchgeführt worden sind.

Gemäß Fig. 16J beginnt eine Speicher-Anforderungs-Routine 5^6 (siehe Fig. i6b) mit einer Einschalte-Speicher-Zyklus-Operation 547. Eine BCU-Ansprech-Entscheidung 548' wird durchgeführt, worauf eine CCV/-Entnahme-Routine 586 beginnt. Gemäß Fig. 16,1(1) wird eine Standard-Routine durchgeführt, um festzustellen, ob eine ungültige Adresse vorliegt. Eine Sequenz-Fünf-Beendigungs-Routine wird eingeleitet, wenn ein Fehler vorliegt.

4 0 8€ 8 3 / X A 3 9 " . BAD

14992Ö6 -rf- Dookdt 7785

In der Pig. 16E wird die CCW-Routine 586 gezeigt. Zunächst wird ein TIC-Zyklus für die Entscheidung 590 durchgeführt. Gleichzeitig wird eine Erzwinge-Markier-A-Paritäts-Operation 588 durchgeführt. Zu diesem Zeitpunkt sind die Markier-A-Register leer und beeinflußen nicht die Speicher-Anforderung. Die TIC-Zyklus-Entscheidung 59° ^isfc nein, da kein vorhergehendes Kommando durchgeführt worden ist. Dann wird .eine CÄW-Entnahme-Entscheidung 593 durchgeführt. Ein Nein-Zustand schaltet die !Commando-Adress-Register-Operation 59^ ein. Es entsteht jedoch ein Ja-Zustand/ . da es sich um eine CAW-Entnahme-Operation handelt. Der Ja-Zustand leitet eine Operation 595 ein, die eine vorgewählte Speicher-Adresse (Z) dem Kommando-Adress-Register 595 aufzwingt und die Adresse Z nach einer BCU-Ansprech-Abschalt-Entseheidung 596 ■,zu der Speicher-Adress-Sammel-Leitung durchschaltet. Ein Speicherplatz Z ist ein CAW, das die Adresse des CCW hat.

Eine Entferne-BCÜ-Ansprech-Operation 59& und eine V Adress-Operation 600 werden während der Wartezeit für eine B'crtschalt-Impuls-Entscheidung 602 durchgeführt. Nach dem Auftreten des Portschalt-Impulses, wird eine Operation 6θβ durchgeführt, um die Speicher-Daten-Sammel-Leitung-Aus-Leitur.s zu dem Kommando-Register durchzuschalten. Die Speicher-Daten-Sammel-Leitung-Aus-Leitung wird ebenso zu den Kennzeichnungs-, Zähl- und "Daten-. Adress-Registern in einer Operation 604· durchgeschaltet. Im Augenblick liegt die Information aber nicht vor, da sie nicht im CAW' enthalten ist. Werden die Daten-Adress-Zahl-Register jedoch geladen, werden in den CCV/ die Stellen 37 bis 39 auf das Vorliegen von Nullen untersucht, wie das im Zusammenhang mit der Pig» 4'bereits beschrieben wurde.

Gleichzeitig mit dem Durchsehalten wird eine TIC-Entscheidung 6ö8 durchgeführt.-Es ergibt sich ein Ja-Zustand/ da das TI-C-Kommando nicht spezifiziert wurde..Der Ja-Zustand löse eine in Pig. 16E dargestellte Start-Singabe-Ausgabe nicht OCW-gültig-Entscheidung 60^ aus, Da diese beiden Signale vorliegen, entsteht ein Ja-Zustand in einer Einschalt-TIC-Zyklus-Operation 611.

Ml

Durch die Operation 6II wird eine TIC-Routine 619 ausgelöst. Gleichzeitig wird eine CAW-KuIl- Prüf- Opera ti on 6ij5 ausgeführt, um das .CAV/ auf das Vorliegen von Nullen, wie im Zusammenhang mit Fig. 3 beschrieben, zu prüfen. Ein Nicht-Null-Zustand löst eine Einschalt-Programm-Prüfung"615 aus, der, falls erforderlich, eine Beendigungs-Sequenz 795 folgt (wiein Verbindung mit der Fig. 16F beschrieben). Ebenso wird eine Operation 617 zum Durchschalten der Speieher-Daten-Sammel-Leitung zwecks Lieferung der Speieher-Schuts-Bits an das Markierungs-Register durchgeführt. Diese Bits wählen den Speicherbereich aus, aus dem das CCV/ entnommen werden soll. ·

Gemäß Fig. 16E(2) führt die TIC-Routine 619 eine CCW-Entnabrae dur.ch. Eine erste Operation 621 schaltet ein Inhibit-CCW-gültig-Flipflop ein und blockiert das Zahl-Register. Der Fortschs.lt-Impuls verschwindet, nachdem das CAW geliefert wurde. Der Ja-Zustand löst einen Einschalt-TIC-Zyklus 625 aus. Dieser Zyklus führt eine Einschalte-Speicher-Anforderung 625 durch und schaltet die Daten-Adresse als eine Operation 627 zu dem Addierer durch, um das nächste Kommando-Adress-Wort bereitzustellen. Die Speicher-Anforderung wird das CCV/ bei der Kommando-Adresse' erhalten. Beim Auftreten des BCÜ-Ansprechens laufen verschiedene Ereignisse gleichzeitig ab. Diese Ereignisse werden im Zusammenhang mit der Fig. 16E (3) beschrieben. .

Beim Abfallen des BCU-Ansprechens und beim Kippen eines mcnostabilen Multivibrators wird gemäß Fig. 1^E auf eine Sntferne-BCU-Ansprech-Operation 629 eine Verriegle-Addierer-Operation 631 und eine Schalt-Addlerer-zu-Kommando-Adress-Operation 633 folgen. Diese Operationen erzeugen die nächste Kommando-Adresse für den Kanal. Während-, dies erfolgt, wird eine Operation 635 zum Abschalten des TIC-Zyklus durchgeführt. Anschließend v;ircl· eine Abschalt- Inhibit- CCW- gültig-Operati on 637 dur-shgeführti. Die letztgenannte Operation hat nachdem BCU-Ansprechen den Zweck,

- J₁; ■"..>■ >v

$#&&.&37 U-3& ' iAD ORlOiNAL

/03

die Daten-Adresse zur Speicher-Adresse als eine Operation.639 zur Erzielung des CCW durchzusGhalten. Eine Operation 641 prüft,. ob die Daten-Adresse gültig ist. Tritt der Portschalt-Impuls auf, so, wird die Entscheidung 643 ausgeführt, um eine Operation 645 durchzuführen, die die Speicher-Daten-Sammel-Leitung zu dem Daten-Adress-Register, dem Zahl-Register, dem Kennzeichnungs- · Register, dem Kommando- oder Operations-Register durchschaltet. Gleichzeitig wird eine Operation 647 durchgeführt, um das CCV/ auf Null-Inhalt zu prüfen. Beim Vorliegen eines Nein-Zustandes kehrt der Kanal zu der in Fig. !OB beschriebenen Einstelloperation zurück. Dagegen löst ein Ja-Zustand eine Einschalt-ProgrammPrüfung aus. Vor der Rückkehr zur Einstell-Operation führt der Kanal eine Operation 649 aus, um das CCW-gültig-Flipflop einzuschalten, wenn der späte Fortschalt-Impuls auftritt. Dieser Operation folgt eine Operation 651.» die den CCW-Entnahme- und TIC-Zyklus abschaltet. Im Falle, daß eine TIC-Operation durchgeführt wurde, ware eine Einsehalt-Frogramm-Prüf-Operation-653 durchgeführt worden, der eine Beendungs-Sequenz 795 gefolgt ware. Gemäß Fig. 16D wird die Einstell-·" Operation mit einer CCV/-gültig-Ent scheidung 612 fortgesetzt, " die gemeinsam mit einer Programm-Prüfung oder Maschinen-Prüfungs-Entscheidung 614 und einer Test-Eingabe-Ausgabe- oder Kommändo-Verkettungs-Entscheidung 616 durchgeführt wird. Das Vorliegen eines dieser Signale löst eine Eingabe-Ausgabe-KopDel-Einheit-

dle ~ * ^ Operation 618 aus. Die Operation 618 schältet Adresse ein und tastet für Nicht-Selektieren.Diese Operation wird durch die Markierung-Ein-Steuerungen 402 gesteuert. Die Adresse-Ein-Entscheidung 582 und die Eingabe-Ausgabe-Operationen werden einer Und-Schaltung zugeführt, um eine Schalte-Adresse-eln-Operation 62O zu steuern. Diese Operation steuert die Verbinde-rnit-Rout ine, 622, die im Zusammenhang mit der Fig. 16F beschrieben wird.

Gemäß Fig. I6F ist eine Einschalt-Taktgeber-Operation 624 der erste Schritt einer Routine 622. Dieser Schritt findet statt, wenn die im Rechteck 624 angegebenen Signal« vorliegen. Die i;a Zusammenhang mit der Fig. 15A beschriebenen Taktgeber-Steuei''ur..g,m

9 0 9 8 8 3/1439 ^SAD

U99206

Docket 7783

überwachen diesen Sehritt. Als nächstes wird eine Adressen-Fehl-Anpassungs-Entscheidung 626 durchgeführt. Bei dieser Entscheidung wird die Adresse-Ein mit der Adresse-Aus verglichen. Ergibt sich ein Ja-Zustand, so wird eine Beendungs-Operation 628 eingeleitet, die noch beschrieben wird. Ein Nein-Zustand löst eine Test-Eingabe-Ausgabe-Entscheidung 630 aus. der Ja-Zustand hat eine Test-Eingabe-Ausgabe-Routine 632 zur Folge, die auch noch zu beschreiben ist. Da es sich in diesem Falle um eine Start-Eingabe-Ausgabe-Routine handelt, so löst ein Nein-Zustand eine CCW-gültig- und keine Feh- *' ler-Entscheidung 634 aus. Der Nein-Zustand hat eine Kommando-Blbck-Operation 636 zur Folge, für den Fall, daß ein vorheriger Fehler im Kanal vorliegt, Das CCW-Sültig-Flipflop wurde durch die Operation 649 gemäß Fig. I3E (3) eingestellt. Daher verursacht ein Ja-Zustand eine Ausschalt-Taktgeber- und Einstell-Operation 638, wie sie in Fig. I6G dargestellt ist.

Gemäß Fig. I6G wird zunächst eine Lese-Schreibe-Einstell-Operation 64O durchgeführt. Diese Operation selektiert in Abhängigkeit vom Kommando eine Lese- oder Schreib-Operation. Eine Operation 642 schaltet das Kommando zur Sammel-Leitung-Aus-Leitung. Zum Zeitpunkt TO und Ti wird eine Durchschalt-Operation 644 durchgeführt, um die Daten-Adress- und die Zählung zum Addierer 2l4 durchzuschalten (siehe Fig. 13A), Zum Zeitpunkt T2 und T3~ wird eine Sammel-Leitung-Aus-PolaritätsPrüfung 646 durchgeführt. Zum Zeitpunkt T4 wird eine Verriegelung-Addierer-Operation 648 durchgeführt, der zum Zeitpunkt Τ4 und Tj? eine Operation 650 zum Durchschalten des Addierers an das Zahl-Register 206 folgt. Als nächstes wird eine Samme1-Leitung-Aus-Leitung-Paritäts-Entscheidung 652 durchgeführt. Ein Ja-Zustand löst eine Beendigungs-Sequenz-Routine aus, die mit einer Einschalt-Operation 654 der Kanal-Steuer-Prüfung, der Maschinen-Prüfung und der Sequenz-Fünf-Flipflops beginnt. Zum Zeitpunkt T7 erregt eine Operation 656 eine Kommando-Aus-Markierungs-Leitung. Diese Operation tritt auch bei einem auf der Entscheidung

90 98 83/ U3 9

U99206

- "IfJT - Docket 7783

652 beruhenden Nein-Zustand auf. Der Kanal ist jetzt zur Vervollständigung des Initial-Eingabe-Ausgabe-Selektions-Verfahrens 658 bereit.

Gemäß Fig. 16h wird das Selektions-Verfahren 658 aufgeschoben, bis eine Adresse-Ein-Entscheidung 66Ο durchgeführt wird. Ein Ja-Zustand löst eine Fallenlassen-Kommando-Aus-Operation 662 aus. Wird die Kommando-Aus-Markierungs-Leitung aberregt, so liefert die Eingabe-rAusgabe-Anordnung, in der im Zusammenhang mit Fig. 12 beschriebenen Weise den Anordnungs-Status. Der Selektions-Vorgang wird aufgeschoben, bis eine Status-Ein-Entscheidung 154 durchgeführt wurde. Der Ja-Zustand leitet eine Taktgeber- und Sequenz-Lauf-Operation 666 ein, wenn die im Rechteck angegebenen Signale auftreten. Eine Sammel-Leitung-Ein-Paritäts-Prüfung 668 wird durch' geführt, wenn die Status-Ein-Markierungs-Leitung erregt wird. Eine Paritäts-Fehler-Entscheidung 67O wird als Ergebnis der Operation 668 durchgeführt. Ein Ja-Zustand leitet eine noch zu beschreibende Beendigungs-Routine ein. Ein Nein-Zustand hat eine Fortsetzung der Initial-Selektions-Operation zur Folge. Beim Fehlen eines Paritäts-Fehlers wird eine Einschalt-Taktgeber-Operation 672 durchgeführt, wenn die im Rechteck angegebenen Signale auftreten. Bei Fortsetzung des Selektions-Verfahrens gemäß Fig. l6 (1) wird eine Verriegelungs-Status- und Probe-letztes-Worte-Flipflop-Zustands-Operation 674 durchgeführt. Eine "Zählung gleich oder weniger als ein Wort-Entscheidung" 676 wird anschließend durchgeführt, wenn eine Daten-Übertragung stattgefunden hat. Da der Selektions-Vorgang noch nicht diesen Punkt erreicht hat, ist die Entscheidung nein und das Selektions-Verfahren wird fortgesetzt. Ein Ja-Zustand würde eine Einschaltletztes-Wort-Flipflop-Operation 678 auslösen. Das letzte-Wort-Flipflop wurde in Fig. 13A im Zusammenhang mit dem Zahl-Register 206 beschrieben.

Die Operation 674 leitet auch eine Status-gleich- Null-Entscheidung 680 ein. Diese Entscheidung stellt eine Prüfung der

90.9883/1439

U99206

Docket 7783

Status-Information dar, die durch die Eingabe-Ausgabe-Anordnung von der Sammel-Leitung-Ein geliefert wird. Ein Nein-Zustand löst eine Beendigungs-Routine aus. Ein Ja-Zustand löst eine Zustands-Code-Operation 682 aus. Der Zustands-Code wird der zentralen Recheneinheit über die in Fig.6 beschriebene Zustands-Leitung 117 zugeleitet. Da keine Pehler-Zustände entdeckt wurden, wird ein Zustands-01- oder OO-Code der zentralen Recheneinheit zugeleitet. Durch diese Operation wird auch das Sequenz-2-Flipflop ausgeschaltet. Nach einer Verzögerung wird eine zentrale Recheneinheit-Freigabe-Operation 684 durchgeführt und die zentrale Recheneinheit reagiert darauf mit einem Aberregen der Start-Eingabe-Ausgabe-Leitung 686. Der Kanal ist jetzt bereit, das im CCW (siehe Fig. 4) beschriebene Kommando auszuführen, das im Zusammenhang, mit der Fig. 16h beschrieben wird.

Unter der Annahme, daß eine noch zu beschreibende Initial-Programm-Lade-Operation stattgefunden hat und daß ein in Fig. 18 angegebenes CCW in den Speieherplatz X eingegeben wurde, wird der Kanal ein Adress-Schreiben durchführen, das die Information von der in der durch die Einheits-Adresse der Instruktion angegebenen Eingabe-Ausgabe-Anordnung angegebenen Speicher-Adresse übertragen wird. Gemäß Fig. l8 ist die Information in der Speicher-Adresse 10, beginnend mit der Byte-Stelle 4, in das Gedächtnis zu übertragen. Zweiunddreißig Bits sind zu der im Zählfeld angegebenen Eingabe-Ausgabe-Ordnung zu übertragen. Die Schreib-Operation ist in der Speicher-Adresse 14 der Byte-Stelle 3 zu vervollständigen. Die Schreib-Operationen werden daher jetzt im Zusammenhang mit den Fig. I6H und l6J beschrieben.

Gemäß Fig. I6H wird eine Lese-Verriegelungs-Entscheidung 688 durchgeführt. Da dies eine Schreib-Operation ist, leitet ein Nein-Zustand eine Speicher-Anforderung für eine Daten-Entnahme-Operätion 96O ein. Die Lese-Verriegelungs-Schaltung war in der Operation 640 gemäß Fig. l6ß eingestellt worden. Diese Operation

909883/1439

H99206

Docket 7783

findet zum Zeitpunkt T3 und Ψ\ statt. Die Operation 69Ο wird durch den BCU-Steuer-Abschnitt 415 und den Kanal-Gedächtnis-Abschnitt 4o8 überwacht. Die Operation 69Ο leitet auch eine Ausschalt-Taktgeber-Operation 692 ein, die durch den Initial-Einstell-Abschnitt 4l6 gesteuert wird. '

Gemäß Fig. I6J leitet eine Speicher-Anforderung 694 für eine Daten-Entnahme eine BCU-Ansprech-Entscheidung 696 ein. Der Ja-Zustand leitet nacheinander eine CCW-Entnahme 586 und eine Daten-Entnahme-Entscheidung 698 ein. Nachdem die CCW-Entnahme beendet ist, leitet ein Nein-Zustand eine Daten-Entnahme-Entscheidung 698 ein, welche einen Ja-Zustand selektiert.

Gemäß Fig. 16Κ überführt eine Operation 700 die Daten-Adresse in eine Speicher-Adress-Operation. Ebenso wird eine Abschalt-Daten-Entnahme-Anforderung 207 durchgeführt, wenn ein Nicht-CCW-Entnahme-Signal vorliegt. Desgleichen wird eine Operation 704 durchgeführt, die die Markier-A-Parität zur Speicher-Daten-Sammel-Iieitung überführt. Diese Operation findet statt, wenn ein nicht gespeichertes BCU-Signal vorliegt.

Die an die Speicher-Adresse gelieferte Daten-Adresse wird in Fig-18 angegeben. Der Byte-Abschnitt wird den Markier-B- und Markier-A-Registern 202 bzw. 300 zugeleitet. (Siehe Fig. 13B). Der Ausgang dieser Register wird der Markier-A-Treiber-Sammel-Leitüng 152 zugeleitet (siehe Fig. 8), um die die Speicher-Einheit 20 (siehe Fig.. 1) betätigenden Treiber zu steuern. Die Markier-Trelber werden die Treiber betätigen, um einen Speicher-Ausgang an einer Wort-Grenze beginnend in der vierten Byte-Stelle einer Speicher-Adresse 10 zu bekommen.

Ist die.. Speicher-Adressen-Sammel-L·eitung I5I (siehe Fig. 8) und die Markier-Sammel-Leitung 152 erregt, so wird die Daten-Entnahme-Routine unterdrückt bis eine BCU-Ansprech-Entscheidung 7ö6 durch geführt wird. Ein Ja-Zustand löst eine Einschalt-

909883/U39

H9920.6

Docket 7783

Entferne-BCU-Ansprech-Operation 596 aus. Diese Operation wird durch den Abschnitt 4o8, der im Zusammenhang mit der Fig. l4B beschrieben wurde, gesteuert. Die Daten-Entnahme-Routine wird wieder unterdrückt, bis eine Förtschalt-Impuls-Entscheidung 708 durchgeführt ist. Ein Ja-Zustand löst eine ungültige Adressen-Entscheidung 710. Diese Entscheidung zeigt an, ob die Speicher-Adresse und die Kommando-Adresse gültig sind. Ein Ja-Zustand leitet einen Kommando-Zurüekweisungs- oder Steuer-Prüf-Zustand 712 ein. Ein Nein-Zustand leitet das Durchschalten der Sammel-Schienen-Leitung-Aus 154 (siehe Fig. 13A) zum A-Register 308 (siehe Fig. 13B) ein. Die Schalt-Operation wird durch den vorher beschriebenen Abschnitt 4O8 gesteuert. Nach dem Schalten wird eine Lade-Vorschub-Impuls-Entscheidung 702 durchgeführt. Der Fortschalt-Impuls besteht aus vier Teilen: Reihen-Fortschaltung, Fortschaltung, eine späte Fortschaltung und ein Speicher-Zyklus-Beendigungs-Teil. Die Daten-Entnahme-Operation wird unterbrochen bis die späte Fortsehalt-Entscheidung 714 durchgeführt ist. Ein Ja-Zustand leitet einen Speicher-Daten-Prüf- Zustand 716 ein. Die Speicher-Daten-Prüf-Entscheidung zeigt an, daß die Speieher-Anforderung beendet wurde. Der Ja-Zustand leitet eine Einsehalt-Kanal-Daten-Prüfung 718 ein. Ein Nein-Zustand zeigt an, daß eine Daten-Entnahme beendet wurde und der Kanal die nächste Operation durch Einleitung einer Speicher-Anfrage in der nächsten Daten-Adresse beginnen wird. Gleichzeitig wird der· Kanal die Daten aus dem A-Register in das B-Register .'■'·■: übertragen. Gemäß Fig. I6H wird eine Einsehalt-Sequenz-4-Operation "720 eingeleitet. Die Sequenz-4-Routine 722 wird im Zusammenhang mit den Fig. I6L und M beschrieben.

Gemäß Fig. I6L wird eine Sequenz-1- und eine Sequenz-2-Entscheidung 724 durchgeführt. Die Sequenz 1 ist die Initial-Selektions-Routine. Die Sequenz 2 ist eine Daten-Übertragungs-Roütine. Da der Kanal in diesem Zustand ist, ergibt sich aus einem Ja-Zustand eine Ausschalt-A4-0peration 726 und eine

9 098 83/1439

JOI

Docket 7783

Schalt-A-Register-zu-B-Register-Operation 728; die letztere wird zum Zeitpunkt T5 durchgeführt. Als nächstes wird eine letzte Wort-.Flipflop-Ein-Entscheidung 730 durchgeführt. Da das die erste Wortübertragung ist, führt ein Nein-Zustand zu einer Absehalt-Taktgeber-Operation 732, der eine AbschaXt-Sequenz-3-Operation 734 und eine Einschalt-Taktgeber-Operation 736 folgen. Die Sequenz-3-Öperation bringt das Zahl-Register auf den letzten Stand und wird unmittelbar ausgeführt, wenn die Daten-Adresse auf den letzten Stand gebracht wurde. Eine Verkettungs-Daten-Adressen-Verriegelungs-Entscheidung 738 wird durchgeführt. Da das in Pig. 18 beschriebene CCW keine Kennzeichnungen aufweist, entsteht ein Nein-Zustand in drei verschiedenen gleichzeitigen Operationen.

Gemäß Fig. 16M schaltet eine Operation 740 die Daten-Adresse zu dem Addierer zum Zeitpunkt T4, wenn die Daten-Adresse auf den letzten Stand gebracht ist, um eine Daten-Entnahme in der Speicher-Adresse 11 vorzubereiten. (Siehe Fig. 18). Eine Verriegelungs-Addierer-Operation 7^4 wird durchgeführt, nachdem die Daten-Adresse auf den letzten Stand zur nächsten Speicher-Stelle gebracht wurde, nämlich die Stelle 11 (siehe Fig. 18). Zum Zeitpunkt T4 und T5 wird eine Sehalt-Addierer-zu'-Daten-Adress-Register-Operation 746 durchgeführt. Eine Addierer-Paritäts-Prüfung-Entscheidung 748 wird in bezug auf die neue· Daten-Adresse durchgeführt. Ein Ja-Zustand leitet deine Beendigungs-Sequenz-Routine ein. Ein Nein-Zustand macht den Kanal für die nächste Speicher-Entnahme -Operation 750 bereit.

Gleichzeitig mit den vorhergehenden Operationen wird eine Operation 752 durchgeführt, um festzustellen, ob das Letzte-Wort-Flipflop eingestellt ist. Der Nein-Zustand leitet eine Entscheidung 752 ein um festzustellen, ob die Zählung gleich oder kleiner als die Zwei-Wort-Ehtscheidung 75^ ist. Diese Entscheidung ist erforderlich, wenn eine Daten-Adressen-Verkettung durchgeführt wird. Da nur ein Wort der Fünf-Wort-Zählung IAO ORIGINAL

909883/U39

- TO6»- Docket 778?

vom Speicher Übertragen wurde, löst ein Nein-Zustand eine Operation 750 aus, um die Speieher-Anforderung einzuschalten. Demgegenüber würde ein Ja-Zustand eine übertragungs-Zahl-Registerzu-Markier-B-Operation 756 und eine Einschalt-Verkettungs-Daten-Adressen-Verriegelung 758 auslösen, für den Fall, daß ein CDA-Markierungs-Signal und ein Τ-405-Signal zum geeigenten Zeitpunkt vorliegen. Die Sequenz-Routine 4 wird bei der Operation 742 zum Zeitpunkt T6 abgeschaltet.

Die Speicher-Anforderung 695 wird für eine Daten-Entnahme durchgeführt. Die Ratine wurde sOhon im Zusammenhang mit der Fig. 16J und 16K beschrieben.

Gemäß Fig.. 16H und I wird eine A-Voll-Entscheidung 76Ο, wie in Fig. 16I angegeben, durchgeführt, nachdem die Daten-Entnahme beendet ist. Es ergibt sieh ein Ja-Zustand, da der Einschalt-A-Voll-Verriegelungs-Kreis in der im Zusammenhang mit Fig. 16K beschriebenen Operation 71 > eingestellt war. Der Ja-Zustand leitet eine Schalt-Dlenst-Aus-Operation 762 ein, für den Fall, daß die B-Voll-, Sequenz-1- und nicht Sequenz-5-Signale vorliegen. Das B-Voll-Signal wurde als Teil der in Abbildung 16L beschriebenen Operation 728 eingestellt. Das Sequenz-Eins-Signal wurde durch die in Abbildung 16H beschriebene Operation 666 eingestellt. Das nicht Sequenz-5-Signal liegt vor, da eine Beendigungs-Routine nicht abläuft, eine Status-Ein-Abfall-Entseheidung 754 wird durchgeführt, der Status wird durch die verbundene Eingabe-Ausgabe-Anordnung als eine Operation 664, wie im Zusammenhang mit Fig. i6h beschrieben, eingestellt. Wenn der Status-Ein abfällt, löst eine Operation 766 einen Abfall-Dienst-Aus aus. Die Operation 766 schaltet auch das Sequenz-1-Flipflop und die Sammel-Leitung-Ein-Auslöse-Verriegelungs-Schaltung aus. Die Operation erfordert die Sequenz-2-Flipflop-Signale uncjnieht Status-Ein. Das Sequenz-2-Flipflop-Signal wurde als Teil der Operation 082 eingeschaltet. Das nicht Status-1-Signal wurde als Teil der Entscheidung 764 geliefert. Nach der Operation 766 v/ird

909883/1439

AM

eine Sequenz-2- oder eine auf den letzten Stand bringen Zähl-Routine 768 durchgeführt.

- Nach Pig. 16n werden nacheinander durchgeführts eine Dienst-Ein-Entseheidung 770, eine Sequenz-5-Entscheidung 772 und eine B-Voll-Entscheidung 774. Wenn Status-Ein abfällt, erregt die Eingabe-Ausgabe-Einheit Dienst-Ein als Ergebnis von Dienst-AusJ Dieses Zusammenwirken wird im Zusammenhang mit Fig. 12 beschrieben. Das Unterbleiben des Dienst-Ein-Abfallen und der Portbestand einer Status-Ein-Kennzeichnung führt zu einer Sequenz-5-Routine. Status-Ein würde nicht abfallen, wenn ein Fehler-Zustand in der Eingabe-Ausgabe-Anordnung bestehen würde. Beim Fehlen eines Sequenz-5-Signals und beim Vorliegen eines B-Voll-Zustandes beginnt die Daten-Übertragung von B-Registern zu der Eingabe-Ausgabe-Anordnung. Der B-Voll-Zustand wurde als eine Operation 728 im Zusammenhang mit der Fig. I6L beschrieben.

Die Eingabe-Ausgabe-Koppel-Einheit beginnt nun mit der Übertragung der vier Bytes der als Teil der SpeicherrAdresse 10. übertragenen Daten (siehe Fig. 18). Die Daten werden zu der Eingabe-Ausgabe-Einheit durch die Durchführung einer Schalt-Dienst-Aus-Operation 776 übertragen. Fällt-Dienst-Ein ab, so wird ein Daten-Byte von dem B-Register zu der Eingabe- Ausgabe-Anordnung übertragen. Fällt Dienst-Ein ab, so wird eine Abfall-Dienst-.Aus-Operation.78O durchgeführt. Die Eingabe-Ausgabe-Einheit erregt die Service-Ein-Leitung, wie durch die Entscheidung 770 und in der Fig. 12 angegeben. Dieser Vorgang wird fortgesetzt, bis die vier Daten-Bits zu der Eingabe-Ausgabe-Anordnung übertragen sind. Bei jeder Übertragung eines Bytes wird eine Veränderung-Byte-Zähler-Operation 782 durchgeführt. Eine genauere Beschreibung dieser Operation erfolgt später.

BAD 9098 83/U39

Während die Daten übertragen werden, wird eine letzte-Wort-Flipflop-Entscheidung 784 und eine Byte-Zähler-Verriegelung gleich Null-Entscheidung 786 durchgeführt. Das Letzte-Wort-Flipflop wird gemäß dem angegebenen Zustand eingestellt. Wird eine Wbrt-Grenze errreicht, so ist die Byte-Zähler-Verriegelungs-Schaltung gleich null. Da dies eine Initial-'Daten-Ubertragung ist, sind beide Zustände nein bis das letzte Byte des ersten Wortes zu der Eingabe-Ausgabe-Anordnung übertragen wurde. Zu diesem Zeitpunkt ist der Zustand 786 ja und eine Sequenz-3-auf-den-letzten-Stand-bring-Zähle-Routine 788 beginnt* Eine Operation 790 schaltet das BC = Eqü -Flipflop ein.

0 -

Gemäß Fig. 116 wird eine Abschalt-B-Register-Operation 792 durchgeführt. Ebenso wird eine A-Voll-Entscheidung 794 durchgeführt. A-Register-\E£1 wurde als Operation 7\J>, wie im Zusammenhang mit Fig. I6A beschrieben, eingeschaltet. Ein Ja-Zustand löst eine Sequenz->- und eine Auf-den-letzten-Stand-

bringe ■

-Zähl-Routine 788 aus.

brinpe Gemäß Fig. 16P löst die Auf -d -en-Ie t ζ ten -S tand- -Zähl-Routine 788 eine Operation 798 aus, welche das Α-Register zum B-Register durchschaltet.. Diese Operation schaltet auch die Verriegelungs-Schaltungen aus, die A-Voll- und Byte-Zähler gleich null angeben. Die B-Voll-Verriegelungsschaltungist jedoch eingeschaltet. Eine Verkettungs-Daten-Adressen-Verriegelung-EinEntscheidung 800 wird durchgeführt und da keinerlei Kennzeichnungen in das CCW eingegeben wurden, siehe Fig. 1-8, löst ein Nein-Zustand eine Operation zum Durchschalten des Zähl- Registers zum Addierer zwecks Dekrementierung der Zählung aus. Der Inhalt des Zähl-Registers wird im Addierer um ein oder acht Bytes dekrementlert und zum Zahl-Register als Operation 804 zurückgegeben. Gemäß Fig. 16Q wird eine Addierer-Verriegelungs-Operation 806 durchgeführt, der eine Einschalt-Sequenz-4-Operation 722 folgt. Dadurch wird die im Zusammen- , hang mit den Fig. 16L und N beschriebene Sequenz-4-Routine

988371439

H99206 -tee- Docket 7785

eingeleitet.

Die Kanal-Zyklen durchlaufen jetzt diese Sequenz, um die ver-

en bleibenden Worte in die Eingabe-Ausgabe-Anordnung z"u_x übertragen. In Fig. TOR ist eine Zusammenfassung der Kanal-Operation zur Durchführung des Schreibkommandos dargestellt. Die erste Operation ist eine Initial-Selektion 807, welche die Eingabe-Ausgabe- Anordnung auswählt, das CCW erhält, den Kanal-Status zur Verfügung stellt und das Α-Register mit einem Daten-Wort 1 aufladet. Diese Operationen werden im Zusammenhang mit den Fig. 16 bis I6H beschrieben. Die nächste Operation ist eine Sequenz-h-Operation 808, die das Daten-Adress-Register auf den letzten Stand bringt und das Α-Register zum B-Register durchschaltet. Während dieser Sequenz wird eine Daten-Entnahme 8O9 durchgeführt , um das Α-Register mit dem Wort-2 zu laden. Diese Operationen wurde im Zusammenhang mit den Fig. 16L, M, N und O beschrieben. Eine Sequenz-2-Operation 81O beginnt anschließend das Wort 1 zur Eingabe-Ausgabe-Anordnung zu übertragen. Der Byte-Zähler wird während dieser Operation verändert.

Gleichzeitig wird durch eine Sequenz->-Operation 8II das Zahl-Register auf den letzten Stand gebracht und das Wort 2 zum B-Register durchgeschaltet. Diese Operation ist im Zusammenhang mit den Fig. 16B und Q. beschrieben. Eine Sequenz-4-Operation 812 bringt die Daten-Adresse auf den letzten Stand und ladet das Α-Register mit einem Wort j5 durch eine Daten-Entnahme .-

Eine Byte-Zähl-Gleich-Null-Entscheidung 814 und eine Byte-Zähl-Gleich-dem-Zähl-Register-Entscheidung 815 werden durchgeführt, um den Zyklus für die Daten-Übertragungs-Operation wieder auszulösen. Kormalerweise werden die Entscheidung 8i4 und 815 ja bzw. nein sein, wodurch der Zyklus wieder eingeleitet wird. Wird das vierte Wort in die Eingabe-Ausgabe-Anforderung eingegeben, so wird der Byte-Zahler gleich der Zähl-Register-Summe sein. Die letztere wird verglichen mit dem Vorhersage-Teil des

909883/1439

Zählers. Der Ja-Zustand der Entscheidung 815 löst eine Sequenz-2-Routine 816 aus, der eine Sequenz-5-Routine 817 oder eine Beendungs-Routine folgt.

Bei der in den Fig. I6N und 0 beschriebenen Sequenz-2-Routine ist die Letzte-Wort-Flipflop-Entscheidung t& ja, der eine Verkette-Daten-Adresse-Verriegelungs-Schaltung-Ein-Entscheidung 785 folgt. Da keinerlei Kennzeichnungen im CCW (siehe Fig. 1-8) enthalten sind, löst ein Nein-Zustand eine Byte-Zähler-Gleich-Zähl-Register-Entscheidung 787 aus, die in Fig. 16 0 beschrieben ist. Ein Ja-Zustand löst eine Einschalt-Byte-Zähler-Gleich-Zähl-Register-Operation 789 aus. Dieser Operation folgt eine Schalt-Aus-B-Voll-Verriegelungs-Sehaltung 791 und eine Operation 793 -. Die erste Operation löscht den Byte-Zähler. Die letztgenannte Operation löscht das Zahl-Register, um das Seqüenz-5-Flipflop einzustellen, welches eine Sequenz-5-Routine 795 einleitet. Gemäß Fig. 16S beginnt die Sequenz-5-Routine 795 mit einer Sequenz-3- oder Sequenz-4-Entscheidung 826. Beide Sequenzen werden abgeschaltet, die erste in einer Operation 734 (siehe Fig. I6L) und die zweite in der Operation 7^2 (siehe Fig. 16N). Gleichzeitig wird eine Operation 827 durch-

Dienst -Dienst

geführt, um eine-Aus-Antwort-zu- zu blockieren. Eine Fehler-im-Kanal-Entscheidung 828 wird als nächstes durchgeführt, jedoch wie aus Fig. I6T zu ersehen, wird vor dieser Entscheidung eine Abschalt-Taktgeber-Operation 829* eine Operation 831 zum Einschalten der Auf-den-letzten-Stand-bring-Verriegelungsschaltung 831 und eine Nullen-zur-Sammel-Leitung-Aus-Operation 833 in sich überlappender Weise durchgeführt. Diese Operationen machen die Eingabe-Ausgabe-Anordnung für die Status-Information bereit.

Gemäß Fig. los und beim Vorliegen eines Kein-Fehlerzustandes

.._ _ Dienst

für die Entscheidung 828 wird eine -Ein-Entscheidung 83Ο

Dienst

durchgeführt. Die -Ein-Entscheidung ist nein, da die Dienst ■"-"-.

-Aus-Kennzeichnung in der Operation 827 blockiert wurde. Der Status in der Entscheidung 832 ist auf Grund des im Zusammen-

BAD ORlGINAl.

90 98 83/1439

/MS

hang mit der Operation 833 (siehe Pig. IOD) beschriebenen Null-Kommando -auf—der Sammel-Leitung-Aus gleich ja. Anschließend

Dienst

wird eine Schalt--Aus-Operation 834 durchgeführt. Anschließend wird eine Einschalt-Kommando-Verkettungs-Verriegelungs-Operation 833 nicht durchgeführt, da ein zur Durchführung dieser Operation erforderliches Unterbrechungs-Status-Signal nicht vorliegt. Ebenso wird eine Verbesserte-Zählung^-

' Routine nicht durchgeführt, da ein Unterbrechungs-Signal nicht vorliegt, das für die Operation 835 erforderlich ist, das das Komplement des Byte-Zählers im Zahl-Register 1 zum Addierer .durchschaltet. -..-.·.

. ■ "" Dienst _

Gemäß Fig. 16U beginnt eine Schalt-e-Aus-Routine 835 mit einer Sequenz-1- und einer Sequenz-2-Entscheidung 836. Diese Entscheidung ist nein, da die Sequenz-1-Operation als Operation 766 gemäß Fig. toi abgeschaltet wurde. Da eines der Signale fehlt, ergibt sich ein Nein«Zustand. Eine KommandorVerkettung-Verriegelungsschaltung-Ein-Entscheidüng 837 wird durchgeführt¹. Die Entscheidung ist nein, da keine Kennzeichnungen im CCW enthalten sind.

Gemäß Fig. 16V leitet der Nein-Zustand der Entscheidung 837 (siehe Fig. I6ü) eine Operation 840 ein, die den Addierer zu dem Kommando-Adress-Register durchschaltet. Es wird auch eine" Operation 842 eingeleitet, welche das Verriegelungs-Addier-Kommando-Adress-Flipflop abschaltet. Die Operationen 840 und 842 werden nicht durchgeführt, da kein Fehler-Zustand vorliegt. Eine Ausschalt-Selektiere-Aus-Operation 839 wird durchgeführt. "Anschließend wird eine Operation-Ein- oder Status-EinAbfall-Entscheidung 844 durchgeführt.

Gemäß Fig. 16X leitet ein Ja-Zustand eine Test-Eingabe-Ausgabe-Entscheidung 846 ein. Aus dieser Entscheidung ergibt sich ein Nein-Zustand, da eine Test-Eingabe-Ausgabe-Instruktion nicht durchgeführt wird. Per Nein-Zustand leitet eine ünterbrechungs-

9098 83/U39

Mi,

Status-Entscheidung 847 ein, der eine End-Status- oder Einheit-Frei-Status-Operation 849 folgt. EineEhsehalt-Unterbrechungs-Operation 850 leitet eine Unterbrechungs-Routine ein, "welche im Zusammenhang mit den Fig. 16X und Y beschrieben wird. Bevor die Unterbrechungs-Operation anfängt/ wird eine Abschalt-Sequenz-5-Operatlon 852 durchgeführt. Gemäß Fig. 16W beginnt die Unterbrechungs-Operation 851 mit • einer Test-Eingabe-Ausgabe-Entscheidung 855* die einen Nein-Zustand erzeugt, da eine Start-Eingabe-Ausgabe-Instruktion (Schreib-Kommando) durchgeführt wird,. Bevor diese Entscheidung durchgeführt wird, wird eine Operation 854 durchgeführt, um die Unterbrechungs-Verriegelung zu entfernen. Nach der Test-Eingabe-Ausgabe-Entscheidung wird eine- Start-Eingabe-Ausgabe-Verriegelungs-Schal tung-Ein-Entscheidung 855 durchgeführt. Die Verriegelung wurde am Ende der Initial-Selektions-Routine abgeschaltet. Der Kanal unterbricht seine Operation in diesem Punkt, während eine zentrale Recheneinheit-Annahme-Entscheidung 857 durchgeführt wird. Wenn der Ja-Zustand auftritt, scnaltet eine Operation 858 das Einheits-Adress-Register zur Einheits-Adress-SammelMtung durch. Eine Operation

859 schaltet alle Bezeichnungrzum Speicher durch. Eine Operation

860 MtEt das Einschalten einer Z-Adress-Verriegelungsschaltung ein, wodurch eine Adresse zum Speichern des CSW dargestellt wird. Bevor eine BCU-Ansprech-Entscheidung 851 durchgeführt wird, erregt eine Operation 862 die Speicher-Sammel-Leitung-zur BCU.' Eine Operation 864 entfernt die Unterbrechungs-Verriegelungsschaltung. Wenn die BCU-Ansprech-Entscheidung ja ist, wird die Z-Adresse des CSW als Operation 863 zur Speicher-Adress-Sammel-Leitung durchgeschaltet. Die Unterbrech-Verriegelungs-Schaltung wird als Operation 864 abgeschaltet.

ist ' ' . ■' '

Gemäß Fig. 16Y eine Start-Eingabe-Ausgäbe-Verriegelung-

nein und leitet r ■ Ein-Entscheidung 865/eine Operation 866 ein, die eine Annahme zur zentralten Recheneinheit durchsehaltet. Eine Operation

909883/,H 3 9

schaltet das Kanal-Status-Wort zur Speicher-Daten-Sammel-Leitung-Ein durch. Nach der Durchführung einer Fortsehalt-Impuls-Entscheidung 868 schaltet eine Operation 869 das CCW aus und eine Operation schaltet die Lese-Schreib-Verriegelung .ab. Wenn der späte Fortschalt-Impuls-Teil auftritt wird eine Entscheidung 8?1 durchgeführt, um einen Speicher-Zyklus 872 gemäß Fig. 16W abzuschalten. Bei der Durchführung dieser .Operation wird eine Abschalt-Entferne-Unterbrechungs-Operation 873 durchgeführt, der eine Start-Eingabe-Ausgabe-Verriegelungsschal tung-Ein-Entscheidung 874 und eine Test-Eingabe-Ausgabe-Entscheidung 875 folgt. Disse beiden Entscheidungen sind Nein-Entscheidungen und der Kanal erzeugt eine Zusammenfassung-Abfrage-Operation 876, wie sie in Fig. 16A beschrieben ist.

Dadurch wird die Schreib-Operation des Kanals beendet. Die nächste zu beschreibende Operation ist ein Lese-Kommando. Die Operation wird nur kurz beschrieben, da eine eingehende Beschreibung später im Zusanmenhang mit den Fig. 24A bis 2j56B erfolgt.

Gemäß Fig. 17 enthält eine Lese-Operation eine Initial-Selektions-Rotuine 880, die im wesentlichen gleich mit der in Fig. I6R beschriebenen Operation 807 ist. Bei der vorliegenden Operation wird Jedoch das Lese-Kommando anstatt des Schreib-Kommandos an die Sammel-Leitung ausgeliefert. Nach dem Initial-Selektions-Prozeß wird eine Test-B-Völl-Entscheidung 882 durchgeführt, um eine Sequenz-2-Routine 88j einzuleiten. Eine Sequenz-3-Routine 884 wird eingeleitet, wenn das B^Register voll ist. Die Sequenz-2-Lese-Operation 853 beginnt das B-Register mit dem ersten Wort von der Eingabe-Ausgabe-Einheit zu laden. Beim Laden Jedes einzelnen Bytes in das B-Register wird der Byte-Zähler berichtigt. Ist der Byte-Zähler gleich null, löst eine Entscheidung 885, der eine B-Voll-Entscheidung 882 folgt, eine Sequenz-3-Lese-Operation 884 aus. Diese Operation überträgt den Inhalt des B-Registers in das Α-Register und bringt den Zähler auf den letzten Stand. Eine Speicher-Artfbrderung wird

909883/U39

eingeleitet, um eine Daten-Speicher-Operation 888 durchzuführen, die die Speicher-Einheit mit dem ersten Wort ladet. Nach der Speicherung des ersten Wortes wird eine Sequenz-4-Operation 89O ausgeführt, um die Daten-Adresse auf den letzten Stand zu bringen. Eine Sequenz-2-Operation 822 wird gleichzeitig mit den Operationen 884, 888 und 890 ausgeführt. Der Byte-Zähler sollte zu diesem Zeitpunkt null an-.zeigen. Die Byte-Zähler-Entscheidung 885 ist ja und die Operationen 884 , 888 und 890 werden wiederholt, um das zweite Wort in die Speicher-Einheit zu übertragen. Dieser Vorgang wird fortgesetzt, bis der Byte-Zähler gleich dem Zahl-Register ist, worauf eine Entscheidung 892 eine Sequenz-3-Operation 894 einleitet, die den Inhalt des B-Registers in das Α-Register überträgt, den Zähler auf den letzten Stand bringt und eine Speicher-Anforderung einleitet. Die Speicher-Anforderung 896 ladet das letzte Wort in den Speicher.

Eine Sequenz-4-Operation 898 wird begonnen, um den Speicher auf den letzten Stand zu bringen und eine Sequenz-5-Routine 900 einzuleiten, welche die Kanal-Operation, wie im Zusammenhang mit Fig. I6R beschrieben, beendet. Eine Verkettungs-Daten- Adress- Entscheidung 895 wird während dieser Operationen durchgeführt. Ein Ja-Zustand löst den Zyklus dieser Routine wieder aus.

Die Initial-Selektions-Routine 88O wird durch die gleichen Flußdiagramme beschrieben, wie die Schreib-Operation, doch ist im Gegensatz zur Fig. I6H der Schreib-Routine die Entscheidung 688 ja, wodurch der Kanal eine Sequenz-2-Routine 689 ausführt. Die Sequenz-2-Routine wird In den Fig. I7A und 17B beschrieben. Die Routine führt eine Daten-übertragungs-Operation aus, *ä*a. jedoch in einer Leseart. Aus Gründen der Einfachheit werden die Flußdiagramme nicht im einseinen beschrieben. Stattdessen kann eine normale Sequenz-2-Routine gemäß Fig. 17A ins Auge gefaßt werden, .wobei die verschiedenen gestrichelten Linien zu beächten/ΓαΙβ die einzelnen Ent-

90 9883/14 39 BAD-ORIGINAL

UI

Scheidungen der Operation verbinden. Die ausgezogenen Linien stellen andere Tätigkeiten dar, die während der Operation vorkommen können. In der Fig. 17B werden die einleitenden Operationen einer Sequenz-3-Operation-Ein 884 durch kurze strichpunktierte Linien dargestellt. Die kurzen gestrichtelten doppelpunktierten Leitungen zeigen die Operation zur Einleitung der Sequenz 5 an, wenn der Byte-Zähler dem Zahl-Register gleich ist.

Die Sequenz-.5-Routine 884 wird in Fig. 17C dargestellt. Die gestrichelten Leitungen zeigen die zur Einleitung eines Daten-Speichers 888 und Auf-den-letzten-Stand-bringen der Zähler-Routine 809 erforderliche Operation an. Was die in FIg. I7D beschriebene Daten-Speicher-Operation 888 betrifft, so stellen die gestrichelten oder unterbrochenen Leitungen die verschiedenen bei der Ausführung der Daten-Speicherung durchgeführte Operationen dar. Die Routine 809 wird in den Fig. 16p und I6Q beschrieben. Die gestrichelten Leitungen in diesen Figuren zeigen die Operation in der Routine 809 an.

Wenn die Daten-Speicher-Routine 888 die Sequenz->-Routine

- - - · bringe

884 und die Auf-den-letzten-3tand~ge4ä**se&£e-Routine des Zählers 809 beendigt sind, wird die Routine 809, eine in den Fig.16L und i6M beschriebene Sequenz-4-Routine 722.eingeleitet.

Gemäß Fig. 17 wird die Sequenz-5-Operation 900 nach der Sequenz-4-Routine beendet. Die Sequenz-5-Routine ist die gleiche, wie die in den Fig. 16S bis I6Y beschriebene. Durch diese Vorgänge wird die Lese-Operation vervollständigt, •jedoch folgt, wie schon vorher angegeben, eine genaue Beschreibung im Zusammenhang mit den Fig. 24A und 2j6B. -

Eine Lese-RUckwärts-Operation wird in der gleichen Weise,wie im Zusammenhang mit den Fig.17A und 17B beschrieben, ausgeführt, mit der Ausnahme, daß der Byte-Zähler anstatt zur

9098 837U39

Lieferung echter Ausgabe-Werte zur Lieferung komplementärer Ausgabe-Werte ausgebildet ist. Die Operations-Register 2J2 (siehe Fig. 1JA) liefern,wie in den Fig. I67A und B angedeutet, ein Lese-Rückwärts-Signal. Dieses Ausgangs-Signal wird von den Byte-Zähler-Steuer-Abschnitten gemäß den Fig. 219A bis 221B aufgenommen, um es dem Zähler zu ermöglichen, anstelle von echten Wert-Ausgängen komplementäre Ausgänge zu liefern. Die komplementären Ausgänge bewirken, daß jede Daten-Adresse um eins vermindert wird, anstatt für die normale Lese-Operation um eins erhöht zu werden. Darüber .hinaus verursachen die Komplementär-Ausgänge, daß das Laden des B-Registers in der siebenten Byte-Stelle beginnt und in der Byte-Stelle null endet, anstatt, daß der Lade-Vorgang in der Byte-Stelle null anfängt und in der Byte-Stelle sieben endet, wie das bei einer normalen Lese-Operation der Fall ist. Damit wird die wesentliche Operation des Kanals vervollständigt und die ver-

abfühlen steuern bleibende Operation, d. h. TIC, --k und ■_/-ttfid wird nach der Beschreibung der Verkettung der Kommando-Adresse

und der Verkettung der Daten-Adresse beschrieben.

Es gibt zwei Arten von Verkettungen: das Verketten von Dateh-Adressen und das Verketten von Kommandos. Sie wird gesteuert durch die Verkettungs-Daten-Adresse-(CDA)-und die Verkettungs-Kommando- (CC^Kennzeichnung im CCW. Durch diese Kennzeichnungen wird die beim Kanal aufzunehmende Tätigkeit angegeben, wenn das laufende CCW erschöpft ist. Die Einstellung der CDA-und CC-Kennzeichnuhgen wird durch das Übertragungs-Ein-Kanal-Kommando fortgepflanzt. Das bedeutet, daß das Transfer-EinKanal -Kommando, wenn es vom Kanal aufgenommen wird, als freies Kommando behandelt wird und nur bewirkt, daß der durch das letzte Kommando angegebene Vorgang in einer anderen Speicher-Stelle durchgeführt wird, daß heißt in der durch das Ubertragungs-Kommando angegebenen Speicher-Stelle.

9883/1439

Ai

Hat der Kanal die durch das CCW angegebene übertragung der Information durchgeführt, kann er seine durch die Start-Eingabe-Ausgabe-Instruktion eingeleitet Tätigkeit fortsetzen, indem er ein neues CCW entnimmt. Die Entnahme eines neuen CCW nach der Erschöpfung des Vorhergehenden wird als Verkettung bezeichnet und die zu so einer Sequenz gehörenden CCW werden als verkettet bezeichnet. Das Verketten erfolgt normalerweise nur zwischen CCW's, die in aufeinanderfolgenden Doppel-Wort-Plätzen im Speicher enthalten sind. Es verläuft in aufsteigender Adressen-Folge. Zwei Ketten von CCW, die in nicht benachbarten Speicher-Bereichen liegen,können zum Zwecke der Verkettung durch eins Übertragung im Kanal-Kommando gekuppelt werden. Alle CCW's einer Ketten beziehen sich auf die Eingabe-Ausgabe-Anordnung, die in der ur- _s sprUnglichen Start-Eingabe-Ausgabe-Instruktion angegeben ist. Die Kommando-Verkettungs-Kennzeichnung gibt dem Programmierer die Möglichkeit, Mehrfach-Eingabe-Ausgabe-Operationen mit einer einzigen CPU-Start-Eingabe-Ausgabe-Instruktion einzuleiten. Wenn die Zählung eines besonderen CCW erschöpft und die CC-Kennzeichnung eingestellt ist, entnimmt der Kanal das nächste sequenzielle Kommando. Das neue Kommando gibt entweder eine übertragung in den Kanal oder eine neue durchzuführende Eingabe-Ausgabe-Operation an.

Nur wenn keine ungebräuchlichen Zustände in der vorliegenden Operation entdeckt werden, findet eine Kommando-Verkettung statt und eine neue Operation wird eingeleitet. Wenn ein Zustand wie Daten-Prüfung, unrichtige Länge oder Ausnahme-Zustand vorkommt, wird die Sequenz der CCW's beendet und ein Zustand für Eingabe-Ausgabe-Unterbrechungen wird erzeugt. Das neue CCW wird nicht entnommen und die CC-Kennzeichnung wird nicht berücksichtigt. Ein Unrichtige-Längen-Zustand unterdrückt nicht die Kommando-Verkettung, wenn das CCW sowohl die CC- und SLI-Kennzeichnung aufweist. Eine Ausnahme bei der sequenziellen Verkettung von CCW's tritt auf, wenn die Eingabe-

Ausgabe-Ordnung den Status-Modifizierer mit den Anordnungs» Ende-Signalen liefert. Die Kombination von Status-Modi i/i erern und Anordnungs-Ende-Signalen beim Vorliegen einer CC-Kennzeichnung verursacht, daß der Kanal entnimmt und zu dem CCW verkettet, dessen Hauptspeicher-Adresse sechzehn Bytes höher als das vorliegende CCW ist. Dies bedeutet, daß beim richtigen Vorgehen der Status-Modifizier-Zustand zur Folge hat, daß der Kanal beim Verketten über ein vollständiges CCW springt.

Das Kommando-verketten macht es dem Programmierer möglich, die Übertragung von Vielfach-Daten-Blocks mit einer einzigen Start-Eingabe-Ausgabe-Instruktion einzuleiten. Es ermöglicht auch, daß eine einzige Instruktion bestimmte Hilfsfunktionen, beispielsweise Bandrück-Spulen am Ende einer übertragung angibt. Kommando-Verkettung im Zusammehang mit dem Status-Modifizier-Zustand macht es möglich, daß der Kanal auf Grund von durch/Eingabe-Ausgabe-Anordnung erzeugter Signale die normale Sequenz der Operationen modifiziert. Da Kommando-Verkettung immer die Einleitung einer neuen Eingabe-Ausgabe-Operation beinhaltet, gibt es keine Beschränkung in ihrer Anwendung.

Es folgt eine kurze Beschreibung des Verkettungs-Vorganges. Die Verkettungs-Kommando-Adressen beginnen damit, daß die Verkettungs-Kommando-Verriegelung in der CC-Kennzeichnung im CCW eingestellt ist. Die Kennzeichnung stellt die Verkettungs-Kommando-Verriegelungs-Schaltung ein. Bei eingestellter Verkettungs-Kommando-Verriegelungs-Schaltung beginnen die Verkettungs- Kommando- Adressen in der Sequenz-5-Routine (siehe Pig, 16S) und während der im Zusammenhang mit der Fig. l6U be-

Di Grist *

schriebenen -Aus-Operation 835· In dieser Figur wird eine Verkettungs-Kommando-Verriegelungs-Ein-Entscheidung 837 durchgeführt. Der Ja-Zustand führt zu einer.Einheit-Frel-Entscheidung 839, Die Eingabe-Ausgabe-Anordnung liefert ein Einheit-Frei-Signal, nachdem der Kanal eine Abschalt-Selektier- .

Aus-Operation 841 gemäß Fig. 16V durchführt, Diese Operation findet zum Zeitpunkt T5 statt und leitet die Operation 555 für die Initial-Selektion der Eingabe-Ausgabe-Anordnung ein.

operations-

Bevor die Selektion jedoch beginnt, wird eine -dafcverfuhrende _n,

e Ein- oder Status-Ein-Abschalt-Entscheidung 843 durchgeführt, nachdem der Selektier-Aus-Zustand abgeschaltet

Dienst ist. Diese Entscheidung leitet eine TScioc-Aus-Verrlegelungs-> Lösch-Operation 84? und eine Schalt-Ein-Einstellung 849 ein, die die Einstell-Operation, die in Fig. 16C beginnt, wieder anlaufen läßt. Im Zusammenhang mit Pig, 16V ist noch zu bemerken, daß die Operation 851 zum Durchschalten des Kommando-Adress-Registers zum Addierer nicht durchgeführt ist, da das Spring-Bit oder der Status-Modifizierer in dem Eingabe-Ausgabe- Status nicht vorliegt. Das Spring-Bit ist ein Status-Bit, daß der von der Eingabe-Ausgabe-Ordnung ausgesendet wird, wenn eine Such- und Vagleichs-Operation durchgeführt wird.

Gemäß Fig. 16C wird die Entscheidung 558 durchgeführt, worauf die Operation 56O und die Entscheidung 562, wie schon be- . schrieben, folgt. Da Start-Eingabe-Ausgabe nicht vorliegt, ergibt sich ein Nein-Zustand. Dieser Zustand hat eine Kommando-Verkettung- Verriegelungs-Ein-Entscheidung 564 zur Folge, welche eine in Fig. 16J beschriebene Gedächtnis-Operation auslöst. Durch diese Operation wird das nächste CGW durch eine in den Fig. 16e und E(1) beschriebene CAW-Entnahme, der eine in den Fig. 16E(2) und E(5) beschriebene CCW-Entnahme folgt, erhalten. Nach Durchführung dieser Operationen beendet der Kanal den Initial-Selektions-Prozeß durch Durchführung einer normalen, in den Fig.. I6F bis 16h beschriebenen Operation, bei der die normale Lese- oder Schreib-Operation auf Grund des im neuen CCW enthaltenen Kommandos ausgewählt wird. Damit wird die Kommando-Verkettungs-Operation beendet, es ist aber zu bemerken, daß diese Operation auch eine Abtast-Steuer- und Über-

sowie
tragungs-in-Kanal-Routine auch die Lese- und Schreib-Routine durchführen kann.

90 9 88.3/H 39

i499206

Durch Daten-Adress-Verkettung ist es möglich, daß Teile der gleichen Aufzeichnung in verschiedene nicht benachbarte Bereiche des Gedächtnisses gespeichert oder von dort entnommen werden können. Der Kanal interpretiert die CDA-Kennzeichnung als ein Signal zur Entnahme einer neuen Zählung, einer neuen Daten-Adresse und einer neuen Kennzeichnung. Der Operations-Code im neujentnommenen CCW wird nicht beachtet. Da diese Operation es erforderlich macht, daß der Kanal besondere CCW-

er

Entnahmen während der Zeit, in der die Eingabe-Ausgabe-Anordnung-Daten-Bytes in den Kanal eingibt, durchführt, können Einschränkungen erforderlich sein. Eine Beschränkung besteht in der Forderung, die Anordnung für Wort-Grenzen oder Doppel-Wort-Grenzen zu programmieren, wenn ihre Daten-Menge ein gesetztes Zeichen überschreitet. Enthält die Sequenz der CCW eine Übertragung in den Kanal, dann werden die Beschränkungen

. bei

noch strenger. Diese Beschränkungen können aber der im Zusammenhang mit den Fig. 1JA und 1j5B beschriebenen Addierer,-Zähl-Register- und Daten-Adress-Register-Operation vernachlässigt werden.

Diese Verkettungs-Operation ist sowohl für die Lese-, als auch für die Schreib-Kommandos verschieden. Beide Operationen ermöglichen· es jedoch dem Kanal, Daten zu verarbeiten, ohne die zentrale Recheneinheit für die nächste Instruktion zu unterbrechen. Es folgt eine kurze Beschrebing einer Verkettungs-Operation für ein Schreib-Kommando, der eine kurze Beschreibung einer Verkettungs-Operation für ein Lese-Kommando folgt.

Die im CCW eingestellte CDA-Kennzeichnung stellt die Verkettungs-Daten-Adress-Verriegelungs-Schaltung ein. Die Verkettungs-Daten- Adress-Verriegelung- für eine Schreib-Operation beginnt mit einer Sequenz-4-Routine, wie in Fig. 16M gezeigt. Ist die Zählung gleich oder weniger als zwei Worte, so folgt einer Entscheidung 754 eine Operation 756 und 758, wobei die letztere die CDA-Verriegelungs-Schaltung einschaltet, während

-90 9 8 83/ H 3.9

ns

die erste das Zähl-Register und Markier-B-Register auf Einschalte-Behalte-Speicher schaltet. Nachdem die Einschalte-Daten-Entnahme-Operation 750 durchgeführt ist, beginnt der Kanal.eine Sequenz-3-Öperation 811 (siehe Fig. I6R), wie in Fig. 16 P beschrieben, durchzuführen.

Gemäß Fig. 16P ist die Entscheidung 8OO ja. Ihr folgt eine. Byte-Zähler-gleieh-Zähl-Register-lie^^i. Es ergibt sich ein Nein-Zustand, da das letzte Wort nicht in den Speicher übertragen wurde. Die Entscheidung 801 verursacht eine Einschalt-Letzte-Wort-Flipflop-Operation 803, der eine Einsehalt-Speicher-Anforderungs-Operation 805 zur Beschaffung des nächsten CCW's folgt. Durch die Speieher-Anforderung wird die neue Zähl- und Daten-Adresse erhalten. Nach der Daten-Entnahme wird die Sequenz-3-Routine (siehe Fig. 16R) wieder durchgeführt, dieses Mal ist jedoch die Entscheidung ja. Der Kanal beginnt jetzt mit der Anfangs-Operation für eine Sequenz-4-Operation.

Gemäß Fig. 16 Q, folgt einer Einschalt-Taktgeber-Operation 9o1 eine Löschen-des-Zähl-Registers-Operation 903 und das Probieren des letzen Wort-Zustandes einer neuen Zählung, um die Sequenz-4 einzuschalten, jiwie im Zusammenhang mit der Operation 905 angegeben. Bevor die Sequenz-4 beginnt_fwird das Byte-Zählergieich-Zähl-Register-Filpilop als eine Operation 907 ausgeschaltet und die Kommando-Adress-Verriegelungs-Schaltung wird ausgeschaltet,als· Operation 909. Ebenso wird eine Operation 911 ausgeführt, um den Addierer zu dem Kommando-Ädress-Register durchzuschalten, um den Kanal für das nächste CAW vorzubereiten. Mit der neuen Zähl- und Daten-Adresse beginnt der Kanal wieder die Sequenz-4 durchzuführen, der eine Daten-Entnahme und eine gleichzeitige Durchführung der Sequenz 2 und 3* ^wi® i*¹ PiS I6R dargestellt, folgt. Die Kanal-Operation wird, wie in Fig. 16R dargestellt, fortgesetzt, bis der Byte-Zähler gleich dem Wort-Zähler wird, worauf eine Sequenz-2-und eine Sequenz-5-Operation

8 3/1439 BAD ORIGINAL

die Kanal-Operation beendet. Das Verketten von Daten-Adressen während einer Lese*·Operation beginnt in Sequenz-3, wie in Fig. 17c dargestellt» Eine*Letztes-Wort-Plipflop-Ein-Entscheidung 925 folgt eine Verketten-Daten-Adresse-Kennzeichnung- - Entscheidung 927· Diese Entscheidung ist auf Grund der im CCW enthaltenen CDA-Entscheidung ja. Der Ja-Zustand verursacht eine Operation 929, in der die CDA-Verriegelungsschal tung eingeschaltet wird. Der Operation 929 folgt eine Sprung-Kennzeichnungs-Entscheidung 931» die nein ist, da die Uberspring-Kennzeichnung nicht im CCW enthalten ist. Diese Entscheidung leitet eine Einschalt-Speicher-Anforderung 935 für eine CCW-Entnahme ein, wie es in den Fig. 16J, 16E und TOE (1) bis I6E (3) beschrieben ist.

Gemäß Fig. 17E.ist eine Entscheidung 935 nein, da die Byte-Zähler-Verriegelungsschal tung nicht vier ist. Eine Operation 937^V löscht das Byte-Zähler-Register und schaltet CCW-gültig ab. Darauf foJ,gt eine Operation 939, die das letzte Wort-Fllpflop im Aus-Zustand hält. Nach der in Fig. 17E angegebenen Speieher-Anforderung folgt einer CCW-Gültig-Sntscheidung 9²H eine Einschalt-Sequenz-4-Operation 9^3-

Die in Fig. 16L beschriebene Sequenz-4-Operation führt eine CDA-Verriegelungsschaltung-Ein-Entscheidung 788 durch, die eine Sequenz-4-CDA-Verriegelungs-Routine 739, wie in Fig* 17F gezeigt, einleitet.

Gemäß Fig. 17F führt diese Sequenz eine Operation 741 zum Abschalten einer Sequenz-4-Routine durch* Eine Operation 743 schaltet die CDA-Verriegeiungs-Schaltung aus. Gleichzeitig wird eine Operation 745 zum Durchsehalten der Zähl- und Daten-Adresse zu den Addierern und den Byte-Zählern zur'Selektierung der richtigen Byte-Stelle für die im A- und B-Register gespeicherten Daten durchgeführt. Der Addierer wird in einer

9883/1439

JIiT-

Operation 747 zu den Zahl-Registern durchgesehaltet, worauf der Addierer in einer Operation 749 verriegelt wird. Eine Sequenz-2-Lese-Routine, deren Beschreibung in Fig. 17A beginnt, wird nach Durchführung der Operationen 745 und 749 wiederholt. Während der Sequenz 749 werden auch verschiedene Fehler-Routinen durchgeführt, die eine Sequenz-5-*Routine beginnen lassen, wenn ein Fehler gefunden wurde..

überspringen ist die Unterdrückung von'Hauptspeicher-Bezugnahmen_x während einer Lese-, Lese-Rückwärts- und Abtast-Operation. Das Überspringen wird durch die Überspring-Kennzeichnung gesteuert., die einzeln für Jedes GCW bestimmt werden kann. Das Einstellen der Überspring-Kennzeichnung wird bei allen Operationen mit Ausnahme der Lese-, Lese-Rückwärts- und Abtast-Operation nicht beachtet. Ist die Überspring-Kennzeichnung eine binäre Eins, so findet das Überspringen statt. Das Überspringen betrifft nur die Handhabung der Information durch den Kanal. Die Operation an der Eingabe-Ausgabe-Anordnung verläuft normal und Informationen werden zum Kanal Übertragen. Der Kanal hält die Zählung auf dem neuesten Stand, führt aber keine Information in den Hauptspeicher ein. Ist die CC-oder CDA-Kennzeichnung eins, so wird ein neues CCW erhalten, wenn die Zählung null erreicht. Im Falle von Daten-Adressen-Verfettung wird die Eingabe von Information in den Speicher wieder aufgenommen, wenn die Überspring-Kennzeiehnung im neuen CCW null ist.

Während der Überspring-Funktion findet keine "Prüfung.-- auf gültige oder geschützte Daten-Adressen statt. Für das Programmieren und für die Anordnung erfolgt normales Prüfen. Jeder ungültige oder ungebräuchliche Zustand erzeugt den entsprechenden Zustand für eine Eingabe-Ausgabe-Unterbrechung oder wenn er während der Einleitung eines ersten Kommandos stattfindet, wird bewirkt, daß der Status-Bit-Teil des CGW währen der Durchführung der Start-Eingabe-Ausgabe-Instruktion gespeichert wird.

IAO 3098837143.9

nt

Die mit dem CDA-Verketten, kombinierte Überspring-Funktion gestattet es dem Programm, in den Hauptspeicher ausgewählte Teile einer Aufzeichnung von Informationen in eine Eingabe-Ausgabe-Anordnung einzugeben. '

Unter Bezugnahme auf Fig. 17C folgt eine kurze Beschreibung der überspring-Operation. Eine Überspring-Kennzeichnungs-Entscheidung 924 bewirkt eine Operation 926, die eine A-Voll-Verriegelungsschaltung abschaltet. Der iCanal durchläuft seine-Zyklen während der Lese-Operation (Fig. 17) bis die letzte Wort-Flipflop-Entscheidung 925 ja ist, worauf eine Verkettungs-Daten- Adressen- Kennzeichnungs-Entscheidung 927 durchgeführt

Nein

wird. Der -Zustand der Entscheidung 927 wurde im Zusammenhang mit der Verkettung von Daten-Adressen beschrieben, so daß kein weiteres Eingehen darauf erforderlich ist. Der Ja-Zustand leitet eine Einschaltung der Daten-Adress-Verriegelungs-Operation 929 ein, der eine Überspring-Kennzeichnungs-Entscheidung 931 folgt. Der Neih-'Zustand der Entscheidung 931 wurde im Zusammenhang mit der Verkettung von Daten-Adressen beschrieben, so daß auch hier eine nähere Beschreibung entfällt. Der Ja-Zustand der Entscheidung 931 löst eine Einschalt-CCW-Entnahme-Operation 934 aus, der eine Speicher-Anforderung 936 gemäß Fig. 17E folgt. Diese Operation"läuft weiter, unrdas nächste CCW zur Verwendung in dem Kanal zu erhalten. Vor der Speieher-Anforderung wird eine Operation 93^ durchgeführt, um die Kommando-Adresse plus eins zum Addierer durchzusehalten. Dadurch wird die überspring-Operation beendet.

für eine ·

Die noch verbleibenden Kommandos - Start-Eingabe-Ausgabe-Operation werden im folgenden beschrieben: Diese Kommandos sindj Übertrag in den Kanal, Abtasten und Steuerung. Grundsätzlich beruhen diese Kommandos auf den vorher beschriebenen Lese- und Schreib-Öperatlonen. . ·

90 98 83/ U39

Die Kommando-Übertragung in den Kanal (TIC) hat zur Folge, daß der Kanal das nächste CCW aus dem durch das Daten-Adress-FeId des TIC-Kommandos angegebenen Platz entnimmt. Die Daten-

wi rd
Adresse/darauf inkrementiert und in das Kommando-Adressen-.Regster eingegeben-wifä·. Das TIC leitet keine Operation im Kanal oder an der Eingabe-Ausgabe-Anordnung ein. Der Zweck des TIC-Kommandos ist die Verkettung zwischen nicht benachbarten CCW's. Ein TIC kann sowohl in Daten-Adress- als auch in Kommando-Verkettungen auftreten. ·

Das TIG-Kommando soll nicht das erste Kommando in einer Liste sein, d. h., es soll nicht eine Kommando-Adresse während einer Start-Eingabe-Ausgabe-Instruktion sein. In ähnlicher Weise soll das TIC nicht das Kommando sein, das durch TIC¹s adressiert wird, beispielsweise sollen nicht TIC-Kommandos hintereinander auftreten. Jeder dieser beiden Zustände wird durch den Kanal entdeckt und verursacht einen Programm-Prüf-Zustand und eine Beendigungs-Operation. Im ersten Fall, wenn das TIC während einer Start-Eingabe-Ausgabe-Instruktion entdeckt wird, pö wird ein Programm-Prüf-Zustand in das CSW eingesetzt und die zentrale Recheneinheit erhält einen Null-Eins-Freigabe-Code, Im zweiten Fall, wenn zwei TIC hintereinander auftreten, wird die Operation beendet und ein ünterbrechungs-Zustand wird der zentralen Recheneinheit bekanntgegeben.

ein Um ein CCW an Grenzen von Doppel-Worten zu adressieren, muß/TIC zur Bestimmung eines CCW Nullen in den Bit-Stellen 29, j50 und 31 enthalten. Wird diese Einschränkung verletzt oder wird eine ungültige Adresse angegeben, so wird ein Programm-Prüf-Zustand erzeugt. Die Entdeckung von Fehlern während der Daten-Adress-Verkettung bewirkt, daß die Operation der Eingabe-Ausgabe-Anordnung beendet wird.

Der Inhalt der zweiten Hälfte des CCW, die Bit-Stellen j52 bis 63 werden nicht beachtet. Ebenso .wird der Inhalt der Bit-Stellen

8098 83/U 3-Sf

O bis. 3 des das TIC-Kommandο enthaltenden CCW nicht beachtet. Unter Bezugnahme auf die Fig. 16E(2) und 16e(3) wird die TIC-Operation kurz besprochen. Diese Operation wurde als Teil einer CCW-Entnahme-Operation im Zusammenhang mit der ursprünglichen Einstellung besprochen. Die TIC-Operation 619 beginnt während einer Verkettungs-Kommando-Adresse- oder einer Verkettungs-Daten-Adress-Operation. Diese Operationen leiten eine Speicher-Anfrage ein, welche ein TIC-Kommando erzeugt. Das Kommando nach dem Abklingen des Fortschalt-Impulses löst die Einschalte-TlC-Zyklus-Operation 623 aus. Die Operation 623 leitet eine Einschalt-Speieher-Anfrage ein und schaltet die Daten-Adresse zu den Addierern mittels der Operationen bzw. 627 durch. Nach dem Ansprechen der BCU wird die Daten-Adresse mittels einer Operation 639 zu der Speicher-Adressen-Sammel-Leitung durchgeschaltet und eine Adress-gültig-Angabe wird als Operation 641 durchgeführt. Die Operation 645 wird durchgeführt, um den Inhalt der Speieher-Sammel-Leitung in die Daten-Adresse-Zähl-Kennzeichnung und Kommando-Register einzugeben, nachdem ein Fortschalt-irapuls aufgetreten ist. Eine Nullen-Prüfung wird als Operation 657 durchgeführt, und eine überprüfung des CCW für eine zweite TIC-Operation wird als Operation 653 durchgeführt. Die Operationen 647 und erzeugen eine Sequenz-5-Routine in der vaher beschriebenen Weise. Der Kanal arbeitet anschließend normal. Das Abtast-Kommando löst die Ausführung einer Abtast-Öperation an der Eingabe-Ausgabe-Anordnung aus. Das Kommando bewirkt die Übertragung von Abtast-Status-Informationen von der Eingabe-Ausgabe-Anordnung zum Hauptspeicher, Die Information wird in aufsteigender Reihenfolge der im CCW angegebenen Adressen in den Speicher eingegeben. Das Abtast-Kommando ergibt auf diese Weise genaue Informationen über den Status einer Eingabe-Ausgabe-Anordnung. Diese Informationen sollen z. B. angeben, ob ein Band in einer Band-Einheit geladen ist oder ob ein Karten-Magazin in einem Karten-Leser voll ist. Die Information k-ann auch unge-

BAD ORIGINAL

9S83./U39

ßi

wohnliche Zustände angeben, die in einer vorhergehenden Operation aufgetreten sind. Die durch das Abtast-Kommando gelieferte Status-Information enthält mehr Einzelheiten als die durch das Eingabe-Ausgabe-Status-Byte in den CSW gelieferte und kann die Grünte für bestimmte im CSW auftretende Angaben enthalten. Per Umfang und die Bedeutung der Status-Information sind für den-Typ>si der Eingabe-Ausgabe-Anordnung spezifisch. Das in einem Abtast-Kommando verwendete GGW wird auf das Vorliegen von allen fünf Kennzeichnungen untersucht. Die Stellen O bis > der im CCW entschlüsselten Operationen können Modifizier-Bits enthalten, wie im Zusammenhang mit der Be~ schreibung des Kommando-Codes angegeben. Das Abtast-Kommando wird als eine Schreib-Operation durchgeführt, wie sie im Zusammenhang mit den Fig. 16 und ISA bis 16Y beschrieben wurde. Nach einer Initial-Selektion liefert die Eingabe-Ausgabe-Einheit die erforderlichen Daten. Die Kanal-Operation wird in normaler Weise beendet, d. h. der Byte-Zahler ist gleich dem

senden Zahl-Register oder die Eingabe-Ausgabe-Anordnung einfeiq. Status-

Ei[-, der eine Sequenz-5-Routine einleitet.

Zur Durchführung einer Operation an einer Eingabe-Ausgabe-Anordnung, die keine Übertragung von Daten beinhaltet, wird ein Steuer-Kommando verwendet,. Derartige Operationen enthalten "Zurückstellen" odsr "Rückspulen" von Magnetbändern oder die Einstellung eines Zugriffmechanismus an einem Plattenspeicher.

Wertigkeit Für die meisten Steuer-Funktionen ist die -B in den Modifizier^ Bits verschlüsselt und in dem von der Daten-Adresse des CCW angegebenen Platz befindet sich keine Steuer-Information. Jede weitere Information, die für die Durchführung der Operation erforderlich sein sollte,, beispielsweise zweites Niveau adressieren von Speichern, wird durch die Steuer-Information geliefert, die unter Steuerung des CCW übertragen wurde. Ein Steuer-Kommando angebendes CCW muß keine Nullen-Zählung enthalten* selbst wenn die ganze Operation durch den Kommando-Code angegeben wird.

SAD t90 98 83/U3 9

Benötigt eine Eingabe-Ausgabe-Einheit keine zusätzliche Information für die Durchführung der Operation und gibt sie dem End-Zustand während eines Kommando-Inizierungs-Zyklus ar*, so wird die durch das CCW angegebenen Steuer-Information nicht an die Eingabe-Ausgabe-Anordnung übertragen und keine unrichtige Längen-Angabe wird erzeugt. Erfordert die Steuer-Funktion jedoch auch andere Informationen als die, mittels des Kommando-Codes übertragenen, dann enthält die Information in der Daten-Adresse diese zusätzliche Information. Ein in einer Steuer-Operation benutztes CCW wird auf das Vorliegen von CDA, CC, SILI und TIC-Kennzeichnungen untersucht. Die Ein-Stellung einer Überspring-Kennzeichnung wird nicht beachtet. · Die Tätigkeit der Kennzeichnungen für Steuerungen ist veränderlich und hängt von der besonderen Kennzeichnung ab. Das Einstellen der SLI-Kennzeichnung wird nicht beachtet und es wird angenommen, daß die Kennzeichnung immer vorliegt. Das Vorliegen einer CDA-Kennzeichung im Kommando wird immer die Beendigung der Operation verursachen, und zwar mit und ohne Anwesenheit eine'r CC^ Kennzeichnung. Das S teuer-Kommand ο wird genau in der gleichen Weise durchgeführt, wie im Zusammenhang mit dem Schreib-Kommandο beschrieben. Nach der Initial-Selektion gibt das Steuer-Kommando der Eingabe-Ausgabe-Anordnung die besondere Operation an, die durchgeführt, werden soll. Eine Rückspul-Operation bewirkt, daß die Eingabe-Ausgabe-Anordnung mit einem Status-Ein antwortet,, worauf ein Programm-Unterbrechungs-Zustand eingeleitet und der Eingabe-Ausgabe-Anordnungs-Status gespeichert wird. Die Eingabe-Ausgabe-Anordnung beginnt die Rückspul-Operätion nach einer Trennung von der Eingabe-Ausgabe-Koppel-Einheit. Daraufhin beginnt der Kanal wieder mit dem Abfragen. Nach der Beendigung des Rückspulens erzeugt die Eingabe-Ausgabe-Anordnung einen Status-Ein-Zustand, welcher bewirkt, daß der Kanal eine.Programm-Unterbrechung einleitet. Der Anordnungs-Status wird erregt und die Eingabe-Ausgabe-Anordnung von der Koppel-Einheit getrennt. Der Kanal beginnt erneut mit der Auswahl.

909 883/1439 ÄAö ORIGINAL

Das Steuer-Kommando kann auch bewirken, daß die Eingabe-Ausgabe-Anordnung eine Such- und Vergleichs-Routine ausführt. Diese Routine bewirkt, daß die Eingabe-Ausgabe-Anordnung die gespeicherte Information nach einem Byte absucht, daß mit der Steuer-Information übereinstimmt. Während die Eingabe-Ausgabe- Anordnung die gespeicherte Information absucht, führt der Kanal eine TIC-Routine aus, welche die durch die Eingabe-Ausgabe-Anordnung zu vergleichenden Daten rücküberträgt. Beim Vergleich kann die Eingabe-Ausgabe-Anordnung ein&o. überspring-Bit in der Status-Information erzeugen, welches bewirkt, daß der Kanal von einer TIC-Routine zu einer anderen Routine übergeht, beispielsweise zu einer Lese-Operation, die in einem neuen CCW angegeben ist. ·

Damit wurde die Eingabe-Ausgabe-Instruktion und die verschiedenen Abarten derselben beschrieben. Im folgenden werden die noch verbleibenden CPU-Instruktionen beschrieben, das sind; Test-Eingabe- Ausgabe, Halt-Eingabe-Ausgabe und Test-Kanal.

Die Test-Eingabe-Ausgabe-Instruktion wird dafür verwendet, den

in den Anforderungen der in einem adressierten Kanal oder/zugeordneten Eingabe-Ausgabe-Anordnung enthaltenen Unterbrechungs-Zuständen zu entsprechen. Die Instruktion verursacht, daß ein CSW in einen vorgewählten Speicher-Bereich eingegeben wird und einem

Unterbrechungs-Zustand entspricht. Zur Einleitung einer Testin
Eingabe-Ausgabe-Operation/einein Kanal erregt die zentrale Recheneinheit, die Test-Eingabe-Ausgahe-Multiplex-Leitung 112 (siehe Fig. 6) und gibt eine Acht-Bit-Einheiten-Adresse in die Einheiten-Adress-Sammel-Leitung-Aus-Leitung 125 (siehe FIg. 6)ein.

Die Instruktion wird durch Erregung der Selektier-Kanal-Leitung

Kanals 122 (siehe Fig. 6) des gewünschten -o vervollständigt.

Arbeitet der Kanal nicht, so vergleicht er die erhaltene Einheiten-Adresse mit der im EInheiten-Adress-Register 210 (siehe Fig. 13A) enthaltene Einheiten-Adresse. Sind sie gleich, so wird der Unterbrechungs-Zustand in dem Kanal in einen vorgewählten/gespeichert μηά die zentrale Recheneinheit wird freigegeben. Steht der Kanal zur Verfügung, so wird der Inhalt der

_{Λ A} _ 3AD ORIGINAL

Leitung 125 im Register 210 gespeichert und die angegebene Anordnung, wie bei einer Start-Eingabe-Ausgabe-Operation, ausgewählt. Der Code wird ein Test-Eingabe-Ausgabe-Code sein, der nur einen Status von der Anordnung erfordert. Wird der Status erhalten, scjwird ein CSW gespeichert und der Zustands-Code der zentralten Recheneinheit vor der Freigabe zugeleitet. Wird ein Null-Status zurückgegeben, wenn das Test-Eingabe-Ausgabe-Kommando ausgegeben wird, so wird der Zustands-Code 00 der zentralen Recheneinheit zugeleitet und die Freigabe wird bewirkt. Somit verursacht die Test-Eingabe-Ausgabe-Instruktion die Speicherung eines CSW,sooft eine getestete Anordnung Zustände für eine Unterbrechung, entweder innerhalb des Kanals oder in der Anordnung gespeichert enthält. Das CSW wird .auch gespeichert, wenn der Kanal oder die Eingabe-Ausgabe-Anordnung während der Durchführung einer Test-Eingabe-Ausgabe-Instruktion einen Fehler entdeckt. Die Stäus-Blts. im CSW geben den Fehler-Zustand an. Das durch die Test-Eingabe-Ausgabe-Instruktion hergestellte CSW hat das gleiche Format wie das durch die Eingabe-Ausgabe-Unterbrechungen hergestellte, es wird aber in einer verschiedenen Speicher-Stelle gespeichert. Der Inhalt des CSW bezieht sich immer auf die Anordnung,an die die Instruktion adressiert ist. Der Zustands-Code für die Test-Eingabe-Ausgabe-Instruktion ist der gleiche, wie der für die Start-Eingabe-Ausgabe-Inst ruk ti on beschriebene, nur zeigt der Zustands-Code 10 oder der Besetzt-Zustand an, daß der Kanal an einem vorher eingeleiteten Kommando arbeitet oder daß der Kanal eine Unterbrechung in Warte-Stellung für irgend eine andere Anordnung hat.

Anhand der Fig. I7G und H wird eine Beschreibung des Flufidlagrammes der Test-Eingabe-Ausgabe-Instruktlon gegeben. Die Test-Eingabe-Ausgabe 540 (siehe Fig. 16B) leitet eine Operation 5^1 ein, welche die normale Unterbrechungs-Freigabe zur zentralen Recheneinheit blockiert. Als nächstes wird eine Entscheidung 543" durchgeführt, um festzustellen, ob ein Unterbreehungs-Zustand im Kanal .In Warte-Stellung ist. Bei Vorliegen

1.09883/1439 BAD ORIGINAL

eines Ja-Zustandes wird der Kanal-Status erzeugt. Ein Nein-Zustand erzeugt den Eingabe-Ausgabe-Status.

Was den Kanal-Status betrifft, so wird eine Operation durchgeführt, um den Taktgeber einzuschalten und die Einheiten-Adressen-Sammel-Leitung zu dem Einheiten-Adress-Register zwecks Durchführung einer Vergleichs-Operation durchzuschalten. Diese Operation wird durchgeführt, wenn das Test-Eingabe-Unterbrechungs-Warte-Signal vorliegt. Eine Entscheidung 5^7 vergleicht den Inhalt des Einheit-Adress-Registers mit der Einheit^-Adresse der Test-Eingabe-Ausgabe-Instruktion. Eine Nichtübereinstimmung zeigt an, daß der Kanal besetzt ist und eine Operation 5^9 erzeugt den Code 10 für die zentrale Recheneinheit. Nach einer Verzögerungx wird eine Freigabe-Operation 551 an die zentrale Recheneinheit geliefert, worauf eine Operation 553 zum Abschalten des Taktgebers und zum Blockieren der Unterbrecher-Freigabe-Verriegelungsschaltung erfolgt.

• Ein Ja-Zustand für die Entscheidung 5Λ7 leitet eine Operation 555 ein, die eine Pseudo-Annahme-Unterbrechung einschaltet. Diese Operation erzeugt einefc falsche Unterbrechungs-Anzeige,

da .

■ die zentrale Rechenheit schon mit dem Kanal verbunden ist. Die Unterbrechungs-Anzeige leitet eine Operation 557 ein, die eine Test-Eingabe-Ausgabe-Verriegelungs-Schaltung im Aus-Zustand hält. Dieser Operation folgt eine Operation 559* die eine Speicher-Anforderungs- und Z-Addierer-Verriegelungsschaltung einschaltet. Die letztere bewirkt, daß die Kanal-Speicher-Wort-Adresse zur Speicher-Einheit übergeht. Gemäß Fig. 17H wird die Z-Adresse zur Speicher-Adresse durchgeschaltet, aber als eine Operation 56I nach dem Ansprechen der BCU." Diese Operation beinhaltet auch ein Abschalten des Unterbrechungsund programmgesteuerten-Unterbrechungs-Flipflop. Gleichzeitig wird eine BCU-Daten-Anforderungs-Entscheidung durchgeführt, bei deren Eingang der Kanal eine Operation 565 durchführt, die den

• Kanal-Status zu der Speicher-Ausgangs-Sammel-Leitung durchschaltet.

909883/1439

Wenn die Speicher-Einheit einen Fortsehalt-Impuls erzeugt, wird eine Operation 567 durchgeführt, um die Entfernung der Unterbrechung abzuschalten. Während die 0perationl565 und 567 durchgeführt werden, führt der Kanal eine Abschalt-Taktgeber-Operation 569 durch und erzeugt gleichzeitig einen Code-Null-Eins,der der zentralen Recheneinheit zu/geführt wird. Der Kanal führt eine Freigabe-Operation 571 durch, wenn die zentrale Recheneinheit den Code annimmt. Nachdem die Kanal-Status-Informätion gespeichert wurde, wird diese Routine durch die Durchführung einer Operation 573 beendet, welche eine Pseudo-Annahme-Unterbrechung abschaltet.

Bezugnehmend auf Fig. 17G wird die Kanal-Operatlon für eine •Unterbrechung bei einer Eingabe-Ausgabe-Anordnung beschrieben. Ein Nein-Zustand der Entscheidung 5*O leitet eine Selektiere-EIn-Abschalt-Entscheidung 575 ein. Wenn Selektier-Ein abfällt, was der Fall ist, da ein Unterbrechungs-Zustand im Kanal besteht, wird eine Operation 577 durchgeführt, um die Test-Eingabe-Ausgabe- Verr iegelungs- Schal tung einzuschalten. Die Einheit-Adress-Sammel-Leitung wird als Operation 579 zum Einheits-Adress-Register durchgeschaltet und die Einstell-Routine gemäß Fig. 16C, D und F eingeleitet.

Gemäß Fig. töC wird das Einheit^-Adress-Register zu der Sammel-Leitung-Aus als Operation 556 durchgeschaltet. Ein Nein-Zustand der Entscheidung 558 leitet eine Operation 56Ό ein, welche den Taktgeber einschaltet und das Abfrage-Unterbrechungs-Flipflop abschaltet. Eine Start-Eingabe-Ausgabe-Entscheidung 562 und die CC-Verriegelungsschaltung-Ein-Entscheidung 56k ergeben beide nein, wodurch die Operation 566 zum Einschalten der Adresse-Aus-Markierungs-Leitung eingeleitet wird.

Gemäß Fig. IOD sollte die Sammel-Leitung-Aus-Paritäts-Entscheidung 569 nein sein. Dieser Entscheidung folgt die Operation zum Einschalten der Selektier-Aus-Leitung.

909883/1439

Mit der Adresse auf Sammel-Leltung-Aus und Selektiere-Auseingeschaltet wird die Selektier-Entscheidung. 58O nein sein und die Adressen-Ein-Entscheidung ja, als Ergebnis von Adress-Aus. Der Ja-Zustand der Entscheidung 582 wird gemeinsam mit .der CCW-gültig.-Entscheidung 612, Programm-Prüf-Entscheidung 614 und Test-Eingabe-Ausgabe-Entscheidung 616 über eine Und-Leitung geführt. Der zuletzt genannte Zustand erzeugt einen Ja-Zustand, während der zuerst genannte Zustand Nein-Zustände erzeugt. Die Operation 618 wird durchgeführt und anschließend wird Adresse-Ein als Operation 620 durehgeschaltet*

Gemäß Pig. I6P wird der Eingabe-Ausgabe-Selektions-Vorgang mit der der Operation 624 zum Einschalten des Taktgebers fortgesetzt. Adresse-Ein und Adresse-Aus werden als Entscheidung 626 verglichen und anschließend eine Test-Eingabe-Ausgabe-Entscheidung 630 ausgeführt. Der Ja-Zustand der Eingabe-Ausgabe-Entscheidung leitet die Operation 6>2 ein, welche die Einstellung ausschaltet.

Gemäß Pig. I7H wird ein typisches Status-Kommando mit lauter Nullen als Operation 581' an Sammel-Leitung-Aus geliefert. Anschließend wird die Kommando-Aus-Leitung als Operation 58> erregt und eine Entscheidung 585 wird durchgeführt, um festzustellen, ob die Adresse auf der Leitung verschwindet. Die Kommando-Aus-Leitung wird aberregt,* als Operation 587. Als nächstes erregt die Eingabe-Ausgabe-Anordnung eine Status-Ein-Leitung und eine Entscheidung 589 leitet eine Einschalt-Sequenz-5-Operation 591 ein. Die Sequenz-5-Routine 795 ist die gleiche wie die in den Fig. 16S bis 16"Y. beschriebene. Eine weitere Erklärung der Vorgänge bei dieser Routine erübrigt sich daher.

Die Halt-Eingabe-Ausgabe-Instruktion wird durch den Kanal durch die Erregung der Halten-Eingabe-Ausgabe-Multiplex-Leitung II3 (siehe Fig. 6) und durch Signal-Gebung an den geeigneten Kanal

BAD

9 0 3 8 8 3/1439

der Selektier-Kanal-Leitung 122 (siehe Fig. 6), eingeleitet. Diese Instruktion verlangt keine Acht-Bit-Einheit-Adresse. Die an einen nicht arbeitenden Kanal oder an einen Kanal, dessen Operation beendet ist und der auf eine Unterbrechung wartet, ausgegebene Halt-Eingabe-Ausgabe-Instruktion verursacht keine Tätigkeit. Die zentrale Recheneinheit wird mit einem Bedingungs-Code OO freigegeben.

Wenn die Halt-Eingabe-Ausgabe-Instruktion an einen arbeitenden Kanal ausgegeben wird, so wird der Kanal Adresse-Aus erregen und seine Selektier-Aus-Leitung aberregen. Die Steuer-Einheit, die an der Eingabe-Ausgabe-Koppel-Einheit tätig ist, spricht durch Abschalten der Ein-Markierungs-Leitungen an, so daß sie sich selbst sofort vom Kanal trennt. Der Kanal schaltet ein Unterbrechungs-Anfrage-Flipflop ab, sendet einen Zustands-Code 01 und gibt die zentrale Recheneinheit frei. In diesem Zustand ist der Kanal mit einer ausstehenden Unterbrechung unwirksam, der entweder durch ihr Wirksamwerden oder durch den Erhalt einer Test-Eingabe-Ausgabe-Instruktion mit der richtigen Einheiten-Adresse Genüge getan werden muß.

Der Kanal erzeugt einen Zustands-Code 11, wenn der Kanal zur Erhaltung der ausgegebenen Instruktion nicht zur Verfugung steht. Der Zustands-Code 01 zum Steuern des Kanal-Status-Wortes wird auf Grund der Halt-Eingabe-Ausgabe-Instruktion nicht durchgeführt.

In Fig. 17I ist ein Flußdiagramm der Halt-Elngabe-Ausgabe-Instruktion dargestellt. Die Halt-Eingabe-Ausgabe-Operation.=.-511 (siehe Fig. 16) leitet eine Kanal-Frei-Entacheidung 513 ein. Der Ja-Zustand erzeugt einen Zustands-Code 00 für eine zentrale Recheneinheit, wonach eine Freigabe erfolgt. Der Nein-Zustand der Entscheidung 513 leitet eine Operation 515 ein, welche die Falsche-Wortlänge-Aufzeichnungs-Verriegelungsschaltung einschaltet.

909883/U39 _BAD

Die Operation 515 schaltet Selektiere-Aus aus und schaltet Adresse aus und den Taktgeber, wie in Operation 517» ein.

Der Kanal führt eine Operationsausführend-Ein-Entscheidung durch. Beim Ja-Zustand schaltet der Kanal die Adresse-Aus aus und die Unterbrechung als Operation 521 ein. Als Teil der Unterbrechung erzeugt der Kanal den Zustands-Code 10, welcher der zentralen Recheneinheit als Teil der Operation 523 zugeleitet wird. Nach einem Ausrichtungs-Verzögerungs-Intervall erzeugt der Kanal die Freigabe für die zentrale Recheneinheit als Operation 25· Dies beendet die Halt-Eingabe-Ausgabe-Instruktions-Operation.

Die Test-Kanal-Instruktion wird durch die zentrale Recheneinheit durch Erregung der Test-Kanal-Mitiplex-Leitung 11-Λ (siehe

an
Fig. 6) und durch Signalgabe an den richtigen Kanal der Selektier-Kanal-Leitung 122 (siehe Fig. 6) eingeleitet. Diese Instruktion erfordert nicht die Acht-Bit-Einheit-Adresse. Die einzige Aufgabe der Instruktion besteht darin, den Kanal zum Aussenden eines Zustands-Godes zuveranlassen, der den gegenwärtigen Zu-* stand des Kanals angibt, zu welchem Zeitpunkt die zentrale Recheneinheit freigegeben wird. Die Zustands-Codes haben für die Start-Eingabe-Ausgabe-, Test-Eingabe-Ausgabe- oder Halt-Eingabe-Ausgabe-Instruktionen geringfügig verschiedene Bedeutungen. Der Zustands-Code OO zeigt an, daß der Kanal nicht tätigt und daß auch keine ungewöhnlichen· Unterbrechungen bemerkt werden. Der Zustands-Code 01 zeigt an, daß der Kanal einen Unterbrechungs-Zustand aufweist, der sofort in den Speicher übertragen wird, sobald dazu von der zentralen Recheneinheit die Möglichkeit gegeben wird. Der Zustands-Code 10 zeigt an, daß der Kanal aktiv eine Operation durchführt, die durch irgendeine vorhergehende Instruktbn eingeleitet wurde. Der Zustands-Code 11 zeigt an, daß der Kanal nicht operationsausführend ist, beispielsweise wie im Fall der Start-Eingabe-Ausgabe- oder Test-Eingabe- Ausgabe- Instruktionen.

9098837 U39

In der Pig. 17J wird eine Test-Kanal-Routine 527 dargestellt. Eine Unterbrechung-zur-Verfügung-stehend-Entscheidung 529 wird auf Grund einer Instruktion der zentralen Recheneinheit vom Kanal durchgeführt. Ein Ja-Zustand leitet eine Operation 531 ein, die einen Zustands-Code 01 erzeugt, der der zentralen Recheneinheit zugeleitet wird. Nach einem erforderlichen Ausrichtungs-Verzögerungs-Intervall folgt eine Freigabe-Operation 533. ■

Ein Nein-Zustand für die Entscheidung 529 leitet eine Kanalarbeitend-Entscheidung 535 ein. Der Ja-Zustand erzeugt einen Zustands-Code 10, welcher der zentralen Recheneinheit als eine Operation 537 zugeleitet wird. Die Freigabe-Operation 533.

wird nach dem erforderlichen Ausrichtungs-Verzögerungs-Intervall«»· durchgeführt.

Der Nein-Zustand für die Entscheidung 535 leitet eine Operation 539 ein, die den Zustands-Code 00 erzeugt, der der zentralen Recheneinheit, zugeleitet wird. Eine Freigabe-Operation wird nach dem erforderlichen Ausrichtungs-Verzögerungs-Intervall durchgeführt .

Die Instruktion-Initial-Programm/Ladung (IPL), die dem Kanal von der zentralen Recheneinheit geliefert wird, ladet ein vorgewähltes Programm von der Eingabe-Ausgabe-Anforderung in den Speicher. Zunächst erfolgt eine kurze Beschreibung der Art und Weise, in der die zentrale Recheneinheit die Instruktionen einleitet, anschließend folgt eine Beschreibung der Kanal-Operation.

Die IPL wird durch die Betätigung des Prüf-Steuer-Abschnittes 417 (siehe Fig. i4F)-#tHPekr Einstellung der Adresse, der das Initial-Programm aufweisenden Eingabe-Ausgabe-Anordnung mittels der handbetätigten Schalter eingeleitet. Wenn ein IPL-Schalter betätigt wird, so wird in der CPU und der BCU der Inltial-Zustand eingestellt.'Die zentrale Recheneinheit erregt die IFL-

909 883/1439

H99206 -TTf- Docket 7783

MuI tip lex-Leitung HO (siehe Fig, 6) und die Selektier-Kanal- :_t leitung 122 (siehe Fig. 6).

Nach dem Auftreten einer Kanal-Freigabe setzt die zentrale .Recheneinheit ihre Tätigkeit fort. Der Kanal führt eine vollständige Löschung durch, d. h. alle Anordnungen werden in ihren ursprünglichen Zustand zurückversetzt. Die Steuereinheiten werden gelöscht und die Kanäle freigemacht und bereitgestellt. Nach der Durchführung einer Zurückstellung beginnt der ausgewählte Kanal das Initial-Programm einzulegen, wie im folgenden beschrieben wird. Wird die Operation mit Erfolg abgeschlossen, so wird eine Annahme der CPU zugeleitet und nomale Unterbreehungs-Zustände werden unterdrückt. Ist die Operation nicht erfolgreich, so.erhält die zentrale Recheneinheit kein Freigabe-Signal. Im zuletzt genannten Fall ist ein Operator erforderlich, der eingreift und das Programm noch einmal versucht. Wenn die zentrale Recheneinheit das Freigabe-Signal bekommt, wird sie freigegeben, um ein Programm-Status-Wort zu erhalten und mit der Verarbeitung von Daten zu beginnen.

Auf Grund der IPL-Instruktion von der zentralen Recheneinheit leitet der Kanal eine vollständige Löschung ein. Dies bedeutet, daß der Kanal seine eigenen Kreise freimacht und löscht und zusätzlich die Operationsausführend-Aus-Leitung zu allen verbindenen Steuer-Einheiten für eine Zeit von 6 Mikrosekunden aberregt. Alle Steuer-Einheiten und deren Eingabe-Ausgabe-Anordnungen werden veranlasst zu löschen. Nach der vollständigen Löschung zeigt das Kommando-Adressen-Register einen binären Null-Zustand an. Das Daten-Adress-Register zeigt auch eine binäre Null an. Das Einheiten-Adress-Register enthält'den Inhalt der Einheiten-Adress-Sammel-Leitung. Die Einheiten-Adress-Sammel-Leitung wurde als Teil der Einstellung der zentralen Recheneinheit geladen. Eine Lese-Operation wird in das Operations-Register und eine Zählung von vierundzwanzig Bytes wird in das Zahl-Register eingegeben. Eine Kommando-Verkettungs-Kennzeichnung

IADORiCSINAL S09883/U39

■ . ί

wird in das Kennzeichnungs-Register eingegeben.

Als nächstes wird der Kanal die angegebenen Einheiten auswählen und vierundzwanzig Daten-Bytes in den Speicher, ausgehend von der Adresse O, einlesen. Der Kanal wird die Bytes 2 und 5 von der Eingabe-Ausgabe-Anordnung lesen, wird aber verhindern, daß die Bytes dem Speicher zugeleitet werden. An ihrer Stelle fügt der Kanal die Kanal-Nummer in das Byte und die Einheiten-Adresse in das Byte 3 ein· Diese Information wird im Speicher im CSW-Bereich durch eine normale Speicher-Anforderung gespeichert. Die Information wird dadurch einem Programm als Angabe des Programm-Status zugänglich gemacht. Alle während dieser Operation erzeugten unrichtigen Mengen-Angaben werden unterdrückt und der Kanal wird auf Grund der CC-Kennzeichnüng weiterarbeiten.

Als Teil der CC-Verkettungs-Operation entnimmt der Kanal ein CCW aus einem vorgewählten Speicherplatz. Das CCW ist ein Lese-Kommando und eine Liste von Kommandos wird durch die übrige Verkettungs-Daten-Adressen-Routine durchgeführt. Bei der Vollendung der Kommando-Liste wird der Knal, wenn keine Fehler vorliegen,den normalen Beendigung-Unterbrechungs-Zustand unterdrücken und die zentrale Recheneinheit freigeben.

Zu diesem Zeitpunkt ist der Kanal bereit eine neue Instruktion von der zentralen Recheneinheit anzunehmen. Entdeckt der Kanal während einer IPL-Operation einen Fehler, so wird der zentralen Recheneinheit kein Freigabe-Signal zugeleitet.

Der Byte-Zähler ist ein binärer achtstelliger Zähler (O - 7) mit einem ungeraden Paritäts-Bit für Selbstprüf-Zwecke. Jede Speicher-Stelle^ besteht aus drei Stufen: Register, Verriegelungs-Schaltung und Sehritt. Die Verriegelungs-Schaltung— und Schritt-steilen haben Vorhersage-Funktionen,' die die Zeiten für Überträge vermeiden, die normalerweise bei binären Flipflop-

Zählern auftreten, so daß, wenn die Veränderungs-Zähler-Leltung erregt wird, die Register-Stellungen (P, 3, 2, 1) sofort auf die Werte eingestellt werden, die in den die Vorhersage-Funktion aufweisenden Elementen enthalten war. Die Vorhersage-Elemente enthalten immer eine Nummer, die um eins höher als die in den Register-Stellen ist. Nach der Veränderung des Registers fällt keine Verzögerung zur Decodierung der Ausgänge an, da die Vorhersage-Elemente eingestellt sind während der Zähler sich verändert und die Vorhersage-Kreise unmittelbar nach der Aberregung der Veränderungs-Leitung zur nächsten Zählung fortschreiten. Die Register,-Stell en können auf jeden Initial-Wert (000 bis 111) durch Erregung der DA REG BIT-Leitungen eingestellt werden. Der Zähler schreitet von seiner ursprünglichen Einstellung zu null und dann weiter von 0 bis 7 fort, bis er über Lösch- und dann DA REG BIT-Leitungen auf einen neuen Wert eingestellt wird. Da mit jedem vollen Wort acht Bytes dem Kanal durch eine Eingabe-Ausgabe-Steuer-Einheit oder von dem Kanal der Eingabe-Steuer-Einheit zugeordnet werden, steuert dieser Zähler .das Durchschalten der Information in und von der Eingabe-Ausgabe-Koppel-Einheit des Kanals.

Es folgt eine Beschreibung des Byte-Zählers anhand der Fig. 2OA und 2OB, Der Zähler enthält Register-Verriegelungsschaltungen 975» 976 und 977· Jede Verriegelungsschaltung ist mit einer Adressen-Leitung 978, 979 bzw. 980 verbunden. Ein Paritäts-Register 981 (siehe Fig. 20B) ist auch vorgesehen. Die Register 975* 976, 977 und 98I arbeiten mit der entsprechenden Vorhersage-Verriegelungsschaltung zusammen, die mit den gleichen jedoch mit Indexen versehenen Bezugs-Zeichen, wie die entsprechenden Register gekennzeichnet werden. So arbeitet beispielsweise die Vorhersage-Verriegelungsschaltung 975' mit dem Register zusammen. Die Vorhersage-Verriegelungsschaltung hat die gleiche Einstellung, wie die darauffolgende Einstellung der Register-Stellen. Der Zähler enthält auch Schritt-Flipflops, die den

90 9883/H39

K99206 -Τ«·- , Docket 7783

Status der Register-Stelle auf den in den Vorhersage-Verriegelungsschaltungen enthaltenen Wert einstellen. Die Schritt-Flipflops, die Register und die Verriegelungsschaltungen werden mit den gleichen, jedoch zweifach gestrichenen Bezugszeichen gekennzeichnete So arbeitet beispielsweise das Schritt-Flipflop 975'J ■ mit dem Register 975 und den Verriegelungsschaltungen 975' zusammen. Die Register 975* 976 und 977 werden durch die mit ihnen verbundene Daten-Adress-Leitung eingestellt. Die Vorhersage-Verriegelungsschaltungen 975S 976' und 977* werden auf die nächsthöhere binäre Zahl eingestellt. Die Schritt-Flipflops 975", 976^fl und 977" sind auf einen Zustand eingestellt, der die Register auf die Einstellung der Verriegelungsschaltungen einstellt, wenn ein Zähler-Veränderungs-Signal empfangen wird. In der Tabelle III werden die verschiedenen Einstellungen für Register, Vorhersage und Schrittflipflops einer Veränderung dargestellt.

TABE	LLE III	Vorhersage	Schritt-Flipflop
Wert	Register	P 3 2 1
	P $ 2 1	0 0 0 1	0 0 0 1
O	.10 0 0	0 0 10	0 0 10
1	0 0 0 1	10 11.	1 0 11
2	0 0 10	0 10 0	0 10 0
	10 11	110 1	110 1
4	0 1 0 0	1110	1 ι 1 ο
5	110 1	0 111	0 1 11
β	1110	10 0 0	10 0 0
7	0 111

Die Tabelle III wird anhand einer einzigen Veränderung des in den Fig. 2OA und B dargestellten Byte-Zählers erläutert. Es sei angenommen, daß zum Zeitpunkt T1 alle Daten-Adressen-Eingänge binäre Nullen sind, für die eine negative Riaritäts-Bezeichnung angegeben ist. Die Ausgänge 982 und 983 sind positiv bzw, negativ. Diese Ausgänge zeigen die Einstellung einer binären Null des Register 975 an.

-^ 9098 8 3/14 3 9

U99206 - Doo^t 7V83

/MfS*

Die- Ausgänge 984 und 985 der Verriegelungsschaltung 975' sind positiv bzw. negativ. Diese Ausgänge entsprechen der EInstellung einer binären Eins der Verriegelungssehaltung 975*· Die Ausgänge 986 und 987 des Sehritt-Flipflops 975'' sind " beide positiv. Diese Einstellung des Schritt-Flipflops 975 ist - unbestimmt, wenn aber ein Fehler-Veränderungs-Signal an die Klemme 988 angelegt wird, wird die Einstellung des Schritt-Flipflops in eine binäre Eins geändert, welcher Wert die nächste Einstellung des Register-Kreises 975 sein wird.

In gleicher Weise kann gezeigt werden, daß die Register 976, 977 und 981 auf binäre Null, Null- und Parität-Aus eingestellt sind. In gleicher Weise kann gezeigt werden, daß die Verriegelungs-Kreise 976', 977' und 981' positiv unbestimmt, positiv unbestimmt und positiv unbestimmt sind. Die Schritt-Flipflops 976 ", 977" und 981" sind auf null, null und null eingestellt.

Wird das Zähler-Veränderungs-Signal zum Zeitpunkt T2 ah der Klemme 988 angelegt, werden die Ausgänge 982 und 983 geändert, um eine binäre Eins-Einstellung für den Register-Kreis 975 anzuzeigen. Die Ausgänge 984 und 9^5 werden positiv und die Ausgänge 986 und 987 werden positiv und negativ oder zeigen eine binäre Eins an. Auf diese Weise wird das Register 1 eine binäre Eins eingestellt und die Verriegelungsschaltung 1 geht auf eine binäre Null-Einstellung über. Das Schritt-Flipflop enthält eine binäre Eins entsprechend dem Register-Ausgang» Wenn das Veränderungs-Signal an der Klemme 988 aberregt wird, behalt das Register 975 die binäre Eins bei. Die Verriegelungsschaltung 975' 'erhält eine binäre Null-Einstellung das Schritt-Flipflop.975'' eine Null-Einstellung. Da die Einstellungen für die anderen Register, Verriegelungsschaltungen und Flipflop-Kreise aus der Tabelle III zu entnehmen'sind, wird von einer weiteren, ins Einzelne gehenden Beschreibung dieser Vorgänge abgesehen.

Die Einstellungen des Byte-Zählers werden dem Daten-B-Register 3'iO (siehe Fig. 1J5B) und dem Markier-B-Register 302 (siehe

909883/1439

T4992Ö6' '-"*«— Docket 7783

Fig. 12B) zugeleitet, um die Tore einzustellen, in die Daten eingegeben werden sollen. Die Ausgänge des Byte-Zähler-Registers 215 (siehe Pig. 1J5B) werden dem Byte-Zähler-Entschlüsseier 217 (siehe Fig. 1J5B) zugeleitet, der die richtigen Tore einstellt, um zu ermöglichen, daß die Daten dem Register zugeleitet werden. Das Markier-B-Register betätigt die Speicher-Adress-Treiber, um die im B- und Α-Register gespeicherte Information den richtigen Speicher-Stellen zuzuleiten.

Der Kanal ermöglicht im Zusammenhang mit der Hauptspeicher-Einheit die Speicherung von vollen oder Teilen von vierundsechzig Bit-Worten, beginnend an jeder beliebigen Byte-Stelle des Speichers durch die Verwendung von Masken. Die Masken oder Markier-Bits werden zusammen mit der Speicher-Daten-Wort-Adresse zu Byte-Adressen. Die Steuerung dieser Byte-Speicher-Operation wird im Zusammenhang mit der Fig. 21A beschrieben. Die Kanal-Lese-Operation stellt zuerst die Start--Wort~Adres.se in dem Register 20$ (siehe Fig. 1^A) ein« Der Byte-Teil der Stsrfc-Datenj^dxeÄse^ wird dem Byte-Zähler 21δ «zugeführt. Ein der sißgabe-Ausgabe-Einheit zugefüfertes Lese-Kommando bewirk tj, daß ein Daten-Byte in die Eingabe-Ausgabe-Sammel-Leifcisiig-Ein I78 eingegeben wird, die die Dienst-Arfbrderamg»Leitung 181 erregt» Bern Tor 310¹ am Eingang des B-Registers JiO wird ein Tast= Impuls zugeleitet. Ist das Tor geöffnet, so wird das Zeichen In die geeigneten Byte-Stellen des B-Registers eingegeben»

Gleichzeitig wird das.entsprechende Bit in der Maske oder im ■Markier-B-Register 302 auf eins eingestellte -Dieser Vorgang.. setzt das Eingeben von Bytes in das B~Registez* und das Einstellen des entsprechenden Bits in das Markier--3-Register'fort, bis das am weitesten rechts liegende Byte des B-Registers geladen oder ois die Lese-Operation vollständig ist. Zu-diesem Zeitpunkt wird der Inhalt des B-Registers in das Ä-Register 308 übertragen« Der Inhalt des.Markler-3-Registers wiPd in das Markier-A-Register 500 übertragen und ein Stufen-Zyklus wird eingeleitet. Wenn der Speicher-antwortet, werden die Daten

9 09 8.8 3/ H39 $AD OFiIGlNAk

*- _1MN . Docket 7783

das Markier-A-Register adressieren und die im Α-Register enthaltenen Daten zum Speicher durchgeschaltet.

Im Zusammenhang mit Fig. 21B wird eine Schreib-Speicher-Zyklus-Operation beschrieben. Das durch die Daten-Wort-Adresse angegebene Wort wird aus dem Speicher ausgegeben. Die vom Markier-A-Register ausgehende Information wird zur Einstellung der Tor-Kreise am Eingang des A-Registers 308 verwendet. So oft das Kanal-Markier-Bit null ist, wird das betreffende Byte von der Speicher-Anordnung zum Register 308 durchgeschaltet. So oft das Kanal-Markier-Bit eins ist, wird das entsprechende Byte von der Anordnung blockiert und das entsprechende Byte im Kanal zum Speichern im Α-Register 308 durchgeschaltet. Wird ein Regenerations-Zyklus eingeleitet, so wird der Inhalt des Registers A in das Register B 31O übertragen (siehe Fig. 21A) und das Register J5O8 für das nächste Wort bereitgemacht.

Dieses Verfahren der Byte-Adressierung eines Wort-Größen-Speichers kann auf jedes Byte-Größen-Wort-Verhältnis zur Speicherung jedes Bytes oder jeder Kombination von Bytes in einem Wort verwendet werden. '

DatenUbertragende Eingabe-Ausgabe-Anordnungen sind oft nicht in der Lage auf einen Kanal zu warten, der entscheiden soll, "wo die Anfangs-Grenz-Adresse eines ersten Daten-Bits festgelegt werden soll, daaeinem verketteten CGW zuzuordnen ist. Im günstigsten Falle kann diese Einschränkung durch die Vor^ entnahme eines neuen CCW¹s, wenn der Kanal das Auslaufen der vorherigen Wort-Zählung feststellt, vermieden werden. Eine zweite Möglichkeit besteht für den Kanal darin, eine von zwei - Anfangs-Begrenzüngs-Adressen vorwegzunehmen und die eintreffenden Daten entsprechend anzuordnen. Zur Vermeidung dieses Nachteils könnten Verschiebungs-Zellen oder andere geeignete Mittel verwendet werden. Der vorliegende Kanal wurde zum Parallel-Eingeben in ein Zusammenstellungs-Register mit einem Minimum an Material-Kosten entworfen, wobei eine von zwei Anfangs-Adressen-Begrenzungen

• . BAD ORIGINAL

909 8 83/ U39

vorwegzunehmen sind. Λ Γ Ο

Gemäß Fig. 22 wird ein über die Eingabe-Ausgabe-Koppel-Einheit 52 kommendes Daten-Byte durch den Byte-Z&hler-Entschlüsseler 217 in seine von ihm selbst angegebene Stelle eingelesen. Zusätzlich wird das Byte auch in die nächstfolgende Wort-Stelle eingegeben. Auf diese Weise wird ein erstes Daten-Bit in die erste Stelle eines einzelnen Wortes und die Stelle 1 eines Doppel-Wortes eingegeben. Das tritt immer dann auf, wenn eine Lese-Daten-Adressen-Verkettungs-Operatlon angegeben ist. Normalerweise wird der Kanal' ein neues Kommando erzeugen, wenn eine Vier-Wort-Zählung erreicht wurde. Wenn ein neues Kommando im Kanal ist, kann eine Selektion entweder eines einzelnen oder eines doppelten Wortes gemacht werden. Ist die neue Daten-Adresse an einer Doppel-Wort-Begrenzung, dann wird die zweite Hälfte des Zusammenstellungs-Registers von den Doppel-Worten gelöscht undfaie Zusammenstellung des ganzen Doppel-Wortes wird fortgesetzt. Ist die neue Adresse an einer einfachen Wort-Begrenzung, so wird die erste Hälfte des Zusammenstellungs-Registers von ihren doppelt auftretenden Daten gelöscht und der Inhalt der zweiten Hälfte des Registers wird gespeichert. Auf diese Weise wird es möglich, daß der Kanal Daten-Adressen-Verkettungen durchführt ohne auf hohe Daten-Übertragungs-Geschwindigkeiten verzichten zu müssen. Es wird dadurch auch unnötig, daß der Kanal eine Verkettungs-Punktion entweder an einer vollen Byteoder an einer Acht-Byte-Adressierungs-Begrenzung durchführt.

Gemäß den Fig. 1j5A und B erhöht der Addierer 214 den Inhalt des DatenrAdress-Registers 200 um 8 und erniedrigt den Inhalt des Zahl-Registers um den gleichen Betrag, Es sei beispielsweise angenommen, daß die zentrale Recheneinheit angegeben hat, 1JT (binär 01101) Daten-Bytes aus dem Speicher zu einer Eingabe- ^aI_x) W,.^. i~ Ausgabe-Anordnung, anfangend mit dem sechsten Byte (binär 101), W 0ö$ einer Daten-Adresse J>0 (binär 11100) und endend mit einem zweiten Byte (binär 001) einer Daten-Adresse 32 (binär 1111ty) zu übertragen. ■

BAD

9098 83/U39

At)

Nachdem der Kanal die Operation entschlüsselt und während die Eingabe-Ausgabe-Anordnung ausgewählt und bereitgestellt wird, ist der Inhalt des Daten-Adressen-Registers 200 zu diesem Zeitpunkt ^O (binär 111$0). Die Daten-Adresse wird zum Speicher durchgeschaltet und das erste zu übertragende Wort in den .Daten-Α-Registern 308 eingegeben. Dieses Wort wird sofort in das Daten-B-Register 310 übertragen und das nächste Wort an der Daten-Adresse 351 (binär 111$J)) wird in das Kanal-Register 508 eingegeben, sobald das Daten-Adresse-Register 200 auf den !atzten Stand gebracht wurde.

Sobald die Daten-Adressen im Register 200 der Speicher-Einheit zugeleitet werden, werden sie auch dem Addierer 214, jedoch ohne dem Beöft-Teil zugeleitet.

Ein Inkrementier-Signal wird dem Addierer zur Änderung der Adresse 30 (binär 1110j|) in die Adresse 31 (binär 11^>(f) zugeleitet. Die neue Daten-Adresse Ji wird an das Daten-Register 200 zurückgegeben. Die nächste Speicher-Entnahme-Operation beginnt für die Daten-Adresse J51 · Während das in der Adresse 3I liegende Wort zum Daten-A-Register ;5O8 übertragen wird, werden die drei niedrigststelligen Bits der Daten-Adresse oder der Byte-Adresse (binär 0010T) dem Addierer mit der Zählung zugeführt. Zu diesem Zeitpunkt ist die Zählung 13 .(binär 01101). die Summe der Byte-Adresse und des Inhaltes des Zahl-Registers ist 18 (binär 10010). Die Summe wird wieder zurück in das Zählregister eingegeben, gleichzeitig wird die Byte-Adresse 101 in den Addierer und in den Byte-Zähler 216 eingegeben. Der Zähler schaltet zur nächsten oder zur sechsten Byte-Stelle fort, um das B-Register während Aufnahme der Daten vom Η-Register bereitzumachen, selbstverständlich unter der Annahme, daß es sich um eine Schreib-Operation handelt. Wenn der Byte-Zähler in die Stellung 000 fortschreitet, wird eine Wort-Grenze erreicht und die nächste Daten-Adresse muß durch Verkleinerung des Zahl-Register -Inhaltes um acht Bytes erreiche i.'arden. Nachdem das Α-Register mit dem nächsten Wort geladen und das Daten-Adresse-Register auf den letzten Stand gebracht wurde, wird der Zähler dekrementiert. Das Dekrementieren BAD ORIGINAL

909883/U39

erfolgt durch den Addierer. Ein Dekrementier-Signal wird dem Addierer zugeleitet. Das Dekrementier-Signal subtrahiert vom Zähler-Inhalt 8, der nun gleich zehn (binäre 01010) wird. Der neue Inhalt wird im Zahl-Register zurückübertragen, um den vorherigen Inhalt 18 (binär 10010) zu ersetzen. Nach der nächsten Wortübertragung wird der Zähler-Inhalt wieder de— krementiert, nachdem das Α-Register geladen und die Daten-Adresse auf den letzten Stand gebracht wurde. Der Zähler-Inhalt wird nun 2 (binär 00010). Der neue Zähler-Inhalt oder kürzer die neue Zählung wird dem Zahl-Register zugeleitet, das ein Signal zum Einschalten des letzten Wort-Flipflops erzeugt. In diesem Zustand werden die drei niedrigstelligen Bits des Zahl-Registers, d. h. die binäre 0(010 dem Byte-Zähler-Zähl-Vergleicher 312 zugeleitet. Der Zähler 216 liefert auch einen Eingang zum Vergleicher 312. Dieser Eingang kommt von der Byte-Zähler-Verriegelungsschaltung 3I9> die einen um eins höheren Wert als das Byte-Zähler-Register 215 aufweist. Wenn die Byte-Zähler-Verriegelungsschaltung zur binären 010 fortschreitet, zeigt der Vergleicher 312 eine Übereinstimmung mit dem Register-Ausgang an. Zu diesem Zeitpunkt erzeugt der Vergleicher ein Signal, das ein^ Ende der Sequenz-Operation einleitet.

Der Addierer wird somit nur zum auf den letzten Stand bringen der Zählung und zur Änderung des Daten-Adress-Registers nach jeder Wort-Übertragung benötigt. Auf diese Weise ist es zulässig, daß der Addierer langsamer arbeitet als die Datenübertragung zwischen den A- und B-Registern. Der Addierer enthält darüber hinaus einen an und für sich bekannten Paritäts-Prüf-Kreis, durch den geprüft wird, ob die Zählung, die Daten-Adresse oder die Kommando-Adresse Paritäts-Fehler aufweist. Der Zähler 216 enthält auch Paritäts-Prüf-Kreise, so daß eine ständige Paritäts-Prüfung während aller arithmetischer Operationen durchgeführt wird. Auf diese Weise wird die Genauigkeit und die Sicherheit des Kanals erhöht.

90988374439

4Ζ_ Docket

H99206

Nachdem der Aufbau, die Zusammenarbeit und die Funktion des Kanals beschrieben wurden, folgt im Zusammenhang mit den Fig. 24A bis 236B eine genaue Beschreibung einer Lese-Operation. Zur Vereinfachung der Darstellung werden in diesem Zusammenhang keine anderen Routinen, als Halt-Eingabe-Ausgabe, Test-Eingabe-Ausgabe-Operationen, Schreiben, Abtasten, Ubertrageninden- Kanal- usw., beschrieben werden. Die Beschreibung enthält das Zusammenwirken der verschiedenen Steuer-Abschnitte und anderer Kanal-Register bei der Durchführung der in den Fig. bis I7J dargestellten Flußdiagramm-Operationen, Bevor mit einer ins Einzelne gehenden Beschreibung begonnen wird, erscheint es zweckmäßig, einen kurzen Überblick über die Fig. 224A bis 2J56B zu geben.

Die in den Figuren dargestellten Leitungen werden durch Abkürzungen ihrer Zweckbestimmung bezeichnet. In der Beschreibung werden diese Zweckbestimmungen ausführlicher angegeben.

Neben jeder in der Figur dargestellten Leitung wird der Ausgangsund End- Punkt angegeben. Die die Figur an der rechten Seite verlassenden Leitungen sind mit dem End-Punkt bezeichnet. Polaritäts-Angaben sind ebenfalls an den Leitungen vorgesehen.

Die Funktionen der logischen Blocks sind mit Großbuchstaben, beispielsweise A für UND, OR für ODER und N für Inverterschaltung bezeichnet.

Im folgenden wird eine ins Einzelne gehende Beschreibung einer Lese-Operation gegeben. Zunächst wird eine von der zentralen Recheneinheit ausgegebene Start-Eingabe-Ausgabe-Lese-Instruktion besprochen. Gemäß den Fig. 2^A und 2^B befindet sich das Kommando-Adress-Wort (CAW) im Speicher in der Adresse 72. Das Kommando-Adress-Wort enthält. Gedächtnis-Schutz-Markierungen und gibt die Kommando-Adresse an, die beispielsweise 512 ist. Das Kommando-Steuer-Wort (CCW) in der Speicher-Adresse 512 enthält das Lese-Kommando, eine Daten-Adresse 1024, keine Kennzeichnungen und eine Zählung von vierzig Bytes. Die zwischen dem Kanal und den Steuereinheiten erregten

909883/U39

-*&* - ■ - . Docket 7782

Selektiere-Aus, Selektiere-Ein und Operations-ausführend-aus. Ist in der Schaltung 3OA, 3OB keine Koppel-Einheit gelöscht und der Kanal simuliert keine Eingabe-Ausgabe-Koppel-Einheit, so ist der Block AC erregt. Der Ausgang dieses Blocks wird in den Blocks AR und BF invertiert. Der Block BF hat einen Ausgang zum Simplex-Treiber, Block AL. Der Ausgang des Blocks AL, Koppel-Einheit-Operations-ausführendaus muß erregt sein, bevor irgend eine Übertragung von Informationen zwischen dem Kanal und der Steuer-Einheit als gültig betrachtet werden kann.

Gemäß den Fig. 1 und 6 leitet die zentrale Recheneinheit eine Operation durch Erregung der Multiplex-Leitung, der Start-Eingabe-Ausgabe und der Simplex-Leitung-Selektiere-Kanal ein. Die zentrale Recheneinheit gibt auch die Anordnungs-Adresse und die Steuer-Einheits-Adresse in die Einheit-Adress-Sammel-Leitung-Aus ein. Die Aufnahmen für die zentrale Recheneinheit-Start-Eingabe-Ausgabe und Selektiere-Kanal-Leitungen sind in Fig. 26 A dargestellt. Die CPU-Selektiere-Kanal-Leitung geht durch a<en Kanal-Aufnahme-Block AB, wird in Block AN invertiert und wird zusammen mit SIMCPU dem als ODER-Schaltung wirksamen Block AW zugeführt. Der Ausgang dieser ODER-Schaltung, Block AW, geht zur Fig. 33A und B als Leitung Zentrale-Recheneinheit-Selektiere-Kanal-Nicht-Simuliere^CPU, und startet die Kanal-Zeit-Aus-Kreise. Die zentrale Recheneinheit hält die Selektiere-Kanal-Leitung im erregten Zustand bis sie eine Freigabe vom Kanal erhält. Wird jedoch keine Freigabe zu der CBU geliefert, so erzwingt der Kanal eine Freigabe in 111 Mikrosekunden um irgend welche Überhang-Zustände zu vermeiden. Der Kanal schaltet darüberhinaus das Koppel-Einheit-Steuer-Prüf-Signal-Flipflop ein und zeigt einen Fehler an. Die CPU-Start-Eingabe-Ausgabe-Leitung geht durch den Aufnahme-Block AA und gemeinsam mit der CPU-Selektiere-Kanal-Leitung zu den Fig. 85A und B.

In den Fig. 58 A und B werden die CPU-Start-Eingabe-Ausgabe- und Selektiere-Kanal-Leitungen dem als UND-Schaltung ausgebildeten

BAD ORIGINAL 9 0 9 8 8 3/1439

H99206-""*-

Block AA zugeführt und dann zusammen mit der SIM-Start-Eingabe-Ausgabe-Leitung dem als ODER-Schaltung ausgebildeten Block AC zugeleitet. Der Ausgang dieser ODER-Schaltung wird mit Selektiere-Aus, das während der normalen Kanal-Abfrage-Operation erzeugt wird, der UND-Schaltung AJ zugeführt. Der Ausgang dieser UND-Schaltung (Block AJ) schaltet die Start-Eingabe-Verriegelungsschaltung ein, die aus den Blocks AN und AM besteht, Die Start-Eingabe-Ausgabe-Verriegelungsschaltung schaltet das Entnahme-CAW-Flipflop ein, das aus den Blocks AS und AE besteht.

Der negative Ausgang des Entnahme-CAW-Flipflops hat vier Funktionen. Gemäß Fig. 81A und B blockiert Entnahme CAW das Einschalten des Selektiere-Aus-Flipflops, indem es die UND-Schaltung AA aberregt hält. In Fig. I87 A und B wird die-Entnahme-CAW-Leitung der ODER-Schaltung AE zugeführt, im Block AK invertiert und in den Blocks AE und BB verstärkt. Der Ausgang des Blocks BB, das Kommando-Adresse-Ein-Tor-Lösche, löscht das ganze in den Fig. 152 A und B, 155 A und B, 154 A und B gelegene Adress-Register. In Fig. I88A und B führt die-Entnahme-CAW-Leitung zum Block AF, der die ODER-Schaltung der Einheits-Adressen-Sammel-Leitung der Register-Verriegelungsschaltung ist. Der Ausgang dieses Blockes wird mit dem Eingang der UND-Schaltung AP verbunden, deren Ausgang im Block AU invertiert und im Block BA verstärkt wird. Der Ausgang des Blockes BA, Schalte die Einheits-Adress-Sammel-Leitung-zum-Einheit-Adress-Register-durch, schaltet die Einheit-Adress-Sammel-Leitungaus zum Einheits-Adress-Register durch. Dieses Register wird in den Fig. 179 A und B und I80 A und B dargestellt. Alle Kanal-Register, mit Ausnahme des B-Registers und Markier-B-Registers, arbeiten nach dem Lösch-Einstell-Prinzip, d. h. der Durchschalt-Impuls löscht das Register während er die Daten eingibt, der Einstell-Zustand dauert länger als der Lösch-Zustand, daher werden die alten Daten entfernt und die neuen eingegeben. In Fig. 8j5A und B geht Entnehme-CAW durch die ODER-Schaltung AA, den Inverter AC und schaltet das CCVV-Entnahme-Flipflop ein, das aus den Blocks AF und AG besteht. Von den Fig. 85A und B geht der.Ausgang des CCW-Entnahme-Flip3.ops zur UND-Schaltung AF, die in Fig. 87 liegt und deren

909883/1439

invertierter Ausgang den Block AE in den Fig. 189 A und B einstellt.

Nach den Fig. 8^A und B schaltet der Ausgang des Inverter-Blocks AC auch das Speicher-Anfrage-Flipflop ein, welches in den Fig. 89A und B dargestellt ist und aus den Blocks AH und AJ besteht. Das Speicher-Anforderungs-Flipflop schaltet das Speicher-Zyklus-Flipflop ein, das aus den Blocks AR und AS besteht. Der Ausgang des Speicher-Anforderungs-Flipflops AJ wird der UND-Schaltung AN zugeführt, deren Ausgang zu den Fig. 27A und B als Plus-Speicher-Anforderungs-Leitung verläuft. In den Fig. 27A und B führt die Plus-Speicher-Anforderungs-Leitung zur UND-Schaltung AL, den ODER-Schaltungs-Blöcken BQ und BR und zu dem Treiber AY, dessen Ausgang als Minus-Speicher-Anforderung der BCU über eine Simplex-Leitung zugeführt wird.

BAD

809883/1439

H 99 206 -J^f- Docket 7783

Auf Grund der Erregung der Kanal-Speicher-Anforderungs-Leitung erregt die BCU die BCU-Ansprech-Leitung. In den Fig. 27A und B wird der Kanal-Empfänger-Block AA durch die BCU-Ansprech-Leitung erregt und einer seiner Ausgänge, die Plus-BCU-Ansprech-Leitung, verläuft zu den Fig. 28A und B. In den Fig. 2δΑ und B wirkt die BC-Ansprech-Leitung als eine Verriegelungs-Leitung für die Adressen-gültig-Verriegelungsschaltung und stellt, nach dem Durchlaufen der UND-Schaltung AA, des Inverters AB, der 30 Nanosekunden-Verzögerungs-Leitung AC, des Leitungs-Abtast-Verstärkers AE und des Inverters AG die Adress-gültig-Verriegelungsschaltung ein. Der negative Ausgang dieser Verriegelungsschaltung verläuft durch die ODER-Schaltungen AM und AN zum MultLplex-Treiber AP. Der Ausgang dieses Treibers ist eine Adress-gültig-Leitung, die zur BCU verläuft. Gemäß den Fig. 88A und B wird das Minus-BCU-Ansprechen durch die Schaltungen AZ, AY und BX geleitet und invertiert. Wird die BCU-Ansprech-Leitung ^berregt, so wird der Ausgang der Schaltung AY negativ und die monostabilen Multivibratoren BX und AA werden angestossen. Die monostabilen Multivibratoren stossen die aus den Blocks AB und AC -bestehende BCU-Ansprech-Verrie^elungsschaltung ein.

Wie aus den Fig. 27A und B zu ersehen, verläuft der andere Ausgang des BCU-Ansprech-Leitung-Aufnahme-Blocks AA durch die aus den Blocks BY und BZ bestehende ODER-Schaltung und wird im Block CA verstärkt. Der Ausgang dieses Blockes ist Plus-BCU-Ansprechen-Verstärkt, und führt zu den Fig. 59A und B und I89.A und B.

Gemäß den Fig. 59A und B verläuft die Plus-BCU-Ansprechen-Varstärkt-Leitung durch die UND-Schaltung AA, wobei einer seiner Ausgänge zu den Fig. I52A und B verläuft, wo die Eingabe der Adresse in das Kommando-Adress-Register erzwungen wird. Der andere Ausgang des Blocks AA geht zur UND-Schaltung AN und AP und wird im Inverter AQ verstärkt. Der Ausgang von AQ ist die Leitung Minus-Start-Eingabe-Ausgabe-Löschen. Diese Leitung geht zu den

909883/U39 COPY

K99206 ' -J5*·- Docket 7783

sie
Piß· 173 A und B, wo/die Gedächtnis-Schutz-Register löscht. Minus-Start-Eingabe-Ausgabe-Lö'schen geht auch zu den Fig. 75A und B, wo sie durch die ODER-Schaltung AE und den Inverter AH verläuft. Der Ausgang des Inverters wird' in den Blocks AL und AQ verstärkt und den Blocks BB und BC zugeführt. Der Ausgang der Blocks AQ und BC ist!-Maschine-oder— einstellen—löschen. Durch diese Leitungen wird jedes Flipflop oder jede Verriegelungsschaltung gelöscht, die von einer vorherigen Operation einge- · stellt war. In der Fig. I89A und B wird ein BCU-Ansprechen— Verstärkt der UND-Schaltung AG zugeführt. Der andere Eingang des Blockes AG kommt vom Block RW von den Fig. I89 A und B. Der vom Block AF, Fig. 87 kommende Eingang zum Block AB erregt die Leitung, die der Kanal benötigt, um die Kommando-Adresse in die Speicher-Adressen-Sammel-Leitung einzugeben. Die hierzu erforderlichen Schalt-Kreise sind in den Fig. 9OA und B, 91A und B und 92A und B dargestellt. Es handelt sich um eine Multi-

werden

plex-Sammel-Leitung und alle TreiberVauf diesen Blättern dargestellt. Die Leitung BCU-Ansprechen bleibt für etwa 1 Mikrosekunde erregt.

Etwa 100 Nanosekunden nach der Erregung der BCU-Ansprechen-

• BCU die
Leitung erregt dieVBCU-Daten-Anforderungs-Leitung, die dem Block AD, Fig. 27A und B zugeleitet wird. Der Ausgang des Blocks AD wird in den Blocks CB, CC und CD verstärkt, Ausgang-Plus-BCU Daten-Anforderung ist. Die BCU-Daten-Anforderungs-Leitung wird durch die BCU etwa 100 Nanosekunden nach der Aberregung der BCU-Ansprech-Leitung erregt gehalten.

Nach der Aberregung der BCU-Ansprech-Leitung erwartet der Kanal »«■# einen Annahme-Impuls der BCU, der von dem Kanal in Fig. 28a, B im Block AU erhalten wird. Ein Ausgang dieser Anordnung

schnelle _

wird als S-Annähme bezeichnet und wird den Fig.o9A und B zugeleitet, wo er gemeinsam mit der+-3CU-Daten-Anforderung der UND-Schaltung AA zugeleitet wird. Der negative Ausgang dieser Schaltung, die Speicher-Anforderung-Flipflop-Blocks AH und AJ

909883/U39 bad ORIGINAL

U99206

In den Fig. 28a und B wird der andere Ausgang des Aufnahme-Blocks AU gemeinsam mit Plus-BCU-Da.ten-Anforderung der UND-Schaltung AVi zugeleitet, um den Späten-Fortschalt-Impuls zu erzeugen. Wenn der positive Späte-Fortschalt-Impuls am Ausgang des Blocks AU zur Verfügung steht, wird er einer dritten monostabilen Multivibrator-Anordnung zur Erzeugung von Speicher-Zyklus-Vervollständigungs-Impulsen zugeleitet. Diese dritte monostabile Multivibrator-Anordnung hat einen zusätzlichen

als

Ausgang zu dem Block AH.. Der Ausgang dieses Blockes wird

erzögerungs-CCW-gültig-monostabiler-Multivibrator

biht

erzögerungsCCWgültigmonostabilerMultivibrator

bezeichnet ■ ^_n

. Die Ausgänge in den Fig. ooA und B werden in folgendem im Zusammenhang mit ihrer Funktion beschrieben.

Von Fig. 88a, B verläuft eine Reihen-Fortschalt-Impuls-Leitung zu Fig. 4j, wo sie die Speicher-ungültig-Adress- oder Adress-Schutz-Prüfung von der BCU durchschaltet. Die gleiche Leitung geht auch zu den Fig. 44A und B, wo sie zum Durchschalten der Speicher-Adress-Prüf-Leitung von der BCU dient. Die Speicher-Markierungs-Leitungen werden nur bei Vorliegen eines Fehlers erregt.

In Fig. 87 wird die Pi-tHS+Fortschalt-Impuls-Leitung und die CCW-Entnahme-Durch^schalt-Leitung der UND-Schaltung AH zügeführt, - Ausgang zur Fig. 188au. β geleitet wird, wo er zusammen mit der Lade-DA-Impuls-Leitung der ODER-Schaltung AA zugeführt wird, im Block AC invertiert wird und die aus den Blöcken AM und AN bestehende Verriegelungsschaltung entstellt, deren positiver Ausgang im Block AR invertiert und im Block AX verstärkt wird. Der Ausgang dieses Blockes AX schaltet die Speicher-Daten-Sammel-Leitung-aus zu dem Daten-Adress-Register durch, das in den Fig. 155A und B, I56 A und B, 157A und B, I58A und B, I59A und B und I6OA und B enthalten ist.

In den Fig.58A,B wird der Plus-Fortschalt-Impuls der UND-Schaltung AH zugeführt. Ein Ausgang des Blockes AH geht nach Fig.68a und B, wo er das aus den Blöcken AE und AF bestehende

909833/143 9

TIC-Flipflop einschaltet. Ein zweiter Ausgang wird im Block AL, Fig.58A, B invertiert und geht nach Fig. 4^, wo er die Null-Prüfung der Speicher-Sammel-Leitung-Aus in den Stellen 4 bis 7 und 29 bis 31 schaltet. Dieser Ausgang verläuft auch zu Fig. I73A, wo er die dritte bis vierte Stelle der Speicher-Sammel-Leitung-Aus zu den Speicher-Schutz-Registern durchschaltet. Minus-Fortschalt-Impulse verlassen die Fig. 88A und B und werden zu den Fig. 28A und B geleitet, wo sie die aus den Blocks AX und AY bestehende Verriegelungsschaltung löschen. Das Löschen dieser Verriegelungsschaltung verursacht das Löschen der aus den Blocks AB und AC in Fig. 88A, B dargestellte Erinnere-BCU-Ansprech-Schaltung.

Die Ausgangs-Leitung dieses Kreises schaltet die Annahme-Verriegelungsschaltung ein, die aus den Blöcken AX und AY besteht. Ein Ausgang dieser Verriegelungsschaltung, die Plus-Annahme- Verriegelung, (am Block AX) geht zur Fig. 88A,B, wo sie als Verriegelungs-Leitung für das Erinnere-BCU-Ansprechen-Flipflop dient. Der andere Ausgang dieser Verriegelungs-Schaltung am Block AY, Fig. 28A, B wird im Block BD invertiert und geht zu den Fig. 59A, B als Plus-Annahme-Verriegelung, wo sie gemeinsam mit Start-Eingabe-Ausgabe-und- nicht TIC der UND-Schaltung AT zugeführtf^m die Einschalt-Verriegelungsschaltung einzuschalten, die aus den Blocks AC und AD besteht. Der Plus-Einstell-Impuls wird in den Blocks AE und AG

Der impuls

¹ er

verstärkt und verläuft zu den Fig. 58A, B, wo e*e das aus den Blocks AS und AE bestehende Entnehme-CAW-Flipflop löscht.

In diesem Zeitpunkt beginnt der Kanal asynchron zwischen der Eingabe-Ausgabe-Koppel-Einheit und dem Speicher zu arbeiten. Der verstärkte Plus-Ausgang der Einstell-Verriegelungsschaltung leitet eine Eingabe-Ausgabe-Selektions-Routine ein ZIn Port-

sMikro- schalt-Impuls wird durch die BCU etwa eintr> > Sekunde near usr Aberregung des 3CU-Ansprechens automatisch eine andere Speicher-Anfrage einleiten. Diese Speicher-Anfrage ist für das in der

909883/U39

Speicher-Adresse 512 untergebrachte CCW bestimmt. Der Kanal muß das CCW aus dem Speicher entnehmen, bevor er zur Abgabe eines Kommandos an die Eingabe-Ausgabe-Anordnung befähigt ist.

Wie aus den Fig. 27 A und B zu ersehen, gelangt ein M4-Fortschalt-Impuls zu dem Kanal-Aufnahme AC. Der Ausgang wird der UND-Schaltung AB und anschließend zu der ODER-Schaltung BA zugeleitet. Der Ausgang der ODER-Schaltung wird zu Fig. 88A, B als Plus-BCU-Fortschalt-Impuls geführt. Gemäß Fig. 88A, B wird der BCU-Fortschalt-Impuls gemeinsam mit dem Annahme-Verriegelung- und dem Merke-BCU-Ansprech-Impuls der UND-Schaltung AK zugeführt, deren Ausgang im Block AS invertiert wird. Der Ausgang dieses Inverters ist der Plus-Reihen-Fortschalt-Impuls. "In Schaltung gemäß Fig. 88A, B wird der Reihen-Fortschal t-Impuls zur Erzeugung eines Fortschalt-Impulses benutzt, der einerseits einen Späten-Fortschalt-Impuls erzeugt. Der Fortschalt-Impuls folgt dem Reihen-Fortschalt-Impuls nach 150 Nanosekunden und der Späte-Fortschalt-Impuls folgt dem Fort-schalt-Impuls nach 100 Nanosekunden. Ferner ist zu bemerken, daß diese Impulse durch zwei monostabile Multivibratoren und die dazugehörenden Kreise verzögert und geformt werden.

Zur Vermeidung von Wiederholungen wird die Erzeugung von Fortschalt- Impulsen gemäß Fig. 88A und B ohne die genaue Beschreibung der spaten Fortschalt-Impulse und der Speicher-Zyklus-Vervollständigkeits-Impulse erläutert, da sie in der gleichen Weise wie die Fortschalt-Impulse erzeugt werden.

Gemäß Fig. δδΑ, B wird ein Plus-Reihen-Fortschalt-Impuls im Block AS erzeugt und der aus den Blocks BK und BC gebildeten UND-Schaltung zugeleitet. Der Ausgang des Blocks BC stoßt den aus den Blocks BW und AE bestehenden monostabilen Multivibrator an. Der monostabile Multivibrator-Block AE hat zwei Ausgänge. Ein Ausgang ist mit dem UND-Schaltungsblock AM verbunden.

909883/U39

1 A 99206 -J^- Docket 778?

MO

Die Verbindung dient als Abschalt-Leitung. Der Ausgang führt durch den Inverter BL und durch die aus den Blocks BA und BB gebildete UND-Schaltung und schaltet den aus den Blocks BV und AD bestehenden monostabilen Multivibrator um. Der Ausgang des Blocks AD wird im' Block AL invertiert und wird der UND-Schaltung AM zugeführt, deren zweiter Eingang mit dem Ausgang des Blocks AE des vorhergehenden monostabilen Multivibrators verbunden ist. Der Ausgang eines monostabilen Multivibrator-Blocks ist negativ. Ist daher der Ausgang des Blockes AE während eines kürzeren Zeitraumes als der Ausgang des Blockes AD erregt, so gibt es einen Zeitraum in dem beide Eingänge der UND-Schaltung AM positiv sind. Der Ausgang des Blockes AM ist einerseits mit dem Inverter AT verbunden, dessen Ausgang mit einer zweiten monostabilen Multivibrator-Schaltung verbunden ist. Gemäß Fig. 87 führt die Minus-TIC-Leitung zur UND-Schaltung AK, um die Einschaltung von CCW-gültig durch den positiven, spaten Portschalt-Impuls zu verhindern. Die Einschalt-TIC-Leitung verläuft von den Fig. 58A und B zu den Fig. 68A und B, wo sie der ODER-Schaltung AL und dann der UND-Schaltung BC zugeführt werden, von wo sie nach den Fig. 89A und B verläuft, um das Speicher-Anforderungs-Flipflop zur Einleitung einer anderen Speicher-Sequenz einzuschalten. Mit dem Abklingen des Fortschaltimpulses schaltet der Ausgang des TIC-Flipflops das TIC-Zyklus-Flipflop ein, das aus den Blocks AG und AH besteht. Der Ausgang des Blockes AG wird im Block BB invertiert und im Block AZ verstärkt. Der Ausgang des Blockes AZ stellt den Plus-TIC-Zyklus dar. Zu diesem Zeitpunkt gelangt der +Späte-Fortschalt-Impuls von den Fig. 88a und B zu den Fig. 89A und B, wo er gemeinsam mit dem Minus-Behalte-Spächer-Nicht-CCW-Entnahrne-Impuls dem UND-Schaltung-Block AB zugeführt wird, dessen Ausgang den aus den Blocks AR und AJ bestehenden Speicher-Zyklus-Flipflops löscht.

909883/U39

AU

Beim Einschalten des CCW-Entnahme-Flipflops wurde der Ausgang des Kommando-Adressen-Registers zu dem Addierer durchgeschaltet. Die TIC-Operation ersetzt den Ausgang des Kommando-Adress-Reglsters durch den Ausgang des Daten-Adress-Registers. In den Fig. 84A und B gelangt der Plus-TIC-Zyklus zur UND-Schaltung AT, deren Ausgang die Durchschaltung des Kommando-Registers zum Addierer im Block AJ blockiert. Plus-TIC- Zyklus gelangt auch zum Block AL, dessen Ausgang zu den Fig. 189A und B verläuft, wo er die Daten-Adresse zum Addierer durchschaltet. Die Leitung gelangt zur ODER-Schaltung in den Fig. I89A und B, Block AC, .dessen Ausgang in den Blocks AH und AQ verstärkt wird. Der Ausgang des Blocks AQ bewirkt die Durchschaltung der Daten-Adresse zum Addierer, (siehe Fig. 198 A und 3 bis 215) Die Leitung -GT DA + 1 TO ADD TIC verläuft vom Block AL in den Fig. 84A und B auch zu den Fig. 198A und B um den Addierer zu inkrementleren. Die Leitung -GT DA + 1 TO ADD TIC ist mit dem Eingang der ODER-Schaltung BF in den Fig. 198A und B verbunden. Das Ausgangs-Signal des Blocks BF wird im Block BG-invertiert der ODER-Schaltung AW und der UND-Schaltung BB zugeführt, deren Ausgang die Inkrementier-Leitung darstellt, welche verursacht, daß acht volle Bytes zum Inhalt des Addierers hinzugefügt werden.

In Fig, 87 wird der Plus-TIC-Zyklus und das Plus-CCW-Entnahme-Signal dem UND-Schaltungs-Blocks AG zugeführt und gelangt zu der in den Fig. I89A und B dargestellten Schaltung, um die Daten-Adresse zur Speicher-Adress-Sammel-Leitung durchzuschalten. Dies erfolgt durch Eingabe in einen ODER-Schaltungs-Block AA, dessen Ausgang mit einem UND-Schaltungs-Block AF verbunden ist. Der Block AF wird bei Eintreffen eines BC-Ansprech-Verstärkt-Signals erregt. Wenn diese Bedingung erfüllt ist, wird das Ausgangs-Signal des Blocks AF im Block AN invertiert, dessen Ausgangs-Signal das Durchschalten des Daten-Adress-Registers zur Speicher-Adressen-Sammel-Leitung bewirkt. BAD ORIGINAL

8Ü98B3/U39

Die Erinnere-BCÜ-Ansprech- und Plus-Annahrae-Verriegelungsschaltungs-Signale werden dem in den Fig. 88A und B dargestellten UND-Schaltungs-Block BZ zugeführt, dessen Ausgangs-Signal im Block CA invertiert wird, dessen Ausgang zum Block AB in den Pig. 84A und B geleitet wird. Der Ausgang des Blockes AB stellt das aus den Blocks AG und AH bestehende Verriegelung-Addierer-zu-Kommando-Adressen-Flipflop ein. Der Ausgang des Blocks AH wird mit der in den Fig. 189A und B dargestellten ODER-Schaltung AE zugeführt und weiterhin" in den Blocks AL, AU und AM und AV verstärkt. Die Ausgänge der Blocks AU und AV verriegeln den Addierer. Die entsprechenden Schaltungen sind in den Fig. 198A und 3 bis 215 dargestellt.

Der von der in den Fig. 88A und B dargestellten Schaltung erzeugte Fortschalt-Impuls zur CCW-Entnahme wird dem in der Fig. 87 dargestellten Block AH zugeleitet. Der Ausgang des Blocks AH wird im Block AS invertiert und gelangt in die in Fig. 4j dargestellte Schaltung , wo er zur Prüfung auf Nullen in den Sammei-Leitungs-Stellen JT bis 39 dient. Der Ausgang des in Fig. 87 dargestellten Blocks AH wird auch zum Durchschalten der Speicher-Daten-Sammel-Leitung-Aus-Leitung zu den entsprechenden Registern verwendet. Das Durchschalten zum Zahl-Register wird gemäß den Fig. I87A und B durchgeführt.

SDBO
Das Minus-GT-Srr-öe-zu-CT-und-DA REG-Signal vom Block AH, Fig. 87, wird dem ODER-Kreis-Block AA in den Fig. 187 A und B zugeführt, im Block AF invertiert, der ODER-Schaltung AL zugeführt und in den Blocks AS und AX verstärkt. Das Ausgangs-Signal des Blocks AX in den Fig. I87A und B schaltet die Speieher-Daten-Sammel-Leitung-Aus-rLeitung zum Zahl-Register durch. Das Zahl-Register wird in den Fig. 161 A und 3, 1ö2 A und B und 1oj5 A und B beschrieben. In den Fig. 188A und B gelangt das - GT -ferw-.zu-CT-urxi-DA-REG-Signal von der in Fig. 87 dargestellten Schaltung zur ODER-Schaltung AA, wira im Block AC invertiert, der ODER-Schaltung AM zugeführt ur.a .n

909883/H39 ' bad

den Blocks AR und AX verstärkt. Der Ausgang des Blocks AX, Pig, 188A und B, führt das Durchschalten der Speicher-Samrael-Leitungs-Aus-Leitung zum Daten-Adress-Register durch, das in den Fig. 155A bis 16OB dargestellt ist. Die von der Pig. kommende Leitung -GT SDBO zu CT und DA REG führt auch zum ODER-Schaltungs-Block AA in den Fig. 193A und B und zu den Blocks AG, AL und AR. Der Ausgang des Blocks AR schaltet die SDBO zum Kennzeichnungs-Register durch, das in den Pig. I65A und B dargestellt ist. Der Plus-Fortschalt-Impuls wird auch dem Block AJ in Fig. 87 zugeführt. Der Ausgang dieses Blockes wird dem ODER-Kreis-Block AS in den Fig. 193A und β zugeführt, dessen Ausgang über den UND-Kreis-Block AX geführt und in den Blocks AZ und BB verstärkt wird. Der Ausgang des Blocks BB schaltet die Speicher-Sammel-Leitung-Aus-Leitung zum Kommando-Register durch. Das Register wird in den Fig. bis 168 A, B dargestellt.

Der von den Fig. 88A und B kommende Späte-Versehiebe-Impuls für das CCW gelangt gemeinsam mit +CCW-Entnahme-durangeschaltet zum UND-Schaltungs-Block AK in Fig. 87. Das Ausgangs-Signal dieses Blocks schaltet das aus den Blocks AH und AJ bestehende CCW-gültig-Flipflop in den Fig. 8j5A und B. ein. Das Plus-CCW-gültig-Signal wird durch das Ausgangs-Signal des Blocks AH gebildet, das in den ODER-Blocks BL

verstärkt und AR invertiert und im Block AW » wird. Die von dem Block AJ kommende negative Phase wird durch die ODER-Bloeks AS und BM invertiert und im Block AX verstärkt. Der Ausgang des Blocks AH weist noch zwei weitere Verbindungs-Leitungen auf. Die eine führt zum UND-Schaltungs-Block AD, an dessen zweiten Eingang der Späte-Fortschalt-Impuls angelegt wird. Beim - des Späten-Fortschalt-Impulses löscht der Block AD die CCW-Entnahme-Schaltung. Die andere Leitung vom Ausgang des Blockes AH führt zum UND-Schaltungs-Block AP. Diese Schaltung wird während der Zeit,in dem der Minus-Verzögerung-CCW-gültig-Multivibrator umschaltet, untätig sein. Wenn der Zyklus des monostabilen Multivibrators beendet ist, wird das

9098 83/U39

*6θ Docket 7783

Ausgangs-Signal des Blockes AD im Block AT invertiert und wird zum Plus-CCW-gültig- und Keine-Fehler-Signal. In den Fig. 84A und B gelangt das Plus-CCW-gültig-Signal zum UND-Schaltungs-Block AA, dessen Ausgangs-Signal die aus den Blocks AP und AE bestehende Schaltung zum Durchschalten der Kommando-Adresse zum Addierer-Flipflop löscht.

Der von der in den Fig. 88A und B dargestellten Schaltung kommende Plus-späte-Verschiebungs-Impuls gelangt zum Block AN in den Fig. 64A und B. der Ausgang-Impuls dieses Blocks stellt Minus GT AD zu CA nicht WR CDA dar. Ein Ausgang dieses Blocks gelangt zu der in Fig. 46 dargestellten Schaltung zum Probieren für das Vorliegen eines Addierer-Fehlers. Der Ausgang dieses Blocks ist auch mit dem ODER-Schaltungs-Block AD in den Fig. I87A und B verbunden, wird im Block AJ invertiert und schaltet die aus den Blocks AN und AP bestehende Verriegelungs-Schaltung ein. In den Blocks AV und BA erfolgt eine Verstärkung. Der Ausgang des Blocks BA schaltet den Addierer zum Kommando-Adress-Register durch, das in den Fig. 152A und B, 15J5A und B und 154a und B dargestellt ist. Auf der in den Fig. 84A und B dargestellten Schaltung wird der Plus-Speicher-Zyklus -Vervollständigung-Impuls dem Block AF zugeführt, dessen Ausgang zum Löschen des Verriegelungs-Kommando-Adresse-zum Addier-Flipflops verwendet wird.

Gemäß Fig. 25 ist der Status des Kanals der folgende. Das Kommando-Adressen-Rsgister enthält die Adresse 520, das Daten-Adressen-Register enthält die Adresse 1024, das Zähl-Register enthält eine Byte-Zählung von 40, das Kommando-Register enthält ein Code-Bedeutung-Lesen, das Kennzeichnungs-Register ist leer.. Es werden jetzt wieder die Eingabe-Ausgabe-Koppel-Einheit-Operationen beschrieben, deren Funktionen parallel ausgeführt werden und die gleichzeitig mit den Speicher-Operationen stattfinden.

909883/ U 3 9 BAD OfflC.NAL

1499208 --fÖS- Docket 7783

HS

Der von den in den Fig. 59A und B beschriebenen Schaltung kommende Plus-Einsteil-Impuls wird zum Durchschalten der Einheit-Adresse in die Daten-Aus-Sammel-Leitung verwendet. Der Plus-Einstell-Impuls schaltet das Einheit-Adress-Register zu den Daten-Aus-Sammel-Leitung-Verriegelungsschaltungen durch, die in den Pig. 226A und B bis zu den Fig. 2^4A und B beschrieben sind. Die Daten-Aus-Sammel-Leitungs-Anordnungen werden in den gleichen Figuren beschrieben.

-η τη- r« · j r*-, ,-.. x. ,·, ^ »τ. ^x. Qoerationsausführend Gemäß Fig. 60 wird Plus-Emstell* und Nicht-c der UND-Schaltung AK zugeführt und in den Blocks AL und AM invertiert. Der Ausgang des Blocks AM wird zum Einschalten des Taktgebers und einer Initial-Frequenz durch die Eingabe-Ausgabe-Koppel-Einheit verwendet. Der Block AM erregt den Block AB, dessen Ausgang der in der Fig.52 beschriebenen Schaltung zum Einschalten des Taktgebers zugeleitet wird. Die Funktion des Taktgebers ist aus der Fig. 15 zu entnehmen. Zur Taktgeber-Zeit T4, nicht T5 ist der Ausgang des Blockes AE negativ und wird der Schaltung gemäß den Fig. 8IA und 3 als Minus-Einstell- uncl T4-Signal zugeleitet, wo es das Adress-Aus-Flipflop einschaltet, das durch die Blockes AG und AH dargestellt wird. Der Ausgang des Blocks AH wird der Schaltung gemäß Fig. 45 zugeleitet, wo es die Parität der Einheit-Adresse an der Daten-Aus-Sammel-Leitung prüft. Der Ausgang des Blocks AG wird im Block AV invertiert und dem Block BC, Fig. 3OA und B, zugeleitet. Das Signal wird im Block BD invertiert und gelangt zum Simplex-Treiber-Block AK, dessen Ausgang das Signal-Koppel -Einheit- Adresse- Aus darstellt. Zur Taktgeber-Zeit T7 wird gemäß Fig. 60 der Ausgang des Blockes AN negativ. Dieser Ausgang wird der in den Fig. 8IA und B dargestellten Schaltung zugeleitet, wo er das aus den Blocks AB und AC bestehende Selektiere-Aus-Flipflop einschaltet.

BAD

8Q9883/U39

Der Block AC wird dem Inverter AK zugeleitet, dessen Ausgang zu der in den Pig. 3OA und B dargestellten Schaltung als Plus-Selektiere-Aus-Verriegelungssignal zugeleitet wird, wo es der UND-Schaltung, Block AD, zusammen mit Minus-Simuliere-Koppel-Einheit zugeführt wird. Der Ausgang des Blocks AD ist einerseits mit der aus den Blocks BG und BH bestehenden ODER-Schaltung verbunden, von wo er zum Slmplex-Treiber-Block AM verläuft. Der Ausgang dieses Treibers bedeutet Koppel-Einheit-Selekt/lere-Aus. Der Ausgang des Blocks AD ist darüberhinaus auch mit der aus den Blocks BJ und BK bestehenden ODER-Schaltung verbunden und verläuft von dort zum Simplex-Treiber-Block AY. Der Ausgang dieses Treibers bedeutet Koppel-Einheit Aushalten. In Fig. 60 wird bei Erregung der von den Pig. 8lA und B, Block AK, kommenden Plus-Selektriere-Aus-Verriegelungsleitung und beim Vorliegen von "Einstellen" die UND-Schaltung AJ erregt und ein Taktgeber-Abschalt-Impuls erzeugt. Dieser Impuls: "Einschalten-und-Selektieren-Aus", werden der in der Fig. 52 dargestellten Steuer-Schaltung zum Abschalten des Taktgebers zugeleitet.

Als Ergebnis der Aussendung von Selektiere-Aus- und Adresse-Aus durch den Kanal spricht die Eingabe-Ausgabe-Anordnung mit Datenverarbeitend-Ein an. Alle Empfänger der Kanal-Koppel-Einheit sind in den Fig. 25A und B dargestellt. Operationsausführend-Ein wird dem Block AC in den Fig. 25A und B zugeführt. Es wird gemeinsam mit Minus-SIM-Koppel-Einheit dem UND-Schalter AH zugeführt und in den Blocks AM und AT verstärkt. Einer der beiden Ausgänge des Blocks AT verläßt die in dieser Figur dargestellten Schaltung als Minus-Operationsausführend-ein (- OP in). Ein zweiter Ausgang wird im Block AX invertiert und verläßt die Figur als Plus-Datenverarbeitend-Ein (+ OP in). Minus-Op-in wird der in den Fig. 8IA und B dargestellten Schaltung zugeleitet, wo es die Adress-Aus-Flipflops, dargestellt durch die Blocks AG und AH_x löscht. Als Ergebnis des Abklingens der Adresse-Aus-Leitung erregt die Eingabe-Ausgabe-Anordnung ihre Adress-Ein-Markierungs-Leitung. Diese Leitung führt zum Block /A in den Fig. 25A und B. Der Ausgang des Sloeks AA wird gemeinsam mit der Leitung-

809883/1439 SAD ORIGINAL

H99206

Minus-SII4-Koppel-Einheit der UND-Schaltung AE zugeleitet. Der Ausgang des Blockes AE verläuft durch die ODER-Schaltung AK zum UND-Schaltungs-Block: AQ. Dieser Block ist für das genannte Signal nur durchlässig, wenn das CCW-gültig-Flipflop im Eih-Zustand ist. Liegen die erforderlichen Bedingungen an den Eingängen vor, so wird der Ausgang von AQ negativ werden. Dieses Signal wird im Block AV invertiert und verläuft zu der in Fig. 6l dargestellten Schaltung als ein Plus-Adress-Eingeschaltet-Signal. In Fig. 61 wird Plus-Adress-Eingeschaltet gemeinsam mit Eingeschaltet und OP- in der UND-Schaltung AB zugeführt. Der negative Ausgang dieses Blocks wird der Fig. 52 zum Einschalten des Taktgebers zugeführt (siehe Fig. 15). Der Taktgeber wird zu diesem Zeitpunkt eingeschaltet, um einen Vergleich zwischen dem Einheit-Adress-Register und den Daten-Sammel-Leitung-Ein-Bits durchzuführen. Dies wird in der in Fig. 23ό angegebenen Schaltung durchgeführt. Jede Nicht-Übereinstimmung der Bits in der Samme1-Leitung im Vergleich zu dem Register-Bit wird zu einer Erregung des Ausgabe-Blocks UG der Fig. 2J6 führen. Stimmen die Adressen überein, dann wird in Flg. 61 zum Zeitpunkt T4 der Ausgang des Blockes AD erregt. Dieser Ausgang wird im Block AJ invertiert und dann gemeinsam mit der'CCW-gültig- und -Kein-Fehler-Leitung der UND-Schaltung AE zugeführt. Der Ausgang des Blockes AE wird der in Fig. 52 dargestellten Schaltung zugeführt, wo er den Taktgeber abschaltet. Der Ausgang des Blocks AE wird auch der in den Fig. 59A und B dargestellten Schaltung zugeleitet, wo er das durch die Blocks AC und AD gebildete Ein-Stellflipflop löscht. Bei der Aberregung der Einstell-Verriegelungsschaltung wird der Block AF gemäß Fig. 61 erregt. Der Ausgang dieses Blocks wird der in Fig. 82A und B dargestellten Schaltung zugeleitet, wo er die Schalt-Kommando-Verriegelungs-Schaltung einschaltet, die durch die Blocks AD und AE dargestellt ist. Der Ausgang des Blocks AD verläßt die in dieser Figur dargestellte Schaltung als Plus-Lese- oder -Schreibe-Signal und wird der Fig. 61 zugeleitet, wo er gemeinsam

BAD 909883/U39

mit dem Adress-Eingeschaltet-Signal der UND-Schaltung AG zugeführt wird. Der Ausgang des Blockes AG wird einerseits zu der in Pig. 52 dargestellten Schaltung zum Einschalten des Taktgebers zugeleitet. Der Ausgang des Blockes AG wird darüber hinaus der in den Fig. 226A und B dargestellten Schaltung zugeleitet, wo er verstärkt wird und das Kommando-Register zur Daten-Sammel-Leitung-Aus-Leitung durchschaltet. Diese Schaltung wird in den Figuren 226A und B bis 2^4A und B dargestellt.

In der in Fig. 61 dargestellten Schaltung wird der Block AL zum Zeitpunkt TO, nicht T4 erregt. Der Ausgang dieses Blockes

den
wird/in den Fig. 289A und B und 21ÖA und B dargestellten Schaltungen zugeleitet. Die Funktion dieser Leitung, - GT DAB + CT zu ADD, besteht darin, das Zahl-Register und den Byte-Teil des Daten-Adress-Registers zum Addierer durchzuschälten. Der Byte-Teil des Daten-Adress-Registers stellt auch die Start-Stelle des Byte-Zählers ein. Das tatsächliche Durchschalten erfolgt in der in den Fig. I89A und B dargestellten Schaltungen, in denen die Leitung vom Block AL, Fig. 61, dem ODER-Schaltungs-Block AD zugeleitet, im Block AK invertiert und im Block AS invertiert und verstärkt wird,. Der Ausgang des Blocks AS schaltet das Zahl-Register zum Addierer durch. Die Leitung vom Block AL, Fig. 61, wird auch den in"den Fig. I89A und B dargestellten Block AT zugeleitet. Der Ausgang des Blocks AT schaltet den Byte-Teil des Daten-Adress-Registers zum Addierer durch. Dies wird durch die Leitung + GT DAB zu AB in den Fig. 197 A und B bewirkt. In den Fig. 197A und B schaltet die Leitung + GT DAB zu AD die Bits 1,2 und J5 vom Daten-Adress-Register zum Addierer und zum in den Fig. 21βΑ bis 217B dargestellten Byte-Zähler durch. (Siehe auch Fig.

Der Block AH in Fig. 61 wird zur Taktgeber-Zeit T2, nicht erregt. Der Ausgang dieses Blocks wird der in Fig. 45 dargestellten Schaltung zum Feststellen einer Fehler-Bedingung in der Daten-Aus-Sammel-Leitung zugeleitet. Zum Zeitpunkt T4 wird

90988 3/U39 " bad original

der Block AP in Fig. 6l erregt. Der Ausgang des Blocks AP wird den in den Fig. I66 und 189 A und B dargestellten Schaltungen zugeleitet. In der in Fig. I66 dargestellten Schaltung führt diese Leitung, Minus-Verriegele-Addier-Aus, zum ODER-Schaltungs-Block AJ, dessen Ausgang als Probierimpuls für die Paritats-Prüfung des Kennzeichnungs-Registers verwendet wird. In den in den Fig. I89A und B dargestellten Schaltungen wird die Minus-Verriegelung-Addierer-Aus-Leitung ■ dem ODER-Schaltungs-Block Ap zugeführt, dessen Ausgang in den Blocks AL und AM invertiert wird, wobei der Ausgang dieser

zu des

beiden Blocks £» Verriegelung*!«·Addierers verstärkt wird. Gemäß Fig. 61 wird zum Zeitgeber-Zeitpunkt T4, nicht T5, der Ausgang des Blocks AQ negativ. DerAusgang des Blocks AQ verläuft einerseits zu der in Fig. 46 dargestellten Schaltung, wo er als Tast-Impuls für eine Addierer-Prüfung dient. Der Ausgang der Blocks AQ verläuft auch zu der in den Fig. 187 A und B dargestellten Schaltung, wo er dem ODER-Schaltungs-Block Pß. zugeführt, im Block AG invertiert, dem ODER-Schal tungs-Block AQ zugeführt und in den Blocks AT und AY verstärkt wird. Gemäß Fig. 187A und B wird der Ausgang des Blocks ¹AY zum Durchschalten des Addierers zum Zähler-Register verwendet. Das Zähler-Register wird in den Fig. I6IA bis 164 dargestellt. Zum Zeitpunkt T7 wird der in Fig. 61 dargestellte UND-S ehalt er-Block AN erregt. Der Ausgang dieses Blockes;Minus-Kommando-Aus-Adress-Ein, wird dem Kommando-Aus-ODER-Schaltungs-Block AA in Fig. 61 zugeführt. Der Ausgang des Blocks AA wird im Block AG invertiert, verläuft durch die ODER-Schaltungs-Blocks AP und AQ, und durch den Simplex-Treiber-Block AL, Der Ausgang des Blocks AL stellt das Signal Minus-Koppel-Einheit-Kommando-Aus dar. Auf Grund des Kommando-Aus des Kanals erregt die Eingabe-Ausgabe-Anordnung

ein, ihre Status-Ein-Markierungs-Leitung/tinu gibt ihren Status in die Daten-Ein-Sammel-Leitung ein. Normalerweise befinden sich keine Status-Bits in dureh die Anordnung ausgesendeten Status-Bytes. Die Stätus-Kin-Markierungs-Leitung führt zu dem in don Fig.25A und R dargestellten Bioek AB der ein Empfänger-oder Aufnahme-Block ist. Der Ausgang des Blocks AB wird zusammen mit der Simuliere-

S09883/H39

U99206 ^ _Doclcet7785

4Ψ0

Koppel-Einheit-Leitung dem UND-Schaltungs-Block AG zugeführt, dessen Ausgang durch einen ODER-Schaltungs-Block AL verläuft. Der Ausgang des Blocks AL wird einerseits in den ODER-Schaltungs-Blocks AR und AW invertiert und im Block BE verstärkt. Der Ausgang^ des Blocks BE verlässt die in den Pig. 25A und B dargestellte Schaltung als ein Plus-Status-Ein-Signal. Der Ausgang des Blocks AL wird aber auch durch den Block AS verstärkt und verläßt die in den Fig. 25A und B dargestellte Schaltung als ein Status-Ein-Signal, und wird der in Fig. 45 dargestellten Schaltung zugeführt, wo er zur Erzeugung eines Impulses verwendet wird, der die Parität im Status-EinByte der Status-Ein-Sammel-Leitung prüft. In der in Fig. 61 dargestellten Schaltung wird Plus-Status-Ein zusammen mit Leseoder-Schreibe dem UND-Schaltungs-Block AR zugeführt. Ein Ausgang des Blocks AR wird der in Fig. 52 dargestellten Schaltung zugeleitet, wo er den Taktgeber ausschaltet. Der Ausgang des Blocks AR wird aber auch im Block AT invertiert und ver-

äßt die in dieser Figur dargestellte Schaltung als ein Plus-Lese- oder-Schreibe- und-Status-Ein-Signal, das der in den Fig. 7J5A und B dargestellten Schaltung zugeleitet wird, wo es gemeinsam mit Ύ3 dem Und-Schaltunris-Blqck AA zugeleitet wird.

- stellt das durch' die Blocks Der Ausgang dieses BloeksYAh una AC dargestelltes Sequenz-

äin-Flipflop ein. Der Ausgang des

Blocks AB wird im Block AH invertiert und verstärkt und verläßt die in dieser Figur dargestellte Schaltung als Minus-Sequenz- 1. Der Ausgang des Blocks AC wird im Block AJ invertiert und verstärkt und verläßt die in dieser Figur dargestellte Schaltung als Plus-Sequenz 1. Plus-Seqjenz 1 wird der in den Fig. 62A und 3 dargestellten Schaltung zugeleitet und gemeinsam mit Status-Ein dem UND-Schaltungs-Block AA zugeleitet, durch ■aen Block BF invertiert und im Block AH wieder invertiert. Der rtUSgang des Blocks AH wird einerseits gemeinsam mit Nicht-Sequenz c. dem UND-Schal tungs-Block AK zugeführt, dessen Ausgang;■ Minus-Sequenz-1-und-Status-Sin der in Fig. 52 dargestellten Schaltung zugeführt wird, wo er den Taktgeber einschaltet.

909883/H39 " BAD ORIGINAL

H99206 ■'-«*-. Docket 778?

Der Ausgang des in den Fig. 62A und B dargestellten Blocks AH wird auch gemeinsam mit dem Taktgeber-Impuls T2 der UND-Schaltung AB zugeführt, im Block BG invertiert, im Block AJ wieder invertiert und der UND-Schaltung AQ zugeführt, an deren aeitern Eingang die Plus-Status-Gleich-Null-Leitung von Block AP, Fig. 47, liegt. Der Ausgang des UND-Schaltungs-Blocks AQ durchläuft den ODER-Schaltungs-Block AV und den UND-Schaltungs-Block AW, dessen Ausgang die in den Fig. 62A und B dargestellte Schaltung als-Annahme-zu-CPU-Start-Eingabe-Ausgabe verlässt. In der in Fig. J52 dargestellten Schaltung wird die Annahme-zu-CPU-Start-Eingabe-Ausgabe-Leitung dem ODER-Schaltungs-Block AE zugeführt, dessen Ausgang mit dem UND-Schaltungs-Block AL verbunden ist und die in Fig. J>2 dargestellte Schaltung als—Annahme-Leitung verlässt. Die Minus-Annahme-Leitung verläuft zu der in den Fig. j51A und B dargestellten Schaltung, wo sie in den ODER-Schaltungs-Block BK eintritt und in den Blocks BL und AZ invertiert wird. Der Ausgang des Blocks AZ, Fig. J51A und B, ist die Multiplex-Leitung^ Freigabe-zu KJPU. Bei Erregung dieser Leitung erregt die zentrale Recheneinheit die Selektiere-Kanal-Ή unoViaDart-Eingabe-Ausgabe-Leitungen ab. Der Kanal ist' nun bereit mit der Koppel-Einheit zusammen zu arbeiten und die Übertragung von Daten durchzuführen. Der Zustand des Kanals in diesem Zeitpunkt ist aus der Zeile 5 der Fig. 25 zu entnehmen .

In der in den Fig. 62A und B dargestellten Schaltung verlässt der Ausgang des Blocks AQ die Darstellung als Minus-Einschalt~ Sequei~iZ-2-Leitung. Diese Leitung verläuft zu der in den Fi-.¹;. 6j5A und B dargestellten Schaltung, wo sie die aus den Blocks AD und AE bestehende Sequenz-2-Schaltung in den Ein-Zustand überführt. Die Plus-Phase von Sequenz-2 wird in den Blocks AL and ÄS verstärkt. Die Minus-Phase der Sequenz-2 wird in den Blocks AT, 3J₁ und AY verstärkt. Da der Kanal eine Lese-Operation durchführt, ist Bleck AS in der in den Fig. 62A und B dargestellten Schaltunp erro?:t. Der Ausgang des Blocks AS überträgt das erste

Dienst i\us-
■ ■■»■-■ - 1-Siejnal über die Koppel-Einheit. Die Leitung

BAD QBKMi#i 909883/U39

-■»β·- Docket 778?

-Dienst-Aus verlässt die in den Fig. 62A und B dargestellte Schaltung und verläuft zu der in Fig. 29 dargestellten Schaltung, wo sie durch den ODER-Schaltungsblock AE, den UND-Schaltungs-Block AH, den ODER-Schaltungs-Block AR und die Treiber-Blocks AS und AN durchläuft. Der Ausgang des Blocks AN sendet ein Koppel-Einheit-Dienst-Aus-Signal zu der Steuer-Einheit. Nach Empfang dieses Signals unterbricht die Steuer-Einheit das Status-Ein-Signal zum Kanal und setzt die übertragung von Daten fort.

Der Kanal wartet auf ein Dienst-Ein-Signal, verriegelt die Information in der Daten-Sammel-Leitung-Ein, schaltet sie zum B-Register durch und antwortet mit einem Dienst-Aus-Signal. Die Anzahl der Wiederholungen dieser Operation wird durch den Inhalt des C-Registers bestimmt, der in diesem Fall 40 Bytes beträgt. Jede Dienst-Ein-Aff orderung wird in der gleichen Weise behandelt. Das Dienst-Ein-Signal gelangt zum Block AD, Fig. 25A und B, wird in dem UND-Schaltungs-Block AJ und ODER-Schaltungs-Block AN invertiert und verlässt die in den Fig. 25Λ und B dargestellte Schaltung als Plus-Dienst-Ein. Plus-Dienst-Ein gelangt zu der in Fig. 5J5 dargestellten Schaltung, wo sie in den UND-Schaltungs-rBlock AA eintritt, dessen Ausgang die Darstellung als Dienst-Aus-Leitung verlässt. In der in Fig. 29 dargestellten Schaltung verläuft die von Fig. 53 kommende Dienst-Aus-Leitung durch den ODER-Schaltungs-Block AE, den UND-Schaltungs-Blqck AH, den ODER-Schaltungs-Block AR und die Multiplex-Treiber-Blocks AS und AN. Diese Dienst-Ein- und Dienst-Aus-Signal-Sequenz erfolgt unabhängig von der Operation, die der Kanal durchführt, beispielsweise Verriegelung von Sammel-Leitung-Ein, Durchschalten der Sammel-Leitung zum B-Register, Fortschalten des Byte-Registers, Sequenz-3- und Sequenz-4- Operationen (auf den letzten Stand bringen der Zählung und auf den letzten Stand bringen der Daten-Adresse). Die von Block AN (Fig. 29 kommende Plus-Dienst-Ein-Leitung tritt in

9 0 9883/U39

H99206

den in Fig. 5j5 dargestellten UND-Schaltungs-Block AA ein. Der Ausgang des Blocks AA verläuft durch die Blocks AE, AX und AY und löst den durch die Blocks AZ und AB gebildeten monostabilen Multivibrator aus. Der Ausgang des Blocks AB wird im Block AP invertiert, tritt in den UND-Schaltungs-Block AK ein und wird im Block AQ invertiert. Der Ausgang des Blocks AQ (Pig. 52) verlässt diese Figur als Plus-Schalte-Sammel-Leitung-in-die-B-Register-Leitung. Diese Leitung führt zu den in den Fig. 54 und 220A und B dargestellten Schaltungen.

Gemäß Fig. 54 tritt die Plus-Schalte-Sammel-Leitung-in-die—

Inverter-B-Register-Leitung in deriVBlock ABein, dessen Ausgang mit dem ODER-Schaltungs-Block AG verbunden ist. Der Ausgang des Blocks AG verlässt die in der Fig. 54 dargestellte Schaltung als Plus-Schalte-Byte-Zählung-Gleich-Null-Verriegelung-Leitung. Die Byte-Zählung-Gleich-Null-Verriegelungs-Schaltung erregt die Kreise für die Sequenz 3 im geeigneten Zeitpunkt. Der Ausgang des Blocks AB in Fig. 54 ist auch verbunden mit Block AQ, Block AP und den aus den Blocks AS und AA bestehenden monostabilen Multivibrator mit 100 Nanosekunden Umschaltzeit. Der Ausgang .des Blocks AA verläuft zürn ODER-Schaltungs-

Zähl-Block AE, dessen Ausgang, Plus-Verändere-By ufc-riegister, zu den in den Fig. 216A und B und 218A und B dargestellten Schaltungen abgeführt wird, wo er den Byte-Zähler um eins fortschaltet. In Fig. 53 verläuft die Plus-Schalte-Sammel-Leitung-Ein-zur B-Register-Leitung ebenfalls zu der in Fig. dargestellten Schaltung, wo sie das tatsächliche Durchschalten der Sammel-Leitung zum B-Register bewirkt. Der Byte-Zähler bestimmt die Stelle des B-Registers* zu der die Sammel-Leitung-2in durchgeschaltet werden soll. In Fig. 55 ist der Block des monostabilen Multivibrators mit dem ODER-Schaltungs-Blöck AT verbunden, dessen Ausgang zu den Blocks AW, AD und AH führt. Der Ausgang des Blocks AH, Plus-Verriegele-Sammel-Leitung-Ein, verläuft zu αen 1» den Fig. 222A und B, 22JA und B und 2243 dargestellten Schaltungen und bewirkt die tatsächliche Verriegelung von Sammel-Leitung-Ein.

909883/U39

-TJV- Docket 7783

Wie schon vorher angegeben, wird die Diens-Eln-, Dienst-Aus-Signal-Sequenz unabhängig von Operationen zum auf den letzten Stand bringen der Adresse durchgeführt. Dieses auf den letzten Stand bringen wird durch den Hbck AG in Fig. 54 eingeleitet. Der Ausgang des Blocks AG, Plus-Schalte-Byte-Zähler-gleich-Null-Verriegelungs-Schaltung, der zu der in den Fig. 218A und B dargestellten Schaltung führt, wird zum Schalten des Blocks AP verwendet. Der Block AP ist als Decoder ausgestaltet und leitet beim Negativwerden seines Ausganges die Sequenzen zum auf den letzten Stand bringen ein. Der Ausgang des Blocks AP, Minus-Byte-Zählung-Verriegelungs-Schaltung-Gl eich- Null, verlässt die in den Fig. 218A und B dargestellte Schaltung und führt zu der in Fig. 86 dargestellten Schaltung. In dieser Figur tritt die Byte-Zählungs-Verriegelungsschaltung-gleieh-Null-Leitung in die ODER-Schaltung AA und die UND-Schaltung AB ein, die das Byte-Zählungs-Verriegelung-gleich-Null-Flipflop bilden. Der Ausgang des Blocks AB führt zum ODER-Schaltungs-Block AH in Fig. 86, dessen Ausgang die Bezeichnung "Plus-Byte-Zählunggleich-Nulloder-Byte-Zählung-gleich-Zählung" trägt und zu der in den Fig. 55A und B dargestellten Schaltung verläuft. In dieser Schaltung tritt die Plus-Byte-Zählung-gleich-Null-oder Byte-Zählung-gleich-Zählungs-Leitung in den UND-Schaltungs-Block AA ein, dessen Ausgang, Minus-Einschalte-B-Voll-Lesen, zur durch die Fig. 85 dargestellten Schaltung verläuft, wo er die aus den Blocks AF und AG bestehende B-Voll-Verriegelungsschal tung einschaltet. In der gleichen Schaltung tritt die Plus-Byte-Zählung-gleich-Null- oder Byte-Zählung-gleich -Zählung-Leitung in den Block AB ein, dessen Ausgang, Lesen und Byte-Zählung gleich Null, zu der in Fig. 85 dargestellten Schaltung führt, wo sie den Taktgeber einschaltet und weiter zu der in den Fig. 75A und B dargestellten Schaltung verläuft, wo sie die Sequenz 3 einschaltet.

9098837-1439'

U99206 -w- Docket 7763

Der Kanal dekrementiert die Zählung, speichert das Daten-Wort in der geeigneten Stelle des Speichers und inkrementiert die Daten-Adresse. Die Speieher-Operation und das Dekrementieren der Zählung werden unabhängig voneinander durchgeführt. Die Speicher-Operation wird durch den Block AC in der in den Pig· 55A und B dargestellten Schaltung eingeleitet. Der mit Einschalten-Speicher-Anforderung-lesen bezeichnete Ausgang des Blocks AC führt zu der in den Fig. 89 A und B dargestellten Schaltung und leitet die Speicher-Anforderung für das Speichern eines Daten-Wortes ein. Dieses Daten-Wort befindet sich jetzt im Α-Register. Es wurde Vom B-Register zum Α-Register durch den Block AT in der durch die Fig. 55A und B dargestellten Schaltung durchgeschaltet. Das Dekrementieren der Zählung wird auch durch diese Schaltung durchgeführt. Zum Taktgeber-Zeitpunkt TO und nicht T4 wird der Ausgang des Blockes AD erregt. Dieser Ausgang,. Schalt-Zählung-1-zum -Addierer, bewirkt zwei Funktionen. D.ie erste Funktion besteht im Übertrag des Inhalts des Zahl-Registers in den Addierer. Die zweite Funktion besteht in der Erregung einer Leitung,'die bewirkt, daß der Addierer seinen Inhalt dekrementiert. Zum Zeitpunkt T4 und nicht Τβ wird der Ausgang des Blocks AG erregt. Dieser Ausgang, Verriegelung-Addierer-Aus- zu- Zählung, führt zu der in den Fig. I66 und 189A und B dargestellten Schaltung, wo er den Addierer verriegelt, so daß der Zustand seiner Ausgangs-Klemme erhalten bleibt. Zum.Taktgeber-Zeitpunkt T4 und nicht T5 wird der Ausgang des Blocks AF in der durch die Fig. 55A und B dargestellten Schaltung erregt. Dieser Ausgang, Minus-Schalte-Addierer-Aus-zu-Zählung, führt zu der in den Fig. 187A und B dargestellten Schaltung, wo er das Durchschalten des Addierers zum Zahl-Register bewirkt. Der Minus-Schalte-Addierer-Aus-zu-Zählung verläuft auch zu der in Fig. 46 dargestellten Schaltung, wo er die durch den Addierer erzeugte Parität in bezug auf die vom Addierer vorhergesagte Parität prüft. In der in den Fig. 55A und B dargestellten Schaltung löscht der Ausgang des Blocks AW, Minus-Lösche-B-Registei»· und Lese-Sequenz J5, öas B-Register in der in den Fig. 186A und B dargestellten Schaltung. In der in den Fig. 55A und B dargestellten

909883/1439

l499lUb ·«$» Docket 7783

Schaltung löscht der Ausgang des Blocks AE,—Lese-Sequenz j5 T2, das Byte-Zählung-gleich-Null-Flipflop, welches in der durch die Fig. 86 dargestellten Zeichnung enthalten ist.

Wie schon vorher gesagt, wird die Speicher-Operation unabhängig von der Dekrementierung der Zählung durchgeführt. Zu einem bestimmten Zeitpunkt wird die Kanal-Speicher-Anforderung beantwortet. Der Kanal erhält von der 3CU die Leitungen BCU-Ansprechen und BCU-Datenanforderung. Die BCU-Datenanforderung ist eine Leitung, die von der BCU zum Kanal führt. Wenn der Kanal eine Speicher-Operation durchführt, bewirkt die Erregung dieser Leitung, daß der Kanal Daten in die Speicher-Daten-Ein-Sammel-Leitung eingibt. Wird die BC-Ansprech-Leitung aberregt, so erwartet der Kanal einen Annahme-Impuls, der ein Plus-Erinnere-BCU-Ansprechen-Verriegelung-und-Annahme und ein Minus-BCU-Daten-Anforderung-Signal erzeugt. Die entsprechenden Leitungen erregen den UND-Schaltungs-Block AJ in der in den Fig. 55A und B dargestellten Schaltung. Die entsprechende Operation wird in der in Fig. 85 'dargestellten Schaltung durchgeführt, wo das aus den Blocks AA und AB bestehende Flipflop ausgeschaltet wird. Dieses Flipflop wurde zum Zeitpunkt T2 einer Sequenz 3 durch den Ausgang des in der Schaltung nach den Fig. 55A und B enthaltenen Blocks AE in den Ein-Zustand überführt. Solange

nichi.

das Flipflop im Ein-Zustand ist, versucht der Kanal/die Daten-Adresse in der Sequenz 4 auf den letzten Stand zu bringen. V/ie schon vorher angegeben, wird dieses Flipflop im geeigneten Zeitpunkt während eines Speieher-Zyklus ausgeschaltet. Wenn es ausgeschaltet ist hat die BCU die Daten des Kanals angenommen und wird sie speichern. Daherjist der Kanal frei, die Daten-Adresse zu inkrementieren, so daß sie während der nächsten Speicher-Operation, die eingeleitet wird, wenn das B-Register wieder voll ist, verwendet werden kann.

Wenn das A-Voll-Flipflop ausgeschaltet wird, so wird der Ausgang des ODER-Schaltungs-Blocks AA in Fig. 58 negativ und im Block AK invertiert, wodurch die mit Minus-A-REG-Voll-Leitung

90 988 3/143 S ' IAD ORIGINAL

K99206 -*»- Bocket 778?

positiv wird. Diese Leitung verlässt die in Fig. 85 darge- ' stellte Schaltung und führt zu der in Fig. 69 dargestellten Schaltung.

-Zeit
Zur Taktgeber/T6 wird der Block AA erregt. Sein Ausgang,-Sequenz 5 und T6, schaltet das in den Fig. 74A und B dargestellte Sequenz-Flipflop 4 ein. Das über die Leitung Plus-Sequenz 4 von der Fig. 74Aund B kommende Signal gelangt zur UND-Schaltung AB in Fig. 69. Die Leitung Minus-A-REG-Voll, die jetzt positiv ist, erregt den Block AB. Der Ausgang dieses Kreises wird mit Minus-Sequenz- J-und-Sequenz- 4 bezeichnet, und schaltet den in Fig. dargestellten Taktgeber aus. Wird der Taktgeber abgeschaltet, so wird Minus-T1 positiv, wodurch der 31ock AC in Fig. 69 eingestellt wird. Der Ausgang des Blocks AC, die Leitung Minus-Sequenz-4-und-nicht-T1 verlässt die in Fig. 69 dargestellte Schaltung und führt zu der in den Fig. 74A und 3 dargestellten Schaltung, wo er Sequenz 3 abschaltet, wodurch Block AD in Fig. 69 eingestellt wird. Der Ausgang des Blocks AD, die Leitung Minus-Sequenz-4" und-nicht- Sequenz 3# führt zur Fig. 52 und schaltet den Taktgeber ein. Zu diesem Zeitpunkt ist im Kanal die Leitung Sequenz aberregt, während Sequenz 4, die Sequenz in der die Daten-Adresse inkrementiert ist, erregt ist und der Taktgeber zu laufen angefangen hat. Der Ausgang von AE in Fig. 69* die Leitung Minus-Sequenz- 4-und -nicht-T4, schaltet den Inhalt des Daten-Adress-Registers zum Addierer durch und erregt darüber hinaus die Inkrementier-Leitung, durch die der Inhalt des Addierers um acht Bytes erhöht wird. Zum Zeitpunkt T4 und nicht T6 wird der Block AG in Fig. 69 erregt. Sein Ausgang, Minus-Sequenz-4-und-T4 undnicht-T6, verriegelt den Addierer. Zum Zeitpunkt Τ4 und nicht T5 wird der Block AH in Fig. 69 erregt. Sein Ausgang, Sequenz-4 und-T4-und-nicht- T5* verlässt die in Fig. 69 dargestellte Schaltung und führt zu der in den Fig.. 188A und B dargestellten Schaltung, wo er verstärkt wird und den Inhalt des Addierers zum Daten-Adress-Register durchschaltet. Diese Leitung verläuft auch zu Fig. 46, wo sie die vom Addierer vorhergesagte Parität rnit der erzeugten Parität vergleicht. Zum Zeitpunkt T6 wird der Block AK

909883/1430

H99206 --**.-· Docket 778?

inFig. 69 erregt. Der Ausgang dieses Blocks, die Leitung Minus-T6-und-jiicht-Sequenz-3, schaltet Sequenz 4 aus.

Der zur Zeit vorliegende Zustand wird durch Leitung 5 in Fig. angegeben. Wird Byte-Zählung gleich null festgestellt, die anzeigt, daß der Kanal das B-Register gefüllt hat, werden die Kreise ausgelöst, die den Kanal von dem in Leitung 5 angegebenen Status zu dem in Leitung 6 angegebenen überführen. Die Zählung wird dekrementiert und eine Daten-Anforderung zur Speicherung eines Daten-Wortes im Speicher wird eingeleitet. Wenn der Kanal die Bestätigung der Daten-Speicherung erhält, inkrementiert er seine Daten-Adresse. Gleichzeitig mit den Sequenzen zum auf den letzten Stand bringen, fährt der Kanal fort, Information über die Koppel-Einheit zu verarbeiten. Der Byte-Zähler fährt fort fortzuschalten und das Durchschalten von Daten-Bytes in die geeigneten Stellen des B-Registers zu steuern. Ist das B-Register wieder gefüllt, so löst es die Kreise aus, die die Zählung wieder dekrementieren, leitet eine Speicher-Anforderung ein und wenn diese Speicher-Anforderung vervollständigt ist, erregt es die Kreise zur Inkrementierung der Daten-Adresse, d. h. der Kanal schreitet von Leitung 7 zu Leitung 8 und zu Leitung 9 fort. Bei der Beendigung der Operationen, die eine Übereinstimmung des Kanals mit Leitung 9 bedingen, wartet der Kanal bis die Koppel-Einheit im geeigneten Zustand ist, um von Leitung 9 zu Leitung 10 fortzuschreiten. Dies wird bis zum Erreichen der Leitung 1;5 wiederholt. Zu diesem Zeitpunkt vergleicht der Kanal de^Inhalt des Byte-Zählers mit dem Inhalt des Byte-Teils des Zahl-Registers. Es ist darauf hinzuweisen, daß alle hochstelligen Bits des Zahl-Registers oberhalb der vierten Stelle gleich null sind. Wenn der Inhalt des Byte-Zählers gleich dem Inhalt*des Byte-Teils des Zahl-Registers ist, so geht der Status des Kanals von Leitung 1j5 zu Leitung 14 über. Dies erfolgt in folgender Weise:

Zeile
Unter Bezugnahme auf die 12 in den Fig. 2}A und B wird

während einer Sequenz 3*die die Zählung vorifuoppe-l-Worten zu einem Doppel-Wort auf den letzten Stand bringt,der Block AO zum Zeitpunkt T6 erregt (siehe Pig. 56). Der Ausgang des Blocks AG

9 008«/T 4*0 IAD ORiCHNAL

<Τΐ§ Docket 7783

wird dem ODER-Schaltungs-Bloek AH zugeführt, der gemäß der in den Fig. 82A und B dargestellten Schaltung eine Tastung des Wort-Zustandes bewirkt. Die Leitung Plus-Taste-letzten-Wort-Zustand wird dem UND-Schaltungs-Block AG zugeführt, dessen zwei- " ter Eingang zu diesem Zeitpunkt plus ist. Der Ausgang des Blocks AG schaltet das letzte Wort-Flipflop ein, das aus den Blocks AQ und AR besteht. Der Ausgang des Blocks AR wird im Block BD invertiert und verlässt die in den Fig. 82A und B dargestellte Schaltung als Leitung Plus-letztes-Wort-Flipflop, die zur Fig. 54 führt, wo sie in den UND-Schaltungs-Block AH eintritt. Die anderen Eingänge des Blocks AH sind Minus-Schreibe-CDA, Plus-Schalte-Byte-Zählung-gleich-Null-Verriegelungsschaltung und Plus-Byte-Zählunggleich- Zählung (siehe Fig. 221A und B). Der Ausgang des Inverter-Blocks AW ist die Leitung Plus-Byte-Zählung-gleich-Zählung, wobei der Eingang dieses Blocks mit dem Ausgang des Blocks AU verbunden ist, der einen Decoder darstellt, der erregt wird, wenn der Byte-Zähler gleich den niedrigstelligen Zahl-Bits ist. Die Durchführung eines Dienstes wurde schon beschrieben. Es ist noch zu bemerken, daß der Block AG in Fig. 54 durch ein Dienst-Ein-Signal erregt wird. In diesem Fall erregt der Ausgang des Blocks AG den UND-Schaltungs-31ock AH in Fig. 54. Darüber hinaus ist der Ausgang AG mit einer Leitung verbunden, die die in Fig. 54 dargestellte Schaltung verlässt und zu der in den Fig. 218A und B' dargestellten Schaltung führt. Der Ausgang des Blocks AH in Fig. 54, ein Minus-Schalte-ein-Byte-Zählung-gleich-Zählung-nichtschreibe-CDA-Signal, verlässt die Figur und führt zu der in Fig. 86 dargestellten Schaltung, wo es das aus den Blocks AC und AD bestehende Byte-Zählung-gleich-Zählung-Flipflop einschaltet. Der Ausgang des Blocks AD schaltet die Byte-Zählung-gleich-Zählung-Verriegelungsschaltung ein, die aus den Blocks AK und AL besteht. Der Ausgang des Blocks AK erregt den Block AE, dessen Ausgang die Leitung Minus-Byte-Zählung-gleich-Zähl-Verriegelungsschaltung ist. Diese Leitung verlässt die Fig. 86 und führt zu der in den Fig. 74a und B dargestellten Schaltung, wo es die Sequenz 5 einschaltet.

909883/U3 9

Zu einem späteren Zeitpunkt schaltet die Steuer-Einheit dem Kanal die Status-Ein-Leitung zu. Diese Leitung tritt in der in den Fig. 25A und B dargestellten Schaltung in den Beender-Block AB ein, dessen Ausgang gemeinsam mit dem Signal Minus-Simuliere-Koppel-Einheit dem UND-Block AG zugeführt wird. Der Ausgang dieses Blocks ist mit dem Eingang des ODER-Schaltungs-Blocks AL verbunden, dessen Ausgang in den Blocks AR, AV/ und BE verstärkt wird. Der Ausgang des Blocks BE, die Leitung Plus-Status-Ein, verlässt die in den Fig. 25A und B dargestellte Schaltung und führt zu der in der Fig.7OA und B dargestellten Schaltung, wo sie in den UND-Schaltungs-Block AC eintritt, dessen Ausgang die Schaltung als Leitung Minus-Sequenz-5 und Status-Ein verlässt. Diese Leitung führt zur Fig. 52, wo sie den Zeitgeber einschaltet.

Zum Taktgeber-Zeitpunkt T2 nicht TjJ wird der UND-Schaitungs-Block AL in der in .den Fig. 7OA und 3 dargestellten Schaltung erregt. Der Ausgang des Blocks AL, die Leitung Verriegele-Status-Byte, führt zur Fig. '53* wo sie das Verriegelungs-Status-Byte-Flipflop einstellt, das aus den Blocks AL und AM besteht. Der Ausgang der UND-Schaltung AM wird der ODER-Schaltung AT zugeführt, deren Ausgang durch die Blocks AW, AD und AH verläuft. Der Ausgang des Blocks AH verlässt die in Fig. 53 dargestell/te Schaltung als Leitung Plus-Verriegele-Sammel-Le,itung-Ein und führt zu der in den Fig. 222A und 3, 22J5A und B und 224A und B dargestellten Schaltung, um den von der Steuer-Einheit in die Sammel-Leitungs-Ein-Verriegeluncsschaltungen übertragenen Status-Byte zu verriegeln. In der in den Fig. 71A und B dargestellten Schaltung treten die Taktgeber-Impulse TjJ und nicht T4 in den UND-Schaltungs-Block AA ein, dessen Ausgang eine aus den Blocks AH und AJ bestehende Verriegelungsschaltung einstellen. Der Ausgang des Blocks AJ verlässt die in den Fig. 71A und B dargestellte Schaltung als Leitung Minus-Status-Ein-Ende und führt zu der in den Fig. jJOA und ß dargestellten Schaltung, wo er das aus den Blocks AE und AF bestehende Dienst-Aus-Ende-Flipflop in den Ein-Zustand überführt. Der Ausgang des Blockes AE wird im Block AN

-9 09883/1439 8AD original

HU

invertiert und verlässt die in den Pig. 3OA und B dargestellte Schaltung als Leitung Minus-Dienst-Aus-Ende, die zu der in Fig. 29 dargestellten Schaltung führt und dort in den ODER-Sehaltungs-Block AE eintritt, dessen Ausgang mit dem UND-Schaltungs-Block AH verbunden ist. Der Ausgang des Blocks AH führt zum Multiplex-Treiber der ein Signal Dienst-Aus über die Koppel-Einheit aussendet. .

In der Schaltung nach den Fig. 71A und B stellt der Block AH den Block AQ ein, so daß der Ausgang des Blockes AQ zum Zeitpunkt T4 erregt wird. Der Ausgang dieses Blocks, die Leitung Minus-Abschalten-Selektiere-Aus-Ende, verlässt die in den Fig. 71A'und B dargestellte Schaltung und geht zu der in den Fig. 8IA und B dargestellten Schaltung, wo sie die Selektiere-Aus-Verriegelungsschal tung in den Aus-Zustand überführt. Diese Signal-Sequenz wird vom Kanal zur Unterbrechung der Verbindung zur Steuer-Einheit verwendet.'

Stellt die Steuereinheit fest, daß die Dienst-Aus-Leitung erregt und die Selektiere-Aus-Leitung aberregt ist, so quittiert er diese Zustände durch Aberregung der Leitungen Status-Ein und Operation-Ein. Sind diese beiden Leitungen aberregt, so wird der UND-Schaltungs-Block AB (Fig. 7IA und B) erregt. Sein Ausgang wird gemeinsam mit einem Einheit-frei- oder End-Bit-Signal zur Erregung des ODER-Schaltungs-Blocks AS verwendet, dessen Ausgangs-Leitung die in den Fig. 7IA und 3 dargestellte Schaltung als Leitung Minus-Einschalt-Unterbrechung-Ende verlässt. Das Einschalten des Unterbrechungs-Flipflops erfolgt in der durch die Fig. 72A und B dargestellten Schaltung. Das Unterbrechungs-Flipflop besteht.aus den Blocks AE und AD. Zu diesem Zeitpunkt unterbricht der Kanal die zentrale Recheneinheit und leitet nach Erhalt eines Unterbrechungs-Ansprech»signals eine Speieher-Anforderung ein und speichert seinen eigenen Status und den Status der Steuer-Einheit in der Adresse 64 des zentralen Recheneinheit-Speichers.In den Fig„23A und 3 wird dieses Status-Wort in der

- 8AD ORKHNAt,

909883/1439

H99206 · - τι*·- . Docket 7785

1d angegeben und besteht aus Markierungen, der Kommando-Adresse, dem Status der Anordnung, dem Kanal-Status und der Zählung, die in diesem Falle null ist. Nachdem die 3CU die Speicherung eines CSW quittiert hat, erregt der Kanal die zu der zentralen Recheneinheit führende Freigabe-Leitung, so daß die zentrale Recheneinheit getrennt werden kann und mit der Prüfung des vom Programm gesteuerten CSW beginnen kann.

909883/1439

Index Docket 7783

Bezeichnung , Titel Nummer

1.0 Allgemeines 25 2.0 Instructions-, Kommando- und

Kanal-Befehl-Formate 2β

5.0 Kommando-Schlüssel 33

4.0 Kanal-Status-V/ort-Format 33

4.1 CSV/-Vorrichtungs-Status-Feld 3²^

4.2 CSW-Kanal-Status-Feld 36 5.0 Koppel-Einheiten 38

5.1 Zentrale Recheneinheit-Koppeleinheit 39

5.11 Datenverarbeitende Leitg. 40

5.12 Prüf-Leitungen 43

5.13 Fehler-Platz-angebende-Test- 44 Steuerungen

5.14 Zentrale Recheneinheit-Kopplungs-Operation 46

5.15 Zustand-Codes 48

5.2 Speicher-Kopplungs-Einheit 49

5.21 Sammel-Leitungs-Steuer- 52 Koppel-Einheit

5.22 Speicher und BCU-Koppel-Einheit-Operation 55

5.31 Eingabe-Ausgabe-Koppel-Einheit 56 5O11 Eingabe- Ausgabe-Koppeleinheit-Operationen 60 5.3111 Verschachtelte Daten- 61 Operationen

5.3122 Stoßweise-Operationen 64

6.0 Kanal-Einheiten · 66

6.1 Programmier-Register 67

6.2 Daten-Übertragungs-Register 7^

BAD ORIGINAL
909883/U39

Docket

Bezeichnung Titel ' Nummer

β	• 3	Kanal-Steuerungen	.1	Start-Eingabe-Ausgabe-(Schreib-	79
		6.31 Eingabe-Ausgabe-Kcppel-		Kommando)	80
		Einheit		7.101 Ursprüngliche
		6.32 Speicher-Koppel-Einheit-		'Selektion
		Steuerungen		7.102 Sequenz 4	82
		6.33 Zentrale Rechenheit-Koppel-		7.103 Daten-Entnahme	84
		Einheit- Steuerungen		7.104 Sequenz 2
		6.34 Kommando-Steuerungen		7.105 Sequenz 3	89
		6.35 Daten-Übertragungs-		7.IO6 Sequenz 5
		Steuerungen	,2	Start-Eingabe-Ausgabe-(Lese-	90
		6.3ο Sequenz-Ende-Steuerungen		Kommando)	92
		6.37 Zeitgeber und Zeitgeber-		7.2OI Rückwärts lesen
		Steuerungen		Verketten	94
		6.371 Zeitgeber-Steuerungen		7.3OI Verkettungs-Kommando-	95
		6.372 Zeitgeber		Adressen	95
		6.38 Kanal-Verriegelungsschaltg.		7,302 Verkettungs-Daten-	99
		und Trigger		Adressen
Daten-Fluß-Operation	4	Sprung- Opercx-tioa noiftiMAL	100
7·	100


	101
	111
	111
	11.5
	117
	119
7.
	122
	124
7.	125
	125

	128

7.	132

Docket 7783

/if

Titel Nummer

7.5 Andere Kommandos 133

7.501 Übertragung-In-Kanal 133

7.502 Abtasten 135

7.503 Steuern I36

7.6 Test-Eingabe-Ausgabe I38

7.7 Halt-Eingabe-Ausgabe 143

7.8 Test-Kanal 144

7.9 Ursprüngliches Programn-Laden IPL 146 8.0 Byte-Zähler 149 9.0 Byte-Adressier-V/ort-Größe-Speicher 153

9.1 Grenzen-Abschnitt 154 10.0 Addierer, Zahl-Register und Daten-

Adress-P.egister-Operation 555

11.0 Lese-Operation - allgemein I58

12.0 Lese-Operation - Einzelheiten I60

12.01 Kanal-Selektion ΐβθ

12.02 Entnahme aus CAV/ ίο!

12.03 Speicher-Folge · 162

12.04 Aufbau I63

12.05 Entnahme aus CCV/ 1Ö9

12.06 Eingabe-Ausgabe-Auswahl 173

12.07 Vorrichtungs-Status I78

12.08 Übertragung von Daten ISO

12.09 Speichern von Daten und Äufden-letsten-Stand-bringen-der-Zählung 182

12.10 Auf den letzten Stand bringen I85 von Daten-Adressen

12.11 Beendungs-Folge I88

12.12 Speichern von CSV/ I90

809883/ U39

Claims

M99206- Docket 7783 Patentansprüche

1. Rechenanlage enthaltend eine zentrale Recheneinheit, einen Speicher, Zwischenspeicher (A- und B-Register), einen Kanal und Eingabe-Ausgabe-Anordnungen, gekennzeichnet durch einen - Byte-Zähler zum Angeben der Byte-Nummern Innerhalb eines Daten-Wortes im Speicher, der von den Eingabe-Ausgabe-Anordnungen in den "Zwischenspeicher oder in entgegengesetzter Richtung Jeweils übertragenen Bytes und durch ein Zahl-Register, in das ursprünglich der Inhalt des Byte-Zählers eingegeben wird und das eine Übersicht über die noch freien Plätze des Jeweils zu übertragenden Daten-Blocks enthält und bei jedem, beim Vollwerden der achten Stelle des Zwischenspeichers erfolgenden Datenübertrag aus dera Zwischenspeicher in den Speicher um acht erniedrigt wird, während der Inhalt des Byte-Zähler bei Jedem übertrag eines Bytes von den Eingabe-Ausgabe-Anordnungen in den Zwischenspeicher um eins erhöht wird, derart, daß die Übereinstimmung der Inhalte des Byte-Zählers und des'Zwischenspeichers die Beendigung des Auffüllens bzw. des Entleerens des jeweiligen Informationsblocks im Speicher angibt.

2. Rechenanlage nach Anspruch 1, gekennzeichnet durch einen Addierer zum Erhöhen oder zum Erniedrigen der Inhalte eines Zählregisters, eines Daten-Adress-Registers und eines Kommando-Adress-Reglsters, das die genannten Einheiten zur Durchführung von Zähler-Funktionen befähigt,

3. Rechenaiage nach den Ansprüchen 1 und 2, dadurch gekennzeichnet, daß dem Addierer Prüf-Krelse zugeordnet sind, die die zyklisch durch den Addierer geleiteten Inhalte der ihm zugeordneten Register prüfen und das Auftreten eines Fehlers anzeigen. 909883/1439

U99206

JnSTT

4* Rechenanlaee nach den Ansprüchen 1 bis j5, dadurch gekennzeichnet, daß am Byte-Zähler Kreise zur Abnahme der echten und der komplementären Werte vorgesehen sind.

5. Rechenanlage nach den Ansprüchen 1 bis 4, dadurch gekennzeichnet, daß am Byte-Zähler Verriegelungsschaltungen zur Vermeidung der Stellen-Übertrags-Verzögerung vorgesehen sind.

6. Rechenanlage nach den Ansprüchen 1 bis 5, gekennzeichnet durch ein die vollen Register-Abschnitte angebendes Markier-Register, in das durch den Byte-ZUhler nach $eaer übertragung eines Bytes aus oder in den Zwischenspeicher in die der betreffenden Byte-Stelle des Zwischenspeichers entsprechende Stelle ein Bit eingelesen.wird.

7. Rechenanlage nach den Ansprüchen 1 bis 6, gekennzeichnet durch,eine den Kanal mit den verschiedenen Einheiten verbindende Koppel-Einheit, die aus einer Vielzahl von· im. Zeit-Multiplex-Verfahren betriebenen Koppel-Leitungen zur Signalgabe führt; normale Operation, für Prüfzwecke, führ\ besondere Steuer-Zwecke zur Fehler-Ortung und für die Feststellung der Priorität der verschiedenen Eingabe-Ausgabe-Anordnungen besteht.

8. Rechenanlage nach den Ansprüchen 1 bis 7* gekennzeichnet durch Speicher-Zugriffs-Schaltungen zum Erkennen von sequenziellen Dienstanforderungen zur Vermeidung unnötiger Wiederholungen der. Teile eines einzigen Speicher-Zyklus.

9. Rechenanlage nach den Ansprüchen 1 bis 8, gekennzeichnet durch einen Taktgeber mit einer Anzahl von Ausgangs-Leitungen die der Zahl der erforderlichen Steuer-Zeltpunkte gleich ist.

BAD. ORlGINAi

9098 83/U39

H99206

10« Rechenanlage nach den Ansprüchen 1 bis 9* gekennzeichnet durch die Verwendung von Kanal-Steuer- und Kanal-Kommando-Worten, die Angaben über die Durchführung von Verfahrenaschritten beim Auftreten einer Vielzahl von Zuständen an den Eingabe-Ausgabe-Einheiten enthalten.

11. Rechenanlage nach den Ansprüchen 1 bis 10, gekennzeichnet durch die Verwendung von Zustande-Codes, die die Durchführung der durch eine Instruktion für eine Eingabe-Ausgabe-Anoi-dnung angegebenen Funktionen anzeigen und gegebenenfalls die Gründe für ihre Nichtdurchführung angeben.

BAD ORIGINAL

909833/U39

Leerseite