DE1236578B - Einrichtung zur Schraeglaufkompensation - Google Patents

Description

BUNDESREPUBLIK DEUTSCHLAND

DEUTSCHES

PATENTAMT

AUSLEGESCHRIFT

Int. C].:

Gilb

Deutsche Kl.: 21 al - 37/12

Nummer: 1236578

Aktenzeichen: S 78483 IX c/21 al

Anmeldetag: 14. März 1962

Auslegetag: 16. März 1967

Bei der Aufzeichnung von binären Informationen in mehreren Kanälen kann ein Schräglaufen der Aufzeichnungsspuren Schwierigkeiten bereiten, weil durch die Lesevorrichtung dann die zusammengehörenden Gruppen von Informationssignalen nicht mehr gemeinsam abgelesen werden können. Es ist bekannt, mit Hilfe von zwei sinusförmigen Kontrollaufzeichnungen den Grad des Schläglaufes durch Bestimmung der Phasendifferenz zu messen und hiervon ein Korrektursignal abzuleiten, welches die Lage des Mehrkanalablesekopfes korrigiert.

Ferner sind Vorrichtungen bekannt, bei welchen jedem Informationskanal eine Verzögerungsleitung zugeordnet ist, deren Verzögerung je nach der Größe des Schräglaufes eingestellt werden kann. Diese Anordnung eignet sich nur zur Kompensation eines geringen Schräglaufes, da die Verzögerungselemente nicht mehrere Bits zu speichern vermögen. Außerdem können in den Verzögerungsleitern Verzerrungen der Signale entstehen.

Die Erfindung bezweckt, die Wirksamkeit einer Einrichtung zur Schräglaufkompensation zu erhöhen und die Synchronisierung und Nachrichtung schnell aufeinanderfolgender Impulse zu ermöglichen, auch wenn einer oder mehrere dieser Impulse mit verschiedener Impulsfolge geschrieben werden und sich diese Impulsfolgen zum Teil überlagern. Die Erfindung erreicht dies dadurch, daß bei einer Einrichtung zur Schräglaufkompensation aufeinanderfolgender Sätze von zusammengehörenden binären Informationssignalen, welche auf verschiedenen Kanälen auftreten und von einem Synchronisiersignal begleitet sind, jedem Informationskanal ein mehrstufiges Register zugeordnet ist und für jeden Kanal ein Folgestromkreis vorgesehen ist, welcher, durch das Synchronisiersignal gesteuert, jeweils von einer Stufe auf die nächste Stufe des Registers umschaltet und daß beim Vorliegen einer Anzeige über die Füllung aller ein und derselben Spalte entsprechenden Stufen der verschiedenen Register die ein und derselben Spalte zugeordnete Gruppe von Informationssignalen wieder aus den Registern herausgenommen wird.

Die Erfindung ermöglicht die richtige Abtastung ganzer Impulsgemische. Das Speichern und das Ablesen der Informationssignale kann im Parallelbetrieb mit hoher Geschwindigkeit vorgenommen werden.

Einige Ausführungsbeispiele der Erfindung sind in der Zeichnung dargestellt. Es zeigt

F i g. 1 im Blockschaltbild eine Form einer Einrichtung gemäß der vorliegenden Erfindung, in der einen Betriebsart,

Einrichtung zur Schräglaufkompensation

Anmelder:

Sperry Rand Corporation,

New York, N. Y. (V. St. A.)

Vertreter:

Dipl.-Ing. E. Weintraud, Patentanwalt,

Frankfurt/M., Mainzer Landstr. 136-142

Als Erfinder benannt:

Francis F. Lee,

Lawrence F. Harrison, Norristown, Pa. (V. St. A.)

Beanspruchte Priorität:

V. St. v. Amerika vom 21. März 1961 (97 353) - -

F i g. 2 ein Blockschaltbild einer Einrichtung, die geringfügig von der in Fig. 1 dargestellten Arbeitsweise abweicht,

F i g. 3 ein Aufzeichnungsbeispiel auf einem Speichermedium zusammen mit einer Mehrzahl von Köpfen,

F i g. 4 Details der ersten Gruppe der Fig. 1, F i g. 5 Details der zweiten Gruppe der Fig. 1;

F i g. 6 zeigt in tabellierter Form die Arbeitsweise der Schaltungsanordnungen gemäß Fig. 4 und 5; F i g. 7 zeigt Details der Fig. 2;

F i g. 8 zeigt in tabellierter Form die Arbeitsweise der Schaltungsanordnung gemäß Fig. 7;

Fig. 9, 10 und 11 zeigen und erläutern die verwendeten Schaltungssymbole.

Fig. 1 zeigt in Blockform ein Diagramm der Information und der Steuersignalwege gemäß der vorliegenden Erfindung. Die allgemeine Beschreibung der F i g. 1 muß im Zusammenhang mit F i g. 3 gesehen (gelesen) werden, die die gegenseitige Verkantung einer Anzahl von Informationsspuren zeigt (die als Signalzeichen in binärer Bitform in paralleler Spur entlang dem Informationsspeicher 10 eingezeichnet sind); der Informationsspeicher kann dabei die Form eines Magnetbandes oder einer rotierenden Magnettrommel haben. F i g. 3 zeigt eine Anordnung einer Vierspuranlage; jede Spur erhält, d. h. speichert die entsprechend binären Bits, die aus einer Mehrzahl aufeinanderfolgender Zeichen auf das Medium ein-

708 519/379

3 4

gespeichert werden, die von den zugeordneten Köpfen bevor das binäre Bit der Spur 4 des Zeichens 14 7*1 bis TA abgetastet werden. Zum Beispiel kann die getastet ist. Die eingeklammerte Dezimalzahl oberhalb Spur 1 alle binären Bits enthalten, denen in der der einzelnen Bitpositionen in Speicher 10 gibt die Binärrechnung die Bedeutung 2° zukommt. Die Reihenfolge an, in der ein binäres Bit bei der dar-Spuren 2, 3 und 4 können binäre Bits enthalten, denen 5 gestellten Wandleranordnung der Wandler T₁ bis T₄ in der Binärrechnung die Bedeutung 2¹, 2² und 2³ getastet wird. So fällt auf, daß das Bit der Spur 1 des zukommt. Es sind auch andere Codierungen und Zeichens 12 als erstes getastet wird, gefolgt von dem Spurzahlen möglich. Den Köpfen Tl bis TA werden Bit der Spur 1 des Zeichens 14, wiederum gefolgt von die Daten im Serien-Parallel-Betrieb zugeführt. In den dem Bit der Spur 2 des Zeichens 12, wiederum gefolgt Leseköpfen werden die Aufzeichnungen in elektrische io von dem Bit der Spur 1 des Zeichens 16 usw. Die Signale umgewandelt und den Stromkreisen, wie F i g. 3 zeigt ein Beispiel, wo zwei oder mehrere nachfolgend beschrieben, zugeführt. Im Falle eines Informationsbits in zwei oder mehreren Spuren nicht magnetischen Aufzeichnungsträgers können beliebige gleichzeitig von den ihnen zugeordneten Wandlern Zurück-zu-Null-Magnetisierungen verwendet werden. getastet werden. Könnte dies jedoch erreicht werden, Die Erfindung ist also von der Art des Aufzeichnungs- 15 würde man den Grad der Verkantung entsprechend trägers unabhängig. Die Erfindung erweist sich auch verändern. Weiterhin ist zu sehen, daß die binären dann als nützlich, wenn die Bits, die ein Zeichen dar- Bits, die ein Zeichen ergeben, nicht genau auf der stellen, zwar parallel aufgezeichnet, durch Lagefehler Mittellinie des Zeichens getastet werden, die Bits der Köpfe aber nicht in der gewünschten Lage auf vielmehr entweder auf der einen oder der anderen dem Aufzeichnungsträger erscheinen. 20 Seite der Mittellinie zu liegen kommen, um dort ein Beim Lesen parallelliegender Spuren von einem mehr oder weniger unregelmäßiges Muster auf dem Informationsträger muß nicht der Lesekopf not- Speichermedium zu erzeugen. Die Zusammenstellung, wendigerweise dieselbe feste Winkelstellung haben, wie sie in der F i g. 3 dargestellt ist, wurde vereinwie sie ursprünglich der Schreibkopf hatte. Jede facht dargestellt zum Zwecke der folgenden Beschrei-Änderung dieser relativen Winkelstellung zwischen 25 bung. Jedoch kann die vorliegende Erfindung selbst dem Schreib- und dem Lesevorgang begründet, daß dort verwendet werden, wo solche delikaten Situatiodie Abtastung der parallelen Bits eines Zeichens auf nen vorliegen, wie sie weiter oben genannt wurden, verkantete Weise erfolgt, d. h., die Abtastung der Bits ohne daß die Erfindung eine Einbuße ihrer Nutzerfolgt nicht gleichzeitig. F i g. 3 zeigt eine außer- anwendung erleidet.

ordentlich starke Verkantung eines Zeichens. Die 30 Zurück zu F i g. 1. Die Informationsbitsignale vier binären Bitpositionen, die quer über die Mittel- von jedem der Wandler, die in F i g. 8 gezeigt sind, linie 12 gespreizt liegen, bilden zusammen ein Zeichen, gehen an die entsprechenden Eingänge, nachdem sie welches von den Wandlern T₁ bis T₄ gelesen werden durch Verstärker und sonstige Anlagen geschleust soll. In ähnlicher Weise bilden die vier Bits quer über wurden; die Kanaleingangsleitungspaare sind durch den Mittellinien 14, 16, 18, 20, 22 usw. Zeichen, die 35 fettgezogene Linien kenntlich gemacht. Steuersignale der Reihe nach von den Köpfen gelesen werden sollen. gehen über Leitungen, die in dünn gezogenen Linien Jedoch bemerkt man bei näherem Zusehen in Fig. 3, kenntlich gemacht sind; so sind sie somit leicht von daß die Mittelinien 12, 14 usw. nicht parallel liegen dem Signalweg (d. h. dem Stromlaufweg des Nutzmit der Mittellinie 24 der Wandleranordnung. Nimmt signals), den die binäre Bitinformation von der F i g. 3 man die relative Bewegung der Wandler und der zu 40 aus nimmt, zu unterscheiden. In Fig. 1 sind nur der tastenden Zeichen als so geschehend an, wie dies erste und der letzte Informationskanal gezeichnet mit durch den Pfeiler 26 angezeigt wird, so bemerkt man, der Maßgabe, daß es in Wirklichkeit so viele Informadaß die vier Bits des Zeichens über der Mittellinie 12 tionskanäle gibt, wie parallele Spuren auf dem Speicher nicht gleichzeitig von allen Wandlern gelesen werden zu tasten sind. Weiterhin, um eine allgemeine Darkönnen. Zum Beispiel wird das Bit der Spur 1 des 45 stellungsweise zu erreichen, werden der erste und der Zeichens 12 vor dem Bit der Spur 4 des Zeichens 12, letzte Kanal in der F i g. 1 als Kanal 1 und als die Bits der Spuren 2 und 3 des Zeichens 12 in der Kanal J entsprechend bezeichnet, wo der Index / genannten Reihenfolge werden in der dazwischen- der gesamten Anzahl von Kanälen zukommt. Hat liegenden Zeitspanne getastet werden. Auf ähnliche z. B. ein Speichermedium vier Spuren, so hat das Weise wird das Bit der Spur 1 des Zeichens 14 zeitlich 50 Zeichen / den Wert 4. Alle Teile sind für jeden Kanal vor den Bits der Spuren 1, 3 und 4 getastet, wobei das einander gleich im Aussehen und unterscheiden sich binäre Bit der Spur 4 von dem ihm zugeordneten nur durch die Kanalfußzahlen.
Wandler T₄ als letztes getastet werden wird. Weiter Speziell Bezug nehmend auf Kanal 1 kann man zeigt F i g. 3 den Verkantwinkel, d. h. den Winkel, sehen, daß das Eingangsleitungspaar auf eine Reihe den die Wandlermittellinie 24 mit der Mittellinie der 55 von Tastgattern 30 rangiert ist, die ihrerseits eine Zeichen 12, 14 usw. bildet, ein Winkel, der ausreicht, binäre Bitinformation, die dort erscheint, auf eine von daß die Tastung binärer Bits durch die Information mehreren Speicherregisterstufen 32 weiterleitet. Da beginnt, bevor das Bit der Spur 4 des durchlaufenden die binären Bits, die an den Kanal 1 gesendet werden, Zeichens zeitlich beendet ist. Betrachtet man z. B. das in Serie eingespeist werden, d. h. ein Bit folgt zeitlich Zeichen 12, so wird man sehen, daß die folgenden 60 dem anderen Bit, gibt es zu jeder Zeit immer nur ein Informationsbits der nachfolgenden Zeichen getastet Bit, das an den Tastgattern 30 anliegt. Die Bedingung, werden, bevor die Tastung des Bits der Spur 4 des daß immer nur ein Bit den Gattern 30 angelegt wird, Zeichens 12 beendet ist; d. h. die binären Bits der erreicht man durch den Folgestromkreis 34. Nachdem Spur 1 der Zeichen 14,16 und 18, die binären Bits der jedes binäre Bit an eine der Registerstufen 32 geschrie-Spur2 der Zeichen 14, 16 und das binäre Bit der 65 ben ist, wechselt der Folgestromkreis 34 hinüber zu Spur 3 des Zeichens 14. Auf ähnliche Weise, legt man einer anderen Registerstufe 32 und gibt so den Weg das Zeichen 14 als Bezugszeichen aus, werden gewisse zur Speicherung auf die nächste Registerstufe frei. So binäre Bits der Zeichen 16, 18 und 20 getastet werden, gesehen läuft ein Informationsbit, das von der Spur 1

5 6

stammt und in den Kanal 1 gelangt, auf eine ent- speichern muß, bevor das Ausspeichern der Registersprechende Registerstufe 30 und erwartet dort den stufen beginnen darf.

Abruf, der nur erfolgt, nachdem alle binären Bits Eine Art der F i g. 1 zeigt, daß der Wert N

eines Zeichens von den ihnen zugeordneten Wandlern (d. h. die Anzahl N) gleich der maximalen Anzahl von getastet und in der entsprechenden Registerstufe 5 Verkantbits ist. Eine andere Art des Aufbaus zeigt

gespeichert wurden. ebenfalls Fig. 1, wo die Anzahl N gleich der

Wenn alle Registerstufen 32 mit Informationsbits maximalen Anzahl von Verkantbits bis plus 2 ist.

gespeichert sind, d. h. der Sättigungsgrad erreicht ist, Deshalb nimmt man das Abtastmuster gemäß

spricht ein Speicherkreis von einer Gruppe von Spei- F i g. 3 als Bezug an, wo der Kanal 1 vier Bits

cherkreisen 36 an und zeigt das Belegtsein der Register- io speichern muß, bevor die Ausspeicherung einsetzen

stufe an. Wenn eine entsprechende numerierte Register- darf, so benötigt man gemäß der ersten Art vier

stufe in jedem einzelnen Kanal gesättigt ist, d. h., Registerstufen für jeden Kanal, wohingegen man

wenn alle Bits eines Zeichens getastet wurden, stellt gemäß der zweiten Art sechs Registerstufen je Kanal

ein Vergleichsgatter von mehreren Vergleichsgattern 38 benötigt. Deshalb ist dem Symbol in der F i g. 1 die

die Parität, d. h. die Übereinstimmung mit den ent- 15 Bedeutung übertragen, daß ein Kabel eine Anfache

sprechend numerierten Speicherstromkreisen 36 auf Anzahl von Leiterpaaren besitzt. Auf diese Weise

allen Kanälen fest, um dann die Ausspeicherung von wird, obwohl nur ein Eingangsleiter 28 jeweils auf die

den Kanalregisterstufen vorzunehmen, d. h. die Bits Anzahl N Tastgatter 30 führt, der Ausgangsleiter 48

auszuwerfen, die zu einem bestimmten Zeichen gehören. von dort als ein Leiterstrang mit JV-facher Anzahl von

Zu diesem. Zweck hat jeder Kanal eine Gruppe von 20 Drähten betrachtet, wobei jeder einzelne Ausgangs-

Ausspeichergattern 40, wobei jeder Registerstufe ein leiter an einen Tastgatterausgang und gleichzeitig ein

Ausspeichergatter zugeordnet ist. Das Signal, das von anderer einzeln an die N Registerstufen 32 geführt

einem Vergleichsgatter in der Gruppe 38 stammt, wird. Auf ähnliche Weise verbinden N verschiedene

gelangt nur an ein entsprechendes Ausspeichergatter Ausgangsleiter 50 einzeln die Registerstufen 32 mit

des betreffenden Kanals, so daß nur eine Registerstufe 25 den Ausspeichergattern 40, wobei alle Ausgänge der

in jedem Kanal nur das binäre Bit erhält, das zu Ausspeichergatter 40 auf einen gemeinsamen Sammel-

einem bestimmten Zeichen gehört. Selbst wenn die Schienenausgang 42 auflaufen.

Verkantung große Werte annimmt, die ihrerseits die Die Mittel und Wege, um die Folgestromkreise 34 Informationsbits eines bestimmten Zeichens zeitlich und die Speichereinheiten 36 in Tritt fallen zu lassen, starken Streuungen aussetzt, mit binären Bits, die 3° können auf verschiedene Weisen erreicht werden. Das bereits zu den nächstfolgenden Zeichen gehören, Kriterium hierbei ist, daß ein Synchronisierimpuls für können in der Zwischenzeit abgetastet werden, gehören jeden Kanal vorgesehen ist, jedesmal wenn ein die Bits, die an den Ausgangsleitungspaaren 42 Informationsbit, gleichgültig ob eine binäre 1 oder erscheinen, immer zu einem bestimmten Zeichen. binäre 0 an der Kanaleingangslinie 28 erscheint. Jeder Diese Informationsbits, die zu den nächstfolgenden 35 Synchronisierimpuls ändert die Folgestromkreise 34 Zeichen gehören und die in die Vorrichtung getastet und kann auf ein Speicherelement stellen. Synchroniwerden, obwohl das durchlaufende Zeichen noch nicht siersteuerimpulse, die an die Eingangsleiter 32 aufgänzlich verarbeitet ist, werden in entsprechende laufen, können von einer Synchronisierspur gewonnen Registerstufen eines Kanals gespeichert, bis das ganze werden, die gemeinsam mit jeder einzelnen Information Zeichen in die Verkantungs-Entzerrerstromkreise ge- 40 auf ein Speichermedium geschrieben wurden. Zum speichert ist, um dann von dort aus abgefühlt, d. h. Beispiel können gemäß F i g. 3 vier Synchronisierausgespeichert zu werden. Diese Ausspeicherung spuren (nicht gezeichnet) vorgesehen werden; jede erfolgt über die Leitungspaare 42 an weitere Bau- Gleichlauf spur wäre dann der nächstliegenden Inforgruppen, die hier jedoch nicht gezeigt sind. mationsspur der Spuren 1 bis 4 zuzuordnen, wobei

Wie in F i g. 3 dargestellt ist, werden z. B. vier 45 jeweils ein Gleichlaufbit 1 bei jedem einzelnen Inforbinäre Bits auf der Spur 1 früher gelesen als die mationsbit erscheinen müßte. Dieses Schema wird Tastung des ersten Bits der Spur 4 einsetzt. Nimmt dort benötigt, wo einer von den beiden binären man an, daß das System gemäß F i g. 1 vier ver- Informationswerten dadurch auf das Speichermedium kantete Kanäle besitzt, so erkennt man, daß vier gelangt, wohingegen der andere der beiden Werte Registerstufen der Gruppe 3I₁ gespeichert sein werden, 5° durch das Fehlen einer Aufzeichnung gekennzeichnet bevor ein Informationsbit in eine Registerstufe der ist, oder dort, wo ein Tastverfahren zur Anwendung Gruppe 32₄ auflaufen kann. Man kann sehen, daß das gelangt, wobei man nicht auf die Nullremanenz hin erste Bit der Spur 1 zusammen mit den drei folgenden arbeitet, d. h. sich nicht der Reststromunterdrückung Einserspurenbits so lange gespeichert werden muß, bedienen muß. In einem solchen Fall wird keiner der bis das erste Bit der Spur 4 in einer Registerstufe der 55 Wandler T₁ bis F₄ ein Signal erzeugen, das den Wert Gruppe 32₄ eingearbeitet ist. Zusätzlich wurden die einer der beiden Binärwerte darstellt, sondern es wird Registerstufen der Kanäle 2 und 3 (nicht gezeichnet) immer eine Anzeige in der angrenzenden Synchronigespeichert mit binären Bits der Spuren 2 und 3. sierspur erfolgen, um eine 0 oder eine 1 anzuzeigen, Nachdem das erste Bit der Spur 4 in seiner entsprechen- die dann entsprechend von einem angrenzenden Spurden Kanal 4 Registerstufe eingearbeitet ist, können 60 gleichlaufwandler (nicht gezeichnet) getastet wird und die ersten Bits der Spuren 1, 2, 3 und 4 von ihren somit ein Gleichlaufsignal an den Leiter 32 abgibt, entsprechenden Kanalregisterstufen abgerufen (aus- Andere Verfahren zur Erzeugung von Gleichlaufgespeichert) werden, und diese Stufen sind somit in impulsen für jedes binäre Zeitintervall können angeihren Ausgangszustand zurückgestellt, um für die wendet werden, z. B. durch nachstimmbare Impuls-Speicherung einer neuen Information zu dienen. 65 muttergeneratoren, deren Impulsfolgefrequenz durch

Jeder Kanal besitzt die gleiche Anzahl N von die Frequenz der binären 1 Bitsignale, die ihrerseits

Registerstufen; diese Anzahl hängt von der maximalen von der Informationsspur kommen, nachgestimmt

Anzahl von Informationsbits ab, die ein Kanal ein- werden kann. Noch einmal, sollen binäre Einsen und

Nullen durch gegenseitig magnetisierte Stellen auf das Speichermedium geschrieben werden, so kann man die Gleichlaufimpulse aus den Informationssignalen gewinnen.

F i g. 4 zeigt Details einer möglichen Ausführungsart gemäß der vorliegenden Erfindung in einer Arbeitsweise, wie sie in Blockform in Fig. 1 dargestellt ist. In dieser Ausführungsart gleicht die Anzahl der Registerstufen in jedem Kanal der Anzahl der maximal möglichen Verkantbits, welche in Zwischenspeicher je Kanal eingespeichert werden müssen, bevor das Ausspeichern gemäß der obengenannten Ausführungen beginnen darf. Die Stromlaufwege sind nur für zwei Kanäle gezeichnet worden, nämlich für den ersten und für den letzten Kanal, wie in F i g. 4 gezeigt. Man muß sich aber vor Augen halten, daß man für die anderen nicht gezeichneten Kanäle diese Stromlaufwege vervielfachen muß. Fußzahlen dienen der Kenntlichmachung einer Teilgruppe« im Kanal/ In

eines Speicherelements M_1n arbeiten. Jeder Gleichlaufimpuls auf der Leitung 61/ stellt das Speicherelement Mnj, das mit einer entsprechenden Registerstufe S_nj verbunden ist, mit dem Zweck, daß das letztere gespeichert werden. Jedesmal, wenn eine Registerstufe S_nj mit einer binären Information gespeichert ist, wird das entsprechend verbundene Speicherelement Af_n; ebenfalls in die Arbeitslage gestellt.

Hier muß man sich in Erinnerung rufen, daß die Ausführungsart gemäß der F i g. 4 so geregelt ist, daß das Fehlen jeglichen Signals auf der Leitung 60; eine binäre 0 bedeutet, das jedoch zur selben Zeit von einem Gleichlauf bit auf der Leitung 6I₃- begleitet wird. Will man eine binäre 0 in der Sufe S_nj speichern, muß sich diese Stufe in ihrer Ruhelage befinden. Praktisch erreicht man dies, indem man alle Stufen S_n] erstmals in die Ruhelage zurückstellt und nur diejenigen Stufen in die Arbeitslage stellt, die eine binäre 1 darzustellen

aus einer Reihe von bistabilen Stufen im folgenden Triggerkreise S₁J bis S_n j genannt, aufgebaut, die ihrerseits Stell- und Rückstelleingangsklemmen und entsprechend die Buchstaben S und R zur Kenntlich-

dieser und anderen Figuren, wo Logikschaltungen zur 20 haben. Soli eine binäre 0 gespeichert werden, so werden Anwendung gelangen, werden Schaltsymbole benutzt, diejenigen Registerstufen S_n; in ihrer Ruhelage verum Gatter darzustellen mit den ihnen eigenen Logik- bleiben, die ihre UND-Gatter A_ni von den Stromfunktionen, die bekannt sind und durch F i g. 9 kreisen Cj in diese Lage gestellt hatten. Da jedoch festgelegt werden. immer ein Gleichlaufimpuls auf einem Kanal 61;

In F i g. 4 sind die Registerstufen in jedem Kanal 25 erscheint, wenn ein Informationsbit durchläuft, gleichgültig welchen Inhalt dieses Bit hat, wird das Speicherelement Mnj in die Arbeitslage gestellt, da es ja durch die Stromkreise C über die UND-Gatter B„j in diese Lage gestellt wird, wobei gleichzeitig angezeigt wird, machung haben. Ein Signal soll dann am Ausgang 30 daß die angeschlossene RegisterstufeS»; gespeichert ist. eines Triggerkreises erscheinen, wenn er sich in der Eine Gruppe von UND-Gattern D₁ bis D_n in den

Arbeitsstellung befindet. Andere bistabile Speicher- Kanälen 1 bis J wird verwendet, um die gleichmittel können an ihre Stelle treten. Angegliedert an numerierten Speicherelemente M₁ bis Mn auf Parität jede Registerstufe S_aj ist ein bistabiler Speicher- hin zu vergleichen, d. h. um festzustellen, daß atle trigger M_n j, der einen Stell- und Rückstelleingang 35 Speicherelemente sich in der Arbeitsstellung befinden, und einen Ausgang hat, an welchem dann ein Signal Zum Beispiel erhält das UND-Gatter D₁ ein Eingangserscheint, wenn sich diese Vorrichtung in der Arbeits- signal von allen Speicherelementen der Gruppe Af₁₁ lage befindet. bis M₁;. Diese Gruppen der letztgenannten Elemente

Informationsbits, die am Eingang 60; erscheinen, sind entsprechend ihren Bezeichnungen mit den ersten werden parrallel einer Gruppe UND-Gatter A₁J bis 40 Registerstufen S₁₁ bis S₁J der Kanäle 1 bis / mitein-

xj zugeführt, die ihrerseits ihre Ausgänge mit den Eingängen der zugeordneten Registerstufen S₁J bis Sy j verbunden sind. Jedoch kann ein Bit, das am Leiter 60; erscheint, das UND-Gatter A _nj nicht passie-

ander verbunden. Wenn daher alle Speicherelemente der Gruppe M₁₁ bis M₁./ sich in der Arbeitsstellung befinden, so heißt das, daß sich am Ausgang des UND-Gatters D₁ ein Signal bildet, das seinerseits

ren, es sei denn, daß an dem anderen Eingang ebenfalls 45 bedeutet, daß alle Registerstufen S_n bis S₁,/ allesamt

ein Signal anliegt. Signale für die Lagen (Ruhe- eine Information tragen, die zu einem und demselben

lage—Arbeitslage) der einzelnen UND-Gatter A_nj Zeichen gehören. In gleicher Weise arbeiten alle

werden von den Folgestromkreisen Cj gewonnen, anderen UND-Gatter. UND-Gatter Z)₂ sagt aus, daß

welche z. B. die Form eines Zähl- oder Stellenver- alle Speicherelemente der Gruppe M₂₁ bis M_%j in der

Schieberegisters haben können. An jeder Lageklemme 50 Arbeitsstellung sind. Alle nachgeschalteten Kanäle mit

der Folgestromkreise Cj liegt eine Ausgangsleitung n, den Gattern Z)₃ bis Dy funktionieren in der gleichen

an der ein Signal aufläuft. Das letztere steuert die Weise in Sicht der Speicherelemente,

entsprechend angegliederten UND-Gatter A_nj, um Die Ausgänge jedes der UND-Gatter Z)₁ bis Dn

das jeweils gewünschte Informationsbit durchzu- sind der Reihe nach auf die UND-Gatter E₁J bis E^j

schleusen, das im Moment auf die Leitung 60; auf- 55 durchrangiert, d. h. UND-Gatter D₁ geht auf E₁]

läuft. Der Stromkreis Cj fällt jedesmal in Tritt, wenn usw. in allen Kanälen. Die letztgenannten UND-

ein Gleichlaufimpuls auf der Leitung 61; ist, so daß Gatter E₁J bis Eyj sind ihrerseits auf die Eingänge der

jedes Informationsbit der Reihe nach auf der Leitung Registerstufen S₁; bis S₁V₃ entsprechend ihrer Bezeich-

61;, jedes Informationsbit der Reihe nach auf der nung durchrangiert. Die Funktion eines E„j ist, daß

Leitung 60; in einer verschiedenen Registerstufe S_nj 60 es erstens seine angegliederte Stufe S_nj abfühlt und

der Reihe nach gespeichert werden kann. Normaler- zweitens das Resultat an eines der ODER-Gatter F₁

weise werden die Registerstufen von der Stufe S₁; beginnend bis S_n j gespeichert, um dann erneut mit S₁J zu beginnen, wenn ein neuer Arbeitskreis beginnt.

Zur gleichen Zeit steuern die Stromkreise Q die entsprechend angegliederten UND-Gatter^«;, um ein Informationsbit durchzuschleusen, und die UND-Gatter B_n j, die mit ihrem Ausgang auf dem Eingang

bis Fj weitergibt. Wird z. B. ein Signal in dem UND-Gatter Z)₁ erzeugt, so läuft dieses Signal gemeinsam auf alle UND-Gatter E₁₁ bis E₁J auf, mit der Bestimmung, die Ausgänge der entsprechenden Stufen der Gruppe S₁₁ bis S₁ j auf ihre Lagen abzufragen. Wird eine oder mehrere dieser Stufen durch ein binäres 1-Bit in die Arbeitsstellung gebracht, dann wird das

9 10

angeschlossene UND-Gatter E₁] ein Signal bilden und Stromkreise C; sind in ihrer Ruhelage, so daß jeder es an das ODER-Gatter F,- weitergeben, an dessen Kreis seinen Ausgangsleiter 1 anspricht. In dieser Ausgangsklemmen es dann schließlich erscheint. Bedingung (d. h. diesem Zustand) werden die UND-Befindet sich eine Registerstufe S₁; in Ruhestellung, Gatter A₁₁ bis A₁₄ so gestellt, daß die entsprechenden wenn die Ausspeicherung einsetzt, so wird kein Aus- 5 Registerstufen S₁₁ bis S₁₄ die entsprechenden Bits der gangssignal an den entsprechenden ODER-Gattern Fj Spuren 1, 2, 3 und 4 empfangen können, wie sie von vorhanden sein. Das bedeutet, daß die betreffende dem ersten Zeichen 12 durch die Köpfe (Wandler) Stufe S₁₃- ein binäres Bit 0 beinhaltet. gemäß F i g. 3 getastet werden. Das erste Bit, das Etwa zur gleichen Zeit, nämlich wenn ein Signal von dem Zeichen 12 getastet wird, ist das Bit der eines UND-Gatters Dx an die Ausspeichergatter der io Spur 1, welches über die Leitung 6O₁ des ersten Kanals Registerstufen S_n; gelangt, wird dasselbe Signal über weiter an das UND-Gatter ^₁₁ geleitet wird. Da dieses ein kleines Verzögerungsglied R_n und ein ODER- Bit eine binäre 1 ist, wird die Stufe S₁₁ in die Arbeits-Gatter Gn] an die Ruhelageklemmen der Stufen M_nι lage gestellt. Ein Gleichlaufimpuls, der von der und S_n j geleitet. Dieses in die Ruhelagefallen setzt LeItUHgOl₁ kommt, stellt gleichfalls das Element in unmittelbar ein, wenn der Ausspeichervorgang der 15 die Arbeitslage und stellt den Stromkreis C₁ in die Stufen S_nj begonnen hat, um zu erreichen, daß diese Lage, die dem Wert 2 entspricht. Das zweite abzu-Stufe Snj für die nächstfolgende Speicherung des tastende Informationsbit tastet den Wandler der binären Informationsbits frei ist. Weiter werden die Spur 1, das zu dem Zeichen 14 gehört und eine binäre 0 angegliederten Speicherelemente M_nj in. ihre Ruhelage ist. Obgleich diesmal kein Signal auf die Leitung 6O₁ zurückgestellt, was gleichzeitig bedeutet, daß die 20 gegeben wird, erscheint ein Gleichlaufimpuls auf der Stufe S_n} leer ist, und verbleiben so lange in der Leitung 6I₁, der seinerseits das Speicherelement M₂₁ Ruhelage, bis ein Stromkreis C; auf Grund eines neu in die Arbeitslage stellt und somit den Stromkreis C₁ eingehenden Informationsbits dieses S_nj schaltet. Das in einen Zustand bringt, der einer 3 entspricht. Das Verzögerungsglied R_n kann dann entfallen, wenn die dritte abzutastende Informationsbit tastet den Wandler Zeitspanne, um die Triggerung auszulösen, groß ist im 25 der Spur 2, das ein binäres O-Bit des Zeichens 12 ist. Vergleich zu der Zeitspanne, die der Ausspeicher- Diese 0 beläßt die Stufe S₁₂ in ihrer Lage, ein Gleichvorgang benötigt. laufimpuls wird jedoch dem Kanal 2 über die Leitung

Die Betriebsweise des Aufbaus gemäß der F i g. 4 6I₂ gegeben (in der Figur nicht ersichtlich), der das wird nunmehr beschrieben, wobei besonders auf den Speicherelement M₁₂ stellt und den Stromkreis C₂ in Teil α der F i g. 6 Bezug genommen wird. Der 30 einen Zustand bringt, der einer 2 entspricht. Auf Teil α zeigt die Inhalte der Registerstufen S_nj in den gleiche Weise tasten die folgenden Bits, d. h. die Bits 4, entsprechenden Phasen des Durchlaufs an, und zwar 5, 6, 7, 8 und 9 die Wandler, wie dies in der F i g. 3 in der Zeit, in der die Verkant-Entzerrerstromkreise dargestellt ist. Die weitere Verarbeitung der Wandlereine besondere binäre Bitfolge gemäß der F i g. 3 signale erfolgt auf die oben aufgeführte Weise, durchschleusen (tasten oder abfühlen). Hier sind es 35 Nachdem nunmehr das neunte Bit getastet ist, nur vier Kanäle, gemäß Fig. 4, die gezeichnet welches zur Spur3 des Zeichens 14 gehört, sind nunwurden. Jeder dieser Kanäle besitzt wiederum vier mehr die Speicherelemente M₁₁ bis M₁₂ in ihre Arbeits-Registerstufen S₁; bis S₄;. Die Reihenfolge, in der die lage gebracht, womit die Situation angezeigt wird, Information eingespeist wird, ist durch die Ziffern- daß die Spuren 1, 2 und 3 des Zeichens 12 alle einfolge 0 bis 26 angezeigt und befindet sich waagerecht 40 gearbeitet sind, d. h., daß alle Registerstufen S₁₁ bis S₁₃ oberhalb der Tabelle als Kopfleiste dargestellt. Es ist alle benötigten Informationen beinhalten. Jedoch bemerkenswert, daß die Ziffernfolge 0 bis 26 des erscheint bis dato kein Ausgangssignal am Gatter D₁. Teils α der F i g. 6 vollkommen übereinstimmt mit Nachdem das Bit 1 der Spur 4 des Zeichens 12 den der Reihenfolge, in welcher die einzelnen Bitpositionen Wandler T₄ tastet und somit die Registerstufe S₁₄ und abgetastet werden, wie dies in Fig. 3 dargestellt ist. 45 das SpeicherelementM₁₄ in die Arbeitslage bringt und Weiter bedeuten die Fettzahlen im Hauptteil der schließlich der Stromkreis C₄ auf einen Zustand Zusammenstellung das Vorhandensein eines binären gebracht ist, der einer 2 entspricht, stellt nunmehr 0- oder 1-Informationsbits (die Stufe ist dabei als das UND-Gatter D₁ die Koinzidenz aller Speicherbelegt anzusehen), wohingegen eine Dünndruck- elemente M₁₁ bis M₁₄ fest und erzeugt nunmehr das ziffer 0 anzeigt, daß die Registerstufe leer ist. Obgleich 50 Koinzidenzsignal an seinen Ausgangsklemmen. Dieses die Rückstellung einer Registerstufe zwei mögliche Signal gattert alle vier Bits, die zu den Zeichen 12 Lagen darstellen kann, ist die Unterscheidung in der gehören, an die entsprechenden Registerstufen S₁₁ bis Zusammenstellung 6 deutlich herausgestellt. Ein von S₁₄ durch; von dort aus kufen Ausgangssignale an links nach rechts laufender waagerechter Zeiger ist eine die entsprechend angeschlossenen ODER-Gatter F₁ kleine Handnotiz, die die Lage einer Stufe, d. h. den 55 bis F₁ auf. Etwa zur gleichen Zeit erhalten die Register-Zustand einer Registerstufe anzeigt, der derselbe ist, stufen S₁₁ bis S₁₁ und die Speicherelemente M₁₁ bis M₁₄ wie er auf der linken Seite des Pfeilers gleich neben der Impulse an ihren Rückstellklemmen von dem Z)₁-UND-Numerierung ausgewiesen ist; dort wo die Pfeilspitze Gatter. Wie in Teil α der F i g. 6 angedeutet, haben die in einen numerierten Folgeblock hineinmündet, in Signale, wie sie von den ODER-Gattern F₁ bis F₄ auf welchem eine dünn gedruckte Zahl 0 steht, bedeutet 60 den Speicher 10 gelangen, die Folge 1011, eine Folge, das, daß sich die Registerstufe sofort in die Ruhelage die dem Zeichen 12 gemäß der F i g. 3 identisch ist. zurückstellt, wenn dieser Zustand vorliegt. Dies ist Das elfte Informationsbit, das gemäß F i g. 3 ein besonders bedeutsam in der letzten Phase des Zeit- Bit ist, das zur Spur 1 des Zeichens 20 gehört, kann Intervalls des besagten Folgeblocks. nunmehr in die erst kürzlich geleerten Register-

Es liegt die Annahme in der F i g. 4 vor, daß 65 stufen S₁₁ eingearbeitet (zwischengespeichert) werden,

zunächst ein Frei-Zeichen über die Leitung 64 gegeben Auch ist die Tatsache bemerkenswert, daß z. B. das

wird, womit alle Register und Speicherstufen S»; und siebente Bit gemäß der F i g. 3 vorübergehend in die

M_nJ in ihre Ruhelage zurückgestellt werden. Alle Registerstufe S₄₁ zwischengespeichert wird, woraufhin

11 12

der Stromkreis C₁ geschaltet und in seinen Ausgangs- Speicherelements Mn) jedes Kanals eine Rangierung

zustand 1 zurückgestellt wurde. Jedoch kann man zu den ihm zugehörigen Und-Gattern A₁] und JJ₁^

ablesen, daß, bevor man dieses Bit des Zeichens 20 in der Trigger S₁] und M₁; hat, insoweit da der Wert

die Registerstufe einspeichern kann, das Bit der Spur 1 (JV+1) den Wertl annimmt wegen des sich wieder-

des Zeichens 12 aus der Registerstufe 11 ausspeichern 5 holenden Arbeitsvorgangs.

muß, um einer Verstümmelung der Information Der Zweck dieser zusätzlichen Speicher-Triggerzuvorzukommen. Deshalb sind mindestens vier Re- rangierungen, wie in F i g. 5 dargestellt, ist, daß die gisterstufen für den Kanal 1 erforderlich, wenn ein Notwendigkeit, individuelle Stromkreise C₃- gemäß Zeichen (ein Bitmuster) gemäß F i g. 3 abgetastet F i g. 4 einbauen zu müssen, damit entfällt. Dies wird werden muß. Da das Ausspeichem von den ent- io dadurch erreicht, daß man fordert, daß jedes der sprechend numerierten Registerstufen in paralleler UND-Gatter A_n] in zwei Lagen versetzt wird (Doppel-Betriebsweise erfolgt, muß man auch für alle anderen steuerung), d. h., erstens durch die Ruhelage seiner Kanäle je vier solcher Registerstufen bereitstellen, angeschlossenen Speicherelemente M_nj, und zweitens obwohl doch die Tatsache evident erhellt, daß der durch die Arbeitslage der Speicherelemente M^-n, die Kanal 4 nur eine Stufe (Registerstufe) benutzt wird, 15 ihrerseits mit der unmittelbar vorher geschalteten wenn man den Abtastvorgang gemäß dem Muster gespeicherten Stufe S(»-x) verbunden ist. Um ein vornimmt, wie dies in F i g. 3 gezeigt ist. Ändert sich Speicherelement M_n] in die Arbeitslage zu bringen, jedoch die Abtastfolge, wie dies durch eine Ver- ist es weiter erforderlich, daß sein zugehöriges UND-kantung zwangläufig der Fall ist, kann es vorkommen, Gatter B_n} durch die Arbeitslagenklemmen des undaß der Kanal 4 mehr Bits erhält als der Kanal 1. 20 mittelbar vorausliegend geschalteten Speicherlements

Die Arbeitsweise gemäß der F i g. 4 soll offensicht- M^-ü in diese Lage versetzt wird. Die Verwendung

lieh dazu dienen, die oben gemachte Beschreibung von Verzögerungsgliedern O_n] sorgt dafür, daß nur

zu stützen, so daß eine weitere Beschreibung des je ein Trigger M_n] durch einen Gleichlaufimpuls mit-

Tastvorgangs und der Dateneingabe in die Verkant- genommen wird, insofern, als dieser Gleichlaufimpuls

Entzerrer-Netzwerke nicht mehr zu erfolgen braucht. 25 eine Impulslänge haben kann, die ausreicht, um ein

Wie man in Teil α der F i g. 6 erkennen kann, setzt Nutzsignal, das an der Arbeitslagen-Ausgangsklemme

der Ausspeicherungsvorgang aus den Registerstufen eines Speicherelements erscheint, zu überdecken,

der Zeichen 12, 14, 16, 18, 20 usw. zu den ent- welches es ja selbst auslöste. Daher wird an der

sprechenden Zeitpunkten 10, 14, 18, 22, 26 usw. ein. Arbeitslagen-Ausgangsklemme des Elemente M₁₁ sich

F i g. 5 zeigt eine geringfügig abgeänderte An- 30 so lange kein Signal bilden und an das UND-ordnung der Baugruppen, verglichen mit der An- Gatter B_n gelangen können, wie der Gleichlaufordnung, wie sie in F i g. 4 dargestellt ist; diese Art impuls dauert. Auf diese Weise erreicht man sicher, der Zusammenstellung vermeidet die Verwendung daß das Element M₂₁ so lange nicht angesprochen wird, individueller Stromkreise C Sie ist dann wirtschaft- wie in der angegliederten Registerstufe S₂₁ sich noch licher, wenn eine große Anzahl von Informations- 35 nicht vollends die richtige Information befindet. Auch spuren und/oder Verkantwerten zu verarbeiten sind. ist zu bemerken, daß ein Verzögerungsglied K] dazu Nach F i g. 5 ermöglichen JV Registerstufen S_n) die dient, in jeder Kanalsynchronisierleitung dafür zu Nachrichtung von JV-2 Verkantwerten. Diejenigen sorgen, daß das Schalten der Speicherelemente so Trigger und Logikgatter in Fig. 5, die eine ähnliche lange sicher unterbleibt, als die Information noch nicht Funktion erfüllen, wie dies in F i g. 4 dargestellt ist, 40 über die Signalleitung 60/ in den Registerstufen S_n) sind durch eine sinngemäße Bezeichnungsweise durch gänzlich abgesetzt ist. Das kann sich z. B. dann als Buchstaben und Fußzahlen gekennzeichnet. Man notwendig erweisen, wenn die Schaltzeiten der Trigger benutzt sowohl Stell- als auch Rückstellsignale, die sehr schnell erfolgen, weil die Stell- und Rückstellman aus den Speicherelementen M_n) erhält, in einer Stadien der Speicherelemente während der Dauer des Weise, daß jedes Element Mn] eine Rolle spielt, die 45 Inf ormationsbits nur eines der Eingangs-UND-Gatter Arbeitslage oder die Ruhelage zu bewerkstelligen. A_n] ansprechen dürfen, um zu vermeiden, daß das Daher hat jedes Speicherelement M_n), d. h. seine gleiche Bit in zwei oder mehrere Registerstufen ab-Ruhelageklemme, eine Verbindung zu einem UND- gesetzt wird. Obwohl kein derartiges Verzögerungs-Gatter A uj der entsprechenden Registerstufe S_n), Weiter glied K] in der Fig. 4 dargestellt ist, soll es jedoch ist die Arbeitslage-Ausgangsklemme jedes Speicher- 50 hiermit klar ausgesprochen sein, daß sich dies wegen elements M_n] mit einem UND-Gatter Α^+ύ) ver- desselben Grundes als notwendig erweisen kann,
bunden, welches seinerseits mit der Arbeitslage- Ein anderer Unterschied der F i g. 5 gegenüber der klemme einer entsprechenden Stufe S_(B+1)/ in Ver- F i g. 4 ist die Art, wie die UND-Gatter D_n zur bindung steht. Die Arbeitslage-Ausgangsklemme von Rückstellung des Registers und der Elemente in ihre Mn) ist mit den UND-Gattern B(,_l+1)] des Speicher- 55 Ruhelage verwendet werden. In der F i g. 4 ist gezeigt, elements M^+d) durch ein kleines Verzögerungsglied daß das Ausgabesignal jedes Vergleichsgatters D_n dazu 0(M₊₁)J verbunden. Zum Beispiel besteht im Kanal 1 dient, ihre angegliederte Registerstufe S_n] und ihr der F i g. 5 eine Verbindung zwischen der Ruhelage- Speicherelement M_n) in die Ruhelage zu versetzen. Ausgangsklemme des Elements M₁₁ mit dem ent- Demgegenüber zeigt F i g. 5, daß das Ausgabesignal sprechenden UND-Gatter ^₁₁, während gleichzeitig 60 jedes UND-Gatters D_n dazu dient, die Registerstufen die Arbeitslage-Ausgangsklemme eine Doppelver- S(n-i) bis S^-i) j und die Speicherelemente M(B-J)₁ bis bindung aufweist, und zwar erstens zu dem UND- M(n-i)j in ihre Ruhelage zu versetzen. Zum Beispiel Gatter A₂₁ und zweitens durch O₂₁ an die Eingangs- dient das Ausgangssignal des UND-Gatters D₂ dazu, klemme des UND-Gatters JJ₂₁. Diese beiden Ver- die Ruhelageklemme der Registerstufe S₁₁ und die bindungen der M_n /-Elemente stellen zusätzliche Ver- 65 Ruhelageklemme des Elements M₁₁ über die entbindungen dar in bezug auf die Verbindung mit dem sprechenden ODER-Gatter JT₁₁ und G₁₁ in ihren Ruhe-UND-Gatter D_n. Weiter ist die Tatsache bemerkens- lagezustand zu versetzen. Das Ausgangssignal des wert, daß die Arbeitsausgangsklemme des letzten UND-Gatters D₁ dient gleicherweise dazu, die S^₁

13 14

und die Ma₁ Bauglieder in ihren Ruhelagenzustand stufe S₁₁. Unmittelbar nachher gelangt der Gleichlaufzu versetzen. Man wird deshalb erkennen, daß ein impuls übei das Glied K₁ an einen Eingang des Gatters erzeugtes Signal eines UND-Gatters D_n so lange B₁₁. Da der Speichertrigger M₆₁ erst vor kurzem in die erhalten wird, bis ein Nachfolgesignal von dem nächst Arbeitslage gebracht wurde, ist A₁₁ in die Lage versetzt, höher folgenden UND-Gatter D_n+1 erzeugt ist zu 5 den Gleichlauf impuls durchzuleiten, der seinerseits den einem Zeitpunkt also, wo alle Elemente M_B1 bis M_n) Trigger M₁₁ in die Arbeitslage versetzt, was gleichin ihre Ruhelage versetzt wurden. Solange das Gatter- zeitig bedeutet, daß sich nunmehr in seiner angesignal des Gatters D_n besteht, können die Register- gliederten Registerstufe S₁₁ eine binäre Information stufen S(M-I)I bis S^-üj und die Elemente M^_n-Ui befindet. Das Stellen des Triggers M₁₁ in seine Arbeitsbis M(M-J)./ nicht geschaltet werden. Deshalb be- ίο lage schafft ein Nutzsignal, das auf das UND-Gatter nötigt man eine Anzahl N Registerstufen S und A₂₁ gegeben wird. An dieses Gatter wird noch ein Speicherelemente M, um die maximal möglichen Ver- Signal gegeben, das von der Ruhelageklemme des kantbits iV— 2 zu entzerren. Folgt man also nach Speicherelementes M₂₁ stammt. Das Stellen des Triggers Schaltung 5, um ein Bitmuster gemäß F i g. 3 zu ent- M₁₁ erfolgt, nachdem das Spur-1-Bit des Zeichens 12 zerren, wo die maximale Anzahl von Verkantbits vier 15 verschwindet; nunmehr befindet sich aber das UND-ist, muß man für jeden Kanal gemäß F i g. 5 sechs Gatter A₂₁ in der Lage, das Spur-1-Bit des Zeichens 14 solcher Registerstufen S und sechs entsprechend an- aufzunehmen. Der gestellte Ausgang des M₁₁ gibt gegliederte Speicherstufen M vorsehen. über ein kleines Verzögerungsglied O₂₁ ein Signal an

Die Betriebsweise, wie sie in F i g. 5 dargestellt ist, das UND-Gatter 5₂₁ weiter, um letzteres für den wird nunmehr besprochen, wobei besonders auf das 20 Gleichlaufimpuls zu öffnen, der als nächstes auf der Bitmuster der F i g. 3 und auf den Teil b der F i g. 6 Signalleitung 6I₁ erscheint, die mit der Spur 1 des Bezug genommen wird. In der F i g. 6 ist der Teil b Zeichens 14 assoziiert ist. Obwohl sich das Speicherneben den Teil α gezeichnet worden zu dem Zweck, element M₆₁ nicht sofort zurückstellt, nachdem es die den Unterschied der Betriebsweisen der F i g. 3 und 5 Registerstufe S₁₁ gefüllt hat, muß festgestellt werden, besonders klar herauszustellen, insofern als beide 25 daß nunmehr keine weitere Information in die Stufe S₁₁ Schaltungen dazu dienen, das gleiche Bitmuster ab- eindringen kann, da jetzt das Ruhelage-Ausgangszutasten und die Entzerrung der verkanteten Bits signal von M₁₁ fehlt.

zu erreichen. Jedoch sind im TeilZ* die Register- Nachdem der Wandler!^ von dem Spur-1-Bit(O) stufen S₅ und S₆ zusätzlich je Kanal gezeichnet, da, des Zeichens getastet wurde, erfolgt ein ähnlich abwie oben ausgeführt, sechs solcher Stufen benötigt 30 laufender Betrieb mit dem Ergebnis, daß dieses Bit werden, um maximal vier verkantete Bits zu entzerren. sicher in die Stufe S₂₁ gelangte dadurch, daß letztere Der Intervall-Reihenfolge im Teil b der F i g. 6 kommt in ihrer Ruhelage gehalten wurde dadurch, daß das dieselbe Bedeutung zu, wie sie im Teil α der F i g. 6 angegliederte Speicherelement M₂₁ in die Arbeitslage erfolgte, und sie bezieht sich auf die Reihenfolge, versetzt wurde. Die Informationsbits der Intervalle 3 in der jedes Informationsbit gemäß F i g. 3 die 35 bis 9 der F i g. 3 gelangen auf genau die gleiche Weise Wandlergruppe tastet. Fettgedruckte Zahlen zeigen an, in ihre entsprechenden Kanalregisterstufen, wie dies daß der Wert des binären Bits in jeder Registerstufe eben ausgeführt wurde. Beim Tasten der Spur-4-Bits während des Betriebsablaufs in derselben gespeichert des Zeichens 12 während der Zeitspanne 10 sind beide, ist, wogegen Dünndruckzahlen 0 bedeuten, daß die so nämlich die Registerstufe S₁₄ und das Speicherbezeichneten Registerstufen als leer anzusehen sind, 4° element M₁₄, in ihrer Arbeitslage. Das UND-Gatter D₁ d. h., sie befinden sich in ihrer Ruhelage. stellt daher die Koinzidenz aller Eingangssignale fest

Mit einem Löschimpuls, der über die Leitung 64 und erzeugt daraufhin ein Ausgangssignal, woraufhin gegeben wird, werden erstmals alle Register und die Registerstufen S₁₁ bis S₁₄ über ihre entsprechenden Speichertrigger in jedem Kanal in ihre Ruhelage Ausspeichergatter is_u bis E₁₁ ausgespeichert werden, versetzt. Daraufhin wird ein Startsignal über die 45 Zu diesem Zeitpunkt wird ein Ausgangssignal von D₁ Signalleitung 65 gegeben, um die Speicherelemente M₆₁ geminsam auf die Ruhelageklemmen S₆₁ bis S₆₄ und bis M₆₄ über die ODER-Gatter P₆₁ bis P₆₄ in ihre auf die Speicherelemente M₆₁ bis M₆₄ gegeben. Ob-Arbeitslage zu bringen. Obgleich dieses Schalten dieser gleich sich die Registerstufe S₆ bereits in ihrer Ruhebesonderen Speicher-Trigger zu diesem Zeitpunkt ein lage befindet, wird das Speicherelement M₆ in die Ausgangssignal am UND-Gatter D₆ erzeugt, weil 5° Ruhelage gebracht und bricht somit das Ausgangs-Koinzidenz aller Eingänge vorliegt, werden doch keine signal am UND-Gatter D₆ ab. Damit ist vom Teil b bedeutungsvollen Ausgangssignale von dem Aus- der F i g. 6 zu ersehen, daß das erste Zeichen 12 in der speicher .E₆₁ abgegeben, weil sich ihre angegliederten Zeitspanne 10 von den Verkant-Entzerrerstromkreisen Registerstufen S₆₁ bis S₆₄ in ihrer Ruhelage befinden. gegattert wurde, einer Zeitspanne, die mit der Zeit-Das Schalten (Stellen) des Triggers Mn; ist erf order- 55 spanne übereinstimmt, in der dieses selbe Zeichen lieh, um die UND-Gatter A₁₁ bis ^f₁₄ in die Lage zu gemäß der F i g. 4 gegattert wurde, setzen, das erste Infomationsbit durchzuschleusen, Das Spur-1-Bit des Zeichens 20 wird in der Zeitdas jeweils als erstes Bit auf den Eingangssignal- spanne 11 getastet gemäß Fig. 3 und geht nunmehr leitungen 6O₁ bis 6O₄ erscheint. Die Trigger M₁₁ bis M₁₄ in die Stufe S₅₁ gemäß F i g. 5, nicht jedoch in die befinden sich in ihrer Ruhelage. 60 Stufe 11 gemäß F i g. 4. Weiter wird das Spur-1-Bit

Das erste Informationsbit, das die Vorrichtung des Zeichens 22 in die Stufe S₆₁ abgesetzt und nicht in

tastet, erscheint auf der Spur-1-Bit (1) des Zeichens 12 die Stufe S₂₁. Bevor jedoch das Spur-1-Bit des Zeichens

gemäß der Darstellungsweise der F i g. 3. Das ge- 22 getastet wird, wurde das Spur-4-Bit des Zeichens 14

wonnene Nutzsignal wird auf die Signalleitung 6I₁ getastet, das damit das UND-Gatter D₂ veranlaßt,

gleichzeitig zusammen mit einem Gleichlaufimpuls 55 die Speicherelemente M₁₁ bis M₁₄ in ihre Ruhelage zu

auf die Signalleitung 6I₁ gegeben. Da nur zu diesem versetzen. Deshalb wird zu einem Zeitpunkt, an dem

Zeitpunkt das UND-Gatter ^₁₁ im Kanal empfangs- man ein Bit auf die Stufe S₆₁ geben könnte, das

bereit geschaltet ist, gelangt dieses 1-Bit in die Register- Signal des UND-Gatters D₁ verklungen sein, so daß es

15 16

nicht langer auf die Ruhelageklemme der Stufe S_n einzigen Speicherelement 76; je Kanal erhält. Jedes

auflaufen kann. Eine ähnliche Situation liegt vor zu Speicherelement 76; ist lediglich mit der Klemme der

dem Zeitpunkt, an dem das Spur-1-Bit des Zeichens 24 Ausspeicherstufe seines Kanals verbunden, dessen

getastet wird, insofern als das Ausgangssignal des Arbeitslage anzeigt, daß diese Stufe mit einer InUND-Gatters D₂ beendet wurde wegen des Einsetzens 5 formation belegt ist und auf den Abfragebefehl wartet.

des Ausspeichervorgangs des Zeichens 16 aus den Das Folgeglied 74; muß der Tatsache Rechnung

Registerstufen S₃₁ bis S₃₄. tragen, daß nach jeder erfolgten Verschiebung die

Nunmehr sollte klar ersichtlich sein, daß die Stufe, die zuletzt belegt wurde, nunmehr frei ist, Arbeitsweise gemäß F i g. 1, wie sie durch die F i g. 4 da ihre Bitinformation in die nahegelegene Registerund 5 durch Beispiele erläutert wurde, vorsieht, daß io stufe übertragen wurde, und zwar in der Registerstufen für jeden Kanal eingesetzt sind, die Richtung, in die die Verschiebung erfolgt. Deshalb sowohl Ein- als auch Ausspeichergatter haben und die muß das Folgeglied 74 so gesteuert werden, daß das in Parallelbetrieb arbeiten, die ihreresits die Aufgabe nächstfolgende Informationsbit in diese Stufe gelangt, haben, die entsprechenden Folgebits von aufeinander- die durch eine gerade erfolgte Verschiebung frei wurde, folgenden Zeichen so lange zwischenzuspeichern, bis 15 Dieses Verfahren vermeidet, daß freie Stufen zwischen ein bestimmtes Zeichen gänzlich in der Vorrichtung belegte Stufen gelangen können,
abgesetzt ist. Vorkehrungen wurden in der Vorrichtung Solange die Ausspeicherstufe der Gruppe 73; belegt gemäß F i g. 4 und 5 getroffen, um bestimmen zu ist mit einem Informationsbit, gleichgültig, ob es von können, wann die entsprechenden Registerstufen den Speicherstufen 72 dorthin oder von einer Registerjedes Kanals eine Information gespeichert halten, so ao stufe während des Verschiebevorgangs gespeist ist, daß sie dann abgefragt werden können. In der F i g. 4 wird das Speicherelement 76 dauernd ein Ausgangshaben die Stromkreise C die Aufgabe, die Register- signal bilden und es an das einzelne Vergleichsgatter 75 stufen der Reihenfolge nach zu laden, während die weitergeben. Wenn daher die Ausspeicherstufe in Register M lediglich die Funktion des Speicherns jedem der Kanäle mit einer Information belegt ist, übernehmen. Nach der F i g. 5 hingegen bestimmt die 25 wird ein Ausgangssignal des Vergleichsgatters 75 Kombination von Arbeits- und Ruhelagebedingungen bewirken, daß die genannten Ausspeicherstufen ihre der Speicherelemente M die Reihenfolge der Arbeits- Information abgeben. In der gleichen Zeit werden die weise, wobei den Arbeitslagen der Elemente M die Informationsbits, die in anderen Registerstufen ab-Speicherung der Information zukommt. gesetzt waren, um eine Position weiterverschoben, so

F i g. 2 zeigt einen zweiten Aufbau gemäß der vor- 30 daß die Ausspeicherstufe mit einer neuen Information liegenden Erfindung, der eine geringfügig geänderte belegt wird. Liegt jedoch in einem Kanal keine InArbeitsweise verlangt, verglichen mit dem Aufbau formation in der Ausspeicherstufe vor, wird der gemäß der F i g. 1, 4 und 5. Wie in der F i g. 1 stellen Verschiebevorgang in diesem Kanal die Ausspeicherdickgezogene Linien in der F i g. 2 die Wege dar, die stufe in ihre Ruhelage versetzen und somit einen das Nutzsignal nimmt, wohingegen dünngezogene 35 Frei-Zustand anzeigen. In diesem Fall zeigt das ihr Linien die Wege der Steuersignale darstellen. Die angegliederte Speicherelement 76; diese Bedingung an binären Bits, die durch die Wandler gemäß F i g. 3 und setzt das Vergleichsgatter 75 in die Ruhelage, bis entnommen werden, gehen als Serie auf den In- erneut eine Information über die Signalleitung 70/ formationskanal 70;, wohingegen die Gleichlaufim- in die Ausspeicherstufe gelangt,
pulse, die mit binären Bitintervallen gekoppelt sind, 4° Daraus kann man ersehen, daß binäre Bits, die von auf die Leitung 71; gegeben werden. Eine Reihe von einer Kanalregistergruppe gelesen werden, alle auf der Abfühlgattern 72; geben die serienweise geformte Kanalausgangs-Signalleitung erscheinen, und zwar in Information auf die Leitung 70;, die ihrerseits dieselben der Reihenfolge, die man an der Speicherspur des wahlweise, d. h je ein Bit auf eine von mehreren angegliederten Kanals beobachten konnte. Zum Bei-Registerstufen 73;, absetzt, wie dies symbolisch durch 45 spiel erscheinen die Spur-1-Bits der Zeichen 12,14,16, eine Vielleiterverbindung (d. h. einen Kabelbaum) N 18 usw. an der Ausspeicher-Registerstufe nach und gezeigt wird. Letzterer verbindet die Gatter 72; mit den nach. Da alle Kanal-Ausspeicherstufen während der Registerstufen 73;; die so gewählte besondere Register- Ausspeicherperiode geleert wurden, müssen demstufe wird durch die Folgestromkreise 74; in ihre Lage zufolge die Bits, die an der Ausspeicherstufe erscheinen, versetzt. Die Folgestromkreise ihrerseits werden von 50 alle zu einem bestimmten Zeichen gehören und dasselbe der Gleichlaufimpulssteuerleitung 71; ausgesteuert. So- darstellen. Der Aufbau gemäß F i g. 2 bedingt nicht, weit gleichen sich die Aufbauten der F i g. 1 und 2 daß jeder Kanal dieselbe Anzahl N Registerstufen völlig, d. h. von dem Standpunkt aus betrachtet, daß aufweist, wenn angenommen wird, daß der Grad der eine Reihe von Informationsbits, wie sie an die Wand- Verkantung verhältnismäßig gleichbleibt. Zum Beispiel ler geführt werden, in die Kanalregisterstufen abgesetzt 55 kann man erkennen, daß gemäß F i g. 3 die Zahl der werden, wie dasselbe auch beim 4-Parallelbetrieb der benötigten Registerstufen, die zu irgendeiner Zeit Fall ist. benötigt werden, in den Kanälen 1, 2, 3 und 4 jeweils

Das Ausspeichern der Information aus einer Gruppe vier, drei, zwei und eins wäre. Da jedes Folgeglied von Registerstufen 73; wird nur von einer besonderen beginnt, seine angegliederten leeren (freien) Register-Stufe vorgenommen. Dies ist durch eine einzelne 60 stufen der Reihe nach zu belegen, würde jeweils nur Ausgangssignalleitung angezeigt. Die Stufen 73; sind eine Stufe benötigt, um die Spur 4 der F i g. 3 abzuals ein Verschieberegister geschaltet, wobei ein tasten, wohingegen zwei und drei Stufen benötigt Informationsbit, das in irgendeiner dieser Stufen N werden, um die Kanäle 3 und 2 abzutasten. Muß man abgesetzt wurde, von Stufe zu Stufe verschoben werden jedoch damit rechnen, daß der Grad der Verkantung kann, bis es letztlich die Ausspeicherstufe erreicht. 65 sich ändern kann, dann ist man gezwungen, in den Das Verschieben wird über eine einfache Draht- außenliegenden Kanälen eine genügende Anzahl von Steuerleitung von dem Vergleichsgatter 75 aus ge- Stufen vorzusehen, um allen Eventualitäten gewachsen steuert, das seinerseits Eingangssignale von dem zu sein, wobei man trotzdem zulassen kann, daß die

mittleren gelegenen Kanäle normalerweise weniger die hier jedoch nicht gezeigt wird. Zur selben Zeit,

Stufen brauchen. Zu diesem Zweck erhielt denn in der die Registerstufen S₇₁] zurückgestellt werden,

schließlich der Buchstabe JV in F i g. 2 Kanalfußzahlen, geht das Ausgangssignal des Gatters Y an eine Reihe

die die möglichen Stufenbedarfszahlen angeben. von Ausspeicher-UND-Gattern L₂₃, die mit den ver-F i g. 7 zeigt einen Aufbau, der eine Arbeitsweise 5 bleibenden Registerstufen S₂/ bis Sn₃ in jedem Kanal

hat, wie sie in F i g. 2 als Blockdiagramm dargestellt assoziiert sind. Das Ausgangssignal jedes dieser

ist. Jeder Kanal der Verkant-Entzerrerstromkreise Ausspeicher-UND-Gatter geht an die Arbeitslage-

schließt eine Gruppe von Registerstufen S₁/ bis Sn₃ klemmender angrenzenden Registerstufen S(_n-i)j über

zum Speichern von aufeinanderfolgenden Informations- einen Satz von ODER-Gattern Q₁ bis ö(.v-i). Jede bits, die über die Eingangssignalleitung 80/ ankommen. io Gruppe der Registerstufen S_nj jedes Kanals ist somit

Wie jedoch gezeigt wurde, muß nicht jeder Kanal in der Verschieberegisterweise verbunden, so daß beim

notwendigerweise dieselbe Anzahl N Registerstufen S Erscheinen eines Signals des UND-Gatters Y alle

haben. Deshalb wurden Fußzahlen zu jedem Buch- Informationsbits in einer Registerstufengruppe nach

stäben JV hinzugefügt, um anzuzeigen, wieviel Stufen rechts gleiten.

und Speichergatter gebraucht werden, da deren Anzahl 15 Ein Verzögerungsglied I_n j ist für jede der Stufen S₁/ schwanken kann. Ein Vor-Rückwärtsf olgestromkreis Z₃- bis S(N-^₃ vorgesehen und ist zwischen dem Ausgang ist jedem Kanal beigesellt, um anzuzeigen, in welche des UND-Gatters L(_n+i)i und einem der Eingänge Stufe S_n ein Informationsbit zu speichern ist. Eine der ODER-Gatter Qn₃- Sein Zweck ist, dafür zu sorgen, Gruppe von Eingangs-UND-Gattern W₁₃ bis Wn₃- ist daß die Stufe S_n]- in ihre Ruhelage versetzt ist, bevor vorgesehen, die alle getrennt durch Ausgangssignale 20 ein 1-Bit der Stufe S(»+i)i auf diese Stufe gelangt, des Stromkreises Z/ gesteuert werden können, um Weiterhin, obgleich nicht besonders in F i g. 7 heraus-Informationsbits durchzuschleusen, die auf der Signal- gestellt, kann sich die Verwendung einer Gruppe von leitung 80; auftauchen. Jeder Stromkreis Z₃ hat eine Verzögerungsgliedern ähnlich denen der F i g. 4 »Vorwärtsrasteri-Eingangsvorrichtung, welche bei Er- (dort als R_nj bezeichnet) als notwendig herausstellen, halt eines Gleichlaufimpulses den Stromkreis um ein 25 um zu erreichen, daß jede Stufe S_n] sicher am UND-Raster weiter vorwärts bewegt. Eine »Rückwärtsraster«- Gatter L_n; abgefragt wird, bevor das Signal des Eingangsvorrichtung bewegt beim Erhalt eines Aus- UND-Gatters Y diese Stufe in ihre Ruhelage zurückspeicherimpulses den Folgestromkreis in die entgegen- stellt. Wenn die Abfragezeit des Stromkreises Z₃ bei gesetzte Richtung. Ein Eingang, der den Löschbefehl der Tastung »vorwärts« durch einen Gleichlaufimpuls an jeden Stromkreis eingibt, ist vorgesehen, um die 30 sehr kurz erfolgt, kann es notwendig werden, ein Stufe in eine Bezugslage zu versetzen, bevor das Verzögerungsglied K₃- gemäß F i g. 5 vorzusehen, um Tasten der Zeichen aus dem Speichermedium beginnen sicherzustellen, daß der Stromkreis Z₃- so lange in soll. Ein Folgestromkreis kann ein Vorwärts-Rück- seiner Lage verbleibt, bis das Informationsbit in der wärts-Zähler, ein umkehrbares Verschieberegister oder passenden Registerstufe abgesetzt ist. Es sollte nuneine umkehrbare Kommutatorvorrichtung sein, die 35 mehr klar sein, daß nur aus der Registerstufe S₁₃- eines in vielen Arten in dieser Technik zu finden ist. Kanals eine Information herausgenommen werden Aus dem Stromkreis Z/ führen zwei Leitungen kann, nämlich aus der Stufe, wo alle Bits letztlich heraus, die die Bezeichnung 1 und I tragen, die einen gespeichert werden, bevor das Ausspeichern beginnt, inneren Zustand 1 oder einen Zustand anzeigen, der Zur selben Zeit, in der der Verschiebevorgang in von Eins verschieden ist. Liegt am Kreis Z₁- ein Signal 40 einer Registerstufengruppe einsetzt, muß der Voran seiner Ausgangsleitung 1, so versetzt dieses Signal wärts-Rückwärts-Stromkreis Z₃- so gesteuert werden, die angeschlossene Registerstufe S₁₃- in die Lage, ein daß er das Speichergatter W_n) belegt, das sich am Informationsbit über das UND-Gatter W₁₃- zu emp- nächsten der Stufe S₁₃- befindet. Befinden sich z. B. fangen, wobei dann auf der Leitung Ϊ kein Signal die Informationsbits des Kanals 1 nur in den Stufen S₁₁, erscheint. Wenn jedoch der Kreis Z₃ ein Ausgangs- 45 S₂₁ und S₃₁ unmittelbar vor der Verschiebung, wird die signal bildet an irgendeiner anderen Leitung als 1, Stufe nach erfolgter Verschiebung sich sofort leeren, wird dieses Ausgangssignal auf der _Leitung Ϊ er- da sie keinerlei Information von der nächstliegenden scheinen. Ein Signal von der Klemme ϊ zeigt an, daß Stufe ,S₄₁ erhalten hat. In einer solchen Situation wird die Stufe S₁/ belegt ist. ein Signal, das auf der Leitung 81; erscheint, in die Jede 1-Leitung des Stromkreises Z₃- geht an ein 50 nunmehr leer gewordene Stufe S₃₁ abgesetzt. Sollte Sammel-UND-Gatter Y, das dann ein Ausgangssginal der Zählerkreis Z₃ im Zustand 4 zum Zeitpunkt der erzeugen soll, wenn an allen seinen Eingangsklemmen Verschiebung verblieben sein, dann muß der Kreis in Signale anliegen und so anzeigen, daß alle Stufen S₁₁ die umgekehrte Richtung zurückrastern, um den bis S₁J mit Informationsbits belegt sind. Das Aus- Zustand 3 (d. h. den Zählerstand 3) einzunehmen, um gangssignal von diesem UND-Gatter Y geht auf einen 55 damit das UND-Gatter W₃₁ zu schalten. Da die Satz von Ausspeichergattern der GrUpPeL₁₁ bis L₁₃-, Verschiebung auf allen Kanälen gleichzeitig erfolgt, die die Inhalte der ihnen zugeordneten Registerstufen muß jeder Zählstromkreis Z₃- ähnlich gesteuert werden. S₁₁ bis S₁/ übernehmen. Das Ausgangssignal des Deshalb ist das Ausgangssignal des UND-Gatters Y UND-Gatters Y geht auch auf die Ruhelage (Rückstell- auf alle »Rückrasterklemmen« der Zählerstromkreise Z₃-klemme) der einzelnen Registerstufen S_nj- in allen 60 gegeben, um zu erreichen, daß die aufeinanderfolgenden Kanälen über einen Satz ODER-Gatter U_n3\ Zum Informationsbits jeweils in die nächste rechts liegende Beispiel geht das Ausgangssignal des UND-Gatters Y freie Registerstufe abgesetzt wird,
auf die ODER-Gatter CZ₁₁ bis Un₁. Jede Registerstufe Beim Abühlen gewisser binärer Musteranordnungen eines Kanals wird beim Zustandekommen des Koin- von Bits aus dem Speichermedium kann es der Fall zidenzsignals am UND-Gatter Y in seine Ruhelage 65 sein, daß gleichzeitig die Teilflächen von zwei oder zurückgestellt, wohingegen die Ausspeicherstufen S₁₁ mehreren Spuren getastet werden; es kann vorkommen, bis S₁/ in jedem Kanal entspeichert werden, und ihr daß ein Informationsbit auf die Signalleitung 80/ Inhalt steht zur weiteren Verwendung zur Verfügung, gelangt, was gleichbedeutend ist mit dem Befehl an den

Zählerkreis Zj, einen Schritt »vorwärts zu rastern«, und daß gleichzeitig vom UND-Gatter Y ein Befehl an den Kreis Z/ gelangt, der bedeutet, einen Schritt »zurück zu rastern«. Das würde z. B. der Fall sein, wenn auf das Spur-3-Bit des Zeichens 16 und das Spur-4-Bit des Zeichens 14 fast gleichzeitig von ihren zugeordneten Wandlern T₃, T_t erfaßt würde, wobei das letztere Bit des Zeichens 14 als letztes erfaßt wird und infolgedessen die Ausspeicherung beginnen kann. Um derartige Situationen zu umgehen, in denen der Folgestromkreis Zj die Möglichkeit erhält, während des Tastvorganges, d. h. während der Zeit, in der ein Informationsbit in eine Stufe S_n] abgesetzt wird, zurückgestellt zu werden, oder in Situationen, in denen der besagte Folgestromkreis gleichzeitig an seinen beiden Eingängen sich widersprechende Eingangsimpulse erhält, ist gemäß der F i g. 7 ein Schaltungsgebilde vorgesehen, das sowohl das Nutzsignal (Informationsimpulse) und die Gleichlaufimpulse so stellt, daß dieselben miteinander so erscheinen, daß sie nie mit den Verschiebeimpulsen zeitlich zusammenfallen. Die UND-Gatter Xj und Vj sind in jedem Kanal zugeordnet, und zwar arbeitet Xj auf der Signalleitung 80/, wohingegen Vj auf der Steuerleitung 81; arbeitet. Ein Mutterimpulsgenerator 84 erzeugt zwei Rechteckimpulsspektren, die um 180° gegeneinander verschoben sind. Die entsprechenden Symbole für diese Spektren sind Φ A und Φ B. Die positiv gerichteten Impulse des Spektrums B (ΦΒ) steuern die Gatter Xj und Vj jedes Kanals, um entweder die gesamte Information oder nur einen Teil derselben durchzulassen, je nachdem das Nutzsignal an den angeschlossenen Leitungen erscheint. Daher muß die Impulswiederholung verhältnismäßig häufig erfolgen, hat sie doch die Aufgabe, daß ein positiv gerichteter Impuls ein erscheinendes Nutzsignal (Informationsbit) und/oder ein Steuerbit einmal überlagert, auf daß von dem letzteren die Triggerkreise S_n] und die Folgestromkreise Zj eindeutig angesprochen werden können. Jedoch sollte diese Impulsfolgefrequenz wiederum so hoch sein, daß das Spektrum Φ Β ein bestimmtes Signal mehr als einmal erfassen kann. Das Spektrum Φ A steuert das UND-Gatter Y, um ein Signal zu erzeugen, wenn alle anderen Eingänge von dorther und von dem Folgestromkreis I vorhanden sind. Da das Spektrum Φ Β phasenverschoben gegenüber Spektrum Φ A ist, ist es ausgeschlossen, daß ein »Verschiebe«- und »Rückwärts«-Impuls des Gatters mit einem Impuls, der auf einen Triggerkreis S_n j oder auf die »Vorwärts«-Klemme des Folgekreises Z/ geht, gleichzeitig gegeben wird.

Die Arbeitsweise gemäß F i g. 7 wird jetzt kurz besprochen, wobei auch auf F i g. 8 Bezug genommen wird. In diesen Zeichnungen wird der Inhalt der Stufen S_n] zu den verschiedenen Zeitabschnitten dargestellt, wenn ein binäres Muster gemäß F i g. 3 abzutasten ist. Die Erklärung, die der F i g. 8 beigegeben ist, ist die gleiche, die in F i g. 6 angewendet wurde. Erstmals wird ein Löschimpuls auf die Leitung 82 gegeben, um die Folgekreise Z₁ bis Z₄ in ihre Ausgangsstellung oder die Stellung 1 zu bringen, wobei gleichzeitig die UND-Gatter W_n bis PF₁₄ so gestellt werden, daß sie Signalimpulse (die binäre Einsen des Musters sind) zur Schleuszeit der Phase Φ Β über die Signalleitungen 8O₁ bis 8O₄ empfangen können. Das erste abzutastende Bit auf der Spurl des Zeichens 12 gelangt dabei in die Stufe S₁₁, und der gleichlaufende Synchronisierimpuls schaltet den Stromkreis Z₁ in die Stellung 3. Die Leitung T von Z₁ hat dann ein Signal auf sich stehen.

Die Arbeitsweise der Kanalstromkreise läuft gemäß der gemachten Ausführung ab. Es werden der Reihe nach das zweite, dritte usw. bis neunte Bit gemäß F i g. 3 getastet, wobei das neunte Bit auf der Spur 3 erscheint und zum Zeichen 14 gehört. Bis zu diesem Zeitabschnitt einschließlich wurden noch nicht alle Z] Stromkreise aus der Stellung 1 gebracht, so daß nicht alle Eingänge zum UND-Gatter Y ein Signal führen, wie dies jedoch sein müßte. Beim Tasten des Spur-4-Bits des Zeichens 12 wird dasselbe in die Stufe S₁₄ abgesetzt und Z₄ folgend in die Stellung Z gebracht. Wenn alle Signale auf den Eingangsklemmen Ϊ stehen und an das UND-Gatter Y gehen und der nächstfolgende positive Teil des Spektrums Φ A des Mutterimpulsgenerators erscheint, entsteht dort ein Ausgangssignal. Das Ausgangssignal speichert die Bits des Zeichens 12 aus den Registerstufen S₁₁, S₁₈, S₁₈ und S₁₄ über die entsprechenden UND-Gatter L₁₁, L₁₂, L₁₃ und L₁₄ aus. Eine Verschiebung um eine Position nach rechts erfolgt, während folgendes geschieht; Im Kanal 1 wird das Spur-1-Bit des Zeichens 14 von der Stufe S₂₁ nach S₁₁ versetzt; das Spur-1-Bit des Zeichens 16 rückt von Stufe S₃₁ nach S₂₁ und das Spur-Bit des Zeichens 18 rückt von Stufe S₄₁ nach S₃₁. Im Kanal 2 rückt das Spur-2-Bit des Zeichens 14 von Stufe S₂₂ nach S₁₂ und das Spur-2-Bit des Zeichens 16 rückt von Stufe S₃₂ nach S₂₂. Im Kanal 3 rückt das Spur-3-Bit des Zeichens 14 von Stufe S₂₃ in die Stufe S₁₃, und im Kanal 4 wird die Stufe S₁₄ auf die Stellung 0 gestellt, da kein Bit aus der Stufe S₂₄ in dieselbe gelangte.

Unmittelbar nachdem sich ein Signal von dem UND-Gatter Y bildet, haben die Folgestromkreise Z₁, Z₂, Z₃ und Z₄ die entsprechenden Stellungen 1, 4, 3 und 2. Z₁ hat die Stellung 1, da es durch Rücklauf aus der Stellung 4 nur in diese Stellung 1 laufen kann. Im Bedarfsfall könne man die Vorrichtung so erweitern, daß man mit fünf Stellungen arbeiten kann. Wenn das Signal am UND-Gatter Y erzeugt ist, wird jeder Stromkreis Z₁, Z₂, Z₃ und Z₄ um eine Position zurückgesetzt, was gleichzeitig bedeutet, daß die Stromkreise Z₁ bis Z₄ nunmehr folgende Stellungen haben: 4, 3, 2 und 1. Das bedingt, daß das UND-Gatter Y in seine Ruhelage versetzt wird. Nunmehr wird das Spur-1-Bit des Zeichens in die nunmehr freie Stufe S₄₁ einlaufen. Entsprechend ergibt sich der weitere Ablauf.

Claims (14)

Patentansprüche:

1. Einrichtung zur Schräglaufkompensation aufeinanderfolgender Sätze von zusammengehörenden, binären Informationssignalen, welche auf verschiedenen Kanälen auftreten und von einem Synchronisiersignal begleitet sind, dadurch gekennzeichnet, daß jedem Informationskanal ein mehrstufiges Register zugeordnet ist und für jeden Informationskanal ein Folgestromkreis vorgesehen ist, welcher, durch ein Synchronisiersignal gesteuert, jeweils von einer Stufe auf die nächste Stufe des Registers umschaltet und daß beim Vorliegen einer Anzeige über die Füllung der ein und derselben Spalte zugeordneten Stufe der verschiedenen Register diese Gruppe von derselben Spalte angehörenden Zeichen wieder aus den Registern herausgenommen wird.

2. Einrichtung nach Anspruch 1, dadurch gekennzeichnet, daß den einzelnen Registerstufen der Kanäle den jeweiligen Schaltzustand anzeigende Einrichtungen zugeordnet sind.

3. Einrichtung nach Anspruch 1 und 2, dadurch gekennzeichnet, daß die Anzeigeeinrichtungen eines Kanals eine Gruppe von bistabilen Elementen enthält, von denen je eines einer anderen Kanalregisterstufe zugeordnet ist und auf die Einstellung der Verteilereinrichtung des Kanals sowie auf einen Synchronisierungsimpuls anspricht, um in den einen stabilen Zustand eingestellt zu werden, welcher die Füllung der zugeordneten Registerstufe kennzeichnet.

4. Einrichtung nach Anspruch 1 bis 3, dadurch gekennzeichnet, daß eine gemeinsame Ableseeinrichtung eine Gruppe von koinzidenzermittelnden Gliedern enthält, von denen jedes einem anderen Satz der bistabilen Elemente der verschiedenen Kanäle zugeordnet ist. ao

5. Einrichtung nach Anspruch 4, dadurch gekennzeichnet, daß jede der Kanalverteilereinrichtungen die Gruppe von bistabilen Anzeigeelementen und eine Gruppe von Torschaltungen enthält, von denen jede auf den ersten stabilen Zustand eines Elementes und den zweiten stabilen Zustand eines anderen Elementes anspricht, um ein binäres Informationssignal in die zugeordnete Registerstufe hineinzulassen, und auch in Abhängigkeit von dem zweiten stabilen Zustand dieses anderen Elementes und eines Synchronisiersignals das erste Element in seinen zweiten stabilen Zustand umstellt.

6. Einrichtung nach Anspruch 5, dadurch gekennzeichnet, daß die einzelnen, für die Ablesung zusammengehörenden Kanalregister den einzelnen Sätzen zusammengehörender zwei bistabiler Elemente zugeordnet sind, deren übereinstimmende Anzeigen die Ablesung veranlassen.

7. Einrichtung nach Anspruch 1 bis 4, dadurch gekennzeichnet, daß jedes der mehrstufigen Kanalregister als Verschieberegister geschaltet ist, daß jede der Kanaleinrichtungen ein einzelnes Glied enthält, das nur mit einer Registerstufe des zugeordneten Verschieberegisters zugeordnet ist und daß Information in dem Verschieberegister jedes Kanals während einer Veränderung der Einstellung der Kanalverteilungseinrichtung in der entgegengesetzten Richtung verschoben wird, was jedesmal erfolgt, wenn eine Registerstufe abgelesen wird.

8. Einrichtung nach Anspruch 7, dadurch gekennzeichnet, daß die Zahl der Registerstufen in den einzelnen Kanälen verschieden ist.

9. Einrichtung nach Anspruch 1 bis 4, dadurch gekennzeichnet, daß die Koinzidenzermittlungsglieder abhängig sind von der Koinzidenz von Anzeigen von allen einander zugeordneten Elementen zur Ablesung der binären Information, die in zusammengehörenden gefüllten Registerstufen gespeichert ist, von denen jede Stufe einem Kanal zugehört.

10. Einrichtung nach Anspruch 9, dadurch gekennzeichnet, daß ein Ausgangssignal einer Koinzidenzermittlungseinrichtung, die einem Satz von zusammengehörenden bistabilen Elementen zugeordnet ist, dazu verwendet wird, um anschließend die Kanalregisterstufen freizuschalten, die diesem Satz zugeordnet sind.

11. Einrichtung nach Anspruch 1 bis 9, dadurch gekennzeichnet, daß jede einer ersten Gruppe von Torschaltungen abhängig ist von einem ersten Zustand eines Elementes und einem zweiten Zustand eines anderen Elementes, um ein binäres Informationssignal in diesem einen Element zugeordnete Registerstufe durchzulassen, und daß jede einer zweiten Gruppe von Torschaltungen abhängig ist von dem zweiten Zustand dieses anderen Elementes und einem Synchronisierungssignal zur Einstellung dieses ersten Elementes in seinen zweiten Zustand, durch den die Füllung des zugeordneten Registers angezeigt wird.

12. Einrichtung nach Anspruch 1, dadurch gekennzeichnet, daß das «-stufige Verschieberegister jedes Kanals eine Ablesestufe hat und daß die Übertragung jedes binären Informationssignals auf dem Lesekanal in diese Registerstufen mit der Ablesestufe beginnt entsprechend der Einstellung der Verteilungseinrichtung, welche ihrerseits in Vorwärtsrichtung durch jeden Synchronisierimpuls verstellt wird.

13. Einrichtung nach Anspruch 12, dadurch gekennzeichnet, daß eine Sperreinrichtung vorgesehen ist, um das gleichzeitige Auftreten sowohl eines Verschiebevorganges und einer Eingabe in eine Registerstufe zu verhindern, welche auch das gleichzeitige Auftreten sowohl einer Vorwärtsschaltung der Verteilungseinrichtung und einer Rückwärtsschaltung der Verteilereinrichtung verhindert.

14. Einrichtung nach Anspruch 13, dadurch gekennzeichnet, daß die Sperreinrichtung eine Taktimpulsquelle umfaßt, welche erste und zweite Taktimpulszüge der gleichen Frequenz erzeugt, die jedoch um eine halbe Schwingung gegeneinander versetzt sind und von denen der erste Taktimpulszug die Torschaltungen in den Informationskanälen und dem Synchronisierkanal vorbereitet, während der zweite Taktimpulszug die Koinzidenzermittlungsglieder vorbereitet.

In Betracht gezogene Druckschriften:
Deutsche Auslegeschrift Nr. 1 069 680;
IRE Convention Record, Vol. 3, Bd. 17, S. 3 bis 11, 1955.

Hierzu 2 Blatt Zeichnungen

709 519/379 3. 67 © Bundesdruckerei Berlin