DE1230851B

DE1230851B - Code checking, especially for telecommunication systems

Info

Publication number: DE1230851B
Application number: DES93480A
Authority: DE
Inventors: Dipl-Ing Dieter Voegtlen
Original assignee: Siemens Corp
Current assignee: Siemens Corp
Priority date: 1964-09-30
Filing date: 1964-09-30
Publication date: 1966-12-22

Description

Kodeprüfschaltung, insbesondere für Fernmeldeanlagen In nachrichtenverarbeitenden Anlagen, z. B. Rechenmaschinen oder Fernmeldesystemen, werden vielfach Kodezeichen übertragen, die aus mehreren Zeichenelementen bestehen. Es ist dabei meist sicherzustellen, daß die auftretenden Kodezeichen nicht durch Störungen verfälscht sind. Dies kann dadurch geschehen, daß man grundsätzlich nur solche Kodezeichen vorsieht, bei denen die Anzahl der Zeichenelemente pro Kodezeichen entweder nur gerade oder nur ungerade ist. Wenn in einem derartigen System auf der Empfangsseite eine Prüfschaltung vorgesehen ist, welche alle eintreffenden Kodezeichen auf das Vorhandensein der vorgegebenen Anzahl der Zeichenelemente prüft, erfolgt damit zugleich auch eine Prüfung auf Richtigkeit dieser Kodezeichen, als nämlich hierdurch Signale mit zu vielen oder zu wenigen Zeichenelementen erkannt und ausgeschieden werden können. Ist ein Kode vorgesehen, bei dem sowohl Kodezeichen mit einer geraden Anzahl von Zeichenelementen als auch solche mit einer ungeraden Anzahl von Zeichenelementen vorkommen, dann kann mit einer gleichartigen Schaltung schon auf der Sendeseite die Anzahl der vorhandenen Zeichenelemente geprüft werden und je nach dem Ausgangssignal der Schaltung ein zusätzliches Zeichenelement zu den schon vorhandenen Zeichenelementen hinzugefügt werden, so daß sich immer eine gerade oder ungerade Zahl von Zeichenelementen ergibt. Auf der Empfangsseite wird dann in der schon beschriebenen Weise geprüft, ob der gesendete Kode fehlerlos übertragen wurde.Code checking circuit, in particular for telecommunication systems in message processing Plants, e.g. B. calculating machines or telecommunications systems are often code characters which consist of several drawing elements. It is usually to be ensured that that the occurring code characters are not falsified by disturbances. This can done by basically providing only those code characters for which the number of character elements per code character either only even or only odd is. When a test circuit is provided on the receiving side in such a system is which all incoming code characters indicate the presence of the specified Checks the number of drawing elements, it is also checked for correctness at the same time this code symbol, namely as a result of signals with too many or too few Character elements can be recognized and eliminated. Is there a code where both code characters with an even number of character elements and those with an odd number of character elements can be used with of a similar circuit, the number of existing ones on the transmitting side Character elements are checked and depending on the output of the circuit additional drawing element added to the existing drawing elements so that there is always an even or odd number of character elements. On the receiving side it is then checked in the manner already described whether the sent code was transmitted without errors.

Es sind schon Prüfschaltungen bekannt, welche eine derartige Prüfung vornehmen. Dazu gehört beispielsweise eine in der USA: Patentschrift 2 719 959 behandelte Prüfschaltung, bei der nach Maßgabe der Anzahl von Zeichenelementen eine bistabile Kippschaltung nacheinander hin- und hergeschaltet wird. Je nachdem, ob nach Beendigung der Hin- und Herschaltung die bistabile Kippschaltung die ursprüngliche Betriebslage hat oder nicht, ist die Anzahl der Zeichenelemente, auf die geprüft wurde, gerade oder ungerade. Bei dieser Prüfung ist aber wegen der aufeinanderfolgenden Hin- und Herschaltungen ein bestimmter Zeitaufwand erforderlich.There are already test circuits known which such a test make. This includes, for example, one dealt with in the USA: Patent Specification 2,719,959 Test circuit in which, depending on the number of character elements, a bistable Toggle switch is switched back and forth one after the other. Depending on whether after termination the switching back and forth the bistable flip-flop the original operating position has or not, the number of drawing elements checked for is even or odd. In this test, however, is because of the successive back and forth Holdings require a certain amount of time.

Die Erfindung zeigt nun einen Weg, wie eine Prüfschaltung für den gleichen Zweck aufzubauen ist, bei der derartige Hin- und Herschaltungen und der damit verbundene Zeitbedarf vermieden werden können. Bei dieser Prüfschaltung werden nämlich alle Zeichenelemente der zu überwachenden Kodezeichen gleichzeitig ihnen zugeordneten Eingängen der Prüfschaltung zugeführt und ausgewertet. Diese Zuführung der Zeichenelemente erfolgt dabei so, daß das Vorhandensein eines Zeichenelementes durch Arbeitspotential an dem betreffenden Eingang dargestellt wird, der sonst Ruhepotential führt.The invention now shows a way as a test circuit for the the same purpose is to be built in which such switching back and forth and the associated time requirements can be avoided. This test circuit will be namely, all of the character elements of the code characters to be monitored simultaneously with them assigned inputs of the test circuit and evaluated. This feed the drawing elements are done in such a way that the presence of a drawing element is represented by the work potential at the relevant input, the rest potential leads.

Die Erfindung betrifft also eine Kodeprüfschaltung, insbesondere für Fernmeldeanlagen, welche eine Mehrzahl von Potentialquellen, die jeweils entweder ein Ruhe- oder ein Arbeitspotential aufweisen, daraufhin überwacht, ob eine gerade oder ungerade Anzahl von Potentialquellen das Arbeitspotential liefert. Sie ist dadurch gekennzeichnet, daß mehrere gleichartige, in Kette geschaltete Exklusiv-Odergatterschaltungen oder Aquivalenzgatterschaltungen vorgesehen sind, die jeweils zwei Eingänge und einen Ausgang besitzen, von denen der Ausgang mit dem einen Eingang der jeweils folgenden Gatterschaltung verbunden ist, während an dem zweiten Eingang jeweils eine der Potentialquellen liegt, wobei dem betreffenden Eingang der ersten Gatterschaltung mangels einer vorhergehenden Gatterschaltung entweder Ruhe- oder Arbeitspotential fest zugeführt wird, und daß der Ausgang der letzten Gatterschaltung die Signalquelle bildet, die je nach Anzahl der zugeführten Arbeitspotentiale ein vorgegebenes Ausgangssignal liefert. Eine Exklusiv-Odergatterschaltung, wie sie oben erwähnt wurde, hat die Eigenschaft, daß sie nur dann an ihren Ausgang Arbeitspotential abgibt, wenn an ihrem einen Eingang Arbeitspotential und an ihrem anderen Eingang Ruhepotential liegt. Die ebenfalls erwähnte Äquivalenzgatterschaltung dagegen liefert an ihrem Ausgang nur dann Arbeitspotential, wenn die Potentiale an ihren beiden Eingängen gleich sind, wenn also entweder an beiden Arbeitspotential oder an beiden Ruhepotential liegt. Solche Gatterschaltungen können mit Hilfe elektronischer Schaltelemente realisiert werden. Es sind aber auch Gatterschaltungen benutzbar; die die zugehörige Verknüpfung in ari""sich bekannter Weise unter Benutzung pneumatischer oder hydraulischer Mittel bewirken. Es kommt hierbei also nur darauf an, daß die vorgesehene Verknüpfung auch wirklich zustande kommt.The invention thus relates to a code checking circuit, in particular for Telecommunication systems, which have a plurality of potential sources, each either have a resting or a work potential, monitored to see whether a straight or an odd number of potential sources that provide work potential. she is characterized in that several identical exclusive-OR gate circuits connected in a chain or equivalent gate circuits are provided, each having two inputs and have an output, of which the output with the one input of each following gate circuit is connected, while at the second input each one of the potential sources is located, the relevant input of the first gate circuit in the absence of a preceding gate circuit, either rest or work potential is permanently supplied, and that the output of the last gate circuit is the signal source forms, which depending on the number of working potentials supplied, a predetermined output signal supplies. An exclusive OR gate circuit, as mentioned above, has the Property that it only delivers work potential to its output when at at one input work potential and at the other input rest potential lies. The equivalence gate circuit also mentioned, on the other hand, delivers at its Output only working potential if the potentials at both of its inputs are the same if either at both work potentials or at both rest potentials lies. Such gate circuits can be implemented with the aid of electronic switching elements will. However, gate circuits can also be used; which the associated shortcut in a known manner using pneumatic or hydraulic means cause. The only thing that matters here is that the intended link also really comes about.

Es wird nun an Hand eines Blockschaltbildes und einiger Schaltungen im einzelnen beschrieben, wie eine Kodeprüfschaltung gemäß der Erfindung aufgebaut werden kann.It will now be based on a block diagram and some circuits described in detail how a code checking circuit according to the invention is constructed can be.

F i g. 1 zeigt das erwähnte Blockschaltbild; F i g. 2 und 3 zeigen unter Verwendung von Symbolen für an sich bekannte Gatter Beispiele für diejenigen Gatterschaltungen, die in dem Blockschaltbild gemäß der F i g. 1 angeordnet sind; F i g. 4 zeigt ein Realisierungsbeispiel für den Aufbau der in der F i g. 1 gezeigten Kodeprüfschaltung, wobei elektronische Schaltelemente verwendet sind.F i g. 1 shows the aforementioned block diagram; F i g. 2 and 3 show using symbols for per se known gates examples of those Gate circuits which are shown in the block diagram according to FIG. 1 are arranged; F i g. FIG. 4 shows an example of the implementation of the structure shown in FIG. 1 shown Code checking circuit using electronic switching elements.

Zunächst wird der Aufbau der erfindungsgemäßen Kodeprüfschaltung an Hand des in der F i g. 1 dargestellten Blockschaltbildes erläutert. Mit Hilfe der dort dargestellten Kodeprüfschaltung sollen h Potentialquellen, nämlich die Potentialquellen Q 1, Q 2 ... Q n, die jeweils entweder ein Ruhepotential oder ein Arbeitspotential aufweisen, daraufhin überwacht werden, ob eine gerade bzw. ungerade Anzahl von Potentialquellen das Arbeitspotential liefert. Demgemäß besteht die Prüfschaltung aus n gleichartigen Gatterschaltungen, nämlich den Gatterschaltungen G1, G2 ... Gn, die entweder alle Exklusiv-Odergatterschaltungen oder alle Äquivalenzgatterschaltungen sein können. Diese Gatterschaltungen sind in Kette geschaltet. An dem Eingang 1e1 der ersten Gatterschaltung G 1 wird mangels einer vorhergehenden Gatterschaltung Ruhe- oder Arbeitspotential fest zugeführt, was durch die Potentialquelle P geschieht.First of all, the structure of the code checking circuit according to the invention is illustrated using the method shown in FIG. 1 illustrated block diagram. With the help of the code checking circuit shown there, h potential sources, namely the potential sources Q 1, Q 2 ... Q n, which each have either a resting potential or a working potential, are to be monitored to determine whether an even or odd number of potential sources supplies the working potential . Accordingly, the test circuit consists of n gate circuits of the same type, namely the gate circuits G1, G2 ... Gn, which can either be all exclusive-or-gate circuits or all equivalent gate circuits. These gate circuits are connected in a chain. In the absence of a preceding gate circuit, quiescent or working potential is permanently supplied to input 1e1 of the first gate circuit G 1, which is done by the potential source P.

An 'den Eingang 1e2 ist die Potentialquelle Q 1 angeschlossen. Der Ausgang A 1 dieser ersten Gatterschaltung G 1 ist mit dem einen Eingang der nächsten Gatterschaltung, nämlich dem Eingang 2 e 1 der Gatterschaltung G2 verbunden. An den Eingang 2e2 dieser Gatterschaltung ist als weitere Potentialquelle die Potentialquelle Q 2 angeschlossen. Für die übrigen Potentialquellen sind in dieser Schaltungsweise die weiteren Gatterschaltungen G3 ... Gn vorgesehen. Diese Gatterschaltungen sind in der gleichen Weise wie die Gatterschaltungen G1 und G2 miteinander verbunden. Der Ausgang A n der letzten Gatterschaltung Gn stellt den Ausgang der gesamten Prüfschaltung dar. Je nach den getroffenen Voraussetzungen wird über diesen Ausgang A nimmer nur dann ein vorgegebenes Potential als Signal abgegeben, wenn eine gerade bzw. ungerade Anzahl von Potentialquellen das Arbeitspotential liefert.The potential source Q 1 is connected to the input 1e2. The output A 1 of this first gate circuit G 1 is connected to one input of the next gate circuit, namely the input 2 e 1 of the gate circuit G2. The potential source Q 2 is connected as a further potential source to the input 2e2 of this gate circuit. For the remaining potential sources, the further gate circuits G3 ... Gn are provided in this circuit. These gate circuits are connected to each other in the same way as the gate circuits G1 and G2. The output A n of the last gate circuit Gn represents the output of the entire test circuit. Depending on the requirements, a predetermined potential is never only emitted as a signal via this output A if an even or odd number of potential sources supplies the working potential.

Zur Erläuterung der Funktion der in der F i g. 1 dargestellten Kodeprüfschaltung sei zunächst vorausgesetzt, daß die abgebildeten Gatterschaltungen G1... Gn durch Exklusiv-Odergatterschaltungen realisiert sind und am Eingang 1 e 1 Ruhepotential fest zugeführt wird. Im Ruhezustand, d. h., wenn sämtliche Potentialquellen das Ruhepotential liefern, gibt dann jede Gatterschaltung Ruhepotential ab, d. h. auch am Ausgang A n der Schaltung steht Ruhepotential. Gibt nun eine Potentialquelle, z. B. die Potentialquelle Q 2, Arbeitspotential ab, so* setzt sich dieses über die Gatterschaltung G2 zu deren Ausgang A 2 durch und wird danach von den Gatterschaltungen G3 ... Gn weiter übertragen, so daß am Ausgang A n Arbeitspotential abgegeben wird. Wie ohne weiteres ersichtlich ist, erfolgt diese Abgabe von Arbeitspotential am Ausgang A n unabhängig davon, welche der Potentialquellen Q 1 ... Q n Arbeitspotential führt, sofern es nur eine einzige ist. Tritt nun eine zweite Potentialquelle mit Arbeitspotential hinzu, beispielsweise die Potentialquelle Q 1, so setzt sich dieses Arbeitspotential vom Eingang 1 e 2 der Gatterschaltung G 1 zu ihrem Ausgang A 1 durch, so daß also die Gatterschaltung G2 an ihren beiden Eingängen 2 e 1 und 2 e 2 Arbeitspotential erhält. Gemäß der Wirkungsweise einer Exklusiv-Odergatterschaltung erscheint dann am Ausgang A 2 der Gatterschaltung G2 Ruhepotential. Infolgedessen erhalten die Gatterschaltungen G 3 ... G n an ihren Eingängen nur Ruhepotential, so daß also am Ausgang A n der Schaltung Ruhepotential erscheint. Wie ersichtlich, hat also beim Übergang von der ungeraden Anzahl von Potentialquellen, nämlich einer Potentialquelle, zu der geraden Anzahl von zwei Potentialquellen mit Arbeitspotential ein Umschlag am Ausgang A n stattgefunden, und zwar von Arbeitspotential nach Ruhepotential. Es ist also ohne weiteres ersichtlich, daß immer dann, wenn zwei Potentialquellen Arbeitspotential führen, unabhängig von ihrer Lage eine der Gatterschaltungen an ihren beiden Eingängen Arbeitspotential erhält, so daß von dieser Gatterschaltung ab Ruhepotential weitergegeben wird, das dann in dieser Form am Ausgang A n der Schaltung erscheint. Das gleiche gilt natürlich auch, wenn vier, sechs, acht usw. Potentialquellen Arbeitspotential führen. Dies bedeutet also, daß die Schaltung Ruhepotential abgibt, wenn die Anzahl der Arbeitspotential führenden Potentialquellen einer geraden Zahl entspricht. Liegt dagegen eine ungerade Anzahl von Arbeitspotential führenden Potentialquellen vor, so muß auf Grund der vorstehenden Erläuterungen die letzte Gatterschaltung, die mit einer Arbeitspotential liefernden Potentialquelle verbunden ist, an ihrem jeweils anderen Eingang, der am Ausgang der vorhandenen Gatterschaltung liegt, Ruhepotential erhalten, da die Anzahl der vorausgehenden, Arbeitspotential führenden Potentialquellen eine gerade sein muß. Infolgedessen setzt sich das der betreffenden Gatterschaltung allein zugeführte Arbeitspotential zu ihrem Ausgang durch und erscheint dann in der oben beschriebenen Weise am Ausgang A n der Schaltung. Dies bedeutet also, daß bei ungerader Anzahl von Arbeitspotential führenden Potentialquellen die Schaltung an ihrem Ausgang A n Arbeitspotential abgibt.To explain the function of the FIG. 1, it is initially assumed that the gate circuits G1 .. In the quiescent state, ie when all potential sources supply the quiescent potential, each gate circuit then emits quiescent potential, that is to say quiescent potential is also at the output A n of the circuit. Now gives a source of potential, e.g. B. the potential source Q 2, working potential from, so * this sets through the gate circuit G2 to its output A 2 and is then transmitted by the gate circuits G3 ... Gn on, so that the output A n work potential is delivered. As can be readily seen, this release of working potential at output A n takes place regardless of which of the potential sources Q 1 ... Q n carries working potential, provided that there is only one. If a second potential source with working potential is added, for example the potential source Q 1, this working potential asserts itself from the input 1 e 2 of the gate circuit G 1 to its output A 1, so that the gate circuit G2 at its two inputs 2 e 1 and 2 e 2 maintains work potential. According to the mode of operation of an exclusive-OR gate circuit, quiescent potential then appears at the output A 2 of the gate circuit G2. As a result, the gate circuits G 3 ... G n only receive rest potential at their inputs, so that rest potential appears at the output A n of the circuit. As can be seen, during the transition from the odd number of potential sources, namely one potential source, to the even number of two potential sources with working potential, a transition has taken place at output A n , namely from working potential to resting potential. It is therefore readily apparent that whenever two potential sources carry working potential, regardless of their location, one of the gate circuits receives working potential at its two inputs, so that this gate circuit passes on from rest potential, which is then passed on in this form at output A n the circuit appears. The same is of course also true if four, six, eight etc. potential sources lead to work potential. This means that the circuit emits resting potential when the number of potential sources carrying working potential corresponds to an even number. If, on the other hand, there is an odd number of potential sources carrying work potential, then, based on the above explanations, the last gate circuit, which is connected to a potential source supplying work potential, must receive rest potential at its other input, which is at the output of the existing gate circuit, since the Number of preceding potential sources leading to work potential must be an even number. As a result, the working potential supplied to the relevant gate circuit alone asserts itself to its output and then appears in the manner described above at the output A n of the circuit. This means that if there is an odd number of potential sources carrying work potential, the circuit delivers n work potential at its output A.

Nachstehend sei nun die Funktion der in der F i g. 1 dargestellten Schaltung für den Fall erläutert, daß die einzelnen Gatterschaltungen durch Äquivalenzgatterschaltungen realisiert sind. In diesem Falle ist es erforderlich, sich auf eine bestimmte Anzahl von Gatterschaltungen festzulegen, wenn man ein definiertes Signal am Ausgang A n in Beziehung dazu setzen will, ob es sich um eine gerade oder ungerade Anzahl von Arbeitspotential führenden Potentialquellen handelt. Zur Erläuterung sei angenommen, daß fünf Potentialquellen vorhanden sind, d. h., die in der F i g. 1 dargestellte Potentialquelle Q n entspricht einer Potentialquelle Q 5, und daß dem Eingang 1 e 1 der ersten Gatterschaltung G 1 Ruhepotential fest zugeführt wird. Wenn nun sämtliche Potentialquellen Q 1 bis Q 5 Ruhepotential führen, so erhält die Gatterschaltung G1 an ihren beiden Eingängen 1 e 1 und 1 e 2 gleiches Potential zugeführt, so daß sie an ihrem Ausgang A 1 Arbeitspotential abgibt. Die nächste Gatterschaltung G 2 erhält dann ungleiche Eingangspotentiale, sie gibt infolgedessen Ruhepotential ab. Die Gatterschaltung G n - 1 (entsprechend G4) erhält dann an ihren beiden Eingängen jeweils Ruhepotential, sie gibt also an ihrem Ausgang A n -1 Arbeitspotential ab. Damit erhält die Gatterschaltung Gn (entsprechend G5) sowohl Arbeitspotential als auch Ruhepotential, so daß sie am Ausgang der Schaltung A h Ruhepotential abgibt. Tritt nun an irgendeiner der fünf Potentialquellen Arbeitspotential auf, so ergibt sich an den Eingängen der betreffenden Gatterschaltungen eine Änderung gegenüber dem vorhergehenden Zustand, die zu einem Umschlag des Potentials am Ausgang der betreffenden Gatterschaltung führt, d. h. gab diese Gatterschaltung vorher Ruhepotential ab, so liefert sie nunmehr Arbeitspotential ab, gab sie dagegen Arbeitspotential ab, so liefert sie nunmehr Ruhepotential. Dieser Potentialumschlag ergibt sich nun auch an dem betreffenden Eingang der nächstfolgenden Gatterschaltung und führt dort zu dem gleichen Ergebnis. Dies setzt sich dann bis zur letzten Gatterschaltung fort und führt damit auch zu einem Potentialumschlag am Ausgang A n der Schaltung, d. h., dieser gibt nunmehr Arbeitspotential ab. Eine weitere hinzutretende Potentialquelle mit Arbeitspotential bewirkt nun wiederum am Ausgang der ihr zugeordneten Gatterschaltung einen Potentialumschlag, der sich in gleicher Weise fortsetzt, d. h. bei Vorhandensein von zwei Potentialquellen ergibt sich am Ausgang A n der Schaltung Ruhepotential. Eine dritte Potentialquelle mit Arbeitspotential führt dann dementsprechend zu einem nochmaligen Umschlag mit dem Ergebnis der Abgabe von Arbeitspotential am Ausgang A n der Schaltung usf. Dies bedeutet also, daß die Schaltung bei geraden Anzahlen von Arbeitspotential führenden Potentialquellen an ihrem Ausgang A n Ruhepotential abgibt, dagegen bei ungeraden Anzahlen Arbeitspotential. Wird nun an die in der F i g. 1 dargestellte Kette eine weitere Äquivalenzgatterschaltung angefügt, so bewirkt diese lediglich eine Invertierung insofern, als sie ein ihr von der vorhergehenden Gatterschaltung zugeführtes Ruhepotential in Arbeitspotential an ihrem Ausgang umwandelt, sofern sie von der ihr zugeordneten Potentialquelle Ruhepotential erhält. Damit ist also die Regel gegeben, aus der die Art des am Ausgang A rc abgegebenen Potentials sich herleiten läßt, je nachdem wie viele Gatterschaltungen in Kette geschaltet sind und wie viele Potentialquellen Arbeitspotential führen. Diese Regel läuft darauf hinaus, daß unter der Voraussetzung des Vorhandenseins einer geraden Anzahl von zu überwachenden Potentialquellen am Ausgang der Schaltung Arbeitspotential geliefert wird, wenn die Anzahl der Arbeitspotential liefernden Potentialquellen ebenfalls gerade ist. Dementsprechend wird bei ungerader Anzahl von Arbeitspotential liefernden Potentialquellen Ruhepotential am Ausgang A n der Schaltung abgegeben. Wird dagegen eine ungerade Anzahl von zu überwachenden Potentialquellen vorausgesetzt, so wird am Ausgang der Schaltung Arbeitspotential abgegeben, wenn die Anzahl der Arbeitspotential liefernden Potentialquellen ebenfalls ungerade ist, und es wird Ruhepotential bei gerader Anzahl von Arbeitspotential liefernden Potentialquellen abgegeben. Wenn entgegen den gemachten Voraussetzungen dem Eingang 1 e 1 der ersten Gatterschaltung Arbeitspotential fest zugeführt wird, kehren sich die Verhältnisse gerade um.The function of the in FIG. 1 explained for the case that the individual gate circuits are implemented by equivalent gate circuits. In this case it is necessary to commit to a certain number of gate circuits if one wants to relate a defined signal at the output A n to whether it is an even or an odd number of potential sources carrying working potential. For explanation, it is assumed that there are five potential sources, that is, those shown in FIG. 1 illustrated potential source Q n corresponds to a potential source Q 5, and that the input 1 e 1 of the first gate circuit G 1 rest potential is permanently supplied. If all potential sources Q 1 to Q 5 now have rest potential, the gate circuit G1 receives the same potential at its two inputs 1 e 1 and 1 e 2, so that it emits working potential at its output A 1. The next gate circuit G 2 then receives unequal input potentials, as a result of which it emits rest potential. The gate circuit G n − 1 (corresponding to G4) then receives rest potential at its two inputs, so it emits working potential at its output A n −1 . The gate circuit Gn (corresponding to G5) thus receives both working potential and resting potential, so that it emits resting potential at the output of circuit A h. If working potential occurs at any of the five potential sources, there is a change compared to the previous state at the inputs of the relevant gate circuit, which leads to a change in the potential at the output of the relevant gate circuit, i.e. if this gate circuit previously emitted resting potential, it delivers now surrenders work potential, but if it surrendered work potential, it now supplies rest potential. This change in potential now also occurs at the relevant input of the next following gate circuit and leads to the same result there. This then continues up to the last gate circuit and thus also leads to a potential change at the output A n of the circuit, that is to say, this now emits working potential. Another additional potential source with working potential now causes a potential change at the output of the gate circuit assigned to it, which continues in the same way, ie if two potential sources are present, there is rest potential at the output A n of the circuit. A third potential source with working potential then accordingly leads to another change with the result of the release of working potential at the output A n of the circuit, etc. This means that the circuit releases resting potential at its output A n with an even number of potential sources carrying working potential, on the other hand with odd numbers work potential. If now the in the F i g. 1, a further equivalent gate circuit is added, this only causes an inversion to the extent that it converts a rest potential supplied to it from the preceding gate circuit into work potential at its output, provided that it receives rest potential from the potential source assigned to it. Thus the rule is given, from which the type of potential delivered at the output A rc can be derived, depending on how many gate circuits are connected in chain and how many potential sources carry working potential. This rule boils down to the fact that, provided that an even number of potential sources to be monitored is present at the output of the circuit, working potential is supplied when the number of potential sources supplying working potential is also even. Accordingly, if there is an odd number of potential sources supplying work potential, rest potential is output at the output A n of the circuit. If, on the other hand, an odd number of potential sources to be monitored is assumed, then working potential is output at the output of the circuit if the number of potential sources delivering work potential is also odd, and rest potential is output with an even number of potential sources delivering work potential. If, contrary to the requirements made, the input 1 e 1 of the first gate circuit is permanently supplied with working potential, the situation is reversed.

Wie oben schon angedeutet, handelt es sich bei den Gatterschaltungen, aus denen die erfindungsgemäße Prüfschaltung besteht, entweder jeweils um Exklusiv-Odergatterschaltungen oder jeweils um Äquivalenzgatterschaltungen. In den F i g. 2 und 3 ist nun gezeigt, wie unter Verwendung von an sich bekannten Gattern derartige Exklusiv-Odergatterschaltungen oder Äquivalenzgatterschaltungen aufgebaut werden können.As already indicated above, the gate circuits are from which the test circuit according to the invention consists, either exclusive or gate circuits or equivalent gate circuits in each case. In the F i g. 2 and 3 is now shown such as exclusive-or-gate circuits of this type using gates known per se or equivalent gate circuits can be constructed.

Die F i g. 2 zeigt eine Exklusiv-Odergatterschaltung. Sie besteht aus dem Sperrgatter SG, dessen Durchlaßeingang d das Odergatter OG und dessen Sperreingang s das Undgatter KG vorgeschaltet ist. Die beiden Eingänge des Odergatters OG und des Undgatters KG sind jeweils parallel geschaltet und bilden die beiden Eingänge n e 1 und h e 2 der Gatterschaltung G n. Der Ausgang A n des Sperrgatters SG stellt den Ausgang der gesamten Gatterschaltung dar. Über diesen Ausgang wird nur dann Arbeitspotential geliefert, wenn nur eine von beiden mit den Eingängen n e 1 und n e 2 zu verbindenden Potentialquellen Arbeitspotential liefert.The F i g. 2 shows an exclusive-OR gate circuit. It consists of the blocking gate SG, the passage input d of which the OR gate OG and the blocking input s the AND gate KG is connected upstream. The two inputs of the OR gate OG and the AND gate KG are each connected in parallel and form the two inputs ne 1 and h e 2 of the gate circuit G n. The output A n of the blocking gate SG represents the output of the entire gate circuit then work potential is supplied if only one of the two potential sources to be connected to the inputs ne 1 and ne 2 supplies work potential.

In der F i g. 3 ist eine Äquivalenzgatterschaltung dargestellt. Sie besteht aus einem Odergatter OG, dessen einer Eingang k mit dem Ausgang des Undgatters KG und dessen anderer Eingang n mit dem Ausgang des Nicht-Undgatters NG verbunden ist, das nur dann Arbeitspotential liefert, wenn es an seinen beiden Eingängen Ruhepotential erhält. Die beiden Eingänge des Undgatters und des Nicht-Undgatters sind jeweils parallel geschaltet und bilden die Eingänge n e 1 und n e 2 der Gatterschaltung. Der Ausgang A n des Oder-Gatters OG bildet den Ausgang der Gatterschaltung. Über diesen Ausgang wird nur dann Arbeitspotential abgegeben, wenn beide mit den Eingängen ri e 1 und n e 2 zu verbindenden Potentialquellen gleiches Potential liefern.In FIG. 3 shows an equivalent gate circuit. It consists of an OR gate OG, one input k of which is connected to the output of the AND gate KG and whose other input n is connected to the output of the non-AND gate NG , which only supplies working potential when it receives resting potential at its two inputs. The two inputs of the AND gate and the non-AND gate are each connected in parallel and form the inputs ne 1 and ne 2 of the gate circuit. The output A n of the OR gate OG forms the output of the gate circuit. Working potential is only emitted via this output if both potential sources to be connected to inputs ri e 1 and ne 2 supply the same potential.

An Hand der F i g. 4 wird nun noch der Aufbau und die Funktionsweise einer erfindungsgemäßen Kodeprüfschaltung, die unter Verwendung von elektronischen Bauelementen realisiert ist, näher beschrieben. Mit der Kodeprüfschaltung gemäß der F i g. 4 sollen die vier Potentialquellen Q 0 ... Q 3 überwacht werden. Dazu sind die vier Gatterschaltungen G 0 ... G 3 verwendet, die in Kette geschaltet sind. Sie sind unter sich alle gleich, so daß zur Beschreibung ihres Aufbaues nur auf die Gatterschaltung G 1 eingegangen wird. Diese enthält die beiden pnp-Transistoren T 11 und T 12. An die beiden miteinander verbundenen Kollektoren dieser Transistoren ist der gemeinsame Kollektor-Arbeitswiderstand R 13 angeschlossen, dessen anderes Ende an negativem Potential liegt. über die Widerstände R 11 bzw. R 12 erhalten die Basen der beiden Transistoren eine entsprechende Vorspannung. Die Hauptstromstrecke des Transistors T 11 liegt zwischen dem Ausgang der Gatterschaltung und demjenigen ihrer Eingänge, der mit dem Ausgang der vorhergehenden Gatterschaltung verbunden ist. Sein Emitter ist also mit der Klemme 1 e 1, die den ersten Eingang der Gatterschaltung darstellt und sein Kollektor mit der Klemme A 1, die den Ausgang der Gatterschaltung darstellt, verbunden. Der zweite Eingang 1 e 2 der Gatterschaltung wird durch die Anode der Diode D 12 gebildet, die über den mit ihrer Kathode verbundenen Widerstand R 16 negative Vorspannung erhält. Die Kathode dieser Diode ist über den zur Entkopplung dienenden Widerstand R 17 mit der Basis des Transistors T11 verbunden. Die Hauptstromstrecke des Transistors T 12 liegt zwischen einem festen Potential und dem Ausgang der Gatterschaltung. Der Emitter dieses Transistors ist nämlich mit Erde und sein Kollektor mit der Klemme A 1 verbunden, die den Ausgang der Gatterschaltung darstellt. An den Eingang 1 e 1 ist noch die Anode der Diode D 1a angeschlossen, die über den mit ihrer Kathode verbundenen Widerstand R 15 negative Vorspannung erhält. Die Kathode dieser Diode ist über den Widerstand R 18, der zur Entkopplung dient, mit der Basis des Transistors T12 verbunden. An die Kathode der Diode D 1 a ist auch noch die Kathode der Diode D 1 b angeschlossen, deren Anode mit der Klemme 1-e 2 in Verbindung steht. An dieser Klemme liegt immer ein Potential, das zu dem am Eingang 1e2 liegenden Potential invertiert ist. Der Basis des Transistors T12 wird somit also entkoppelt das von einer Potentialquelle an diese Gatterschaltung gelieferte Potential in invertierter Form und das Ausgangssignal der vorhergehenden Gatterschaltung in der ursprünglichen Form zugeführt.On the basis of FIG. 4 the structure and the mode of operation of a code checking circuit according to the invention, which is implemented using electronic components, will now be described in more detail. With the code checking circuit according to FIG. 4 the four potential sources Q 0 ... Q 3 are to be monitored. The four gate circuits G 0 ... G 3, which are connected in a chain, are used for this purpose. They are all the same, so that only the gate circuit G 1 will be discussed to describe their structure. This contains the two pnp transistors T 11 and T 12. The common collector load resistor R 13, the other end of which is at negative potential, is connected to the two interconnected collectors of these transistors. The bases of the two transistors are given a corresponding bias voltage via the resistors R 11 and R 12, respectively. The main current path of the transistor T 11 lies between the output of the gate circuit and that of its inputs which is connected to the output of the preceding gate circuit. Its emitter is therefore connected to terminal 1 e 1, which is the first input of the gate circuit, and its collector is connected to terminal A 1, which is the output of the gate circuit. The second input 1 e 2 of the gate circuit is formed by the anode of the diode D 12, which receives a negative bias voltage via the resistor R 16 connected to its cathode. The cathode of this diode is connected to the base of the transistor T11 via the resistor R 17, which is used for decoupling. The main current path of the transistor T 12 lies between a fixed potential and the output of the gate circuit. The emitter of this transistor is in fact connected to earth and its collector to the terminal A 1, which represents the output of the gate circuit. The anode of the diode D 1a is also connected to the input 1 e 1 and receives a negative bias voltage via the resistor R 15 connected to its cathode. The cathode of this diode is connected to the base of the transistor T12 via the resistor R 18, which is used for decoupling. The cathode of diode D 1 b, the anode of which is connected to terminal 1-e 2, is also connected to the cathode of diode D 1 a. There is always a potential at this terminal that is inverted to the potential at input 1e2. The base of the transistor T12 is thus decoupled from the potential supplied by a potential source to this gate circuit in inverted form and the output signal is supplied to the preceding gate circuit in its original form.

Wie oben schon erläutert, sind die Gatterschaltungen, aus denen die Prüfschaltung aufgebaut ist, unter sich alle gleich. Bei der ersten Gatterschaltung GO können jedoch der Transistor T02 und die mit seinen Elektroden verbundenen Schaltelemente D 0 a, D 0 b, R08 und R05 eingespart werden. Die Gatterschaltungen sind dadurch in Kette geschaltet, daß jeweils ihr Ausgang mit dem ersten Eingang der nächstfolgenden Gatterschaltungen verbunden ist, also der Ausgang A 0 der ersten Gatterschaltung G0 mit dem Eingang 1 e 1 der zweiten Gatterschaltung G 1, der Ausgang A 1 der ersten Gatterschaltung mit dem ersten Eingang 2 e 1 der zweiten Gatterschaltung usf. Der Ausgang A 3 der vierten Gatterschaltung stellt den Ausgang der gesamten Prüfschaltung dar. An die zweiten Eingänge 0 e 2 ... 3e2 der Gatterschaliungen ist jeweils eine der Potentialquellen Q 0 ... Q n angeschlossen, und zwar Q 0 an 0 e 2, Q 1 an 1 e 2, Q 2 an 2 e 2 und Q 3 an 3 e 2, und an die den zweiten Eingängen zugeordneten Klemmen (0 e 2, I e 2, 2-e2 und 3e2 wird das von den Potentialquellen an die betreffenden zweiten Eingänge gelieferte Potential in invertierter Form geliefert.As already explained above, the gate circuits from which the test circuit is constructed are all the same among themselves. In the case of the first gate circuit GO, however, the transistor T02 and the switching elements D 0 a, D 0 b, R08 and R05 connected to its electrodes can be saved. The gate circuits are connected in a chain in that their output is connected to the first input of the next following gate circuit, i.e. the output A 0 of the first gate circuit G0 to the input 1 e 1 of the second gate circuit G 1, the output A 1 of the first gate circuit with the first input 2 e 1 of the second gate circuit etc. The output A 3 of the fourth gate circuit represents the output of the entire test circuit. One of the potential sources Q 0 ... is connected to the second inputs 0 e 2 ... 3e2 of the gate circuits. Q n connected, namely Q 0 to 0 e 2, Q 1 to 1 e 2, Q 2 to 2 e 2 and Q 3 to 3 e 2, and to the terminals assigned to the second inputs (0 e 2, I e 2 , 2-e2 and 3e2, the potential supplied by the potential sources to the relevant second inputs is supplied in inverted form.

Im Ruhezustand der Schaltung, d. h., wenn sämtliche Potentialquellen das Ruhepotential in Form von negativem Potential liefern, ist bei jeder Gatterschaltung ein Transistor leitend und der andere gesperrt. Es liegt nämlich an den Emittern der Transistoren T O1, T 11, T21 und T31 Erdpotential, an ihren Basen dagegen negatives Potential, so daß diese Transistoren sich in leitendem Zustand befinden. Die Transistoren T 02, T 12, T 22 und T 32 sind im Ruhezustand dagegen gesperrt, da das über die Klemmen 1 e 2, '2e-2 und 1e2 geführte invertierte Ruhepotential, also Erdpotential, jeweils die Dioden D 0 b, D 1 b und D 2 b, D 3 b leitend macht und sich auf die Basen dieser Transistoren auswirkt, so daß ihre Basen positiver als ihre Emitter sind. Im Ruhezustand der Schaltung wird dann also über die Kette der leitenden Transistoren Erdpotential vom Emitter des Transistors T01 der ersten Gatterschaltung GO an den Ausgang A 3 der Kodeprüfschaltung geliefert. Gibt nun eine Potentialquelle, z. B. die Potentialquelle Q2, Arbeitspotential in Form von Erdpotential ab; so macht dieses die Diode D 22 leitend, wirkt sich auf die Basis des Transistors T21 aus und sperrt diesen. Der Transistor T22 verbleibt im gesperrten Zustand, da seiner Basis immer noch positives Potential zugeführt wird, und zwar über die Diode D 2 a. Da nun beide Transistoren T21 und T22 gesperrt sind, erscheint negatives Potential am Ausgang A 2 der Gatterschaltung G2. Dieses negative Potential wird dem ersten Eingang 3 e 1 der Gatterschaltung G3 zugeführt und bewirkt, daß der Transistor T31 bis in den gesperrten Zustand übergeführt wird. Am gesperrten Zustand des Transistors T32 dagegen ändert sich nichts, da an seine Basis nach wie vor über die Klemme 3e2 und die Diode D 3 b positives Potential geliefert wird. Auch hier sind also beide Transistoren gesperrt, d. h., es wird negatives Potential an den Ausgang A 3 geliefert. Tritt nun eine zweite Potentialquelle mit Arbeitspotential hinzu, beispielsweise die Potentialquelle Q 3, so bewirkt dieses Arbeitspotential, daß die Diode D 32 leitend wird und das Potential sich auf die Basis des Transistors T31 auswirken kann. Da dieser sich jedoch schon im gesperrten Zustand befand, hat das Zuführen von Arbeitspotential keine Änderung seines Leitungsfähigkeitszustandes zur Folge. Der Transistor T32 dagegen wird von dem gesperrten in den leitenden Zustand übergeführt, da an der Klemme 3e2 jetzt negatives Potential liegt und das Potential an der Basis dieses Transistors damit ebenfalls negativ wird. Das Leitendwerden des Transistors T32 hat zur Folge, daß an den Ausgang A 3 der Kodeprüfschaltung jetzt positives Potential geliefert wird.In the quiescent state of the circuit, ie when all potential sources supply the quiescent potential in the form of a negative potential, one transistor is conductive and the other is blocked in each gate circuit. This is because there is ground potential at the emitters of the transistors T O1, T 11, T21 and T31, but negative potential at their bases, so that these transistors are in the conductive state. The transistors T 02, T 12, T 22 and T 32 , however, are blocked in the idle state, since the inverted rest potential, i.e. ground potential, conducted via the terminals 1e 2, '2e-2 and 1e2, respectively, the diodes D 0 b, D 1 b and D 2 b, D 3 b makes conductive and affects the bases of these transistors so that their bases are more positive than their emitters. When the circuit is idle, ground potential is then supplied via the chain of conductive transistors from the emitter of transistor T01 of the first gate circuit GO to output A 3 of the code checking circuit. Now gives a source of potential, e.g. B. the potential source Q2, working potential in the form of ground potential; this makes the diode D 22 conductive, affects the base of the transistor T21 and blocks it. The transistor T22 remains in the blocked state, since its base is still supplied with positive potential, through the diode D 2 a. Since both transistors T21 and T22 are now blocked, a negative potential appears at the output A 2 of the gate circuit G2. This negative potential is fed to the first input 3 e 1 of the gate circuit G3 and has the effect that the transistor T31 is switched to the blocked state. In contrast, nothing changes in the blocked state of transistor T32, since positive potential is still supplied to its base via terminal 3e2 and diode D 3b. Here, too, both transistors are blocked, ie negative potential is supplied to output A 3. If a second potential source with working potential is added, for example the potential source Q 3, this working potential has the effect that the diode D 32 becomes conductive and the potential can affect the base of the transistor T31. However, since this was already in the locked state, the supply of work potential does not result in any change in its conductivity state. The transistor T32, on the other hand, is switched from the blocked state to the conductive state, since there is now negative potential at terminal 3e2 and the potential at the base of this transistor is thus also negative. When the transistor T32 becomes conductive, a positive potential is now supplied to the output A 3 of the code checking circuit.

Eine derartig aufgebaute Kodeprüfschaltung wirkt also so, daß Arbeitspotential, das am ersten Eingang einer der Gatterschaltungen liegt, bis zu der Gatterschaltung weitergegeben wird, an deren zweiten Eingang von einer Potentialquelle ebenfalls Arbeitspotential geliefert wird, und daß andererseits von der Gatterschaltung ab, die an ihren ersten Eingang Ruhepotential geliefert bekommt und an deren zweiten Eingang das Arbeitspotential einer Potentialquelle liegt, wieder Arbeitspotential weitergeliefert wird. Demgemäß gibt eine derartige Kodeprüfschaltung über ihren Ausgang dann Arbeitspotential ab, wenn eine gerade Anzahl von Potentialquellen das Arbeitspotential liefert.A code checking circuit constructed in this way acts in such a way that working potential, which is at the first input of one of the gate circuits, up to the gate circuit is passed on, at the second input of a potential source as well Working potential is supplied, and that on the other hand, from the gate circuit, which is supplied with resting potential at its first input and at its second Input the work potential of a potential source is, again work potential is forwarded. Accordingly, such a code checking circuit gives its Output then from working potential, if an even number of potential sources the Provides work potential.

Claims

Claims: 1. Code checking circuit, in particular for telecommunications systems, which monitors a plurality of potential sources, each having either a resting potential or a working potential, to determine whether an even or odd number of potential sources supplies the working potential, characterized in that several similar, in a chain switched exclusive OR gate circuits or equivalent gate circuits (G l ... G n) are provided, each of which has two inputs (1 e 1, 1 e 2 ... ne 1, ne 2) and one output (AI ... A n) of which the output is connected to one input (2 e 1 ... ne 1) of the respective following gate circuit, while at the second input (1 e 2 ... ne 2) one of the potential sources (Q 1 . .. Q n) , where the relevant input (1 e 1) of the first gate circuit (G1) is either idle or working potential permanently supplied in the absence of a preceding gate circuit, and that the output (An) of the last Gattersc attitude forms the signal source, which, depending on the number of working potentials supplied, delivers a predetermined output signal (F i g. 1).

2. Code checking circuit according to claim 1, characterized in that each exclusive OR gate circuit contains a blocking gate (SG), the passage input (d) of which is an OR gate (OG) and the blocking input (s) an AND gate (KG) is connected upstream, and that the two The inputs of the AND gate (KG) are connected in parallel to the two inputs of the OR gate (OG) and form the inputs (ne 1, ne 2) of the exclusive or gate circuit (FIG. 2).

3. Code checking circuit according to claim 1, characterized in that each equivalence gate circuit contains an OR gate (OG), one input (k) of which is an AND gate (KG) and the other input (n) is preceded by a non-AND gate (NG) , and that the two inputs of the AND gate (KG) and the non-AND gate (NG) are each connected in parallel and form the inputs (h e 1, ne 2) of the equivalent gate circuit (FIG. 3).

4. Code checking circuit according to claim 1, using equivalent gate circuits, characterized in that working potential is then emitted via its output (A n) when an even number is present in the presence of an even number of potential sources to be monitored (Q 1 ... Q n) of potential sources supplies the working potential or if, in the presence of an odd number of potential sources to be monitored (Q 1 ... Q n), an odd number of potential sources supplies the working potential (FIG. 1).

5. code checking circuit according to claim 1, characterized in that each gate circuit G 0 . . . G 3) contains two transistors (T 01, T 02 ... T31, T32) that in each case the first of these transistors (T 01 ... T 31) with its main current path between the output of a gate circuit (A 0 ... A n) and that of its inputs, which is connected to the output of the preceding gate circuit, that its base via the series connection of a decoupling resistor (R 07 ... R 37) and a diode (D 02 ... D 32) with that input (0e3 ... 3 c 2) is connected to which a potential source (Q 0 ... Q n) is connected, that in each case the second of these transistors (T 02 ... T 32) with its main current path between a fixed potential and also the output of a gate circuit and its base decouples the potential supplied by a potential source to this gate circuit in inverted form and the output signal of the preceding gate circuit is supplied in the original form and that the bias voltages for the transistors are chosen so that in Idle state of the circuit arrangement of the first transistor (TOI. . . T31) conductive, the second transistor (T 02 .... T 32) is blocked (FIG. 4).

6. code checking circuit according to claim 5, characterized in that in the first gate circuit (GO) the second transistor (T 02) is not provided (F i g. 4). References considered: U.S. Patent No. 2,719,959.