DE1202331B

DE1202331B - Counting or memory circuit, in particular decadic ring counter circuit

Info

Publication number: DE1202331B
Application number: DEE23190A
Authority: DE
Inventors: Dr Wolfram Gerspach
Original assignee: Christoph Emmerich GmbH and Co KG
Current assignee: Christoph Emmerich GmbH and Co KG
Priority date: 1962-07-12
Filing date: 1962-07-12
Publication date: 1965-10-07

Description

Zähl- bzw. Speicherschaltung, insbesondere dekadische Ringzählerschaltung Die Erfindung bezieht sich auf eine Zähl- bzw. Speicherschaltung, insbesondere dekadische Ringzählerschaltung, die aus elektronischen Binärstufen mit zwei elektronischen Systemen aufgebaut ist, von welchen jeweils eines in einem der beiden stabilen Schaltungszustände der Stufe elektrisch leitend und das andere nichtleitend ist.Counting or memory circuit, in particular decadic ring counter circuit The invention relates to a counting or storage circuit, in particular a decadic one Ring counter circuit consisting of electronic binary levels with two electronic Systems is built, of which one in each of the two stable circuit states of the stage is electrically conductive and the other is non-conductive.

Es sind bereits elektronische Zählschaltungen bekannt, die meist aus Vakuumröhren, Glimmrelaisröhren oder Transistoren aufgebaut sind und Binärstufen mit zwei stabilen Zuständen als Grundeinheit aufweisen. So ist bereits ein aus Elektronenröhren mit zehn Binärstufen aufgebauter Ringzähler bekannt, der über zwei getrennte Kanäle fortgeschaltet wird. Bei dieser bekannten Schaltung ist der Aufbau so, daß neun Binärstufen sich im gleichen Schaltungszustand befinden, während sich eine Binärstufe im Komplementärzustand befindet. Diese sich im Komplementärzustand befindliche Stufe wirkt über die an sie angeschlossenen Undgatter sowie über die daranliegenden Kopplungskondensatoren dahingehend, daß die an diesen Undgattern liegenden Eingänge der benachbarten Binärstufe zur Aufnahme eines Impulses frei sind, während alle sich im erstgenannten Schaltungszustand befindlichen Binärstufen über die zwischen ihrem Ausgang und dem jeweiligen Eingang der Nachbarstufe liegenden Undgatter bewirken, daß dieser jeweilige Eingang der Nachbarstufe gesperrt ist. Das Prinzip dieser bekannten Schaltung sieht somit vor, mit der im Komplementärzustand befindlichen Binärstufe die Steuerungsvoraussetzungen dafür zu schaffen, daß ihre Nachbarstufen durch einen Steuerimpuls ansprechbar werden. Die Zählrichtung wird dann durch vollständig getrennte Führung des einlaufenden Impulses hervorgerufen. Durch den einlaufenden Impuls wird dann die benachbarte Binärstufe in den Komplementärzustand umgelegt und die bisher im Komplementärzustand befindliche Binärstufe von ihrer Nachbarstufe aus in den ersten Schaltungszustand zurückgebracht.Electronic counting circuits are already known, most of them from Vacuum tubes, glow relay tubes or transistors are constructed and binary levels with two stable states as the basic unit. So is already one made of electron tubes Known ring counter with ten binary levels, which has two separate channels is advanced. In this known circuit, the structure is such that nine Binary levels are in the same switching state while there is a binary level is in the complementary state. This stage, which is in the complementary state acts via the AND gates connected to them as well as via the coupling capacitors attached to them to the effect that the inputs of the neighboring binary level that are connected to these und gates are free to receive a pulse, while all are in the first-mentioned circuit state the binary levels located between their output and the respective input the neighboring stage undgates cause this respective input of the Neighboring stage is blocked. The principle of this known circuit thus provides with the binary level in the complementary state, the control requirements to ensure that their neighboring stages can be addressed by a control pulse. The counting direction is then determined by completely separate guidance of the incoming Impulse caused. The incoming impulse then becomes the neighboring one Binary level shifted to the complementary state and the previous one in the complementary state located binary stage from its neighboring stage into the first circuit state brought back.

Dieses Schaltungsprinzip macht erforderlich, daß jede Binärstufe zwei, von jeder Nachbarstufe gesteuerte Eingänge aufweist, daß zwei völlig getrennte Impulsleitungen mit sehr hochwertigen Impuls-Kopplungskondensatoren vorgesehen werden müssen und daß die Undgatter eine sichere Abschierung zwischen den Binärstufen bewirken müssen.This circuit principle makes it necessary that each binary stage has two, inputs controlled by each neighboring stage, that two completely separate pulse lines must be provided with very high quality pulse coupling capacitors and that the AND gates must cause a reliable cut-off between the binary levels.

Demgegenüber liegt der Erfindung die Aufgabe zugrunde, eine sehr viel einfachere Schaltungsanordnung zu schaffen, die unter Verwendung von sehr viel weniger Bauelementen mindestens ebenso viel leistet, wie die bekannte Schaltung. Dies wird durch die Erfindung dadurch erreicht, daß die Binärstufen nur mit einem System, d. h. nicht allein nur mit einem bestimmten Ausgang, sondern auch nur mit dem entsprechenden einen Eingang mit den Kopplungskondensatoren für die Vorwärtsrichtung und den Kopplungskondensatoren für die Rückwärtsrichtung als Zähleinheit verbunden sind, während sie hinsichtlich ihres zweiten Systems mit ihrem entsprechenden zweiten Eingang über jeweils nur einen Kopplungskondensator an die gemeinsame Impulsleitung für Vorwärtszählung und Rückwärtszählung angeschlossen sind, und daß mindestens eine die zu zählenden Impulse aufnehmende Vorstufe vorgesehen ist, die als Steuerstufe für die Zählrichtung über je eine Steuerleitung für Vorwärtszählung und Rückwärtszählung sämtliche Kopplungskondensatoren der Gegenrichtung zeitweilig sperrend vorspannt.In contrast, the invention is based on the object of creating a very much simpler circuit arrangement which, using very much fewer components, performs at least as much as the known circuit. This is achieved by the invention in that the binary levels can only be used with one system, i. H. not only with a specific output, but also only with the corresponding one input with the coupling capacitors for the forward direction and the coupling capacitors for the reverse direction as a counting unit, while they are connected to their second system with their corresponding second input via only one coupling capacitor the common pulse line is connected for forward counting and backward counting, and that the receiving pulses to be counted precursor is provided at least that biases temporarily blocking a control stage for the counting direction via a respective control line for forward counting and backward counting all coupling capacitors in the opposite direction.

Durch die Erfindung werden wesentliche schaltungstechnische Vorteile erzielt. So reicht es nach der Erfindung aus, wenn nur ein hochwertiger Kopplungskondensator für beide Richtungen je Stufe vorgesehen ist. Es entfällt die Notwendigkeit von Undgattern, die aus zwei Dioden und zusätzlich zwei ohmschen Widerständen je Stufe aufgebaut sein müssen. Nach der Erfindung ist jeweils nur eine Diode mit einem Widerstand vorzusehen. Nach der Erfindung werden nicht mehr zwei zusätzliche Spannungen benötigt, sondern die Vorspannung wird einfach der Vorstufe entnommen. Auch weist die Erfindung den Vorteil auf, daß durch Spannungsstöße auf die Steuerleitungen einfach umgetastet werden kann, während hierzu bei der bekannten Schaltung eine zusätzliche bistabile Stufe erforderlich ist.The invention achieves significant advantages in terms of circuit technology. According to the invention, it is sufficient if only one high-quality coupling capacitor is provided for both directions per stage. There is no need for und gates, which have to be made up of two diodes and two additional ohmic resistors per stage. According to the invention, only one diode with a resistor is to be provided in each case. According to the invention, two additional voltages are no longer required, but the preload is simply taken from the preliminary stage. The invention also has the advantage that it is possible to simply switch over to the control lines due to voltage surges, whereas an additional bistable stage is required for this in the known circuit.

Ein Ausführungsbeispiel der Erfindung, auf das die Erfindung allerdings nicht beschränkt ist, wird im folgenden an Hand der Zeichnung näher erläutert. Im dargestellten Beispiel sind neun Binärstufen VI, V2 und I bis VII vorgesehen, die in der Zeichnung nur durch mit Querstrich versehenen Rechtecken symbolisch angedeutet sind. Die Binärstufen VI, V2 und VII sind monostabile Kippstufen mit einem Einz--ang E und zwei Ausgängen A, und A2. Diese monostabilen Kippstufen sind so ausgebildet, daß sie bei Aufnahme eines Impulses am Eingang E umkippen, d. h. ihren ersten Ausgang A, umschalten. Nach Ablauf einer vorher eingestellten Zeitdauer kippen diese monostabilen Binärstufen V, V2 und VII wieder in ihre Ausgangslage zurück und erzeugen dabei in ihrem zweiten Ausgang A, einen Impuls.An embodiment of the invention, to which the invention is not limited, is explained in more detail below with reference to the drawing. In the example shown, nine binary levels VI, V2 and I to VII are provided, which are only indicated symbolically in the drawing by rectangles provided with a horizontal line. The binary stages VI, V2 and VII are monostable multivibrators with one input E and two outputs A and A2. These monostable flip-flops are designed so that they tip over when a pulse is received at the input E , d. H. their first output A. After a previously set period of time, these monostable binary levels V, V2 and VII tilt back to their starting position and generate a pulse in their second output A.

Die bistabilen Binärstufen I bis VI sind demgegenüber mit zwei Eingängen E, und E, versehen, von welchen je nach Stellung der eine wirksam und der andere unwirksam ist. Diese bistabilen Binärstufen I bis VI sind dabei so ausgebildet, daß sie bei Aufnahme eines Impulses an dem jeweilig wirksamen Eingang EI bzw. E2 in den jeweils anderen Schaltungszustand umspringen. Beim Umspringen von dem Schaltungszustand mit wirksamem Eingang E2 in denjenigen mit wirksamem Eingang E, ergibt sich an dem im Zusammenhang mit der Erfindung interessierenden Ausgang A, ein Impuls.The bistable binary levels I to VI, on the other hand, are provided with two inputs E, and E , of which one is effective and the other is ineffective, depending on the position. These bistable binary stages I to VI are designed in such a way that when a pulse is received at the respective effective input EI or E2, they switch to the other circuit state. When switching from the circuit state with an active input E2 to that with an active input E , a pulse is produced at output A, which is of interest in connection with the invention.

Sonstige schaltungstechnische Einzelheiten dieser Binärstufen sind im Zusammenhang mit der Erfindung ohne Interesse.Other circuit details of these binary levels are in connection with the invention of no interest.

Der grundsätzliche Aufbau der Schaltung nach der Erflndung wird im folgenden an Hand der Binärstufe III näher erläutert. Die Binärstufe III ist mit ihrem einen Eingang E, über einen Kopplungskondensator C4 und einen Gleichrichter G4 an den ersten Ausgang A,. der vorhergehenden Binärstufe II und mit einem zweiten Kopplungskondensator C, und einem Gleichrichter G, an den ersten Ausgang A, der darauffolgenden Binärstufe IV angeschlossen. Der zweite Eingang E, der Binärstufe III liegt über einem Kopplungskondensator C" an der gemeinsamen ImpulsleitungL. Der im Zusammenhang mit der Erfindung allein interessierende erste Ausgang A, der Binärstufe III ist über einen Gleichrichter G, und einen Kopplungskondensator C5 an den ersten Eingang EI der vorhergehenden Binärstufe II und einen zweiten Gleichrichter G, und einen Kopplungskondensator C, an den ersten Eingang E, der darauffolgenden Binärstufe IV angeschlossen. Die Gleichrichter G,5 und G, sind so angeordnet, daß die von dem Ausgang A, kommenden Impulse als positive Spannungsimpulse an die KopplungskondensatorenC, bzw. C, weitergegeben werden. Der Kopplungskondensator Cr, ist dabei über einen ohmschen Widerstand Rr> an die Vorspannungsleitung r und der Kopplungskondensator Q über den ohmschen Widerstand Ra an die Vorspannungsleitung Y angeschlossen. Entsprechendes gilt für die Kopplungskondensatoren der übrigen Stufen bezüglich der Widerstände R, bis R4 und R7 bis R". Auf den Vorspannungsleitungen r und v liegt zeitweilig unter Steuerung durch die Vorstufen V, und V, eine negative Vorspannung zum Laden der Kopplungskondensatoren oder zeitweilig das Potential 0 zum Entladen der Kopplungskondensatoren.The basic structure of the circuit according to the invention is explained in more detail below with reference to binary level III. The binary stage III is with its one input E, via a coupling capacitor C4 and a rectifier G4 to the first output A,. the preceding binary stage II and with a second coupling capacitor C, and a rectifier G, connected to the first output A, the subsequent binary stage IV. The second input E, the binary stage III, is connected to the common pulse line L via a coupling capacitor C ". The first output A of the binary stage III, which is only of interest in connection with the invention, is via a rectifier G, and a coupling capacitor C5 to the first input EI of the The preceding binary stage II and a second rectifier G, and a coupling capacitor C, are connected to the first input E of the subsequent binary stage IV. The rectifiers G, 5 and G are arranged in such a way that the pulses coming from the output A are positive voltage pulses are passed to the KopplungskondensatorenC, and C, respectively. the coupling capacitor Cr is thereby r to the bias line through a resistor Rr> and the coupling capacitor Q connected to the bias line Y over the ohmic resistance Ra. the same applies for the coupling capacitors of the remaining stages with respect to the resistors R 1 to R4 and R7 to R ". On the bias lines r and v there is temporarily a negative bias voltage for charging the coupling capacitors or temporarily the potential 0 for discharging the coupling capacitors under the control of the preliminary stages V 1 and V.

Wenn das linke System E, A, der Binärstufe III unter Strom steht, kann ein zu zählender oder zu speichernder Impuls, der von der gemeinsamen Impulsleitung L über den Kopplungskondensator C,7 auf den rechten Eingang E2 gelangt, von der Binärstufe III nicht aufgenommen werden. Dagegen wird ein positiver Impuls, der über den Kopplungskondensator C, oder den Kopplungskondensator C, zum linken Eingang E, der Binärstufe III gelangt, aufgenommen, und die Binärstufe Ill kippt in ihre andere Lage um, in der der rechte Eingang E2 zur Aufnahme eines Impulses bereit ist. Kommt ein solcher Impuls über die Impulsleitung L und den Kopplungskondensator C" zum Eingang E, der Binärstufe III, so kippt diese in ihre erste Lage zurück, in der ihr Eingang E, und ihr Ausgang A, unter Strom stehen. Dabei entsteht im Ausgang A, ein Impuls, der über die Gleichrichter G, und G" als positiver Spannungsimpuls an die Kopplungskondensatoren C, und C, geführt wird. Einer dieser beiden Kopplungskondensatoren ist durch die später erläuterte Steuerung der Vorstufen V, und V" über die Vorspannungsleitung r bzw. v auf der erforderlichen negativen Vorspannung oder entladen. Der jeweils mit der negativen Vorspannung geladene Kopplungskondensator, beispielsweise C, wird durch den ihm zugeführten positiven Spannungsimpuls entladen und gibt dadurch einen Impuls an den Eingang EI der an ihn angeschlossenen Binärstufe, beispielsweise IV, weiter. Da die Spannung des Übertragungsimpulses vom Gleichrichter, beispielsweise G, in der Größe des Potentials der Vorspannungsleitung r ist, erfolgt im Kopplungskondensator C, keine Ladungsänderung und damit keine Wirkung auf die rückliegende Stufe II. Eine sichere Impulsrichtung nach vorwärts ist damit gewährleistet. Ist dagegen zur Zeit des positiven Spannungssprunges am Ausgang der Stufe III auf der Vorspannungsleitung r eine negative Vorspannung und auf der Vorspannungsleitung v das Potential 0, so tritt eine Impulsübertragung in entgegengesetzter Richtung (rückwärts) ein. Damit wird durch die Erfindung eine stabile Funktion mit einem Mindestmaß an Schaltaufwand gewährleistet.If the left system E, A, of the binary level III is energized, a pulse to be counted or stored , which comes from the common pulse line L via the coupling capacitor C, 7 to the right input E2 , cannot be picked up by the binary level III . On the other hand, a positive pulse that arrives at the left input E, the binary level III via the coupling capacitor C or the coupling capacitor C, is received, and the binary level III flips over to its other position, in which the right input E2 is used to receive a pulse ready. If a such a pulse via the pulse line L and the coupling capacitor C "to the input E, the binary stage III, these first in its position tilted back, in which its input E and its output A, are under power. This produces at the output A , a pulse that is fed to the coupling capacitors C, and C, via the rectifiers G, and G ″ as a positive voltage pulse. One of these two coupling capacitors is r by the later explained control of the precursors V, and V "through the bias and v negative at the required preload or discharged. The respectively charged with the negative bias voltage coupling capacitor, for example C, is supplied to it positive The voltage pulse discharges and thereby transmits a pulse to the input EI of the binary stage connected to it, for example IV. Since the voltage of the transmission pulse from the rectifier, for example G, is as large as the potential of the bias line r, there is no change in charge in the coupling capacitor C and thus no effect on the previous stage II. A safe forward pulse direction is guaranteed. If, on the other hand, at the time of the positive voltage jump at the output of stage III there is a negative bias voltage on the bias line r and the potential 0 on the bias line v, then a Impulse transmission in the opposite direction (backwards). The invention thus ensures a stable function with a minimum of switching effort.

Im allgemeinen werden Zähler oft durch mechanische Einrichtungen, beispielsweise Kontakte, betätigt. Hierbei treten sogenannte Prellerscheinungen auf, die bei der schnellen Arbeitsweise der elektronischen Zähler zu Falsch- und Mehrfachregistrierungen führen. Um derartige Prellwirkungen auszuschließen, ist es günstig, der Zählkette eine monostabile Kippstufe V, als Impuls-Formerstufe vorzuschalten. Die Zeiteinstellung dieser Vorstufe ist so eingestellt, daß die Kontaktprellungen keinen Einfluß auf die Zählung ausüben. Bei Fremdspannung, z. B. wenn ein von Hand zu betätigender Umschalter oder je nach Schaltungsart bei einem Umschalteimpuls eine bistabile Kippstufe oder andere Umschalteinrichtungen die Zählrichtung vorgeben, ist eine einzige Vorstufe für beide Richtungen ausreichend. Für die Eigensteuerung, wenn für jede Zählrichtung ein eigener Kontakt vorgesehen ist, werden zwei Vorstufen V, und V, verwendet. Es lassen sich auch ohne weiteres noch weitere Zusätze anschalten oder Schaltbedingungen erfüllen, ohne die Wirkungsweise der Erfindung zu beschränken. So ist es möglich, bei Gleichzeitigkeit der Vor- und Rückwärtsimpulse durch verschiedene Zeiteinstellungen die eine Richtung zu begünstigen oder zunächst beide Impulse zu speichern und nacheinander abzurufen.In general, counters are often operated by mechanical means such as contacts. Here, so-called bouncing phenomena occur, which lead to incorrect and multiple registrations when the electronic counters work quickly. In order to rule out such rebound effects, it is advantageous to connect a monostable multivibrator V as a pulse shaping stage to the counting chain. The time setting of this preliminary stage is set in such a way that the contact bumps have no influence on the count. In the case of external voltage, e.g. B. if a manually operated switch or, depending on the type of circuit, a bistable multivibrator or other switching devices specify the counting direction, depending on the type of circuit, a single preliminary stage is sufficient for both directions. For self-control, if a separate contact is provided for each counting direction, two preliminary stages V, and V, are used. Further additions can also be switched on without further ado or switching conditions can be met without restricting the mode of operation of the invention. So it is possible to favor one direction with simultaneity of the forward and backward impulses by different time settings or to store both impulses first and to call them up one after the other.

Im vorliegenden Beispiel arbeiten die beiden Vorstufen V, und V2 in der Weise, daß ein auf der Impulseingangsleitung Iv für vorwärts zu zählende Impulse ankommender Impuls zum Eingang E der monostabilen Binärstufe V, und ein auf der Eingangsseite Ir ankommender Impuls auf den Eingang E der monostabilen Binärstufe V, gelangt. Beim Eintritt eines solchen Impulses am Eingang E kippt die jeweilige monostabile Binärstufe V, bzw. V, in ihren zweiten Schaltungszustand, in welchem sie aber nur für eine vorherbestimmte Zeitdauer verharrt, um dann in ihren ursprünglichen Schaltungszustand zurückzukippen. Während des umgekippten Zustandes legt die jeweilige monostabile Binärstufe V, bzw. V, mit ihrem ersten Ausgang A, das Potential 0 auf die angeschlossene Vorspannungsleitung für die entgegengesetzte Zählrichtung, beispielsweise legt die monostabile Binärstufe V, während der Zeitdauer des umgekippten Zustandes das Potential 0 auf die Vorspannungsleitung r, und entlädt dadurch die Kopplungskondensatoren C", Cb, C", Cs, C59 C79 C, und C". Beim Zurückkippen in die Ausgangslage erzeugen die monostabilen Binärstufen V, und V, an ihrem zweiten Ausgang A, einen Impuls, der über den Kopplungskondensator C" bzw. C" auf die gemeinsame Impulsleitung L übertragen wird.In the present example, the two preliminary stages V, and V2 work in such a way that a pulse arriving on the pulse input line Iv for pulses to be counted up is sent to the input E of the monostable binary stage V, and a pulse arriving on the input side Ir is sent to the input E of the monostable Binary level V, reached. When such a pulse occurs at input E , the respective monostable binary stage V, or V, switches to its second circuit state, in which it remains, however, only for a predetermined period of time, only to then switch back to its original circuit state. During the overturned state, the respective monostable binary stage V, or V, with its first output A, applies the potential 0 to the connected bias line for the opposite counting direction, for example the monostable binary stage V applies the potential 0 during the period of the overturned state said bias r, and discharges thereby the coupling capacitors C ", Cb, C", Cs, C59 C79 C, and C ". in the tilting back into the starting position form the monostable binary stages V, and V, a pulse at its second output a, which is transmitted to the common pulse line L via the coupling capacitor C "or C".

Im folgenden wird die Wirkungsweise einer angeschlossenen dekadischen Zählkette erläutert, um zu zeigen, daß auch bei Ringzählungen keine Schwierigkeiten für den Richtungswechsel auftreten.The following describes the mode of operation of a connected decadic Counting chain explained to show that there are no difficulties with ring counting either occur for the change of direction.

Vor Beginn der Zählung wird die Zählkette in die Nullstellung gebracht, indem die Taste T kurz betätigt wird. Hierdurch kippen die Stufen II bis IV in diejenige Lage, in der die linken Systeme unter Strom stehen, während die Stufe 1 in diejenige Lage gebracht wird, in der das rechte System unter Strom steht. Tritt nun ein Impuls in die Schaltung bei 1, eln, so kippt zunächst die Stufe V, um und legt dabei das Potential 0 auf die Vorspannungsleitung r. Innerhalb der an der Stufe V, eingestellten Zeitverzögerung verharrt diese im umgekippten Zustand, in welchem sie nicht geeignet ist, weitere Impulse aufzunehmen. Diese Zeitdauer dient außerdem zum Entladen der an die Vorspannungsleitung r angeschlossenen Kopplungskondensatoren über die jeweiligen ohmschen Widerstände. Nach Ablauf der eingestellten Zeitverzögerung nach Impulsende kippt die Stufe V, in ihre Ausgangslage zurück. Dabei erzeugt sie am Ausgang A, einen positiven Spannungssprung, der den an den Gleichrichter G" und den Widerstand RI, angeschlossenen aufgeladenen Kondensator C" entlädt. Hierdurch entsteht in der Impulsleitung L ein positiver Spannungsstoß, der unmittelbar an die Kondensatoren C,5 bis C" geleitet wird. Da die entsprechenden Eingänge E, der Stufen II bis V zu deren nicht stromführenden Systemen führen, bleibt der Spannungsstoß in diesen Stufen II bis V ohne Wirkung. Lediglich in Stufe I findet der positive Spannungsstoß ein leitendes System vor, das sofort gesperrt wird, und die Stufe I kippt in ihren Schaltungszustand um, in welchem der Eingang E, und der Ausgang A, unter Strom stehen. Dabei entsteht ein positiver Spannungsstoß am Ausgang A, zu den Gleichrichtern G, und G, Die während des umgekippten Zustandes entladenen Kopplungskondensatoren C, Cl, C7, C" Cla, Cb, C" sind bis zum Auftreten des positiven Spannungsstoßes am AusgangA, der StufeI auf Grund des Wertes der entsprechenden ohmschen Widerstände noch nicht aufgeladen. Der positive Ausgangsimpuls kann deshalb nur über den Gleichrichter G2 und den Kopplungskondensator C, auf die Stufe II wirksam werden. Damit kippt die Stufe 11 in ihren zweiten stabilen Schaltungszustand um, in welchem ihr Eingang E, zur Aufnahme eines Eingangsimpulses wirksam wird.Before the start of counting, the counting chain is brought to the zero position by briefly pressing the T key. As a result, stages II to IV tilt into the position in which the systems on the left are energized, while stage 1 is brought into the position in which the system on the right is energized. If a pulse now enters the circuit at 1, eln, then stage V, first flips over and thereby applies potential 0 to the bias line r. Within the time delay set on level V, it remains in the overturned state, in which it is not suitable for receiving further impulses. This period also serves to discharge the coupling capacitors connected to the bias line r via the respective ohmic resistors. After the set time delay has elapsed after the end of the pulse, level V tilts back to its starting position. It generates a positive voltage jump at output A, which discharges the charged capacitor C "connected to the rectifier G" and the resistor RI. This creates a positive voltage surge in the impulse line L, which is sent directly to the capacitors C, 5 to C ". Since the corresponding inputs E, of stages II to V lead to their non-current-carrying systems, the voltage surge remains in these stages II to V has no effect. Only in stage I does the positive voltage surge find a conductive system, which is blocked immediately, and stage I changes over to its switching state in which input E and output A are energized positive voltage surge at output A, to rectifiers G, and G, The coupling capacitors C, Cl, C7, C " Cla, Cb, C" discharged during the overturned state are up to the occurrence of the positive voltage surge at output A, stage I due to the Value of the corresponding ohmic resistances are not yet charged. The positive output pulse can therefore only be effective on stage II via rectifier G2 and coupling capacitor C. will. The stage 11 thus flips over into its second stable circuit state, in which its input E becomes effective for receiving an input pulse.

Der nächste Eingangsimpuls über die Vorstufe V, kippt nunmehr die Stufe 11 wieder in ihre Ausgangslage und die Stufe III in die Aufnahmelage um. Die Gleichrichter G, und G, wirken dabei wie die Gleichrichter G, und G, Die Stufen, an deren Ausgängen A, jeweils die Gleichrichter G, G, G, G,; G, Gl. liegen, werden analog durchlaufen, bis am Ausgang der StufeV ein positiver Spannungsimpuls entsteht. Jetzt entladen sich die Kopplun'gskondensatoren Cu" und C"b, wodurch die Stufen 1 und VI umkippen. Der beim Umkippen der StufeVI an deren AusgangA" erzeugte positive Spannungsstoß wird aber deshalb nicht auf StufeV11 wirksam, weil der Kopplungskondensator Cl, bei Vorwärtszählung entladen war. Die nächsten vorwärts zu zählenden Impulse bringen der Reihe nach wiederum die Stufen II bis V. Nach diesem zweiten Umkippen der StufeV entladen sich wiederum die Kopplungskondensatoren Cloa und Ci,b, Cl". Über den Kopplungskondensator C"a kippt die Stufel wieder um, während über den Kopplungskondensator C", die StufeVI in ihre Ausgangslage zurückgekippt wird. Jetzt entsteht am AusgangA, über den Gleichrichter G, ein positiver Spannungsstoß, der den bei Vorwärtszählung über die Vorspannungsleitung V negativ vorgespannten Kopplungskondensator C" entlädt. Die monostabile Binärstufe VII spricht an und gibt über JA einen Ausgangsimpuls, der an eine nächste dekadische Zählkette weitergegeben werden kann oder weitere Schaltvorgänge auslöst.The next input pulse via the preliminary stage V, now tilts stage 11 back to its starting position and stage III in the receiving position. The rectifiers G, and G, act like the rectifiers G, and G, The stages at whose outputs A, the rectifiers G, G, G, G, respectively; G, Eq. are run through in the same way until a positive voltage pulse is generated at the output of stage V. The coupling capacitors Cu ″ and C ″ b are now discharged, as a result of which stages 1 and VI overturn. The positive voltage surge generated when step VI at its output A ″ flips over does not take effect on step V11 because the coupling capacitor C1 was discharged when counting up When stage V changes, the coupling capacitors Cloa and Ci, b, Cl "are discharged again. The stage flips over again via the coupling capacitor C "a, while the stage VI is tilted back into its starting position via the coupling capacitor C". A positive voltage surge now arises at output A via the rectifier G, which discharges the coupling capacitor C "which is negatively biased when counting up via the bias line V. The monostable binary stage VII responds and gives an output pulse via YES , which is passed on to the next decade counting chain or triggers further switching processes.

Das Rückwärtszählen erfolgt analog, wenn positive Impulse bei Jr eintreten und die Stufe V, beaufschlagen, deren Ausgang über den Gleichrichter G" an den Kondensator Cl, und den Widerstand R" angeschlossen ist. Als Ringverkettungskondensatoren dienen jetzt die Kondensatoren Cl", Clb und Cl,. Will man die Ausgangsimpulse wiederum als vorwärts zu zählende und rückwärts zu zählende Impulse trennen, so kann die StufeVII in entsprechender Weise wie die Vorstufen V, und V, verdoppelt werden, wobei die Endstufe für die Vorwärtszählung nur über den Kopplungskondensator Cl, und die Endstufe für die Rückwärtszählung nur über den Kopplungskondensator Cl, und den Gleichrichter G,1 an die Stufe VI angeschlossen sind.The downcounting takes place in the same way when positive pulses occur at Jr and act on stage V, the output of which is connected via the rectifier G " to the capacitor Cl and the resistor R". The capacitors Cl ", Clb and Cl, now serve as ring concatenation capacitors. If you want to separate the output pulses as pulses to be counted up and down, then stage VII can be doubled in the same way as the preliminary stages V, and V, whereby the Output stage for counting up only via the coupling capacitor Cl, and the output stage for counting down only via the coupling capacitor Cl, and the rectifier G, 1 are connected to stage VI.

Claims

Claims: 1. Counting or memory circuit, in particular decadic ring counter circuit, consisting of electronic binary stages with two electronic systems, one of which is electrically conductive in one of the two stable switching states of the stage and the other is non-conductive, with separate inputs and outputs for each of the two systems are provided and coupling capacitors for supplying pulses for forward control and reverse control are connected to a specific output of each binary stage, characterized in that the binary stages (I to V) only with one system, i.e. H. not only with only one specific output (A,), but also only with the corresponding one input (EI) with the coupling capacitors (C, C4, C6, C, Cl ",) for the forward direction and the coupling capacitors (CI", C3 , C5, C, C,) for the backward direction are connected as a counting unit, while with their second system they are connected to their corresponding second input (E,) via only one coupling capacitor (C ", C", C ", C", C ") are connected to the common pulse line (L) for counting up and counting down and that the receiving pulses to be counted precursor is provided at least, as the control stage for the counting direction via a respective control line for forward counting and backward counting (r or i) all coupling capacitors temporarily blocking the opposite direction.

2. Counting or memory circuit according to Claiml, characterized in that a separate pulse delay stage (V, or V,) in the form of a monostable multivibrator is provided in the input for each counting direction, which in its unstable switching state each via a control line (r or . v) the coupling capacitors (C "" C, C ", C, C,) for the reverse direction or the coupling capacitors (C, C, C, C, C",) for the forward direction via ohmic resistors (R, R3, R, R, Rg or R, R, R6, Rs, R1,) are discharged and, in their stable state, are connected to the common pulse line (L) via coupling capacitors (C, or C, 4). 3. Counting or memory circuit according to claim 2, characterized in that the monostable multivibrators (V or V # are designed to block further incoming pulses in the unstable switching state. 4. Counting or memory circuit according to one of claims 1 to 3 , characterized in that a ring counting storage unit with five counting or storage stages (I to V) is provided for the biquinary counting or storage mode, the second to fourth stages (II to IV) of which are identical, while the first stage (1) in addition to the coupling capacitor (C ",) to the fifth stage (V), additional coupling capacitors (Cb, C, c to the switching stage (VI) and from the fifth stage (V) except for the coupling capacitor (C" a) to the first stage (1) still lead additional coupling capacitors (C "b, C",) to the switching stage (VI). 5. Counting or memory circuit according to claim 4, characterized in that the additional coupling capacitors (Cb, Cl, from the first stage ( 1) via the ohmic W resistance (R1) to the control line (r) for counting up and the additional coupling capacitors (C "b, C ..) of the fifth stage (V) via the ohmic resistor (R") are connected to the control line (P) for counting down . 6. Counting or memory circuit according to one of claims 1 to 5, characterized in that a key (n for actuating additional setting circuits for the binary levels (I to V) is provided, which is so connected to the binary levels (I to V ) are connected so that the second to fifth binary level (II to V) are brought into the same and the first binary level (I) into the complementary, stable switching state. Considered publications: Electronic Rundschau, 1960, No. 6, p . 240 to 245.