DE1299712B

DE1299712B - Circuit arrangement for testing a line multiple consisting of n rows and m columns and a memory connected to it in the manner of a íÀ1 from níÂ code signal tester

Info

Publication number: DE1299712B
Application number: DE1967S0110604
Authority: DE
Inventors: Jaeger; Dipl-Ing Manfred
Original assignee: Siemens Corp
Current assignee: Siemens Corp
Priority date: 1967-06-30
Filing date: 1967-06-30
Publication date: 1969-07-24

Description

Die Hauptpatentanmeldung bezieht sich auf eine Schaltungsanordnung zum fremdpotentialfreien Prüfen eines aus n Zeilenleitungen und m Spaltenleitungen bestehenden Leitungsvielfaches nach Art eines »1 aus n«-Codesignalprüfers. Bei dieser Schaltungsanordnung ist parallel zu den Leitungen eines Leitungsvielfaches eine Prüfleitung angeordnet, die über Dioden und über Prüfwiederstände mit jeder Leitung des Leitungsvielfaches verbunden ist und über die ein von der Anzahl der erregten Leitungen abhängiger Prüfstrom fließt. Ferner ist eine Vergleichsschaltung vorhanden, die einen Magnetkern mit rechteckförmiger Hystereseschleife enthält, der über eine erste Wicklung durch den Prüfstrom in einer Richtung erregt und über eine zweite Wicklung durch Vergleichsstromimpulse in der entgegengesetzten Richtung erregt wird.The main patent application relates to a circuit arrangement for testing a line multiple consisting of n row lines and m column lines in the manner of a “1 out of n” code signal tester without external potential. In this circuit arrangement, a test line is arranged parallel to the lines of a line multiple, which is connected to each line of the line multiple via diodes and test resistors and via which a test current flows depending on the number of excited lines. There is also a comparison circuit which contains a magnetic core with a rectangular hysteresis loop which is excited by the test current in one direction via a first winding and is excited in the opposite direction via a second winding by comparison current pulses.

Da bei dieser Schaltungsanordnung die Prüfleitung, deren Strom -der Vergleichsschaltung zugeführt wird, parallel zu den Leitungen des Leitungsvielfaches liegt, stellt die Vergleichsschaltung eine zusätzliche Belastung der Leitungen des Leitungsvielfaches dar. Außerdem sind hier zusätzliche Maßnahmen zu ergreifen, um sicherzustellen, daß unabhängig von der ohmschen Belastung, die der Magnetkern während der Ummagnetisierung darstellt, während des ganzen Ummagnetisierungsvorganges immer der erforderliche Ummagnetisierungsstrom fließt. So kann z. B. der Prüfstrom der Vergleichsschaltung über einen in Basisgrundschaltung betriebenen Transistorverstärker zugeführt werden, der ausgangsseitig mit der Vergleichsschaltung verbünden ist und einen derart hohen Ausgangswiderstand aufweist, daß der Prüfstrom in der Prüfleitung von dem durch die Vergleichsschaltung gebildeten Widerstand unabhängig ist.Since in this circuit arrangement, the test line, whose current -der Comparison circuit is fed in parallel to the lines of the line multiple is, the comparison circuit puts an additional load on the lines of the Line multiple represent. In addition, additional measures are to be taken here to ensure that regardless of the ohmic load that the magnetic core during of the magnetization reversal, always during the entire magnetization reversal process the required magnetic reversal current flows. So z. B. the test current of the Comparison circuit via a transistor amplifier operated in the basic basic circuit are fed, which is connected on the output side to the comparison circuit and has such a high output resistance that the test current in the test lead is independent of the resistance formed by the comparison circuit.

Die im folgenden beschriebene erfindungsgemäße Schaltungsanordnung weist den Vorteil auf, daß die Vergleichsschaltung keine zusätzliche Belastung für die Leitungen des Leitungsvielfaches darstellt, also auch keine zusätzlichen Maßnahmen zur Vermeidung der hierdurch möglichen Nachteile zu ergreifen sind. Eine derartige Schaltungsanordnung ist außerdem zur Lösung einer Aufgabe geeignet, die weitergeht als die Aufgabe, die durch die in der Hauptpatentanmeldung erfaßte Schaltungsanordnung gelöst wird. Bei der erfindungsgemäßen Schaltungsanordnung wird nämlich zusätzlich zur Prüfung der Leitungen des Leitungsvielfaches eine Prüfung auf den fehlerlosen Betrieb des Speichers vorgenommen, dessen Auswahlleitungen an die Leitungen des Leitungsvielfaches angeschlossen sind. Es können hierbei sowohl solche im Speicher auftretenden Fehler, die sich in der Unterbrechung einer seiner Auswahlleitungen äußern, als auch solche erkannt werden, die sich darin äußern daß auch bei Fehlen eines Ansteuersignals für den Speicher einzelne Auswahlleitungen in fehlerhafter Weise dauernd leitend miteinander verbunden sind. Bei einem in Matrixform aufgebauten Speicher kann dies z. B. auch beim Durchlegieren der zwischen den Spaltenleitungen und Zeilenleitungen des Speichers angeordneten Entkopplungsdioden der Fall sein.The circuit arrangement according to the invention described below has the advantage that the comparison circuit does not have any additional load on represents the lines of the line multiple, so no additional measures are to be taken to avoid the possible disadvantages as a result. Such a one Circuitry is also suitable for solving a problem that continues as the task, the circuit arrangement covered by the main patent application is resolved. In the circuit arrangement according to the invention, in addition To check the lines of the line multiple, a check for the faultless one Operation of the memory, whose selection lines are connected to the lines of the Line multiples are connected. Both those in the memory can be used here occurring error resulting in the interruption of one of its selection lines express, as well as those are recognized, which express themselves in the fact that also in absence a control signal for the memory individual selection lines in faulty Way are permanently conductively connected to each other. With a built up in matrix form Memory can do this e.g. B. also when the breakdown between the column lines Decoupling diodes arranged in row lines of the memory may be the case.

Während bei dem durch die Hauptpatentanmeldung erfaßten Ausführungsbeispiel Prüfstrom und Vergleichsstromimpuls in einem derartigen Verhältnis zueinander stehen, daß der Magnetkern der Vergleichsschaltung vom einen Sättigungszustand in den anderen immer dann ummagnetisiert wird, wenn an einer der Leitungen eines Leitungsvielfaches Arbeitspotential liegt und das dann abgegebene Ausgangssignal zum Unwirksamschalten einer -vorher aktivierten Alarmschaltung dient, sind bei der nachstehend beschriebenen erfindungsgemäßen Schaltungsanordnung Prüfstrom- und Vergleichsstromimpulse auf andere Art aufeinander abgestimmt, so daß sich auch bei der Signalisierung eines Fehlers andere Vorgänge abspielen. Eine Ummagnetisierung des Magnetkernes der Vergleichsschaltung findet hier nämlich erst dann statt, wenn an keiner der Leitungen des Leitungsvielfaches Arbeitspotential liegt. Es wird hier also erst bei Vorliegen dieses fehlerhaften Betriebszustandes, den man bekanntlich als Unvollständigkeit bezeichnet (s. auch deutsche Patentschrift 1044 897), durch das Ausgangssignal der Vergleichsschaltung eine sich vorher im Ruhezustand befindliche Alarmschaltung in Gang gesetzt. Die erfindungsgemäße Schaltungsanordnung ist dadurch gekennzeichnet, daß für die Prüfung auf Unvollständigkeit der Leitungen des Leitungsvielfaches und für die zusätzliche Prüfung des Speichers, an dessen Auswahlleitungen die Leitungen des Leitungsvielfaches angeschlossen sind, unter Einsparung der zu den Leitungen des Leitungsvielfaches parallelen Prüfleitung und der mit ihr verbundenen Dioden und Widerstände die Leitungen des Leitungsvielfaches direkt mit der ersten Wicklung des Magnetkernes verbunden sind, daß der über diese Wicklungen fließende Strom sich zum einen Teil aus sowohl über die Auswahlleitungen des Speichers als auch über die Leitungen des Leitungsvielfaches fließende Ströme, zum anderen Teil aus nur über die Leitungen des Leitungsvielfaches fließende Ströme zusammensetzt und gleichzeitig als Prüfstrom ausgenutzt wird und zusammen mit den Vergleichsstromimpulsen den Magnetkern derart beeinflußt, daß dieser nur bei Unvollständigkeit der Betriebszustände der Leitungen des Leitungsvielfaches bzw. bei Unterbrechung der Auswahlleitungen des Speichers von dem einen in den anderen Sättigungszustand ummagnetisiert wird.While in the embodiment covered by the main patent application Test current and reference current pulse are in such a relationship to one another, that the magnetic core of the comparison circuit from one state of saturation to the other magnetization is always reversed if one of the lines of a line multiple Working potential is and the output signal then emitted to switch to ineffective A previously activated alarm circuit is used for the one described below Circuit arrangement according to the invention test current and comparison current pulses different kind coordinated, so that even when signaling a Error play other processes. A reversal of magnetization of the magnetic core of the comparison circuit takes place here only if on none of the lines of the line multiple Work potential lies. It is only used here when this faulty one is present Operating state, which is known as incompleteness (see also German patent specification 1044 897), by the output signal of the comparison circuit an alarm circuit that was previously in the idle state is set in motion. the Circuit arrangement according to the invention is characterized in that for the test for incompleteness of the lines of the line multiple and for the additional Check of the memory, on whose selection lines the lines of the line multiple are connected, saving on the lines of the line multiple parallel test lead and the diodes and resistors connected to it, the leads of the line multiple is connected directly to the first winding of the magnetic core are that the current flowing through these windings is partly made up of both via the selection lines of the memory as well as via the lines of the line multiple flowing currents, on the other hand from only over the lines of the line multiple flowing currents composed and at the same time used as test current and together with the comparison current pulses influences the magnetic core in such a way that it only if the operating states of the lines of the line multiple are incomplete or when the selection lines of the memory are interrupted from one to the other Saturation state is remagnetized.

Auch diese Schaltungsanordnung kann dahingehend ausgestaltet werden, daß zusätzlich zur Prüfung auf Unvollständigkeit eine Prüfung auf Mehrdeutigkeit möglich ist, wobei unter Mehrdeutigkeit bekanntlich derjenige Betriebszustand verstanden wird, in dem mehrere der Leitungen des Leitungsvielfaches Arbeitspotential führen. Hierzu ist eine Wicklung eines zweiten Magnetkernes an die mit einer ersten Gruppe von Auswahlleitungen des Speichers verbundenen Leitungen des Leitungsvielfaches und eine Wicklung eines dritten Magnetkernes an die mit einer zweiten Gruppe von Auswahlleitungen des Speichers verbundenen Leitungen in der Weise angeschlossen, daß der zweite und der dritte Magnetkern von demjenigen Teil des über die Leitungen des Leitungsvielfaches fließenden Stromes beeinflußt werden, der nicht über die Leitungen des Speichers fließt und vom einen Sättigungszustand in den anderen immer nur dann ummagnetisiert werden, wenn Mehrdeutigkeit vorliegt.This circuit arrangement can also be designed in such a way that that in addition to checking for incompleteness, there is also a check for ambiguity is possible, whereby ambiguity is understood to mean that operating state, as is known in which several of the lines of the line multiple carry work potential. For this purpose, a winding of a second magnetic core to that with a first group lines of the line multiple connected by selection lines of the memory and a winding of a third magnetic core to that having a second group of Select lines of the memory connected lines connected in such a way that the second and the third magnetic core from that part of the over the lines of the line multiple flowing current are influenced, which does not have the Lines of the memory are flowing and getting from one state of saturation to the other can only be remagnetized if there is ambiguity.

Aufbau und Funktionsweise der erfindungsgemäßen Schaltungsanordnung werden nun an Hand einer Figur näher erläutert. Der bei dem dort dargestellten Ausführungsbeispiel vorgesehene Speicher ist in Matrixform aufgebaut und weist als Auswahlleitungen Zeilenleitungen und Spaltenleitungen auf. Demgemäß enthält das zu überprüfende Leitungsvielfach die Zeilenleitungen L 11 bis L 1 n und die Spaltenleitungen L 21 bis L 2 rc. An diese Leitungen des Leitungsvielfaches wird dadurch Arbeitspotential angelegt, daß die Transistoren, die mit ihren Hauptstromstrekken in die Leitungen eingefügt sind, in den leitenden Zustand gesteuert werden. Die in die Spaltenleitungen des Leitungsvielfaches eingefügten Transistoren 2 T 1 bis 2 T n sind aus weiter unten erläuterten Gründen von entgegengesetztem Leitfähigkeitstyp wie die in die Zeilenleitungen des Leitungsvielfaches eingefügten Transistoren 1 T 1 bis 1 T n. The structure and mode of operation of the circuit arrangement according to the invention will now be explained in more detail with reference to a figure. The memory provided in the exemplary embodiment shown there is constructed in matrix form and has row lines and column lines as selection lines. Accordingly, the line multiple to be checked contains the row lines L 11 to L 1 n and the column lines L 21 to L 2 rc. Working potential is applied to these lines of the line multiple in that the transistors, which are inserted into the lines with their main current paths, are switched to the conductive state. For reasons explained below, the transistors 2 T 1 to 2 T n inserted into the column lines of the line multiple are of the opposite conductivity type to the transistors 1 T 1 to 1 T n inserted into the row lines of the line multiple.

Die Zeilenleitungen des Leitungsvielfaches L 11 bis L 1 n sind an die Zeilenleitungen z 1 bis z sa des Speichers und die Spaltenleitungen L 21 bis L 2 h des Leitungsvielfaches an die Spaltenleitungen s1 bis sn des Speichers angeschlossen. Jede Zeilenleitung des Speichers ist mit jeder seiner Spaltenleitungen jeweils über die Reihenschaltung einer Diode D und einer Spule L, von denen hier nur einige dargestellt sind, verbunden. Wenn sowohl eine Zeilenleitung als auch eine Spaltenleitung des Speichers über die entsprechenden Spaltenleitungen und Zeilenleitungen des Leitungsvielfaches angesteuert werden, wird eine der Dioden D des Speichers durchlässig, und über eine der Spulen L fließt ein Strom. Jede der Spulen ist in individueller Kombination mit bestimmten von mehreren, hier nicht dargestellten Ausgangsleitungen induktiv gekoppelt, so daß ein Stromfluß durch diese Spulen das Auftreten von Arbeitspotential auf bestimmten der Ausgangsleitungen zur Folge hat. Durch Ansteuern einer bestimmten Spaltenleitung und einer bestimmten Zeilenleitung des Speichers kann also jeweils ein bestimmtes, fest eingespeichertes Programmwort, das durch die Kombination von Arbeits- und Ruhepotential auf den Ausgangsleitungen dargestellt ist, ausgelesen werden.The row lines of the line multiple L 11 to L 1 n are connected to the row lines z 1 to z sa of the memory and the column lines L 21 to L 2 h of the line multiple are connected to the column lines s1 to sn of the memory. Each row line of the memory is connected to each of its column lines via the series connection of a diode D and a coil L, only a few of which are shown here. If both a row line and a column line of the memory are driven via the corresponding column lines and row lines of the line multiple, one of the diodes D of the memory becomes conductive and a current flows via one of the coils L. Each of the coils is inductively coupled in an individual combination with certain of several output lines, not shown here, so that a current flow through these coils results in the occurrence of working potential on certain of the output lines. By driving a specific column line and a specific row line of the memory, a specific, permanently stored program word, which is represented by the combination of working and resting potential on the output lines, can be read out.

Zur Prüfung der Leitungen des Leitungsvielfaches auf Unvollständigkeit bzw. zur Prüfung der Auswahlleitungen des Speichers auf Unterbrechung dient der Magnetkern Mk 1. Eine erste Wicklung W 11 dieses Magnetkernes liegt in der gemeinsamen Emitterzuleitung der Transistoren 1 T 1 bis 1 T n. Sie könnte jedoch genausogut in der gemeinsamen Emitterzuleitung der Transistoren 2T1 bis 2Th eingefügt sein. Der über die Wicklung W 11 fließende Strom wird als Prüfstrom ausgenutzt. Er beeinflußt den Magnetkern Mk 1 in entgegengesetzter Magnetisierungsrichtung wie die der zweiten Wicklung W12 dieses Magnetkernes zugeführten Vergleichsstromimpulse. Der Magnetkern Mk 1 weist außerdem noch die Wicklung W13, der die Rückstellimpulse zugeführt werden, und die Ausgangswicklung W 1 a auf, von der aus die Ausgangs- ; Signale an eine hier nicht dargestellte Alarmschaltung weitergegeben werden. The magnetic core Mk 1 is used to check the lines of the line multiple for incompleteness or to check the selection lines of the memory for interruptions. A first winding W 11 of this magnetic core is in the common emitter lead of the transistors 1 T 1 to 1 T n be inserted in the common emitter lead of the transistors 2T1 to 2Th. The current flowing through the winding W 11 is used as a test current. It influences the magnetic core Mk 1 in the opposite direction of magnetization as the comparison current pulses supplied to the second winding W12 of this magnetic core. The magnetic core Mk 1 also has the winding W13, to which the reset pulses are supplied, and the output winding W 1 a, from which the output; Signals are passed on to an alarm circuit, not shown here.

Bei der Prüfung auf Unvollständigkeit des Betriebszustandes der Leitungen des Leitungsvielfaches bzw. auf Unterbrechung der Leitungen des Speichers spie- ; len sich folgende Vorgänge ab: Bei fehlerlosem Betrieb der Leitungen des Leitungsvielfaches führt eine der Zeilenleitungen positives Potential und eine der Spaltenleitungen des Leitungsvielfaches negatives Potential, was jeweils durch Leitendmachen des betreffenden Transistors 1T1 bis 1 T n bzw. 2T1 bis 2 T fa zustande gebracht wird. Hierdurch wird die zwischen der betreffenden angesteuerten Zeilenleitung und Spaltenleitung des Speichers liegende Diode D durchlässig. Der durch die Wicklung W 11 des Ma- i gnetkernes Mkl fließende, als Prüfstrom ausgenutzte Strom setzt sich dann zusammen aus einem ersten Teilstrom, der nur über die Leitungen des Leitungsvielfaches, d. h. also von dem mit der Wicklung W 11 verbundenen Anschluß positiven Potentials einer Betriebsstromquelle über die Hauptstromstrecke eines der Transistoren 1 T 1 bis 1 T n, einen der Widerstände R 11 bis R 1 n und einen der Kollektorwiderstände R 11 bis R 1 n fließt, und aus einem zweiten Teilstrom, der von dem positiven Pol der Spannungsquelle über die Hauptstromstrecke einer der Transistoren 1 T 1 bis 1 T n, eine Spalte und :eine Zeile und die dazwischenliegende Reihenschaltung von Diode und Spule und schließlich über die Hauptstromstrecke einer der Transistoren 2 T 1 bis 2 T h fließt. Die Amplitude dieses durch die Wicklung W 11 fließenden Stromes bzw. die Windungszahl der Wicklung W 11 sind so gewählt, daß dieser als Prüfstrom ausgenutzte Strom und die den Kern über die Wicklung W12 in entgegengesetzter Magnetisierungsrichtung beeinflussenden Vergleichsstromimpulse sich so weit kompensieren, daß eine Ummagnetisierung des Kernes aus dem Magnetisierungszustand, der vor dem Prüfvorgang durch Zuführen eines Rückstellimpulses über die Wicklung W 13 hergestellt wurde, nicht möglich ist. Erst bei Unvollständigkeit des Betriebszustandes der Leitungen des Leitungsvielfaches, d. h. also wenn trotz Ansteuerung einer der Transistoren 1T1 bis 1 T ta und 2T1 bis 2 T n sich nicht jeweils eine Spaltenleitung und eine Zeilenleitung des Leitungsvielfaches Arbeitspotential führt oder wenn der Stromfluß durch den Speicher infolge der Unterbrechung einer seiner ausgewählten Leitungen bzw. der dazwischenliegenden Reihenschaltung von Diode und Spule unterbrochen ist, reicht die Amplitude des durch die Wicklung W 11 fließenden Stromes nicht mehr aus, die Vergleichsstromimpulse in genügender Weise zu kompensieren. Die Vergleichsstromimpulse sind daher nun in der Lage, den Magnetkern Mkl von dem durch die Rückstellimpulse eingestellten Sättigungszustand in den anderen Sättigungszustand umzumagnetisieren. Hierdurch wird in der Ausgangswicklung Wal ein Ausgangsimpuls induziert, der eine hier nicht dargestellte Alarmschaltung aktiviert, die daraufhin ein Alarmsignal abgibt.When checking for incompleteness of the operating status of the lines of the line multiple or for interruption of the lines of the memory; The following processes can be avoided: If the lines of the line multiple operate correctly, one of the row lines has a positive potential and one of the column lines of the line multiple has a negative potential, which is achieved by making the respective transistor 1T1 to 1 T n or 2T1 to 2 T fa conductive . As a result, the diode D lying between the relevant driven row line and column line of the memory becomes permeable. The current flowing through the winding W 11 of the magnetic core Mkl and used as a test current is then composed of a first partial current which only has a positive potential of an operating current source via the lines of the line multiple, ie from the terminal connected to the winding W 11 via the main current path of one of the transistors 1 T 1 to 1 T n, one of the resistors R 11 to R 1 n and one of the collector resistors R 11 to R 1 n, and from a second partial current that flows from the positive pole of the voltage source via the Main current path of one of the transistors 1 T 1 to 1 T n, a column and: a row and the intervening series connection of diode and coil and finally one of the transistors 2 T 1 to 2 T h flows over the main current path. The amplitude of this current flowing through the winding W 11 or the number of turns of the winding W 11 are selected so that this current used as test current and the comparison current pulses influencing the core via the winding W12 in the opposite direction of magnetization compensate each other to such an extent that a reversal of magnetization of the Core from the magnetization state, which was established before the testing process by supplying a reset pulse via the winding W 13, is not possible. Only if the operating state of the lines of the line multiple is incomplete, i.e. if, despite activation of one of the transistors 1T1 to 1 T ta and 2T1 to 2 T n, there is not a column line and a row line of the line multiple working potential, or if the current flows through the memory as a result of the If one of its selected lines or the intermediate series connection of diode and coil is interrupted, the amplitude of the current flowing through winding W 11 is no longer sufficient to sufficiently compensate for the comparison current pulses. The comparison current pulses are therefore now able to remagnetize the magnetic core Mkl from the saturation state set by the reset pulses to the other saturation state. This induces an output pulse in the output winding Wal, which activates an alarm circuit (not shown here) which then emits an alarm signal.

Für die zusätzliche Prüfung auf Mehrdeutigkeit der Betriebszustände der Leitungen des Leitungsvielfaches sind ein zweiter Magnetkern Mk2 und ein dritter Magnetkern Mk3 vorgesehen. Der zweite Magnetkern Mk2 dient zur Prüfung von Mehrdeutigkeit der Betriebszustände der Zeilenleitungen L11 bis L 1 h des Leitungsvielfaches. Er wird über eine Wicklung W21 von einem Teil der über die Leitungen L 11 bis L 1 n des Leitungsvielfaches fließenden Stromes beeinflußt. Da die Wicklung W21 in der gemeinsamen Kollektorzuleitung der Transistoren 1T1 bis 1 T h liegt, wird der Magnetkern Mk 2 nur von demjenigen Teil des über die Leitungen L 11 bis L 1 n des Leitungsvielfaches fließenden Stromes beeinflußt, der nicht über die Auswahlleitungen des Speichers fließt. Der Magnetkern MIc2 trägt außerdem noch die Wicklung W23, der über die Leitung lr Rückstellimpulse zugeführt werden, und die Ausgangswicklung W 2 a. Wenn eine der Leitungen L 11 bis L 1 n leitend ist, fließt durch die Wicklung W21 des Magnetkernes Mk 2 ein Strom, der den Magnetkern in entgegengesetzter Richtung magnetisiert wie der über die Wicklung W23 zugeführte Rückstellimpuls. Die Windungszahl der Wicklung W21 ist jedoch so gewählt, daß bei Vorhandensein von Arbeitspotential an nur einer der Leitungen L 11 bis L 1 n der Strom nicht ausreicht, den Magnetkern von dem einen Sättigungszustand in den anderen umzumagnetisieren. Erst wenn Mehrdeutigkeit vorliegt, d. h. also wenn an mehr als einer der Leitungen L 11 bis L 1 n Arbeitspotential liegt, also der doppelte oder mehrfache Strom durch die Wicklung W21 fließt, kann der Magnetkern Mk2 in den anderen Sättigungszustand ummagnetisiert werden. Hierdurch wird in seiner Ausgangswicklung W2a ein Ausgabeimpuls erzeugt, der in entsprechender Weise wie beim Ummagnetisieren des Kernes Mkl eine Alarmschaltung zur Abgabe eines Alarmsignals veranlaßt.A second magnetic core Mk2 and a third magnetic core Mk3 are provided for the additional check for ambiguity in the operating states of the lines of the line multiple. The second magnetic core Mk2 is used to check the ambiguity of the operating states of the row lines L11 to L 1h of the line multiple. It is influenced via a winding W21 by part of the current flowing via the lines L 11 to L 1 n of the line multiple. Since the winding is W21 in the common collector lead of transistors 1T1 to 1 T h, the magnetic core Mk is influenced 2 flowing only from that part of the n through lines L 11 to L 1 of the line multiple stream which does not flow via the selection lines of the memory . The magnetic core MIc2 also carries the winding W23, to which reset pulses are fed via the line Ir, and the output winding W 2 a. If one of the lines L 11 to L 1 n is conductive, a current flows through the winding W21 of the magnetic core Mk 2 which magnetizes the magnetic core in the opposite direction as the reset pulse supplied via the winding W23. The number of turns of the winding W21 is selected so that when there is working potential on only one of the lines L 11 to L 1 n, the current is insufficient to remagnetize the magnetic core from one state of saturation to the other. Only when there is ambiguity, ie when there is working potential on more than one of the lines L 11 to L 1 n , i.e. twice or more current flows through the winding W21, the magnetic core Mk2 can be remagnetized to the other saturation state. As a result, an output pulse is generated in its output winding W2a which, in a manner similar to that when the core Mkl is remagnetized, causes an alarm circuit to emit an alarm signal.

In entsprechender Weise wirkt der zur Prüfung der Mehrdeutigkeit der Spaltenleitungen L21 bis L 2 n vorgesehene dritte Magnetkern Mk3. Er wird über seine Wicklung W31, die in der Kollektorzuleitung der Transistoren 2 T 1 bis 2 T n liegt, von demjenigen Teil der über die Leitungen L21 bis L2n des Leitungsvielfaches fließenden Stromes beeinflußt, der nicht über die Auswahlleitungen des Speichers SP fließt. Der dritte Kern Mk3 weist entsprechend wie der zweite Kern Mk2 außerdem noch eine Rückstellwicklung W33 und eine Ausgabewicklung W 3 a auf.The third magnetic core Mk3 provided for checking the ambiguity of the column lines L21 to L 2 n acts in a corresponding manner. It is influenced via its winding W31, which is in the collector lead of the transistors 2 T 1 to 2 T n, by that part of the current flowing via the lines L21 to L2n of the line multiple which does not flow via the selection lines of the memory SP. Like the second core Mk2, the third core Mk3 also has a reset winding W33 and an output winding W 3 a.

Zur Kompensation von Störimpulsen, die auch bei Eindeutigkeit des Betriebszustandes der Leitungen des Leitungsvielfaches auftreten, also auch dann, wenn die Magnetkerne Mk2 und Mk3 nur längs des waagerechten Teils ihrer Hystereseschleife ausgesteuert werden, kann noch für jeden dieser Kerne ein Kompensationskern vorgesehen sein. Die Primär-Wicklungen dieser hier- nicht dargestellten Kompensationskerne werden von den Vergleichsstromimpulsen durchflossen. Ihre Sekundärwicklungen sind jeweils mit einer der Ausgabewicklungen der Magnetkerne Mk2 und Mk3 in Reihe geschaltet und haben einen derartigen Wicklungssinn, daß die bei Auftreten von Vergleichsstromimpulsen an ihnen induzierten Impulse den Störimpulsen an den Ausgabewicklungen entgegengerichtet sind und sie kompensieren.To compensate for interference pulses, which even if the Operating state of the lines of the line multiple occur, so also then, if the magnetic cores Mk2 and Mk3 only along the horizontal part of their hysteresis loop are controlled, a compensation core can be provided for each of these cores be. The primary windings of these compensation cores, not shown here are flowed through by the comparison current pulses. Your secondary windings are each connected in series with one of the output windings of the magnetic cores Mk2 and Mk3 and have such a winding sense that when comparison current pulses occur impulses induced on them counteract the interference impulses on the output windings are and they compensate.

Wie schon angegeben, kann mit der vorliegenden Schaltungsanordnung bei der zusätzlichen Prüfung des Speichers SP, an dessen Auswahlleitungen die Leitungen des Leitungsvielfaches angeschlossen sind, nicht nur eine dauernde Unterbrechung der Auswahlleitungen des Speichers bzw. der an sie angeschlossenen Dioden und Spulen erkannt werden, sondern auch eine fehlerhafte dauernde leitende Verbinbindung nicht angesteuerter Auswahlleitungen des Speichers, welche z. B. durch das Durchlegieren einer Diode zustande kommen kann.As already stated, with the present circuit arrangement in the additional test of the memory SP, the lines on the selection lines of the line multiple are connected, not just a permanent interruption the selection lines of the memory or the diodes and coils connected to them are recognized, but also a faulty permanent conductive connection is not driven selection lines of the memory, which z. B. by alloying a diode can come about.

Zum Erkennen des letztgenannten Fehlers dient ein weiterer Magnetkern Mk4. Über die Wicklung W42 wird dieser Kern von den Vergleichsstromimpulsen beeinflußt. Außerdem sind die Wicklungen 1W41 und 2W41 vorgesehen, die in der gemeinsamen Kollektorzuleitung der Transistoren 1T1 bis 1 T n bzw. in der gemeinsamen Kollektorzuleitung der Transistoren 2T1 bis 2 T n liegen. Ferner trägt der Kern Mk4 noch die Ausgabewicklung W 4 a. Another magnetic core Mk4 is used to detect the last-mentioned error. This core is influenced by the comparison current pulses via the winding W42. In addition, the windings 1W41 and 2W41 are provided, which are in the common collector lead of the transistors 1T1 to 1 T n and in the common collector lead of the transistors 2T1 to 2 T n . The core Mk4 also carries the output winding W 4 a.

Bei intakten Dioden des Speichers SP fließt in der Ruhephase der Schaltungsanordnung, d. h. wenn richtigerweise keiner der Transistoren 1 T 1 bis 1 T n bzw. 2T1 bis 2T n angesteuert ist, über keine der i Wicklungen des Magnetkernes Mk4 ein Strom. Es sind nämlich einerseits die gemeinsamen der Transistoren stromlos, und andererseits treten während dieser Zeitspanne, wie schon angegeben, auch keine Vergleichsstromimpulse auf. Ist jedoch eine der Dioden D des Speichers durchlegiert, so fließt über beide Wicklungen 1 W 41 und 2 W 41 ein Strom, nämlich vom positiven Pol der Betriebsstromquelle über die Wicklung 2W41, einen der Widerstände R21 bis R 2 n, über die durchlegierte Diode, über einen der Widerstände R 11 bis R 1 rc über die zweite Wicklung 1 W 41 des Magnetkernes Mk4 zurück zum negativen Pol der Betriebsstromquelle. Die Windungszahl der Wicklungen 1 W 41 und 2W41 ist so groß, daß der Magnetkern in diesem Falle vom über die Rückstellwicklung W43 eingestellten Sättigungszustand in den entgegengesetzten Sättigungszustand ummagnetisiert wird. Hierdurch wird, wie schon für die anderen Magnetkerne beschrieben, über die Ausgabewicklung W 4 a die Abgabe eines Alarmsignals veranlaßt.If the diodes of the memory SP are intact, no current flows through any of the i windings of the magnetic core Mk4 in the rest phase of the circuit arrangement, ie if none of the transistors 1T 1 to 1 T n or 2T1 to 2T n is correctly activated. On the one hand, the common transistors of the transistors are de-energized and, on the other hand, as already stated, no comparison current pulses occur either. However, if one of the diodes D of the memory is broken down, a current flows through both windings 1 W 41 and 2 W 41, namely from the positive pole of the operating current source via winding 2W41, one of the resistors R21 to R 2 n, via the broken diode, Via one of the resistors R 11 to R 1 rc via the second winding 1 W 41 of the magnetic core Mk4 back to the negative pole of the operating current source. The number of turns of the windings 1W 41 and 2W41 is so large that in this case the magnet core is reversed from the saturation state set via the reset winding W43 to the opposite saturation state. As already described for the other magnetic cores, this causes an alarm signal to be emitted via the output winding W 4 a.

Auch während der Arbeitsphase der Schaltungsanordnung, d. h. also, wenn in richtiger Weise eine der Zeilenleitungen bzw. eine der Spaltenleitungen des Leitungsvielfaches Arbeitspotential führt, fließen durch die Wicklungen 1 W 41 und 2 W 41 Ströme, die den Magnetkern Mk 4 in Ummagnetisierungsrichtung beeinflussen. Eine Ummagnetisierung in den anderen Sättigungszustand wird jedoch durch die nun auftretenden Vergleichsstromimpulse verhindert. Der Windungssinn und die Windungszahl der Wicklung W42, über die der Vergleichsstrom den Magnetkern Mk4 beeinflußt, sind nämlich so gewählt, daß die Wirkung der Vergleichsstromimpulse die Wirkungen der Ströme durch die Wicklungen 1 W 41 und 2 W 41 in dazu ausreichendem Maße kompensiert. Es ist hierdurch verhindert, daß trotz fehlerfreien Betriebes während der Arbeitsphase über die Ausgangswicklung W4a des Magnetkernes Mk4 fälschlicherweise die Abgabe eines Alarmsignals veranlaßt wird.Even during the working phase of the circuit arrangement, ie when one of the row lines or one of the column lines of the line multiple is correctly carrying working potential, currents flow through the windings 1 W 41 and 2 W 41 which influence the magnetic core Mk 4 in the reversal of magnetization. A reversal of magnetization to the other saturation state is prevented by the comparison current pulses that now occur. The direction of turns and the number of turns of the winding W42, via which the comparison current influences the magnetic core Mk4, are chosen so that the effect of the comparison current pulses sufficiently compensates for the effects of the currents through the windings 1 W 41 and 2 W 41. This prevents an alarm signal from being erroneously initiated via the output winding W4a of the magnetic core Mk4 despite error-free operation during the working phase.

Claims

That connected 1. A circuit arrangement for foreign floating checking a group consisting of n rows and column line many times, a test line disposed in parallel to the row and / or column lines of the line multiple via diodes and test resistors with each parallel thereto line of the line multiple: the claims and via which a test current depending on the number of energized lines flows, and in which a comparison circuit is provided which contains a magnetic core with a rectangular hysteresis loop, which is excited in one direction by the test current via a first winding and by comparison current pulses via a second winding is excited in the opposite direction, according to patent application P 12 79 086.2-32 (German Auslegeschrift 1279086), characterized in that for checking for incompleteness of the lines (L 11 to L 1 n; L21 to L 2 n) of the line multiple and for the additional examination of the spoke rs (SP), to whose selection lines (z 1 to zn and s 1 to sn) the lines (L 11 to L 1 n, L 21 to L 2 n) of the line multiple are connected, saving the lines parallel to the lines of the line multiple Test line and the diodes and resistors connected to it, the lines of the line multiple are directly connected to the first winding (W11) of the magnetic core (Mk 1) so that the current flowing through this winding (W11) is partly made up of both the selection lines of the Memory (zl to zn; s 1 to sn) as well as over the lines of the line multiple (L 11 to L 1 n; L21 to L 2 n) flowing currents, on the other hand only through the lines of the line multiple (L 11 to L 1 n; L21 to L2n ) flowing currents and at the same time used as test current and, together with the comparison current pulses, influences the magnetic core (Mk1) in such a way that it only occurs if the operating states of the lines of the line multiple (L 11 to L 1 n; L21 to L 2 n) or when the selection lines (z1 to zn; s 1 to sn) of the memory (SP) are interrupted, magnetization is reversed from one to the other of the saturation state.

2. A circuit arrangement according to claim 1, characterized in that a winding (W23) of a second magnetic core (Mk2) to the with the test for ambiguity of the operating states of the lines of the line multiple (L 11 to L 1 n; L21 to L 2 n) a first group of selection lines (z1 to zn) of the memory (SP) connected lines of the line multiple (L 11 to L 1 n) and a winding (W31) of a third magnetic core (Mk 3) to the with a second group of selection lines (s1 to sh) of the memory connected lines (L21 to L 2 n) of the line multiple is connected in such a way that the second and the third magnetic core (Mk 2 and Mk 3) from the part of the lines of the line multiple (L 11 to L 1 n; L21 to L 2 n) flowing current, which does not flow via the selection lines of the memory (zl to zn; s 1 to sn) , are influenced and are only remagnetized from one saturation state to the other if there is ambiguity egt.

3. Circuit arrangement according to claim 1 or 2, characterized in that the memory (SP) is constructed in matrix form and has row and column lines (z 1 to zn and s 1 to sn) as selection lines.

4. Circuit arrangement according to claims 1 to 3, characterized in that the lines of the line multiple (L 11 to L 1 n; L 21 to L 2 n) the main current paths and load resistors (R11 to R 1 n; R21 to R 2 n) of drive transistor amplifiers, of which the transistors (1 T 1 to 1 T n) of one conductivity type serving for row control and the transistors (2T1 to 2 T n) of the other conductivity type serving for column control contain that each with the collector connections of the transistors (1 T 1 to 1 T n; 2 T 1 to 2 T n) one of the inputs (z 1 to zn; s1 to sn) of the memory is connected and that in the common part of the emitter lead either one or the other type of amplifier (1 T 1 to 1 T n; 2 T 1 to 2 T n) influences the magnetic core (Mk1) serving to check the incompleteness, and that the current flowing in the common parts of the collector leads of the amplifier is one n influences the magnetic cores (Mk2, Mk3) used to test for ambiguity.

5. Circuit arrangement according to claim 4, characterized in that an additional magnetic core (Mk4) is provided to check for permanent faulty connections of row and column lines (zl to zn and s 1 to sn) of the memory (SP), which is supported by the in the common parts of the emitter leads of the transistors (1 T 1 to 1 T n; 2T1 to 2 T n) currents flowing in one direction of magnetization and by the comparison current pulses occurring simultaneously with the drive pulses for the transistors in the opposite direction of magnetization is so influenced, and that A reversal of magnetization of the additional magnetic core (Mk4) from one state of saturation to the other is only possible during the absence of a comparison current pulse.