DE1280920B - Verfahren zur Erzeugung einer einem binaercodierten Zahlenwert analogen Spannung - Google Patents

Description

BUNDESREPUBLIK DEUTSCHLAND

DEUTSCHES

PATENTAMT

AUSLEGESCHRIFT

Int. CL:

H 03k

Deutsche KL: 21 al - 36/00

Nummer: 1280 920

Aktenzeichen: P 12 80 920.0-31 (T 26197)

Anmeldetag: 15. Mai 1964

Auslegetag: 24. Oktober 1968

Die Erfindung betrifft ein Verfahren zur Erzeugung einer einem binär-codierten Zahlenwert analogen Spannung oder eines entsprechenden Stromes unter Verwendung eines Frequenzteilers, dem die Ausgangsspannung eines Wechselspannungsgenerators zugeführt wird, bei dem die im gleichen Code kurzzeitig am Teiler abgreifbaren, durch die Zählstellungen des Teilers gegebenen Zahlen mit dem eingegebenen codierten Zahlenwert verglichen werden und bei dem unter Ausnutzung dieses Vergleiches ein Spannungsverlauf erzeugt wird, dessen Integration den dem eingegebenen codierten Zahlenwert entsprechenden Analogwert ergibt.

Ein derartiges Verfahren zur Erzeugung der einem binär-codierten Zahlenwert entsprechenden Spannung ist aus der USA.-Patentschrift 2 907 021 bekant. Bei dem bekannten Verfahren werden aufeinanderfolgende Spannungsimpulse erzeugt, die den verschiedenen Potenzen von 2 (2° 2¹ 2² usw.) dadurch zugeordnet sind, daß die Längen aufeinanderfolgender Impulse aufeinanderfolgenden Potenzen proportional sind. Von diesen Spannungsimpulsen verschiedener Länge werden jeweils die einem Integrator zugeführt, deren zugeordnete Potenzen von 2 bei Summation den digital vorgegebenen Zahlenwert ergeben.

Derartige Schaltungsanordnungen werden beispielsweise gebraucht, um für die Frequenzeinstellung eines Gerätes der Nachrichtentechnik Spannungen von fern einstellen zu können. Man könnte das oben erläuterte Problem z. B. dadurch lösen, daß man am Ort, wo die Spannung gebraucht wird, einen Spannungsteiler mit einer der möglichen Zahlenwerte entsprechenden Anzahl von Abgriffen vorsieht und die Winkelstellung eines Schalters am Ort der Einstellung zu einem zweiten entsprechenden Schalter am Ort der Spannungserzeugung überträgt und diesen Schalter auf den gewünschten Abgriff nachstellt. Hierzu ist es jedoch notwendig, eine Vielzahl von hochkonstanten, individuell abgleichbaren Widerständen im Spannungsteiler zu verwenden, die auch bei Änderung der Umwelteinflüsse konstant bleiben müssen. Hierzu kommt, daß derartige Anordnungen nicht in Mikrominiaturtechnik aufgebaut werden können.

Das oben beschriebene bekannte Verfahren weist den Nachteil auf, daß keine dezimal-binär-codierten Zahlenwerte in Analogwerte umgewandelt werden können. Gerade bei der oben beschriebenen Anwendungsmöglichkeit derartiger Verfahren wird es jedoch notwendig, dezimal-binär-codierte Zahlenwerte in Analogwerte umzuwandeln. Ein hierfür geeignetes

Verfahren zur Erzeugung einer einem
binärcodierten Zahlenwert analogen Spannung

Anmelder:
Telefunken

Patentverwertungsgesellschaft m. b. H.,
7900 Ulm, Elisabethenstr. 3

Als Erfinder benannt:

Dipl.-Ing. Ulrich Mester, 6200 Wiesbaden-Igstadt

Verfahren zu schaffen, ist als der Erfindung zugrunde liegende Aufgabe anzusehen.

Das erfindungsgemäße Verfahren ist dadurch gekennzeichnet, daß zum Zwecke der Erzeugung eines

ao einem dezimal-binär-codierten Zahlenwert η entsprechenden Analogwerts ein an sich bekannter dekadisch aufgebauter Frequenzteiler verwendet wird, an dem fortlaufend dezimal-binär-codierte Zahlenwerte abgreifbar sind, und daß der für die Integration benötigte Spannungsverlauf dadurch erzeugt wird, daß ein Spannungs- oder Stromerzeuger von einem Ausgangsimpuls des Frequenzteilers eingeschaltet und bei Übereinstimmung des eingegebenen codierten Zahlenwertes η und des am Teiler kurzzeitig abgreifbaren Zahlenwertes unter Zuhilfenahme von Vergleichsstufen abgeschaltet wird.

Das Prinzip der Erfindung soll an Hand des einfachen Ausführungsbeispiels der Fig. 1 erläutert werden. Die Anzahl der erzeugbaren Spannungsstufen soll hier zehn sein. Der Frequenzteiler 1 besteht aus vier Flip-Flops la bis Id. Gespeist wird der Frequenzteiler mit einer Wechselspannung aus dem Generator 2, dessen Frequenz beliebig wählbar ist. Der Frequenzteiler 1 erreicht nach neun Impulsen seine Endstellung und geht nach dem zehnten Impuls in seine Ausgangsstellung zurück. Gleichzeitig gibt er einen Impuls an seinen Ausgang ab, der gemäß der Erfindung dazu benutzt wird, einen Spannungserzeuger in Betrieb zu setzen. Im vorliegenden Beispiel ist dieser Spannungserzeuger eine bistabile Stufe 3, die von dem Impuls des Teilers 1 gekippt wird und an deren Ausgang nunmehr eine Spannung U_A erscheint. Am Glied 5 wird der Zahlenwert, dessen analoge Spannung erzeugt werden soll, eingestellt. Dieses Glied 5 ist in der Praxis ein Mehrfachschalter, von dessen vier Ausgängen bei Verwendung des 1-2-4-8-Codes und beispielsweise

809 628/152+

bis 4 c sind noch an ein Und-Gatter 8 angeschaltet, welches nur bei gleichzeitigem Auftreten von Ausgangssignalen an allen Vergleichsstufen ein Ausgangssignal abgibt und damit bewirkt, daß die Spannung U_A nur dann abgeschaltet wird, wenn die Stellungen aller drei Teiler mit den Einstellungen der zugehörigen Einstellglieder übereinstimmen. Am Ausgang des Integriergliedes 7 kann auch hier eine der Einstellung an den drei Einstellgliedern 5 α bis

einer Einstellung einer Sieben am Einstellknopf der erste Ausgang eme positive Spannung, der zweite Ausgang eine positive Spannung, der dritte wiederum eine positive Spannung und schließlich der vierte eine negative Spannung abgibt. Im Frequenzteiler 1 wird bei dem gewählten Beispiel von der Ausgangsstellung des Teilers an gerechnet nach sieben Perioden der Wechselspannung aus dem Generator 2, dem noch ein Impulsformer 6 nachgeschaltet ist, eine

Stellung erreicht, bei der an den vier Ausgängen der io 5 c analoge Spannung abgegriffen werden. Flip-Flops des Teilers 1 die gleiche Kombination Bei den bisher beschriebenen Anordnungen be-

von positiven und negativen Spannungen, wie oben stehen die Glieder 4 in der Praxis aus vier einzelnen beschrieben, erreicht wird. Da die am Glied 5 ein- Vergleichsstufen mit zwei Und- und einem Odergestellte Spannungskombination mit den kurzzeitig Gatter, und für den notwendigen Vergleich der einan den Flip-Flop-Ausgängen vorhandenen Span- 15 gestellten Zahl mit den Augenblickswerten des Teinungskombinationen am Glied 4 verglichen wird, lers sind auch jeweils die Komplementwerte der einwobei, bei Gleichheit der beiden zu vergleichenden gestellten Zahl und der Augenblickswerte des Teilers Kombinationen ein Ausgangssignal an der Ver- notwendig. Beide Werte, einmal eingestellte Zahl gleichsstufe 4 erscheint, wird bei dem gewählten und der Augenblickswert und zum anderen die Kom-Beispiel bei Erreichen der Stellung 7, also nach so plemente dazu, werden miteinander in den Undsieben Impulsen auf den Eingang des Teilers 1, am Gattern verglichen, und die Ausgangsimpulse dieser Ausgang der Vergleichsstufe 4 ein Impuls erscheinen,
der dazu benutzt wird, die bistabile Stufe 3 in ihren
anderen stabilen Zustand zu kippen. Somit verschwindet im gewählten Beispiel nach sieben Ein- 35
gangsimpulsen die Ausgangsspannung U_A der bi

Gatter, die nur bei gleichzeitigem Auftreten von Spannung einen Ausgangsimpuls abgeben, werden dem Oder-Gatter zugeführt.

Man kann diese Schaltung noch vereinfachen, und zwar aus dem folgenden Grund: Wie bereits beschrieben, wird (bei einer eingestellten Zahl ti) durch den rc-ten Impuls die Spannung am Ausgang der

pulsfolgefrequenz ist -£-, wenn f₀ die Frequenz des bistabilen Stufe 3 zu Null gemacht. Zwischen diesem ^r ° ⁿ /o ° ^ 30 η-ten Impuls und dem spater folgenden Ausgangs

impuls des Teilers dürfen durchaus noch weitere Impulse auf den Abschalteingang der bistabilen Stufe 3 kommen, ohne daß hierdurch etwas passiert.

t_n der Impulse ist t„ = f, wenn man mit η die am „ °ie gesamte Koinzidenzschaltung darf also mehr-/0 35 deutig sein, wenn man nur dafür sorgt, daß der erste

Impuls, der auf den Abschalteingang der bistabilen Stufe kommt, vom «-ten der dem Teiler zugeführten Impulsfolge stammt. Eine derartige vereinfachte Schaltung zeigt Fig. 4. Die gewünschten Zahlen

stabilen Stufe 3. Die Ausgangsspannung U_A der bistabilen Kippstufe ist in Fig. 2 dargestellt. Die Im-

Generators 2 ist. Der Abstand zweier aufeinanderfolgender Impulse ist dann At= ^, und die Länge

/0

Glied 5 eingestellte Zahl bezeichnet. Im vorliegenden Beispiel ist t_n—-f. Damit ist der Flächeninhalt der

Impulse proportional der Zahl η und die durch die

Integration im Glied 7 hieraus gewonnene Gleich- 40 werden hier am Schalter 9 eingestellt, der entspre-

spannung U_g ebenfalls proportional der Zahl n.

Diese Gleichspannung ist lediglich von η und der Maximalspannung des Gliedes 3 abhängig, nicht aber von der Frequenz /₀. Damit ist die gestellte Aufgabe gelöst.

Der Einfachheit halber wurde für die Erklärung der Erfindung ein sehr einfaches Ausführungsbeispiel gewählt, an dem nur zehn verschiedene Zahlen einstellbar und mit dem entsprechend nur zehn Span-

chend seiner Stellung eine der Leitungen 13 an Masse legt. In den markierten Punkten 11 der Matrix 10 liegen Dioden, die durch das Anlegen der Masse leitend werden und eine der Leitungen 13 mit einer oder einigen der Leitungen 14 verbinden. Die Dioden sind jeweils so eingeschaltet, daß durch die Ausgangsspannungen auf den Leitungen 14 die eingestellte Zahl η erscheint. Diese wird mit dem Komplement der am Teiler 1 gerade stehenden Zahl in

nungen erzeugbar sind. Man kann die Anordnung 50 Und-Schaltungen 18 verglichen. An ihrem Ausgang zur Erzeugung von analogen Spannungen aber auch erscheint ein Signal (positive Spannung), wenn beide erweitern, z. B. auf tausend mögliche Einstellungen. Eingänge Spannung führen, bzw. keine Spannung, Ein derartiges Ausführungsbeispiel zeigt Fig. 3. Es wenn einer der Eingänge Massepotential aufweist, sind hier drei hintereinandergeschaltete Frequenz- Am Ausgang des Oder-Gatters 19 ändert sich der teiler la, Ib und Ic vorgesehen, denen über den 55 Spannungszustand, wenn alle Und-Gatter keine Aus-Impulsformer 6 Impulse zugeführt werden. Am Aus- gangsspannung aufweisen. Diese Spannungsändegang des Teilers Ic erhält man hier nach tausend rung wird zur Umschaltung des Gliedes 3 benutzt. Perioden der Eingangsfrequenz einen Ausgangs- Bei der im Ausführungsbeispiel eingestellten Zahl 2 impuls, der wie im Beispiel der F i g. 1 bewirkt, daß werden erstmals nach dem zweiten Impuls die Ausam Ausgang des Gliedes 3 eine Spannung erscheint. 60 gänge aller Und-Schaltungen spannungslos; damit Der Teiler la zählt hier die Einer, der Teiler Ib die - wird beim zweiten Impuls das Glied 3 umgeschaltet. Zehner und der Teileric die Hunderter. Jedem die- Nach dem vierten Impuls erscheint am Ausgang des ser Teiler ist eine Vergleichsstufe 4 a, 4 δ und 4 c zu- Oder-Gatters 19 wieder der ursprüngliche Spannungsgeordnet, die in ihrer Wirkungsweise der Vergleichs- zustand, der sich wiederum beim sechsten Impuls stufe 4 der F i g. 1 entsprechen. Für die drei Dekaden ⁶S verändert. Diese Spannungsänderung hat jedoch sind auch drei Einstellglieder 5 a, 5 b und 5 c vor- keinen Einfluß auf das Glied 3. gesehen, die ebenfalls dem Glied5 der Fig. 1 ent- Die erfindungsgemäße Anordnung zur Erzeugung

sprechen. Die Ausgänge der drei Vergleichsstufen 4 α von analogen Spannungen kann auch dort zur An-

wendung kommen, wo die gewünschte Gleichspannung eine nichtlineare Funktion der eingestellten Zahl η ist. Gerade bei der elektronischen Abstimmung von Geräten der Nachrichtentechnik ist es zur Steuerung von z. B. Kapazitätsdioden notwendig, Spannungen zu erzeugen, die nicht proportional dem eingestellten Frequenzwert sind, da bekanntlich die Abstimmspannung und die eingestellte Frequenz nichtlinear zusammenhängen. Bei einer derartigen Aufgabe wird zwischen Einstellorgan und den Vergleichsschaltungen, in denen bei der bis jetzt beschriebenen Anordnung die eingestellte Zahl mit den kurzzeitigen Stellungen des Teilers verglichen wird, noch eine Umwandlungsmatrix eingeschaltet, an deren Eingang die Zahl η eingestellt ist und an deren Ausgang die Zahl/_(n; zur Verfügung steht. Diese Zahl f,_n> wird dann wie bisher die Zahl η zur Erzeugung der analogen Spannung benutzt, wobei natürlich auch hier diese Zahl im gleichen Code vorliegen muß, in welchem auch die Zahlenwerte im Teiler kurzzeitig zur Verfügung stehen. Ein Ausführungsbeispiel für eine derartige Anordnung zeigt F i g. 5, wobei hier angenommen ist, daß die Abhängigkeit der gesuchten Gleichspannung von der Zahl η quadratisch ist (JJ_g = n²). Es ist hier der Einfachheit halber angenommen, daß nur zehn Werte 0 bis 9 umgewandelt werden sollen. Diese Werte können am Schalter 9 eingestellt werden. Sie müssen in der Umwandlungsmatrix 10 in Werte 0, 1, 4, 8, 16 ... 81 umgewandelt werden. An den markierten Punkten 11 der Matrix liegen in der Praxis Dioden, die durch die Spannung der Gleichspannungsquelle 12 bei entsprechender Stellung des Schalters 9 leitend werden und eine der querliegenden Verbindungsleitungen 13 mit einer oder mehreren hierzu senkrechten Verbindungsleitungen 14 verbinden. Hierdurch erhalten einige der Schaltungen 15 Pluspotential. Bei dem in der Fig. 5 dargestellten Ausführungsbeispiel liegt die der Zahl 5 zugeordnete Leitung 13 a gerade am Pluspotential. Auf Grund der Durchschaltung der Dioden liegen somit auch die Leitungen 14 a, 14 b und 14 c an Pluspotential. Diese Konstellation der Leitungen 14 repräsentiert den Zahlenwert 25 (5²). Die Leitungen 14 sind den jeweils darunterliegenden Flip-Flops des Teilers 1 zugeordnet. An diesem sind über die Leitungen 16 nach dem fünfundzwanzigsten Impuls aus dem Impulserzeuger 2 und 6 die gleichen Spannungsverhältnisse wie an den Leitungen 14 abgreifbar. Damit werden alle Glieder 15 in dieser Stellung des Teilers am Ausgang positiv, denn diese Glieder 15 sind derart ausgelegt, daß bei Gleichheit der anliegenden Spannungen (beide Spannungen, positiv = 1 oder negativ = 0) ein positives Ausgangssignal erzeugt wird. Das Und-Gatter mit negiertem Ausgang wird seinerseits bei gleichzeitigem Eingang von acht positiven Spannungen am Ausgang negativ. Dieses Signal macht den Ausgang der bistabilen Stufe 3 spannungslos. Wie beim Ausführungsbeispiel der F i g. 1 erscheint am Ausgang der bistabilen Stufe 3 eine Ausgangsspannung, wenn der Teiler 1 an seinen Ausgang ein Signal abgibt, was im vorliegenden Fall beim hundertsten Impuls geschieht. Die Ausgangsspannung der bistabilen Stufe wird auch hier im Glied 7 integriert und an seinem Ausgang eine Gleichspannung abgenommen, die im gewählten Beispiel der Zahl 25 analog ist. Die Spannung U_g ist somit, wie gewünscht, proportional n².

Die Stufen 15 zur Feststellung der Äquivalenz können eingespart werden, wenn man die im Teiler 1 kurzzeitig vorhandenen Zahlen mit der durch die Stellung des Schalters 9 vorgegebenen Matrixzahl in der Matrix selbst vergleicht und bei Gleichheit der Zahlen die bistabile Stufe 3 zurückkippen läßt. Man muß dann aber Teiler, Schalter und Matrix räumlich eng zusammenfassen, da je nach Frequenz /₀ Schaltkapazität und Leitungslängen eine Rolle spielen.

ίο Wenn man auch zweistellige dekadische Zahlen berücksichtigen will, nimmt der Aufwand an der Umwandlungsmatrix und am Zähler sehr stark zu (z. B. 99² = 9801). Man braucht einen Teiler mit vier Dekaden und eine komplizierte Umwandlungsmatrix.

Für jede zusätzliche Dezimalziffer braucht man zur Bildung des Quadrates zwei zusätzliche Zähldekaden und eine große Umwandlungsmatrix.

Wie bereits erwähnt, ist die gewählte Umwandlung nur als Beispiel anzusehen. In der gleichen Weise, lediglich durch andere Anordnung der Dioden in der Matrix, kann auf jede andere Umwandlung gemäß der gegebenen Funktion /,„, realisiert werden.

Wie bereits oben erwähnt, wächst der Aufwand an der Umwandlungsmatrix und am Teiler sehr stark an, wenn man mehrziffrige Zahlen umwandeln und dann zu diesen umgewandelten Zahlen analoge Spannungen erzeugen will. Man kann nun zur Verkleinerung des Aufwandes, wenn man mit einer Näherung auskommt, interpolieren. Hierzu erzeugt man gleichzeitig die beiden analogen Spannungen benachbarter umgewandelter Zahlen und sieht einen Spannungsteiler vor, an dessen Abgriffen man z. B. zehn Zwischenwerte abnehmen kann. Sehr viel günstiger, insbesondere bei Fernabstimmung, ist jedoch eine Schaltung, die hierfür die ähnlichen logischen Stufen wie in der bisher beschriebenen Anordnung benutzt. Ein Ausführungsbeispiel hierfür zeigt Fig. 6. Bei diesem Ausführungsbeispiel werden Zahlen η = 0, 10, 20 usw. bis 90, die an dem Schalter 20 einstellbar sind, in der Umwandlungsmatrix 21 in ihre Quadratzahlen umgewandelt. Diese Umwandlungsmatrix ist derart aufgebaut, daß bei einer Einstellung der Zahl η an ihrem einen Ausgang (22 a und 22 b) die Zahl ri = n- und an ihrem anderen Ausgang (23 α und 23 b) die Zahl n" — {n +I)-zur Verfügung steht. Diese Zahlen werden mit den durch die kurzzeitigen Stellungen des zweidekadischen Teilers 24, der wie beschrieben arbeitet, gegebenen Zahlen in den Äquivalenzschaltungen 25 a und 25 b bzw. 26 a und 26 b verglichen, wobei ein Ausgangssignal zustande kommt, wenn jeweils die beiden mehrpoligen Eingänge dieser Schaltungen gleiches Eingangssignal aufweisen. Ist in beiden Stufen des Teilers 24 die Stellung erreicht, durch die n' == n- gegeben ist, so erhält die Und-Schaltung 27 auf beiden Eingängen ein Signal und läßt die bistabile Kippstufe, die der bisherigen Stufe 3 entspricht, zurückkippen, wodurch ihre Ausgangsspannung U_A = 0 wird. In die Stellung, bei der die Ausgangsspannung dieser Stufe 28 einsetzt, wird die Stufe 28 durch ein Signal aus dem Teiler 24 gebracht, wobei wie bei den bisherigen Ausführungsbeispielen dieses Signal beim Übergehen des Teilers 24 in die Ausgangsstellung auftritt. Die Länge des Ausgangsimpulses der Stufe 28 ist somit proportional der Zahl n². Da die bistabile Stufe 29 von dem Signal aus der Stufe 27 in die Stellung gekippt wird,

in der eine Spannung an ihrem Ausgang erscheint, und ihr Zurückkippen durch die Und-Schaltung 30 bewirkt wird, ist die Länge des Ausgangsimpulses der Stufe 29 proportional der Zahl

Die Ausgangssignale der beiden Stufen 28 und 29 sind in den Fig.7a und 7b dargestellt, wobei in F i g. 7 a die Ausgangsspannung der Stufe 28 und in Fig. 7b die Ausgangsspannung der Stufe29 aufgezeichnet ist. Gemäß der Weiterbildung der Erfindung ist dem zweidekadischen Teiler 24 noch ein weiterer Teiler 31 vorgeschaltet, dem aus dem Impulsgeber 2, 6 die Impulse mit der Impulsfolgefrequenz 10/₀ zugeführt wird, wenn man mit /₀ die dem Teiler 24 zugeführte Impulsfolgefrequenz bezeichnet. Auch diesem Teiler 31 ist ein Einstellschalter 32 für die Zahlen 0 bis 9 zugeordnet. Die an ihm eingestellte Zahl wird in der Stufe 33 mit den durch die Stellungen des Teilers 31 gegebenen Zahlen verglichen, wobei bei der Stellung des Teilers 31, bei der sich die beiden Zahlen entsprechen, ein Ausgangssignal an der Stufe 33 erzeugt wird. Die bistabile Stufe 34 wird von jedem Ausgangssignal des Teilers 31, also bei jedem Übergehen des Tei- «5 lers 31 in die Ausgangsstellung, in die Lage gekippt, in der sie am Ausgang 35 eine Spannung abgibt. In die andere Stellung wird diese bistabile Stufe 34 durch einen Ausgangsimpuls der Stufe 33 gekippt. Damit entsteht am Ausgang der Stufe 34 der in 3<> Fig. 7c dargestellte Spannungsverlauf, wobei die Breite der Impulse proportional der am Einstellschalter eingestellten Zahl ist. Die Ausgänge der Stufen 29 und 34 werden einer Und-Schaltung 36 zugeführt, an deren Ausgang man den in Fig.7d dargestellten Spannungsverlauf erhält. Die Länge der Ausschnitte aus der Impulsfolge der Fig. 7c entspricht hierbei der Länge der Impulse der Fig.7b, d. h., die Länge der Ausschnitte ist proportional der Zahl

Die Ausgänge der Stufe 36 sowie der Stufe 28 werden einem Oder-Gatter 37 zugeführt, wodurch der in Fig. 7e dargestellte Spannungsverlauf entsteht. Dieser Spannungsverlauf wird im Glied 38 integriert. Die am Ausgang dieses Gliedes erhaltene Spannung ist analog einer Zahl, die zwischen n² und (ra+1)² liegt, wobei der Abstand zu der Zahl n² durch die am Schalter 32 eingestellte Zahl gegeben ist. Bei einer Einstellung z. B. der Zahl 5 am Schalter 32 ist die Spannung am Ausgang des Integriergliedes 38 analog der in der Mitte zwischen den Zahlen n² und (n+1)² liegenden Zahl, also gleich

Bei dieser Art der Digital-Analog-Wandlung muß die Gleichspannung nur an einer einzigen Stelle konstant sein. Ihre Aufteilung auf den gewünschten Wert geschieht mit digitalen logischen Schaltungen, die eine weitgehende Miniaturisierung in integrierter Schaltungstechnik erlauben.

Außerdem ist die Einstellung leicht fernsteuerbar und kann in einem beliebigen binären Code praktisch auf unbegrenzte Entfernungen vorgenommen werden.

Nach dem zuletzt beschriebenen Verfahren mit linearer Interpolation lassen sich beliebige Kurven Ug = /_{n) darstellen, indem man die Kurve durch Grobpunkte unterteilt und dazwischen die Interpolation linear vornimmt.

Wird eine große Genauigkeit gefordert, so kann man die Abszisse, über der die Kurve aufgezeichnet ist, für den gewünschten Kurvenbereich anstatt in zehn z. B. in hundert Teile teilen und Zwischenwerte wieder durch lineare Interpolation herstellen.

Claims (4)

Patentansprüche:

1. Verfahren zur Erzeugung einer einem binär-codierten Zahlenwert analogen Spannung oder eines entsprechenden Stromes unter Verwendung eines Frequenzteilers, dem die Ausgangsspannung eines Wechselspannungsgenerators zugeführt wird, bei dem die im gleichen Code kurzzeitig am Teiler abgreifbaren, durch die Zählstellungen des Teilers gegebenen Zahlen mit dem eingegebenen codierten Zahlenwert verglichen werden und bei dem unter Ausnutzung dieses Vergleichs ein Spannungsverlauf erzeugt wird, dessen Integration den dem eingegebenen codierten Zahlenwert entsprechenden Analogwert ergibt, dadurch gekennzeichnet, daß zum Zwecke der Erzeugung eines einem dezimal-binär-codierten Zahlenwert η entsprechenden Analogwerts ein an sich bekannter dekadisch aufgebauter Frequenzteiler verwendet wird, an dem fortlaufend dezimal-binär-codierte Zahlenwerte abgreifbar sind, und daß der für die Integration benötigte Spannungsverlauf dadurch erzeugt wird, daß ein Spannungs- oder Stromerzeuger von einem Ausgangsimpuls des Frequenzteilers eingeschaltet und bei Übereinstimmung des eingegebenen codierten Zahlenwertes« und des am Teiler kurzzeitig abgreifbaren Zahlenwertes unter Inhilfenahme von Vergleichsstufen abgeschaltet wird.

2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß in an sich bekannter Weise mit Hilfe einer Umwandlungsmatrix eine dezimalbinär-codierte Zahl m in eine andere dezimalbinär-codierte Zahl η umgewandelt wird, die mit der ersten Zahl über eine bestimmte Funktion η = /_(m) zusammenhängt, und daß die in der Umwandlungsmatrix erzeugte Zahl η zum Vergleich mit den Zählstellungen des Teilers herangezogen wird.

3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß zum Zwecke der linearen Interpolation zwischen zwei benachbarten analogen Spannungswerten beide Spannungswerte erzeugt und an die Enden eines mehrstufigen Spannungsteilers angelegt werden, an dessen Abgriffen die interpolierten Spannungswerte abgegriffen werden.

4. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß zum Zwecke der linearen Interpolation sowohl ein Spannungsverlauf, dessen Integration der Analogwert zur Zahl W₁ = /_(mi)

- ergibt, als auch ein Spannungsverlauf, dessen Integration den Analogwert zur Differenz

ergibt, erzeugt wird, daß mittels einer dem Teiler vorgeschalteten weiteren Teilerstufe sowie von

Vergleichsstufen und einem Spannungserzeuger eine Impulsfolge erzeugt wird, deren Impulsfolgefrequenzen 10^amal so groß wie die Impulsfolgefrequenz der dem Integrierglied zugeführten Impulsfolge ist (a = Anzahl der dekadischen Teilerstufen) und deren Impulsbreite proportional der für die Interpolation eingestellten Zahl ist, daß aus dieser Impulsfolge ein Abschnitt

10

ausgeschnitten wird, dessen Länge der Differenz d entspricht, und daß dieser Abschnitt dem Integrierglied zusätzlich zu dem der Zahl H₁ = /(„,) entsprechenden Spannungsverlauf zugeführt wird.

In Betracht gezogene Druckschriften:
USA.-Patentschrift Nr. 2 907 021.

Hierzu 2 Blatt Zeichnungen