DE1279086B

DE1279086B - Circuit arrangement for testing a line multiple consisting of n rows and m columns in the manner of a íÀ1 from níÂ code signal tester

Info

Publication number: DE1279086B
Application number: DE1965S0094946
Authority: DE
Inventors: Dipl-Phys Peter Kern
Original assignee: Siemens Corp
Current assignee: Siemens Corp
Priority date: 1965-01-04
Filing date: 1965-01-04
Publication date: 1968-10-03

Description

Schaltungsanordnung zum fremdpotentialfreien Prüfen eines aus n Zeilen und m Spalten bestehenden Leitungsvielfaches nach Art eines »1 aus n«-Codesignalprüfers Die Erfindung betrifft eine Schaltungsanordnung zum fremdpotentialfreien Prüfen eines aus n Zeilen und m Spalten bestehenden Leitungsvielfaches nach Art eines »1 aus n«-Codesignalprüfers. Im besonderen bezieht sich die Erfindung auf Anlagen der Fernwirktechnik. Dort werden sowohl von einer Zentrale Befehle ausgesendet, die bestimmte Vorgänge veranlassen, als auch von einer oder mehreren Unterstationen Informationen geliefert, die über Betriebszustände Auskunft geben, z. B. über die Stellung von Schaltern, Peilantennen, Schiebern. Auch bestimmte ausgegebene Meßwerte, wie Spannung, Leistung, Druck usw. sind als derartige Informationen anzusehen.Circuitry for foreign floating checking a group consisting of n rows and m column line multiple manner of a "1 out of n '-Codesignalprüfers The invention relates to a circuit arrangement for foreign floating checking a group consisting of n rows and m column line multiple manner of a" 1 out of n' -Codesignalprüfers . In particular, the invention relates to telecontrol systems. There commands are sent out from a central station, which initiate certain processes, as well as information supplied by one or more substations that provide information on operating conditions, e.g. B. on the position of switches, DF antennas, sliders. Certain output measured values, such as voltage, power, pressure, etc., are also to be regarded as such information.

Neben elektromechanischen sind neuerdings elektronische Fernsteueranordnungen bekanntgeworden. Dabei werden empfangsseitig von einer sendenden Stelle eintreffende Informationen, z. B. jeweils über ein in Form einer Relaismatrix ausgebildetes, aus n Zeilen und m Spalten bestehendes Leitungsvielfach ausgegeben.In addition to electromechanical ones, electronic remote control arrangements have recently become known. In this case, incoming information from a sending point, e.g. B. each output via a line multiple formed in the form of a relay matrix and consisting of n rows and m columns.

Die Steuerung einer solchen Relaismatrix erfolgt spalten- und zeilenweise, d. h., die Informationen werden entweder einzeln oder zeilenweise an entsprechende Schaltmittel übergeben. Die Informationen, die über ein solches Leitungsvielfach (Relaismatrix) ausgegeben werden, können sowohl Meldungen als auch Befehle sein. Bei der Ausgabe von Informationen, die Meldungen oder Befehle darstellen, müssen jedoch ganz bestimmte Bedingungen erfüllt sein. Ist die auszugebende Information eine Meldung, so darf stets nur eine von n Zeilen der Matrix erregt sein. In diesem Fall ist die Anzahl der zugleich mit einer Zeile erregten Spalten unerheblich. Ist die auszugebende Information dagegen ein Befehl, so darf außer nur einer Zeile auch nur eine von m Spalten der Matrix erregt sein. Einer Informationsausgabe muß also stets eine »1 aus n«- (nur Zeilen) bzw. eine »1 aus n«- und eine »1 aus m«- Prüfung (Zeilen und Spalten) vorausgehen.Such a relay matrix is controlled in columns and rows, that is, the information is transferred to appropriate switching means either individually or row by row. The information that is output via such a line manifold (relay matrix) can be messages as well as commands. When outputting information representing messages or commands, however, very specific conditions must be met. If the information to be output is a message, only one of the n rows of the matrix may be excited. In this case, the number of columns excited at the same time as a row is irrelevant. If, on the other hand, the information to be output is a command, only one of the m columns of the matrix may be excited in addition to only one row. Information output must therefore always be preceded by a “1 out of n” (rows only) or a “1 out of n” and a “1 out of m” test (rows and columns).

Ein Kriterium für die Ausgabe von Informationen über eine aus n Zeilen und m Spalten bestehende Relaismatrix kann nun so gewonnen werden, daß sowohl bezüglich der n Zeilen eine »1 aus n«-Prüfung als auch bezüglich der m Spalten eine » 1 aus m«-Prüfung vorgenommen wird. Unter der Bezeichnung »1 aus n« bzw. »1 aus m« soll im folgenden stets verstanden werden, daß eine Prüfschaltung nur dann einen Ausgangsimpuls abgibt, wenn von n bzw. m Leitungen nur eine einzige erregt ist. Bei der Ausgabe von Meldungen kann sich die Prüfung auf die Zeilen beschränken (»1 aus n«-Prüfung). Bei der Ausgabe von Befehlen muß die Prüfung aber auch auf die Spalten ausgedehnt werden (»1 aus n«- und »1 aus m«-Prüfung).A criterion for the output of information via a relay matrix consisting of n rows and m columns can now be obtained in such a way that a "1 out of n" test with regard to the n rows as well as a "1 out of m" test with regard to the m columns - Examination is made. The term “1 out of n” or “1 out of m” should always be understood in the following to mean that a test circuit only emits an output pulse when only one of n or m lines is excited. When messages are output, the check can be limited to the lines ("1 of n" check). When issuing commands, however, the check must also be extended to the columns ("1 from n" and "1 from m" check).

In bekannten Anordnungen zur »1 aus n«- bzw. »1 aus m«-Prüfung werden diese Kriterien dadurch gewonnen, daß die Leitungen jeweils einer Art eines Leitungsvielfaches über einen gemeinsamen Widerstand oder die gemeinsame Wicklung eines Anzeigerelais geführt werden. Das Kriterium, daß eine Informationsausgabe möglich ist, wird dadurch gewonnen, daß nur durch den Zustand »Strom in einer Leitung« ein Ausgabesignal erzeugt. wird. Eine solche Schaltungsanordnung ist jedoch nur dann anwendbar, wenn die Lastwiderstände der einzelnen Leitungen nahezu gleich groß sind. Diese Dimensionierungsvorschrift kann aber oftmals nicht eingehalten werden, da der Lastwiderstand einer Leitung (beispielsweise einer Zeile oder einer Spalte) von der Zahl der in dieser Leitung (Zeile oder Spalte) erregten Ausgabeschaltungen abhängt. Diese Zahl ist jedoch von Fall zu Fall verschieden.In known arrangements for the “1 out of n” or “1 out of m” test These criteria are obtained in that the lines each have one type of line multiple via a common resistor or the common winding of an indicator relay be guided. The criterion that an information output is possible is thereby won that an output signal is generated only by the state "current in a line". will. However, such a circuit arrangement can only be used if the load resistances of the individual lines are almost the same size. This dimensioning specification but often cannot be maintained because the load resistance of a line (for example a row or a column) on the number of those in this line (Row or column) energized output circuits depends. However, this number is from Different from case to case.

Der Erfindung liegt nun die Aufgabe zugrunde, diesen Nachteil zu beheben. Sie geht dazu von dem Gedanken aus, zur Ableitung eines Kriteriums für die Freigabe einer Informationsausgabe nicht mehr wie bisher den Strom in den Leitungen, sondern das Potential der Leitungen zu prüfen, ohne daß an die Leitungen Prüfpotential angelegt wird. Das wird erfindungsgemäß dadurch erreicht, daß parallel zu den Zeilen- und/oder Spaltenleitungen des Leitungsvielfaches eine Prüfleitung angeordnet ist, die über Dioden und Prüfwiderstände mit jeder dazu parallelen Leitung des Leitungsvielfaches verbunden ist und über die ein von der Anzahl der erregten Leitungen abhängiger Prüfstrom fließt, und daß eine Vergleichsschaltung vorhanden ist; die einen Magnetkern mit rechteckförmiger Hysteresisschleife enthält, der über eine erste Wicklung durch den Prüfstrom in einer Richtung erregt und über eine zweite Wicklung durch Vergleichsstromimpulse in der entgegengesetzten Richtung erregt wird.The invention is now based on the object of eliminating this disadvantage. It is based on the idea of deriving a criterion for the release an information output no longer the current in the lines as before, but to test the potential of the lines without applying test potential to the lines will. This is achieved according to the invention in that parallel to the line and / or Column lines of the line multiple a test line is arranged, which over Diodes and test resistors with each parallel line of the line multiple is connected and via which one depends on the number of energized lines Test current flows, and that a comparison circuit is present; the one magnetic core with rectangular hysteresis loop that passes through a first winding the test current is excited in one direction and via a second winding by comparison current pulses is excited in the opposite direction.

Eine sichere Bewertung der drei interessierenden Betriebszustände und damit eine eindeutige Ableitung des Kriteriums für die Freigabe der Informationsausgabe wird dann gewonnen, wenn der bei Erregtseün einer Leitung über diese Leitung fließende Einzelstrom stets größer ist als der Ummagnetisierungsstrom des Magnetkerns, wenn der den Magnetkern über seine zweite Wicklung beeinflussende Vergleichsimpulsstrom stets kleiner ist als die Summe aus dem doppelten Einfachstrom einer Leitung des Leitungsvielfaches und dem Ummagnetisierungsstrom des Magnetkernes und wenn beide Wicklungen gleiche Windungszahlen haben.A reliable assessment of the three operating states of interest and thus a clear derivation of the criterion for the release of the information output is gained when the energy flowing through this line when a line is energized Individual current is always greater than the magnetic core reversal current, if the comparison pulse current influencing the magnetic core via its second winding is always smaller than the sum of twice the single current of a line of the Line multiple and the magnetic reversal current of the magnetic core and if both Windings have the same number of turns.

Gemäß einer weiteren Ausgestaltung der Erfindung wird vorgeschlagen, den Vergleichsimpulsstrom derselben Quelle zu entnehmen wie den Einzelstrom, da sich dann der über die Leitungen des Leitungsvielfaches fließende Einzelstrom und der Vergleichsimpulsstrom stets im gleichen Verhältnis ändern. Dadurch arbeitet die Schaltung in einem weiten Temperaturbereich unabhängig von Spannungsschwankungen. Ein weiterer Vorteil der durch die Erfindung vorgeschlagenen Schaltung ist darin zu sehen, daß durch die Verwendung eines Magnetkernes die Prüfschaltung von den zu prüfenden Leitungen galvanisch getrennt ist.According to a further embodiment of the invention, it is proposed that to take the comparison pulse current from the same source as the individual current, since then the individual current flowing over the lines of the line multiple and the comparison pulse current always change in the same ratio. This works the circuit in a wide temperature range independent of voltage fluctuations. Another advantage of the circuit proposed by the invention is therein to see that by using a magnetic core, the test circuit of the lines to be tested are galvanically isolated.

An einem Prinzipschaltbild, das in der F i g. 1 dargestellt ist, soll das Prinzip der Erfindung näher erläutert werden.In a basic circuit diagram that is shown in FIG. 1 is shown, should the principle of the invention will be explained in more detail.

Es ist dort ein Leitungsvielfach LV dargestellt, das der Übersichtlichkeit wegen lediglich Leitungen der einen Art enthält. Die im folgenden beschriebenen Vorgänge verlaufen natürlich in derselben Art, unabhängig davon, ob die Leitungen zeilenweise oder spaltenweise vorhanden sind.There is shown a line manifold LV which, for the sake of clarity, only contains lines of one type. The processes described below naturally proceed in the same way, regardless of whether the lines are present in rows or in columns.

Jede der dort dargestellten mit je einem Belastungswiderstand R 1... R n in Reihe angeordneten Leitungen L 1, L 2, L 3 ... L n des Leitungsvielfaches LV ist über eine Entkopplungsd-iode Dl ... D n und über einen Prüfwiderstand Rp 1 ... Rp n mit einer parallel zu den Leitungen des Leitungsvielfaches liegenden Prüfleitung Lp verbunden. Der in dieser Prüfleitung fließende Prüfstrom ip setzt sich aus der Summe der Einzelprüfströme ik aller gegebenenfalls gleichzeitig erregten Leitungen des Leitungsvielfaches zusammen. Der Prüfstrom ip magnetisiert in der Vergleichsschaltung V einen Magnetkern Mk mit rechteckförmiger Hysteresisschleife über eine erste Wicklung w1. Über einen Widerstand Rv werden dem Magnetkern Mk Vergleichsstromimpulse iv zugeführt, die den Kern über seine zweite Wicklung w2 entgegengesetzt magnetisieren. Die Vergleichsstromimpulse iv werden vorzugsweise der Taktversorgung des Systems entnommen. Ein über die Wicklungen w3 und w4 des Magnetkernes Mk nachgeschalteter Transistor T liefert am Ausgang A nur dann ein Kriterium für die Freigabe der Informationsausgabe, wenn nur eine Leitung des Leitungsvielfaches LV erregt ist. Das wird dadurch erreicht, d'aß die Wicklungen w l und w2 sowie die Prüfwiderstände Rp 1 . . . Rp n und der Widerstand Rv so dimensioniert sind, daß die durch den bei Erregtsein einer Leitung über diese Leitung und über den zugeordneten Prüfwiderstand fließenden Einzelstrom hervorgerufene Erregung des Magnetkernes stets -größer ist als die Ummagnetisierungsfeldstärke des Magnetkernes. Eine besonders einfache Lösung ergibt sich dann, wenn die Wicklungen w1 und w2 des Magnetkernes Mk gleich sind (w l = w2). Denn es gilt, daß der bei nur einer erregten Leitung über die Wicklung w1 des Magnetkernes Mk fließende Prüfstrom ip (der in diesem Fall gleich dem Einfachstrom ik ist) größer ist als der Ummagnetisierungsstrom ic des Magnetkernes Mk, während der über den Widerstand Rv fließende Vergleichsimpulsstrom iv kleiner ist als die Summe aus dem doppelten Einfachstrom (2 - ik) und dem Ummagnetisierungsstrom (ic) des-Magnetkernes (iv G 2 - ik -I- ic)_ Die dabei auftretenden Vorgänge seien im einzelnen an Hand der F i g. 2 näher erläutert.Each of the illustrated therein, each with a load resistor R 1 ... R n arranged in series lines L 1, L 2, L 3 ... L n of the line multiple LV is iode-Entkopplungsd a Dl ... D n and a Test resistor Rp 1 ... Rp n connected to a test line Lp lying parallel to the lines of the line multiple. The test current ip flowing in this test line is composed of the sum of the individual test currents ik of all lines of the line multiple that may be excited at the same time. In the comparison circuit V, the test current ip magnetizes a magnetic core Mk with a rectangular hysteresis loop via a first winding w1. Comparison current pulses iv are supplied to the magnetic core Mk via a resistor Rv, which magnetize the core in opposite directions via its second winding w2. The comparison current pulses iv are preferably taken from the clock supply of the system. A transistor T connected downstream via the windings w3 and w4 of the magnetic core Mk provides a criterion for the release of the information output at the output A only when only one line of the line multiple LV is excited. This is achieved by having the windings w1 and w2 and the test resistors Rp 1 . . . Rp n and the resistance Rv are dimensioned so that the excitation of the magnetic core caused by the individual current flowing through this line and the associated test resistor when a line is excited is always greater than the magnetic reversal field strength of the magnetic core. A particularly simple solution is obtained when the windings w1 and w2 of the magnetic core Mk are the same (wl = w2). This is because the test current ip flowing through the winding w1 of the magnetic core Mk when only one line is excited (which in this case is equal to the single current ik) is greater than the magnetic reversal current ic of the magnetic core Mk, while the comparison pulse current flowing through the resistor Rv iv is smaller than the sum of the double single current (2 - ik) and the remagnetization current (ic) of the magnetic core (iv G 2 - ik -I- ic) _ The processes occurring in this case are explained in detail on the basis of FIG. 2 explained in more detail.

Dem Fall a) liegt die Voraussetzung zugrunde, daß keine der Leitungen des Leitungsvielfaches LV erregt ist. Die Prüfleitung Lp und damit auch die Wicklung w1 des Magnetkernes sind dann stromlos. Durch vorangegangene Vergleichsimpulse iv ist der Magnetkern Mk bereits in die positive Remanenzlage gebracht worden. Durch die weiteren Vergleichsimpulse iv wird er nicht mehr ummagnetisiert und kann somit den Ausgabetransistor T nicht ansteuern. Am Ausgang A erscheint demzufolge während der Prüfzeit kein Ausgabeimpuls.Case a) is based on the assumption that none of the lines of the line multiple LV is excited. The test lead Lp and thus also the winding w1 of the magnetic core are then de-energized. By previous comparison pulses iv the magnetic core Mk has already been brought into the positive remanence position. By the further comparison pulses iv it is no longer remagnetized and can therefore do not drive the output transistor T. At output A appears during no output pulse during the test time.

Dem Fall b) liegt die Voraussetzung zugrunde, daß eine einzige Leitung, z. B. L 1, des Leitungsvielfaches erregt ist. Der dann über die Prüfleitung Lp und somit auch über die Wicklung w1 des Magnetkernes Mk fließende Prüfstrom ip entspricht dann dem über den Prüfwiderstand Rp 1 fließenden Einfachstrom ik. Da ik> ic, wird dadurch der Kern Mk auf dem negativen Sättigungsast bei -Bsl festgehalten. Jeder Vergleichsimpuls iv magnetisiert den Magnetkern nach +Bs um. Der nachgeschaltete Transistor T gibt jedesmal einen Ausgabeimpuls an den Ausgang A ab.Case b) is based on the assumption that a single line, z. B. L 1, the line multiple is excited. The then over the test lead Lp and thus also corresponds to the test current ip flowing through the winding w1 of the magnetic core Mk then the single current ik flowing through the test resistor Rp 1. Since ik> ic, will as a result, the core Mk is retained on the negative saturation branch at -Bsl. Everyone Comparison pulse iv magnetizes the magnetic core to + Bs. The downstream Transistor T emits an output pulse to output A each time.

Im Fall c) soll vorausgesetzt werden, daß zwei oder mehr Leitungen, z. B. L 2 und L 3, des Leitungsvielfaches LV erregt sind. Der dann über die Prüfleitung Lp und über die Wicklung w1 des Magnetkernes Mk fließende Prüfstrom ip setzt sich somit aus den über die Prüfwiderstände Rp 2 und Rp 3 fließenden Einfachströme zusammen (ip = 2 ik). Da ik>ic, wird der Kern in der negativen Sättigungslage bei -Bs2 festgehalten. Die Vergleichsimpulse iv reichen nun nicht mehr aus, den Kern umzumagnetisieren, d. h. der Transistor T gibt in diesem Fall während der Prüfzeit keinen Ausgabeimpuls am Ausgang A ab.In case c) it should be assumed that two or more lines, e.g. B. L 2 and L 3, the line multiple LV are excited. The test current ip then flowing via the test line Lp and via the winding w1 of the magnetic core Mk is thus composed of the single currents flowing via the test resistors Rp 2 and Rp 3 (ip = 2 ik). Since ik> ic, the nucleus is held in the negative saturation position at -Bs2. The comparison pulses iv are no longer sufficient to re-magnetize the core, ie the transistor T does not emit an output pulse at output A during the test time.

Ein besonders günstiges Betriebsverhalten stellt sich dann. ein, wenn die über die Prüfwiderstände fließenden Einzelströme groß sind gegenüber dem Ummagnetisierungsstrom ic des Magnetkernes Mk. Diese Bedingung ist lediglich durch die Belastbarkeit der zu prüfenden Leitungen begrenzt.A particularly favorable operating behavior then arises. one if the individual currents flowing through the test resistors are large compared to the magnetic reversal current ic of the magnetic core Mk. This condition is only due to the load capacity of the lines to be tested are limited.

Die F i g. 3 zeigt ein Anwendungsbeispiel, bei dem die Prüfung gemäß der Erfindung Anwendung findet.. Es ist dort eine Relaismatrix eines Fernsteuerempfängers dargestellt, die aus n Zeilen Z1, Z2 ... Zrc und aus m Spalten S1, S2 ... Sm besteht. Jeder Zeile ist ein Zeilenverstärker ZV 1... ZV n und jeder Spalte ein Spaltenverstärker SV 1. . . SV m zugeordnet. Zeilen- und Spaltenverstärker werden über Transfluxoren angesteuert. Alle Zeilen sind über Dioden DZ 1 ... DZn und über Prüfwiderstände RZp 1... RZp n mit einer Prüfleitung Lpz verbunden, während alle Spalten ebenfalls über Dioden DS1 ... DS m und über Prüfwiderstände RSp 1... RSp m mit einer zweiten Prüfleitung Lps verbunden sind. Die »1 aus n«-Prüfung erfolgt in der Vergleichsschaltung VZ für die Zeilen. Die »1 aus m«-Prüfung erfolgt in der Vergleichsschaltung VS für die Spalten in der bereits beschriebenen Weise. Die über die Prüfleitungen fließenden Prüfströme ips bzw. ipz setzen sich wiederum aus den über die Prüfwiderstände der einzelnen, gegebenenfalls mehrfach erregten Zeilen bzw. aus den über die Prüfwiderstände fließenden Einzelströme der gegebenenfalls gleichzeitig erregten Spalten zusammen. über die beiden Leitungen Lb und La werden von den Klemmen a und b den Vergleichsschaltungen VZ und VS die Vergleichs:stromimpulse iva bzw. ivb zugeführt. Entsprechend dem hier angegebenen Beispiel sind die Vergleichsimpulse iva und ivb gegeneinander phasenverschoben. Außerdem ist ein Schalter S vorgesehen, der in Stellung 1 eine Prüfung auf erregte Spalten und Zeilen, in Stellung 2 dagegen eine Prüfung nur auf erregte Zeilen gestattet. Damit kann also die »1 aus n«- bzw. »1 aus m«-Prüfung entsprechend der Ausgabe eines Befehls oder einer Meldung eingestellt werden. Ein den Vergleichsschaltungen VS und VZ nachgeschalteter Mischkern FkM wird bei der Stellung 1 des Schalters S nur dann umgesteuert, wenn nur eine einzige Zeile und nur eine einzige Spalte des Leitungsvielfaches erregt ist, da nur in diesem Fall die Ausgangstransistoren der Vergleichsschaltungen VS und VZ einen Ausgangsimpuls liefern. Durch den Ausgangsimpuls des Mischkernes FkM wird über einen Transistor T 2 eine Dualteilerstufe DT betrieben, die erst nach zweimaligem Ummagnetisieren des Mischkernes FkM einen Ausgabeimpuls abgibt und damit eine Freigabeschaltung L steuert, auf deren Wirkungsweise bei der Funktionsbeschreibung der Schaltung näher eingegangen wird. Befindet sich dagegen der Schalter S in Stellung 2, so wird die Dualteilerstufe DT direkt über den Ausgangstransistor der Vergleichsschaltung VZ umgesteuert, wenn eine einzige Zeile erregt ist.The F i g. 3 shows an application example in which the test according to the invention is used. A relay matrix of a remote control receiver is shown there, which consists of n rows Z1, Z2 ... Zrc and m columns S1, S2 ... Sm . Each row has a row amplifier ZV 1 ... ZV n and each column has a column amplifier SV 1.. . SV m assigned. Row and column amplifiers are controlled via transfluxors. All rows are connected to a test line Lpz via diodes DZ 1 ... DZn and test resistors RZp 1 ... RZp n , while all columns are also connected via diodes DS1 ... DS m and test resistors RSp 1 ... RSp m a second test line Lps are connected. The “1 out of n” check takes place in the comparison circuit VZ for the lines. The “1 out of m” check is carried out in the comparison circuit VS for the columns in the manner already described. The test currents ips and ipz flowing via the test lines are in turn composed of the individual currents flowing via the test resistors of the individual, possibly multiple rows, or the individual currents flowing via the test resistors of the possibly simultaneously excited columns. The comparison circuits VZ and VS are supplied via the two lines Lb and La from the terminals a and b to the comparison circuits VZ and VS: current pulses iva and ivb, respectively. According to the example given here, the comparison pulses iva and ivb are phase-shifted with respect to one another. In addition, a switch S is provided which, in position 1, allows a test for excited columns and rows, while in position 2, a test only allows a test for excited rows. This means that the “1 out of n” or “1 out of m” check can be set according to the output of a command or a message. A mixer core FkM connected downstream of the comparison circuits VS and VZ is only reversed when the switch S is set to 1 if only a single row and only a single column of the line multiple is excited, since only in this case the output transistors of the comparison circuits VS and VZ have an output pulse deliver. The output pulse of the mixer core FkM operates a dual divider stage DT via a transistor T 2 , which only emits an output pulse after reversing the magnetization of the mixer core FkM twice and thus controls an enable circuit L, the mode of operation of which is discussed in more detail in the functional description of the circuit. If, on the other hand, the switch S is in position 2, the dual divider stage DT is reversed directly via the output transistor of the comparison circuit VZ when a single line is excited.

Es soll nun an Hand der Funktionsbeschreibung die Wirkungsweise des in der F i g. 3 dargestellten Fernsteuerempfängers mit einer aus Spalten und Zeilen bestehenden Relaismatrix beschrieben werden. Dabei soll zuerst der Fall betrachtet werden, der durch die Ausgabe von Befehlen bedingt ist. Es darf dann nur ein Relais der Matrix während einer bestimmten, aus der Schaltungslogik des Empfängers abgeleiteten Ausgabezeit anziehen. Erregerströme können nur dann von eingeschalteten Zeilenverstärkern zu eingeschalteten Spaltenverstärkern fließen, wenn über die Freigabesteuerung L Erdpotential an die Ausgangstransistoren der Zeilenverstärker gelegt ist.The function description should now be used to explain the mode of operation of the in FIG. 3 remote control receiver shown with one of columns and rows existing relay matrix. The case should be considered first due to the issuing of commands. Then only one relay is allowed of the matrix during a certain, derived from the circuit logic of the receiver Tighten output time. Excitation currents can only come from switched-on line amplifiers to switched on column amplifiers flow if via the release control L Ground potential is applied to the output transistors of the line amplifier.

Zu Beginn der Ausgabe bringt eine Steuerschaltung K über eine Steuerleitung Lsl während. einer Zeit t1, die auf jeden Fall kleiner ist als die Anzugzeit ta der Ausgaberelais der Matrix, Erdpotential an die Zeilenverstärker ZV 1... ZV n. Gleichzeitig wird über eine weitere Steuerleitung Ls2 während desselben Zeitintervalls auch an die Vergleichsschaltungen VS und VZ Erdpotential gelegt. Während dieser Zeit t1 prüfen die Vergleichsschaltungen VS und VZ die Zeilen und die Spalten der Relaismatrix in der bereits beschriebenen Weise. Für den hier vorausgesetzten Fall, daß ein Befehl ausgegeben werden soll, darf also während der Informationsausgabe stets nur eine von n Matrixzeilen und außerdem auch nur eine von m Matrixspalten erregt sein. Da sich dabei der Schalter S in der Stellung 1 befindet, werden bei einer richtigen Erregung der Matrixzeilen und Matrixspalten in bereits beschriebener Weise über die Ausgangstransistoren der Vergleichsschaltungen VS und VZ jeweils Ausgangsimpulse abgegeben, durch die der Mischkern FkM gesteuert wird. über den Transistor T2 sowie über die Dualteilerstufe DT wird erst nach zweimaligem Ummagnetisieren des Mischkernes FkM ein Ausgabeimpuls abgegeben. Durch diesen Ausgabeimpuls wird die Freigabesteuerung L erregt, die ihrerseits für die Zeit t2, die jedenfalls größer ist als die Anzugzeit der Ausgaberelais, Erdpotential an die Zeilenverstärker legt. Das entsprechende Relais kann anziehen.At the beginning of the output, a control circuit brings K via a control line Lsl during. a time t1 which is smaller in any case than the rise time ta of the output relays of the matrix, ground potential to the line amplifier ZV 1 ... ZV n. At the same is placed on a further control line Ls2 during the same time interval and to the comparison circuits VS and VZ ground potential . During this time t1, the comparison circuits VS and VZ check the rows and columns of the relay matrix in the manner already described. For the case assumed here that a command is to be output, only one of n matrix lines and, moreover, only one of m matrix columns may always be excited during the output of information. Since the switch S is in position 1, if the matrix rows and matrix columns are correctly excited, output pulses are emitted via the output transistors of the comparison circuits VS and VZ in the manner already described, which control the mixer core FkM. An output pulse is only emitted via the transistor T2 and via the dual divider stage DT after the mixer core FkM has been reversed twice. This output pulse excites the release control L, which in turn applies ground potential to the line amplifiers for the time t2, which is in any case greater than the pick-up time of the output relays. The corresponding relay can pick up.

Bei der Ausgabe von Meldungen ist die Zahl der erregten Spalten beliebig. Bei einer »1 aus n«-Prüfung kommt es also dann nur darauf an, daß jeweils nur eine einzige Zeile der Relaismatrix erregt ist. Die entsprechende Prüfschaltung wird in der F i g. 3 durch Umlegen des Schalters. S in die Stellung 2 gebildet. Die Vergleichsschaltung VZ steuert dann direkt den Dualteiler DT. Die Vorgänge verlaufen im einzelnen in derselben Weise.When outputting messages, the number of excited columns is arbitrary. In the case of a "1 out of n" check, it is only important that only one only row of the relay matrix is energized. The corresponding test circuit is in FIG. 3 by flipping the switch. S formed in position 2. The comparison circuit VZ then directly controls the dual divider DT. The processes take place in detail in same way.

Die Anzeige »keine Zeile oder Spalte erregt« bzw. »mehr als eine Zeile oder Spalte erregt« wird durch eine Alarmschaltung AS erreicht. Die Alarmschaltung AS wird von der Steuerschaltung K angestoßen und von der Freigabesteuerung L abgeschaltet: Da ein in der Alarmschaltung enthaltenes Relais um die Zeit t3, die größer ist als die Prüfzeit t1, ansprechverzögert ist, wird erst dann ein Alarm ausgelöst, wenn über den Mischkern FkM und über die Dualteilerstufe DT kein Ausgabeimpuls geliefert wird und somit die Prüfung nicht erfolgreich war.The display "no row or column excited" or "more than one row or column excited" is achieved by an alarm circuit AS . The alarm circuit AS is triggered by the control circuit K and switched off by the release control L: Since a relay contained in the alarm circuit is delayed by the time t3, which is greater than the test time t1, an alarm is only triggered when the mixer core FkM and no output pulse is supplied via the dual divider stage DT and thus the test was not successful.

Claims

Claims: 1. Circuit arrangement for external potential-free testing of a line multiple consisting of n rows and m columns in the manner of a "1 of n" code signal tester, characterized in that parallel to the row and / or column lines (L1 ... L n) of the line multiple (LV) a test line (Lp) is arranged, which is connected to each parallel line (L 1 ... L n) of the line multiple via diodes (D1 ... D n) and test resistors (Rp1 ... Rpn) (LV) is connected and through which a test current (ip) depending on the number of energized lines (L 1 ... L n ) flows, and that a comparison circuit (V) is present, which has a magnetic core (Mk) with a rectangular hysteresis loop which is excited in one direction by the test current (ip) via a first winding (w 1) and is excited in the opposite direction via a second winding (w2) by comparison current pulses (iv) (FIG. 1).

2. Circuit arrangement according to claim 1, characterized in that the test resistors (Rpl ... Rpn) have such a value that the through the energized line via the energized line (z. B. L1) and via the zugeoxdneten test resistor ( e.g. Rp 1) flowing individual current (ik) is always greater than the magnetic reversal field strength (H, - 4 of the magnetic core (Mk [F i g.1]).

3. Circuit arrangement according to claim 1 and 2, characterized in that a resistor (Rv) lying in the comparison circuit has such a value that the excitation caused by the comparison pulse current (iv) flowing through this resistor (Rv) is always smaller than the sum of the from the double single current of a line (2 ik) generated excitation and the magnetic reversal field strength (H #, - 0 of the magnetic core (F i g.1).

4. Circuit arrangement according to claim 1 to 3, characterized in that both the comparison pulse current (iv) as well as the individual current (ik) of the same current source can be removed.

5. Circuit arrangement according to claim 1 to 4, characterized in that for the line-by-line "1 out of n" check all lines (Z.1 ... Zn) are assigned a line comparison circuit (VZ) which is determined by one of the number of excited lines dependent test current is energized (IPZ), and by comparison of current pulses (ivb), and that the column-wise "1 from m" exam all columns (S1... Sm) a column comparison circuit (VS) is assigned to that of the excited by one of the number Column-dependent test current (ips) and excited by a comparison pulse current (iva) (Fig. 3).

6. Circuit arrangement according to claim 5, characterized in that the for Control of the row and column comparison circuits (VS or VZ) necessary Comparison pulse currents (iva and ivb) are phase-shifted from one another and the Clock supply of the system can be taken (Fig. 3).

7. Circuit arrangement according to Claim 6; characterized in that the distance between two comparison pulses is greater than the switch-on times of the row and column control. B.

Circuit arrangement according to Claim 5, characterized in that in the case of a "1 out of n" and a "1 out of m" check by the output of the row comparison circuit (VZ) and column comparison circuit (VS) with only one excited row and only one excited column occurring output pulse a downstream mixer core (FkM) is excited and that thereby a release control (L) via a dual divider stage (DT), which prevents an incorrect output pulse caused by the finite rise time of the line potential, is switched on (Fig. 3).

9. Circuit arrangement according to Claims 5 and 8, characterized in that in a "1 out of n" check by those occurring with only one excited line at the output of the line comparison circuit (VZ) Output pulse the dual divider stage (DT) is controlled directly (Fig. 3).

10. Circuit arrangement according to claim 1 to 8, characterized in that an unsuccessful test is displayed via an alarm circuit (AS) which is triggered by a control circuit (K) when the test process is initiated and which responds with a delay by a time (t3) , which is in any case greater than the test time of the comparison circuits (VZ, VS [Fig. 3]).

11. Circuit arrangement according to claim 10, characterized in that the alarm circuit (AS ) is switched off when the release control (L) is switched on (F i g. 3). Considered publications: German Auslegeschriften Nos. 1039 579, 1055 616, 1138 826.