DE1264114B - Verfahren zur Pruefung der Paritaet eines codierten Zeichens - Google Patents

Description

BUNDESREPUBLIK DEUTSCHLAND DEUTSCHES ^tw PATENTAMT

AUSLEGESCHRIFT

Int. Cl.:

Nummer:
Aktenzeichen:
Anmeldetag:
Auslegetag:

G06f

Deutsche Kl.: 42 m3 -11/10

B84725IXc/42m3
26. November 1965
21. März 1968

Die Erfindung betrifft ein Verfahren zur Prüfung der Parität eines codierten Zeichens, das entweder eine gerade Anzahl oder eine ungerade Anzahl von Bits aufweisen muß.

Bekanntlich verwendet man die Paritätsprüfung in der digitalen Datenverarbeitung zur Kontrolle der Funktionsfähigkeit eines Rechensystems. Dem Rechner oder beliebigen Registern desselben sollen daher fehlerfreie Eingangswerte zugeführt werden. Es müssen daher Fehler, die beim Lesen digitaler Information aus einem Speicher od. dgl. auftreten, festgestellt werden. Bei Feststellung eines Fehlers wird ein Signal erzeugt. Ein derartiges Fehlersignal kann verwendet werden, um den Rechenvorgang so lange zu unterbrechen, bis eine Korrektur durchgeführt oder sonstwie angezeigt wird, daß ein Fehler vorhanden ist.

Der Erfindung liegt die Aufgabe zugrunde, ein genaues, einfaches Paritätsprüfungssystem zur Feststellung von Fehlern und zur Erzeugung eines Signals bei Feststellung eines Fehlers zu schaffen. Das Paritätsprüfungssystem soll die von einem Speichermedium gelesenen Informationsbits abtasten und entweder ein einem Fehler in der codierten Information entsprechendes Fehlersignal oder ein Signal zur Überführung der Information in einen Rechner oder ein Register liefern. Das Paritätsprüfungssystem soll wirtschaftlich arbeiten und die Echtheit jedes von einem Bandleser od. dgl. erzeugten Zeichens oder Wortes anzeigen. Das Paritätsprüfungssystem soll aus möglichst wenig Bauteilen aufgebaut sein und trotzdem äußerst zuverlässig und genau sein. Weiterhin soll ein Verfahren die Prüfung codierter Information vor Verwendung dieser Information in einem digitalen Steuersystem od. dgl. ermöglichen.

Die Erfindung ist dadurch gekennzeichnet, daß

Verfahren zur Prüfung der Parität eines codierten Zeichens

Anmelder:

The Bunker-Ramo Corporation,

Canoga Park, Calif. (V. St. A.)

Vertreter:

Dipl.-Ing. M. Licht, Dr. R. Schmidt,

Dipl.-Wirtsch.-Ing. A. Hansmann

und Dipl.-Phys. S. Herrmann, Patentanwälte,

8000 München 2, Theresienstr. 33

Als Erfinder benannt:

Harvey James Rosener, Dayton, Ohio (V. St. A.)

Beanspruchte Priorität:
V. St. v. Amerika vom 27. November 1964
(414255)

a) in an sich bekannter Weise eine der Anzahl der Bits im codierten Signal proportionale Paritätsprüfungsspannung erzeugt wird,

b) in an sich bekannter Weise eine treppenförmige Vergleichsspannung erzeugt wird, deren aufeinanderfolgende Spannungsstufen jeweils vorgegebene Spannungswerte aufweisen, und

c) zur Prüfung der Richtigkeit des codierten Signals die Anzahl aufeinanderfolgender Spannungsschritte in an sich bekannter Weise festgestellt wird, die erforderlich ist, um einen in bestimmter fester Beziehung zur Paritätsprüfungsspannung stehenden Wert der Vergleichsspannung zu erzeugen.

Weiterbildungen der Erfindung sind in den Unteransprüchen gekennzeichnet.

Es ist bekannt, den Digitalwert eines binären Wortes durch einen Digital-Analog-Wandler in eine analoge Spannung umzuwandeln. Ein bekannter Digital-Analog-Wandler besteht aus einer Matrix aus Widerständen, in denen in Abhängigkeit vom Wert der einzelnen Binärstellen des Digitalwertes Ströme erzeugt werden, wenn die betreffende Binärstelle eine »1« zeigt, die dem Stellenwert der betreffenden Binärstellen proportional ist. In einem gemeinsamen Ableiterwiderstand der Widerstandsmatrix fließt also ein Sammelstrom, der ein analoges Maß für den Digitalwert ist.

Es ist auch bereits ein Analog-Digital-Umsetzer bekannt, bei dem die Analogspannung mit einer elektronisch erzeugten Stufenspannung verglichen wird, wobei die Anzahl der Spannungssprünge konstanter Amplitude in dieser Stufenspannung, die dem Betrag der Analogspannung entspricht, gezählt wird. Der dadurch erhaltene Zählwert entspricht der digitalen Anzeige der Analogspannung.

Ausführungsbeispiele der Erfindung werden nun näher an Hand von Zeichnungen erläutert; in diesen zeigt

Fig. 1 ein Blockschaltbild eines Paritätsprüfungssystems,

809 519/297

3 4

F i g. 2 verschiedene Wellenformen zur Erläute- Flip-Flop 56 wird dadurch zurückgestellt, so daß rung der Arbeitsweise des Paritätsprüfungssystems sein am Einstellausgang auftretendes Signal niedrig nach Fig. 1, ist. Dieses niedrige Signal wird über eine Diode57

F i g. 3 ein Diagramm einer Reihe von Codestellen, dem Zähler 48 zugeführt, der dadurch in seinem die transversal auf einem Eingabemedium angeord- 5 Rückstellzustand gehalten wird. Ein verzögertes Ausnet und mit einer ungeraden Anzahl von Codebits gangssignal des Multivibrators 52 wird über eine Leibesetzt sind, was einem richtigen Eingangssignal in tung 58 dem Flip-Flop 56 zugeführt, der dadurch einem auf Ungeradzahligkeit prüfenden Paritäts- nach einer geeigneten Zeitverzögerung gekippt wird, prüfungssystem entspricht, und Der Flip-Flop 56 weist zwei stabile Betriebszustände

Fig. 4 ein Diagramm ähnlich wie Fig. 3, bei dem io auf. Falls der Flip-Flop 56 in den »Ein»- oder »Einjedoch eine gerade Anzahl von Codebits vorhanden tell«-Zustand gesteuert wird, tritt auf der Leitung 60 ist. eine positiv verlaufende Flanke auf, durch die ein

Bei der in F i g. 1 dargestellten Ausführungsform Oszillator 62 aktiviert wird, dessen verzögertes Ausdes Paritätsprüfungssystems wird codierte Informa- gangssignal über eine Leitung 64 dem Schrittzähler tion den Eingängen 10,12,14,16,18, 20, 22 und 24 15 48 zugeführt wird.

zugeführt. Jeder Eingang steht über einen entspre- Der Oszillator 62 liefert die in Fig. 2 dargestellte

chenden Widerstand 28, 30, 32, 34, 36, 38, 40 bzw. Wellenform 94 an den Schrittzähler 48, der dadurch 42 mit einer Eingangsleitung 46 in Verbindung. bei jedem positiv verlaufenden Impuls 94 a in der Jedem Eingang wird ein Eingangssignal zugeführt, Wellenform 94 um eine Spannungsstufe höher gedessen Wert davon abhängt, ob an einer bestimmten 20 schaltet wird, wie aus der Wellenform 96 ersichtlich Codeposition innerhalb einer Gruppe von acht Code- ist. Jede durch den Schrittzähler 48 erzeugte Spanpositionen, die in den Fig. 3 und 4 dargestellt sind, nungsstufe kann im wesentlichen gleich der Spanein Informationsbit vorhanden ist oder nicht. nung sein, die in der Zählschaltung beim Auftreten Beispielsweise können die Eingänge mit den Aus- eines aktiven Eingangssignals auf der Leitung 46 ergangen eines üblichen photoelekrischen Bandlese- 25 zeugt wird. Vorzugsweise schaltet der Oszillator 62 gerätes od. dgl. verbunden sein. Zwischen jedem Aus- den Schrittzähler 48 um so viele Schritte weiter, wie gang des Bandlesegerätes und dem zugeordneten »hohe« oder aktive Eingangssignale an den der EinEingang des Paritätsprüfungssystems können geeig- gangsleitung 46 zugeordneten Eingängen vorhanden nete Pufferverstärker od. dgl. zwischengeschaltet sein, _smd.

welche Spannungen der gewünschten Amplitude und 30 Wenn der Schrittzähler 48 bis zu der durch das Polarität den entsprechenden Eingängen zuführen. . Eingangssignal auf der Leitung 46 festgelegten Es können auch dem Paritätsprüfungssystem nach Grenze geschaltet worden ist, erscheint auf der Fig. 1 von verschiedenen anderen Stellen eines Ausgangsleitung 66 des Zählers 48 (beispielsweise zu Rechners oder numerischen Steuersystems od. dgl. Beginn der nächsten Spannungsstufe) ein Ausgangs-Eingangssignale zugeführt werden. 35 signal, das zur Auslösung eines monostabilen MuM-

Wie aus den F i g. 3 und 4 ersichtlich ist, enthält vibrators 68 verwendet wird. Ein auf der Leitung 72 jede Codeposition eatweder eine »1« oder eine »0«. auftretendes verzögertes Ausgangssignal des Multivi-Bei jeder »1« kann ein »hohes« Eingangssignal dem brators 68 wird durch eine Inversionsschaltung 69 in entsprechenden Eingang und bei jeder »0« ein »nied- _eui normales Ausgangssignal umgewandelt. Durch riges« Eingangssignal dem entsprechenden Eingang 40 das Ausgangssignal der Inversionsschaltung 69 wird zugeführt werden. Wenn daher die in Fig. 3 darge- über eine Leitung 70 der Flip-Flop 56 in den »Aus«- stellte Codepositionsreihe durch das System nach oder »Rückstelk-Zustand gesteuert. Wenn sich der Fig. 1 geprüft wird, erhalten die Eingänge 10, 16 Flip-Flop 56 im Rückstellzustand befindet, wird der und 20 ein »hohes« Signal und die Eingänge 12, 14, Oszillator 62 angehalten, wie in Fig. 2 bei 94b dar-18, 22 und 24 ein »niedriges« Signal. Die »hohen« 45 gestellt ist.

Signale werden mit Hilfe der vorhandenen Wider-- Die vom Oszillator 62 gelieferten Impulse werden

stände addiert, so daß das gesamte auf der Leitung _auca über eine Inversionsschaltung 75 durch eine 46 auftretende Eingangssignal proportional zur An- Leitung 76 einem Flip-Flop 74 zugeführt. Da der Flipzahl der vorhandenen »!«-Signale ist. Dieses Ein- piop 74 zwei stabile Zustände aufweist, bewirkt er gangssignal wird einem Schrittzähler 48 zugeführt, 50 eine Untersetzung der Impulse um den Faktor 2, wie wodurch eine Grenze für die Anzahl der Zählschritte _aus der in F i g. 2 dargestellten Wellenform 100 ergesetzt wird, die vom Schrittzähler durchgeführt wer- sichtlich ist. Die erste negativ verlaufende Rückden kann. Beim Schrittzähler 48 kann es sich um flanke 94 c des Impulszuges 94 vom Oszillator 62 irgendeinen bekannten und üblicherweise als »Spei- _wird also durch die Inversionsschaltung 75 invertiert cherzähler« bezeichneten Typ handeln. 55 und steuert den Flip-Flop 74 in den »Ein«- oder

Weiterhin ist ein Eingang 50 vorgesehen, dem ein »Einstell«-Zustand. Die zweite negativ verlaufende Startimpuls, beispielsweise ein durch ein Perfora- Rückflanke 94 d des Impulszuges 94 steuert den Fliptionsloch eines Lochstreifens abgeleiteter Impuls, zu- Flop 74 in den »Aus«-Zustand. Die dritte negativ vergeführt wird. Durch den dem Eingang 50 zugeführ- laufende Rückflanke des Impulszuges 94 bewirkt ten Startimpuls wird ein monostabiler Multivibrator 60 wiederum eine Auslösung in den »Ein«-Zustand, usw. angesteuert, der daraufhin einen positiv verlaufen- Nachdem der Schrittzähler 48 den Multivibrator

den »normalen« oder iV-Ausgangsimpuls liefert, der 68 und dieser wiederum den Flip-Flop 56 in den über eine Leitung 54 einem direkt gekoppelten Rück- »Aus«- oder »Rückstelk-Zustand über die Leitung Stelleingang DR des Schrittzählers 48 zugeführt wird, 70 gesteuert hat, wird ein »niedriges« Signal einer wodurch dieser in den Anfangszustand gebracht wird 65 Leitung 78 zugeführt. Der Multivibrator 68 liefert und nun für den Operationszyklus bereitsteht. Von jedoch zu diesem Zeitpunkt auf Grund der Inverder Leitung 54 wird über die Leitung 55 auch ein sionsschaltung 69 ein »hohes« Ausgangssignal an die Rückstellsignal einem Flip-Flop 56 zugeführt. Der Leitung 79.

An den Einstellausgang des Hip-Flops 74 ist eine Inversionsschaltung 80 angeschlossen, welche das vom Flip-Flop 74 gelieferte Signal invertiert und einer Leitung 82 zuführt. Wenn daher der Flip-Flop 74 sich im »Ein«- oder »Einstelk-Zustand befindet, tritt auf der Leitung 82 ein »niedriges« Signal auf. Falls sich jedoch der Flip-Flop 74 im »Aus«- oder »Rückstelk-Zustand befindet, erscheint auf der Leitung 82 ein »hohes« Signal.

Die Leitungen 79 und 82 stehen mit einem Gatter 84 in Verbindung, das an den Ausgang 86 nur dann ein Signal liefert, wenn auf den beiden Leitungen 79 und 82 ein »hohes« Signal vorhanden ist. Falls die Eingänge des Gatters 84 nicht beide mit »hohen« Signalen beaufschlagt werden, verbleibt der Ausgang 86 im »niedrigen« Zustand. Die Leitungen 78 und 82 sind an ein NOR-Gatter 88 angeschlossen, welches an den Ausgang 90 ein Fehlersignal, d. h. ein »hohes« Signal liefert, wenn auf den beiden Leitungen 68 und 82 ein »niedriges« Signal vorhanden ist.

Die an den Ausgängen 86 und 90 auftretenden Ausgangssignale können zur Steuerung der Informationseingabe in einen Rechner, ein anderes digitales System oder in eine nachfolgende Stufe innerhalb dieses Systems verwendet werden. Wenn bei der dargestellten Ausführungsform eine ungerade Anzahl von »1«-Bits an den Eingängen auftritt, erscheint am Ausgang 86 ein »1 «-Signal. Falls jedoch eine gerade Anzahl von »1«-Bits an den Eingängen auftritt, erscheint am Ausgang 90 ein »1 «-Signal, d.h. ein Fehlersignal. Bei der dargestellten Ausführungsform ist es also erforderlich, daß jede Codepositionsreihe eine ungerade Anzahl von »1«-Bits enthält.

Die Arbeitsweise des beschriebenen Paritätsprüfungssystems soll nun an Hand von speziellen Beispielen erläutert werden. Falls die in F i g. 3 dargestellte Information dem Eingang einges digitalen Systems oder dem Eingang einer weiteren Stufe dieses Systems zugeführt wird, treten die in F i g. 2 dargestellten Wellenformen im Paritätsprüfungssystem auf. Die in F i g. 3 dargestellte Information enthält eine ungerade Anzahl von »1«-Bits. Nimmt man an, daß jedes »1«-Bit im Schrittzähler einen Spannungssprung von 2 V zur Folge hat, dann erscheint beim Beispiel nach F i g. 3 im Schrittzähler ein Signal von 6 V. Wird nun der Startimpuls 92 dem Eingang 50 zugeführt, dann wird der Multivibrator 52 für ein vorgegebenes Zeitintervall in den »Ein«-Zustand gesetzt. Das verzögerte positiv verlaufende Ausgangssignal des Multivibrators 52 steuert den Flip-Flop 56 in den »Ein«- oder »Einstelk-Zustand. Durch den Flip-Flop 56 wird nun der Oszillator 62 zur Abgabe von Impulsen an den Schrittzähler 48 so lange veranlaßt, bis die Wellenform 96 einen Spannungswert erreicht, der über dem durch das Eingangssignal auf der Leitung 46 festgelegten Wert liegt. Der Zähler 48 liefert daraufhin einen Ausgangsimpuls 98. Durch den Ausgangsimpuls 98 wird der Multivibrator 68 in den »Ein«-Zustand geschaltet, wodurch auf der Leitung 79 und der Leitung 70 ein »hohes« Signal auftritt. Dem Flip-Flop 74 wird die auf der Leitung 64 auftretende Wellenform 94 zugeführt, die durch den Flip-Flop 74 im Verhältnis 2:1 untersetzt wird und dadurch die Wellenform 100 ergibt. Jede negativ verlaufende Rückflanke eines Impulses vom Oszillator 62 bewirkt nämlich eine Zustandsänderung des Flip-Flops 74, so daß dieser zwischen dem »Einstell«- und »Rückstelk-Zustand hin und her geschaltet wird.

Im vorliegenden Beispiel liefert der Oszillator 62 vier positiv verlaufende und vier negativ verlaufende Impulse, bevor er durch den Flip-Flop 56 abgeschaltet wird. Das Ausgangssignal des Flip-Flops 74 befindet sich daher in einem »niedrigen« Zustand. Dieses »niedrige« Ausgangssignal wird durch die Inversionsschaltung 80 in ein »hohes« Signal übergeführt, das auf der Leitung 82 erscheint. Da das Signal auf der Leitung 82 sich im »hohen« Zustand

ίο befindet, liefert das NOR-Gatter 88 ein niedriges Ausgangssignal an den Ausgang 90. Da jedoch das auf der Leitung 62 auftretende Signal 102 durch die Inversionsschaltung 69 umgekehrt wird, liefert das Gatter 84 ein »hohes« »Richtig«-Signal an den Ausgang 86. Ein am Ausgang 86 auftretendes »Richtig«- Signal kann zur Einleitung einer Daten- oder Informationseingabe in einen Ziffernspeicher oder zur Datenüberführung von einer Stufe in die andere Stufe eines digitalen Systems verwendet werden.

Die in F i g. 4 dargestellte codierte Information enthält vier »1«-Bits. In diesem Fall entstand also bei der Eingabe oder Ablesung der Information ein Fehler, da eine gerade Anzahl von »1«-Bits vorhanden ist. Dieser Fehler kann entweder beim Aufzeichnen oder Ablesen der Information oder aber auch in einer bestimmten Stufe eines Rechners oder eines anderen Systems eingeschleppt worden sein. Nach Aufnahme der in der schematischen Fi g. 4 dargestellten Information arbeitet das Paritätsprüfungssystem nach F i g. 1 in der vorher beschriebenen Weise, jedoch erzeugt der Oszillator 62 im Gegensatz zur obigen Arbeitsweise noch einen weiteren negativ verlaufenden und einen weiteren positiv verlaufenden Impuls. Der zusätzliche negativ verlaufende Impuls bewirkt eine Auslösung des Flip-Flops 74 in den »Einstelk-Zustand, so daß dessen Ausgangssignal über die Inversionsschaltung 18 in ein auf der Leitung 82 auftretendes »niedriges« Signal umgewandelt wird. Da jedoch nun zwei »niedrige« Signale am NOR-Gatter 88 anliegen, erscheint am Ausgang 90 ein »hohes« Signal, d. h. ein Fehlersignal. Dieses Fehlersignal kann verwendet werden, um so lange weitere Operationen zu unterbinden, bis der Fehler korrigiert worden ist.

Da der Flip-Flop 74 im »Einstelk-Zustand verbleibt, wenn ein Fehler auftritt, wird dem Flip-Flop 74 über eine Leitung 104 ein Rückstellsignal zugeführt.

Falls also eine ungerade Anzahl von »1«-Bits vorliegt, erscheint am Ausgang 86 ein Signal. Falls jedoch eine gerade Anzahl von »1«-Bits vorliegt, tritt am Ausgang 90 ein Fehlersignal auf. Durch Weglassen der Inversionsschaltung 80 oder durch Einschaltung einer weiteren Inversionsschaltung in Reihe zur Inversionsschaltung 80 kann das System nach F i g. 1 an einen geraden Paritätscode angepaßt werden. Bei einem ungeraden Paritätscode muß ein »1«- Paritätsbit addiert werden, wenn sonst eine gerade Anzahl von »1«-Bits ein bestimmtes Zeichen oder Wort darstellt.

Bei diesem Verfahren wird also auf der Leitung 46 eine Paritätsprüfungsspannung erzeugt, die proportional zur Anzahl der Bits einer digital codierten Zahl ist, wie sie beispielsweise in F i g. 3 oder 4 dargestellt ist. Wie aus F i g. 2 ersichtlich ist, wird auch eine treppenförmige Vergleichsspannung erzeugt, deren aufeinanderfolgende Spannungsstufen entsprechende vorgegebene Spannungswerte aufweisen

7 8

(beispielsweise Spannungswerte, die den vom Schritt- males Ausgangssignal liefert, d. h. ein Ausgangszähler beim Auftreten einer »1« in einer Codeposi- signal, welches bei Auslösung des Multivibrators zution erzeugten Spannungssprüngen entsprechen). Es nächst positiv verläuft. Das Symbol »D« bezeichnet wird dann die zur Erzielung einer in fester Beziehung den Ausgang eines Multivibrators oder Oszillators, (beispielsweise Gleichheit) zum Wert der Paritäts- 5 der ein verzögertes Ausgangssignal liefert, d. h. ein prüfungsspannung stehenden Vergleichsspannung er- Ausgangssignal, das zunächst negativ verläuft, wie forderliche Anzahl von aufeinanderfolgenden Span- dies beispielsweise für den Multivibrator 68 in F i g. 2 nungsstufen abgetastet. Bei der bevorzugten Ausfüh- bei 102 dargestellt ist. Das Symbol »S« bezeichnet rungsform sind die aufeinanderfolgenden Spannungs- entweder den Einstelleingang eines Flip-Flops, d. h. stufen der Wellenform 96 gleich und haben einen 10 den Eingang, durch welchen der Flip-Flop zwar ein-Spannungswert von ungefähr 2 V. Beispielsweise gestellt, jedoch nicht rückgestellt werden kann, oder verursacht das in Fig. 3 gezeigte erste Bit»l« am den Einstellausgang des Flip-Flops, d.h. den AusEingang 20 einen »hohen« Spannungszustand, der gang, der ein »hohes« Signal liefert, wenn der Flipwiederum eine Paritätsprüfungsspannung von unge- Flop sich im »Einstelk-Zustand befindet. Das Symfähr 2 V im Schrittzähler 48 zur Folge hat. Beispiels- i₅ bol »5« am Flip-Flop 74 deutet an, daß ein positiv weise kann die Eingangsleitung 46 an eine npn- verlaufender Impuls den Zustand des Flip-Flops un-Emitterfolgeschaltung angeschlossen sein, die eine abhängig davon ändert, ob der Flip-Flop zunächst Paritätsprüfungsspannung erzeugt, die proportional eingestellt oder rückgestellt ist. Mit dem Symbol »2?« ist zur Anzahl der aktivierten Eingänge 10, 12, 14, ist ein mit Impulsen beaufschlagbarer Rückstellein-16, 18, 20, 22 und 24. Der Emitter eines pnp-Tran- 20 gang eines Flip-Flops bezeichnet, während das Symsistors kann mit einem Speieherkondensator des bol »Di?« für einen direkt gekoppelten Rückstellein-Schrittzählers derart verbunden sein, daß er unmittel- gang des Flip-Flops oder des Schrittzählers steht, bar die Stufen- oder Treppenwellenform 96 nach Die beschriebene Ausführungsform kann natürlich

F i g. 2 aufnimmt. Die von der Emitterfolgeschaltung in mannigfacher Weise abgeändert werden. Beispielserzeugte Analogspannung, die proportional zur An- 25 weise ist es nicht erforderlich, daß die aufeinanderzahl der aktivierten Eingänge ist, kann an die Basis folgenden Stufen der treppenförmigen Wellenform 96 des pnp-Transistors angelegt werden, so daß dieser gleich sind. Weiterhin kann das Ausgangssignal des Transistor leitend wird, sobald die an seinen Emitter Schrittzählers 48 in Abhängigkeit irgendeiner ReIaangelegte treppenförmige Wellenform 96 die an die tion zwischen der Paritätsprüfungsspannung und der Basis angelegte Paritätsprüfungsspannung überschrei- 30 treppenförmigen Vergleichsspannung ausgelöst wertet. Das beim Übergang vom nichtleitenden in den den, solange nur eine gerade Anzahl von aktiven leitenden Zustand des Transistors entstehende Signal Eingängen Ausgangssignale zur Folge haben, die von kann verstärkt und dem Ausgang 66 als positiv ver- den Ausgangssignalen verschieden sind, die auftreten, laufendes Signal zugeführt werden. Falls positiv ver- wenn eine ungerade Anzahl von Eingängen aktilaufende Impulse, wie die Impulse 94a in Fig. 2, ₃₅ viert ist.

einem Speicherkondensator des Schrittzählers züge- I_n den F i g. 3 und 4 ist ein Teil eines Papierführt werden, kann eine geeignete Schaltung Streifens gezeigt, auf dem auf jeder Seite eines in der (Bootshep-Schaltung) vorgesehen werden, damit die Mitte befindlichen Perforationsloches vier Codeposidem Speicherkondensator zugeführten aufeinander- tionen vorgesehen sind, d. h. insgesamt acht Codefolgenden Ladungen gleich sind und im wesentlichen _4O positionen. Die »1«-Bits können durch Löcher oder gleiche Spannungsstufen der Wellenform 96 zur Folge andere, ähnliche unterscheidbare Marken dargestellt haben. sein. Die Codepositionen können sich natürlich auch

Der direkt gekoppelte Rückstelleingang des Stufen- in Längsrichtung des Streifens erstrecken, d. h. in Bezählers dient zur Entladung des Speicherkondensa- wegungsrichtung des Streifens, so daß die Löcher oder tors. Beispielsweise kann die Diode 57 über einen 45 Markierungen entlang einer einzigen Spur des Aufgeeigneten, verhältnismäßig niederohmigen Wider- zeichnungsmediums zur Aktivierung der entsprechenstand mit dem Speicherkondensator verbunden sein. den Eingänge der Schaltung nach F i g. 1 herangezogen Jede der Rückstelleitungen 54 und 93 kann mit dem werden können.

Eingang einer geeigneten Verstärkerstufe in Verbin- wie aus Fig. 2 ersichtlich ist, steigt die Wellendung stehen, die auf ein positives Eingangssignal hin 50 form 96 auf eine vierte Stufe an, bevor das bistabile über eine geeignete Diode an die Leitung 94 im Element 74 abgeschaltet wird. Statt dessen könnte der wesentlichen Erdpotential legt, so daß der Speicher- Schrittzähler auch so geschaltet werden, daß er ein kondensator des Schrittzählers entladen werden kann. Ausgangssignal an die Leitung 66 liefert, sobald die

Beim Oszillator 62 kann es sich um einen üblichen dritte Stufe erreicht wird. Der Schrittzähler könnte frei laufenden Multivibrator handeln, der beim Auf- 55 auch zwei oder mehr Stufen durchlaufen, bevor ein treten eines positiv verlaufenden Impulses auf der der Spannung eines aktivierten Einganges entLeitung 60 zu kippen beginnt und weiter kippt, so- sprechender Spannungssprung erzeugt wird. Die Anlange der Leitung 60 vom Flip-Flop 56 eine »hohe« zahl der Schritte des Schrittzählers braucht also nicht Spannung zugeführt wird. Bei der in Fig. 1 darge- exakt gleich der Anzahl der aktiven Eingänge zu sein, stellten Ausführungsform der Erfindung wird eine 60 sondern es ist nur erforderlich, daß die Anzahl der »positive Logik« verwendet. Bei einer positiven Schritte eine eindeutige Funktion der aktiven EinLogik sind positiv verlaufende Impulse zur Aus- gänge ist. Weiterhin braucht der Schrittzähler nicht lösung der Multivibratoren, Flip-Flops, des Oszilla- unterbrochen zu werden, wie dies bei 96a in Fig. 2 tors und des Schrittzählers 48 erforderlich. Es könnte dargestellt ist, sondern könnte beispielsweise einen natürlich auch eine sogenannte »negative Logik« Ver- 6₅ Zyklus von neun Schritten durchlaufen, da es bei der wendung finden. beschriebenen Ausführungsform nur erforderlich ist,

In den Zeichnungen wird das Symbol »Λί« für den daß die negativ verlaufenden Impulse 94 c vom Oszil-Ausgang eines Multivibrators verwendet, der ein nor- lator 62 zum Flip-Flop 74 unterbrochen werden.

Eine solche Unterbrechung könnte natürlich auch beispielsweise durch ein UND-Gatter in der Leitung 76 durchgeführt werden, welches die vom Oszillator gelieferten Impulse blockiert, wenn der Schrittzähler ein Ausgangssignal liefert.

Claims (5)

Patentansprüche:

1. Verfahren zur Prüfung der Parität eines codierten Zeichens, das entweder eine gerade Anzahl oder eine ungerade Anzahl von Bits aufweisen muß, dadurch gekennzeichnet, daß

a) in an sich bekannter Weise eine der Anzahl der Bits im codierten Signal proportionale Paritätspriifungsspannung erzeugt wird, ^J5

b) in an sich bekannter Weise eine treppenförmige Vergleichsspannung erzeugt wird, deren aufeinanderfolgende Spannungsstufen jeweils vorgegebene Spannungswerte aufweisen, und

c) zur Prüfung der Richtigkeit des codierten Signals die Anzahl aufeinanderfolgender Spannungsschritte in an sich bekannter Weise festgestellt wird, die erforderlich ist, _a. um einen in bestimmter fester Beziehung zur ^a Paritätspriifungsspannung stehenden Wert der Vergleichsspannung zu erzeugen.

2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß bei der Erzeugung der Paritätsprüfungsspannung jedem Bit je eines von untereinander gleichen oder nur unwesentlich voneinander verschiedenen Gewichten zugemessen wird und jede Spannungsstufe der Vergleichsspannung im wesentlichen gleich diesem Gewicht gemacht wird und bei der Prüfung der Richtigkeit des digital codierten Signals durch Abgabe einer der zur Erzielung einer der Paritätsprüfungsspannung entsprechenden Vergleichsspannung erforderlichen Anzahl von Impulsen, die der Anzahl von Spannungsschritten entspricht, festgestellt wird, ob die Anzahl der erzeugten Impulse geradzahlig oder ungeradzahlig ist.

3. Paritätsprüfungsschaltung zur Durchführung des Verfahrens nach den vorhergehenden Ansprüchen, dadurch gekennzeichnet, daß die erste Einrichtung zum Erzeugen einer Paritätsprüfungsspannung Eingänge (10 bis 24) aufweist, denen die den Codepositionen entsprechenden Signale zugeführt werden, die zur Erzeugung eines der Anzahl der in einem bestimmten Zustand befindlichen Codepositionen proportionalen Eingangssignals dienen, daß die zweite Einrichtung zur Erzeugung einer Vergleichsspannung einen Schrittzähler (48) enthält, der mit den Eingängen in Verbindung steht und nach einer dem Eingangssignal proportionalen Anzahl von Schlitten ein Ausgangssignal erzeugt, sowie einen Oszillator (62), dessen Ausgang mit dem Schrittzähler in Verbindung steht, um diesen durch aufeinanderfolgende Impulse in aufeinanderfolgenden Schritten zu schalten, und ein bistabiles Element (14) aufweist, dessen Eingang mit dem Oszillator in Verbindung steht und dadurch abwechselnd zwischen einem Einstellzustand und einem Rückstellzustand gekippt wird, und die Vorrichtung zur Feststellung der zur Erzielung einer bestimmten Vergleichsspannung erforderlichen Anzahl von aufeinanderfolgenden Spannungssprüngen ein Element (68) enthält, welches auf das Ausgangssignal des Schrittzählers anspricht und dadurch eine weitere Betätigung des bistabilen Elementes durch den Oszillator verhindert, und die eine Gatterschaltung (84 bzw. 88) aufweist, welche jeweils verschieden auf den Einstellzustand und Rückstellzustand des bistabilen Elementes anspricht und je nachdem, ob eine gerade oder ungerade Anzahl von in einem bestimmten Zustand vorliegenden Bitpositionen vorliegt, entweder ein Fehlersignal oder ein Schaltsignal liefert.

In Betracht gezogene Druckschriften:
Österreichische Patentschrift Nr. 203 766;
Frequenz, 1963, Bd. 17, Nr.

4, S. 149 und 150;
IBM, Techn. Discl. Bulletin, Vol. 5, Nr.

5, Oktober 1962, S. 30, 31.

Hierzu 1 Blatt Zeichnungen

809 519/297 3.68 © Bundesdruckerei Berlin