DE1192699B - Speichermatrix mit Kondensatoren - Google Patents
Speichermatrix mit KondensatorenInfo
- Publication number
- DE1192699B DE1192699B DEJ22809A DEJ0022809A DE1192699B DE 1192699 B DE1192699 B DE 1192699B DE J22809 A DEJ22809 A DE J22809A DE J0022809 A DEJ0022809 A DE J0022809A DE 1192699 B DE1192699 B DE 1192699B
- Authority
- DE
- Germany
- Prior art keywords
- diodes
- drive lines
- word
- pulse
- storage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000003990 capacitor Substances 0.000 title claims description 20
- 239000011159 matrix material Substances 0.000 title claims description 7
- 238000000605 extraction Methods 0.000 claims description 7
- 230000000295 complement effect Effects 0.000 claims description 5
- 230000001419 dependent effect Effects 0.000 claims description 2
- 210000004027 cell Anatomy 0.000 description 8
- 230000001066 destructive effect Effects 0.000 description 3
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000008929 regeneration Effects 0.000 description 2
- 238000011069 regeneration method Methods 0.000 description 2
- 238000005070 sampling Methods 0.000 description 2
- 238000006880 cross-coupling reaction Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 238000005562 fading Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 210000000352 storage cell Anatomy 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/403—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration common to a multiplicity of memory cells, i.e. external refresh
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/36—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using diodes, e.g. as threshold elements, i.e. diodes assuming a stable ON-stage when driven above their threshold (S- or N-characteristic)
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Memories (AREA)
Description
BUNDESREPUBLIK DEUTSCHLAND
DEUTSCHES
PATENTAMT
AUSLEGESCHRIFT
Int. Cl.:
H03k
Deutsche Kl.: 21 al-37/40
Nummer: 1192 699
Aktenzeichen: J 22809IX c/21 al
Anmeldetag: 11. Dezember 1962
Auslegetag: 13. Mai 1965
Die Erfindung betrifft eine Speichermatrix mit Kondensatoren, deren eine Klemme mit dem Verbindungspunkt
zweier zwischen zwei Treibleitungen gleichsinnig in Reihe geschalteter Dioden verbunden
ist und deren andere Klemme an eine Entnahmeleitung angeschlossen ist.
Es sind Speicheranordnungen bekannt, in denen binäre Angaben durch eine negative bzw. eine positive
Ladung eines Kondensators dargestellt wird. Bei einem bekannten Kondensatorspeicher sind an die
eine Klemme des Kondensators zwei Dioden — die eine mit ihrer Anode, die andere mit ihrer Kathode —
angeschlossen, die durch gegenphasige Taktgebersignale derart gesteuert werden, daß die beiden
Dioden als einziger Schalter wirken, über den während der Taktgebersignale ein Strom in der einen
oder ein Strom in der anderen Richtung fließen kann.
In einer weiteren bekannten Speichermatrix mit Kondensatoren wird jeder ungeladene Kondensator
während eines ersten Taktgeberimpulses über eine erste Diode geladen und über eine weitere Diode
während des folgenden Taktgeberimpulses entladen.
Es sind weiter Dioden bekannt, deren Kapazität von der angelegten Spannung abhängig ist. Die bekannten
Kondensatorspeicher haben den Nachteil, daß die Speicherentnahme eine löschende Wirkung
hat. Es ist die Aufgabe der Erfindung, einen Speicher zu schaffen, der eine nichtlöschende Entnahme ermöglicht.
Gemäß der Erfindung ist die Speichermatrix mit Kondensatoren, deren eine Klemme mit
dem Verbindungspunkt zweier zwischen zwei Treibleitungen gleichsinnig in Reihe geschalteter Dioden
verbunden ist und deren andere Klemme an eine Entnahmeleitung angeschlossen ist, gekennzeichnet
durch die Verwendung an sich bekannter Dioden mit spannungsabhängiger Kapazität und dadurch, daß
die Einspeicherung durch zeitlich koinzidente und komplementäre Impulse auf den Treibleitungen
(Wort-Treibleitungen A, B) und einen gleichzeitigen Impuls auf einer der Entnahmeleitungen (Bit-Treibleitungen
C) und das Auslesen auf der Entnahmeleitung durch zeitlich koinzidente und komplementäre
Impulse auf den Treibleitungen (Wort-Treibleitungen A, B) erfolgt.
Den Dioden wird sowohl zum Schreiben als auch zum Lesen gleichzeitig je ein Impuls mit entgegengesetzter
Polarität zugeführt. Zum Einspeichern muß zugleich ein positiver oder negativer Impuls auf die
Bit-Treibleitung gegeben werden. Je nach der Polarität des Bit-Impulses wird eine der Dioden leitend,
um dadurch eine Aufladung des Kondensators mit der einen oder der anderen Polarität zu ermöglichen.
Speichermatrix mit Kondensatoren
Anmelder:
International Business Machines Corporation,
Armonk, N. Y. (V. St. A.)
Vertreter:
Dipl.-Ing. H.-E. Böhmer, Patentanwalt,
Böblingen (Württ), Sindelfinger Str. 49
Als Erfinder benannt:
John B. Gunn, Yorktown Heights, N. Y.
(V. St. A.)
Beanspruchte Priorität:
V. St. v. Amerika vom 18. Dezember 1961
(160173)
V. St. v. Amerika vom 18. Dezember 1961
(160173)
Um eine Information dem Speicherelement zu entnehmen, werden wieder zwei gleiche Impulse entgegengesetzter
Polarität auf die Wort-Treibleitungen gegeben. Abhängig davon, ob die gespeicherte Aufladung
von positiver oder negativer Polarität ist, wird eine höhere Spannung an der unteren oder der
oberen Diode auftreten. Da sich bei den verwendeten Dioden die Kapazität mit der ihnen aufgedrückten
Spannung ändert, wird die Diode mit der zur Zeit des Entnahmesignals entwickelten höheren
Spannung eine höhere Aufladung als die andere Diode übertragen und dadurch einen Ausgangsimpuls
in der Bit-Treibleitung mit einem durch die gespeicherte Aufladung bestimmten Vorzeichen erzeugen.
Neben der nichtzerstörenden Entnahme zeichnet sich die Erfindung vor allem durch eine sehr hohe
Entnahmegeschwindigkeit aus, gemessen wurde z. B. eine Speicherentnahme mit einem Impuls von
2,5 Nanosekunden. Ein weiterer Vorteil ist, daß die Treibimpulse nur eine geringe Spannung, z. B.
0,5 Volt, aufzuweisen brauchen.
Weitere Merkmale der Erfindung sind in den Unteransprüchen enthalten. Die Erfindung wird nunmehr
an Hand der Zeichnungen beschrieben. Es zeigt
Fig. 1 ein schematisches Schaltbild einer Speicheranlage
mit veränderlicher Kapazität gemäß der Erfindung,
509 569/118
F i g. 2 Spannungs-Strom-Kennlinien eines Speicherelementes,
F i g. 3 ein Impulsprogramm zur Erläuterung der Speicheranlage gemäß der Fig. 1.
F i g. 1 zeigt eine Speichermatrix, in der Speicherelemente mit veränderlicher Kapazität gemäß der
Erfindung verwendet werden. Die Funktion der Speicherelemente wird an Hand des Speicherelementes
in der oberen linken Ecke der Matrix erläutert. Die Dioden 10 und 11 sind hintereinandergeschaltet
zwischen die Wort-Treibleitung A und B gelegt, und der Kondensator 14 ist zwischen die
Verbindungsstelle X der beiden Dioden und die Bit-Treibleitung C geschaltet. Die verwendeten Dioden
weisen eine nichtlineare Kapazität in Abhängigkeit von der ihnen aufgedrückten Spannung auf.
In Betrieb werden komplementäre Spannungsimpulse an die Wort-Treibleitungen A und B angelegt,
so daß in jeder Zelle die obere Elektrode der Diode 10 und die untere Elektrode der Diode 12
gleichzeitig im gleichen Ausmaß positiv bzw. negativ werden. Wenn die Dioden 10 und 12 gleich sind und
im Kondensator keine Aufladung gespeichert ist, bleibt der Stromkreis im Gleichgewicht, und es wird
kein Signal am Verbindungspunkt X erzeugt. Wenn am Punkt X z. B. eine positive Aufladung vorhanden
ist, wird die Kapazität einer der Dioden erhöht und die Kapazität der anderen Diode verringert, so daß
beim Anlegen der Impulse an die Wort-Treibleitungen A und B ein Signal erzeugt und mittels des
Kondensators 14 in die Bit-Leitung C übertragen wird. Wenn eine negative Aufladung gespeichert war,
wird ein Signal mit der entgegengesetzten Polarität in der Leitung C erscheinen. Wenn die Dioden so, wie
in der F i g. 1 gezeigt, verbunden sind, so daß jede Diode in der Durchlaßrichtung einen Impuls empfängt,
ist das Vorzeichen des in der Leitung C entwickelten Signals entgegengesetzt zu der Spannung
der gespeicherten Aufladung. Wenn die Polarität geändert wird, so daß die Dioden die Impulse in der
Sperrichtung empfangen würden, würde die Spannung in der Leitung C gleichsinnig mit der der gespeicherten
Aufladung sein. Vom Gesichtspunkt der Abfühlung der in der Zelle gespeicherten Information
besteht kein Unterschied, welche Polarität verwendet wird, solange die Leitfähigkeit der Diode
halbwegs gering bleibt. Wesentlich ist, daß die Polarität der gespeicherten Aufladung nicht zerstörend
durch die Feststellung der in einem Netzwerk nichtlinearer Kondensatoren erzeugten Ungleichheit aus-
gelesen wird. Die Entnahme ist deshalb nicht zerstörend, weil zur Erzeugung des Elektronenflusses
durch die Dioden eine verhältnismäßig geringe Spannung angelegt wird. Der einzige Strom im Stromkreis
ist der Verschiebungsstrom infolge der Kapazitäts-Ungleichheit.
Die Zeit, für welche eine Information gespeichert werden kann, ist begrenzt, weil die Ladung des Kondensators
über die Konduktanz der Dioden 10,12 und des Kondensators 14 abgeleitet wird.
Zum Einspeichern muß dem Kondensator eine Ladung über den Punkt X zugeführt werden. Um an
einem bestimmten Platz des Speichers schnell einzuschreiben, muß folgendermaßen verfahren werden.
Die Polarität der Dioden ist so gewählt, daß die Impulse in Durchlaßrichtung angelegt werden, wobei
jedoch die Impulsamplitude so begrenzt wird, daß jede Diode nur etwa die halbe Spannung erhält, die
für die Erzielung einer brauchbaren Leitfähigkeit notwendig ist. F i g. 2 zeigt mit ausgezogener Linie
gezeichnete Kurve (α) die zwischen dem Punkt Z und Erde beim Fehlen der Wort-Impulse gemessene
Strom-Spannungs-Charakteristik und die gestrichelt gezeichnete Kurve (b) die Charakteristik während
des Anlegens der Wort-Impulse. Die Verschiebung der gestrichelten Kurve (b) erfolgt durch die Vorspannungswirkung
der koinzidenten Wort-Treibimpulse, welche die Höhe des Bit-Treibimpulses verringern,
die die Diode 10 oder 11 in den leitenden Zustand schalten. In Wirklichkeit bleibt natürlich die
Strom-Spannungs-Kennlinie der einzelnen Dioden unverändert.
Wenn im Vergleich zu den Wort-Treibimpulsen ein starker Impuls gleichzeitig an die Bit-Leitung angelegt
wird, tritt am Punkt X ein Impuls auf, der nur dann zum Leitendmachen einer der Dioden ausreicht,
wenn die Wort-Treibimpulse gleichzeitig an diese Zelle angelegt werden. Dies ist in der F i g. 2 durch
die Tatsache gezeigt, daß die Spannung VB infolge
des Impulses auf der Bit-Treibleitung genügt, um einen starken Strom im Falle (b), aber nicht im Falle
(α), zu erzeugen. Daher kann eine Aufladung nur in der Zelle erfolgen, welche im Schnittpunkt zweier
Impulse empfangender Wortleitungen mit einer einen Impuls empfangenden Bit-Leitung angeordnet ist.
Das Vorzeichen dieser Aufladung wird durch das Vorzeichen des Bit-Impulses bestimmt. Es ist daher
möglich, eine Anordnung von Zellen der beschriebenen Art zu verwenden zum kurzzeitigen Speichern
durch Einschreiben mit koinzidenten Bit- und Wort-Impulsen und Auslesen durch Wort-Treibimpulse
zur Erzeugung eines Bit-Impulses.
Die F i g. 3 zeigt ein Impulsprogramm für eines
der beschriebenen Speicherelemente. Die Buchstaben A, B und C bezeichnen die Impulse für die
beiden Wort-Treibleitungen bzw. die Bit-Treibleitungen. Es ist aus dieser Figur ersichtlich, daß die Wort-
und Bit-Impulse in dem mit »Schreiben« bezeichneten Abschnitt koinzident sind und daß der Bit-Treibimpuls
C jede Polarität annehmen kann. Im Abschnitt »Lesen« werden die koinzidenten Wort-Treibimpulse
über die Leitungen ΛΙ und B geliefert, und
der Ausgangsimpuls in der Bit-Leitung C ist der aus der Kapazitätsungleichheit der Zelle nach der Befragung
resultierende Impuls, wie vorher ausgeführt. Es ist auch zu bemerken, daß bei der Wort-Treibung
einePhasenumkehrung des Entnahmeimpulses gegenüber
dem Einführungsimpuls in den Speicher eintritt.
Aus der Beschaffenheit der Speicherzelle ist auch erklärlich, daß das Ablesen mit höchster Geschwindigkeit
ausgeführt werden kann. Je schneller die Wort-Treibimpulse sind, desto besser ist die Kopplung
zwischen der gespeicherten Aufladung und der Spannung in der Bit-Leitung. Die Ablesegeschwindigkeit
ist daher nur durch äußere Umstände begrenzt. Eine einzelne Speichereinheit wurde mittels
eines Impulses von 2,5 Nanosekunden abgelesen, und diese Geschwindigkeit war durch die Leistung
des Oszillographen begrenzt. Im gewählten Beispiel hatten die beiden Dioden eine Kapazität von rund
130 pF und der Kondensator 14 eine Kapazität von rund 100 pF. Ein Wort-Treibimpuls von rund 0,5 V
wurde verwendet, um einen Ausgangsimpuls zwischen 10 und 20 mV zu erzeugen.
In umfangreichen Speicheranordnungen wird oft eine Störung durch die Querkopplung zwischen den
Bit-Leitungen verursacht als ein Ergebnis der unerwünschten Kopplung zwischen den Bit- und Wort-Leitungen.
Dies wird bei der Speicheranordnung gemäß der Erfindung vermieden, weil eine gespeicherte
Null ein Signal ergibt, welches eine gleiche, aber entgegengesetzte Amplitude mit Bezug auf eine Eins
hat, statt eines kleineren Signals der gleichen Polarität wie in manchen anderen Anlagen.
Die Speicherzeit der Anlage ist ausreichend lang. Wenn kurze Wort-Treibimpulse verwendet werden,
ist der Ladungsverlust durch das Ablesen vernachlässigbar, und der Verlust durch Ableitung das einzige
Problem darstellt. Die verwendeten handelsüblichen Dioden wiesen Schwundzeitkonstanten von
einigen Sekunden auf, so daß mit einer sicheren xs Speicherzeit von etwa 1 Sekunde gerechnet werden
kann. Für eine solche Speicherzeit in dieser Größenordnung kann in einer vollständigen Speicheranlage
auf eine Regenerierung verzichtet werden. Es wird darauf hingewiesen, daß die Speicherzeit einer Zelle
durch die Größe des Speichers nicht beeinflußt wird. Eine Speicherzeit von 1 Sekunde genügt für eine
große Anzahl von Arbeitsumläufen bei modernen, mit hoher Geschwindigkeit arbeitenden Rechenanlagen.
Eine mit Speicherzellen gemäß der Erfindung aufgebaute Speicheranlage ist daher in besonderer
Weise als Pufferspeicher geeignet. Wenn eine längere Speicherung nötig ist, ist eine Regenerierung möglich,
aber jeweils nur für ein Wort.
Claims (1)
- Patentanspruch:Speichermatrix mit Kondensatoren, deren eine Klemme mit dem Verbindungspunkt zweier zwischen zwei Treibleitungen gleichsinnig in Reihe geschalteter Dioden verbunden ist und deren andere Klemme an eine Entnahmeleitung angeschlossen ist, gekennzeichnet durch die Verwendung an sich bekannter Dioden mit spannungsabhängiger Kapazität und dadurch, daß die Einspeicherung durch zeitlich koinzidente und komplementäre Impulse auf den Treibleitungen (Wort-Treibleitungen A, B) und einen gleichzeitigen Impuls auf einer der Entnahmeleitungen (Bit-Treibleitungen C) und das Auslesen auf der Entnahmeleitung durch zeitlich koinzidente und komplementäre Impulse auf den Treibleitungen (Wort-Treibleitungen A, B) erfolgt.Hierzu 1 Blatt Zeichnungen■509 569/118 5.65 © Bundesdruckerei Berlin
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US160173A US3196405A (en) | 1961-12-18 | 1961-12-18 | Variable capacitance information storage system |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| DE1192699B true DE1192699B (de) | 1965-05-13 |
Family
ID=22575826
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DEJ22809A Pending DE1192699B (de) | 1961-12-18 | 1962-12-11 | Speichermatrix mit Kondensatoren |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US3196405A (de) |
| DE (1) | DE1192699B (de) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| BE757114A (fr) * | 1969-10-08 | 1971-03-16 | Western Electric Co | Memoire a matrice de points de croisement |
| US3876992A (en) * | 1972-11-01 | 1975-04-08 | Ibm | Bipolar transistor memory with capacitive storage |
| US3979734A (en) * | 1975-06-16 | 1976-09-07 | International Business Machines Corporation | Multiple element charge storage memory cell |
| US4506351A (en) * | 1982-06-23 | 1985-03-19 | International Business Machines Corporation | One-device random access memory having enhanced sense signal |
| JP2795408B2 (ja) * | 1987-03-24 | 1998-09-10 | ソニー 株式会社 | メモリ装置 |
| JPH0240197A (ja) * | 1988-07-29 | 1990-02-08 | Hamamatsu Photonics Kk | 光記憶回路 |
| US5063539A (en) * | 1988-10-31 | 1991-11-05 | Raytheon Company | Ferroelectric memory with diode isolation |
| JPH04348068A (ja) * | 1991-03-18 | 1992-12-03 | Toshiba Corp | 半導体記憶装置 |
| US9391161B2 (en) | 2013-06-26 | 2016-07-12 | Laurence H. Cooke | Manufacture of a tunnel diode memory |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US2823368A (en) * | 1953-12-18 | 1958-02-11 | Ibm | Data storage matrix |
-
1961
- 1961-12-18 US US160173A patent/US3196405A/en not_active Expired - Lifetime
-
1962
- 1962-12-11 DE DEJ22809A patent/DE1192699B/de active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| US3196405A (en) | 1965-07-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE1045450B (de) | Verschiebespeicher mit Transistoren | |
| DE1143231B (de) | Elektronische Schaltungsanordnung mit drei stabilen Betriebszustaenden | |
| DE2536272A1 (de) | Mess-wandler fuer analogsignale | |
| DE1192699B (de) | Speichermatrix mit Kondensatoren | |
| DE2302137C3 (de) | Leseschaltung zum zerstörungsfreien Auslesen dynamischer Ladungs-Speicherzellen | |
| DE1959870B2 (de) | Kapazitive speicherschaltung | |
| DE2445455A1 (de) | Bipolare speicherschaltung | |
| DE2135625B1 (de) | Schaltungsanordnung zur automatischen Schreib-Unterdrückung | |
| DE2049076A1 (de) | Kreuzpunkt Matnxgedachtnis | |
| DE1032010B (de) | Ferroelektrische Speichermatrix fuer elektronische Rechenanlagen und Daten verarbeitende Maschinen | |
| DE1034687B (de) | Zaehl- und Speicheranordnung mit einem ferroelektrischen Kondensator | |
| DE2037959A1 (de) | Verfahren und Schaltungsanordnung zum Dar stellen oder Aufzeichnen einer Folge binarer Bits | |
| DE2328471A1 (de) | Transistor-halbleiterspeicher | |
| DE1054750B (de) | Verfahren zur Stoerwertunterdrueckung bei Magnetkernspeichern | |
| DE1257836B (de) | Verfahren zur Regeneration einer Kondensatorspannung | |
| DE2620188C3 (de) | Bistabile Multivibratorschaltung | |
| DE2132560C3 (de) | ||
| DE1037181B (de) | Speicher fuer binaere Nachrichten | |
| DE1918667A1 (de) | Datenspeicher mit Dioden | |
| DE2739086C2 (de) | Verfahren zum Betrieb eines dynamischen Halbleiter-Speicherelementes und Schaltungsanordnung zur Durchführung des Verfahrens | |
| DE1255717B (de) | Speicherschaltung mit Dynatron-Charakter aufweisenden, gerichteten Widerstandselementen | |
| DE2406352C3 (de) | Statisches MOS-Speicherelement und Verfahren zu dessen Betrieb | |
| DE2125680C3 (de) | Speicher mit Feldeffekttransistoren mit veränderlichem Leitfähigkeitsschwellwert | |
| DE2303786C3 (de) | Mehrstufiges Speicherregister | |
| DE2654460A1 (de) | Schaltung zur erhoehung der schreibgeschwindigkeit fuer speicherzellen |