[go: up one dir, main page]

DE1250871B - - Google Patents

Info

Publication number
DE1250871B
DE1250871B DES101270A DE1250871DA DE1250871B DE 1250871 B DE1250871 B DE 1250871B DE S101270 A DES101270 A DE S101270A DE 1250871D A DE1250871D A DE 1250871DA DE 1250871 B DE1250871 B DE 1250871B
Authority
DE
Germany
Prior art keywords
shows
electronic switches
evaluator
circuit arrangement
amplifier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DES101270A
Other languages
German (de)
Publication date
Publication of DE1250871B publication Critical patent/DE1250871B/de
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/01—Shaping pulses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P1/00—Auxiliary devices
    • H01P1/10—Auxiliary devices for switching or interrupting
    • H01P1/15—Auxiliary devices for switching or interrupting by semiconductor devices

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Electronic Switches (AREA)
  • Amplifiers (AREA)

Description

BUNDESREPUBLIK DEUTSCHLANDFEDERAL REPUBLIC OF GERMANY

H 03 kH 03 k

DEUTSCHESGERMAN

PATENTAMTPATENT OFFICE

AUSLEGESCHBiSlDISPLAY SLICE

Deutsche Kl.: 21 al - 36/18German class: 21 al - 36/18

Nummer: 1250 871Number: 1250 871

Aktenzeichen: S 101270 VIII a/21 al 1250 871 Anmeldetag: 30. Dezember 1965File number: S 101 270 VIII a / 21 al 1250 871 Filing date: December 30, 1965

Auslegetag: 28. September 1967Opening day: September 28, 1967

Die Erfindung bezieht sich auf eine Schaltungsanordnung zum Anschalten einer von mehreren Spannungsquellen, die sich ändernde Spannungen, 7.. B. Wechselspannungen, Hefern, an eine gemeinsame Auswerteeinrichtimg mit Hilfe von-zwischen die Spannungsquellen und die gemeinsame Auswerteeinrichtung eingeschalteten elektronischen Schaltern. Beispiele für solche Schaltungsanordnungen sind z. B. große, nach dem Koinzidenzprinzip arbeitende Kernspeicher, bei denen jede Matrixebene zum Zweck der Verringerung von Störspannungen und Signallaufzeiten mehrere Lesedrähte enthält. Auf den einzelnen Lesedrähten einer Matrixebene treten die Lesesignale zu verschiedenen Zeiten auf, d. h., es ist nur jeweils ein Signal auf einem Lesedraht zu verstärken und auszuwerten.The invention relates to a circuit arrangement for connecting one of a plurality of voltage sources, the voltages changing, 7 .. B. AC voltages Hefern to a common Auswerteeinrichtimg with the aid of - between the voltage sources and the common evaluation unit switched electronic switches. Examples of such circuit arrangements are, for. B. large core memories working according to the coincidence principle, in which each matrix level contains several read wires for the purpose of reducing interference voltages and signal propagation times. The read signals appear at different times on the individual read wires of a matrix level, ie only one signal on a read wire has to be amplified and evaluated.

Es wurde schon mehrfach versucht, zur Aufwandseinsparung die einzelnen Spannungsquellen, im Beispiel von Magnetkemsprichern die einzelnen Lesedrähte, zusammenzuführen, um ihre Signale mit nur einer gemeinsamen Anordnung zu verstärken bzw. zu bewerten. So wurde z. B. für Magnetkernspeicher vorgeschlagen, jeden einzelnen Lesedraht einer Matrix an den Eingang eines eigenen Vorverstärkers zu führen. Die Ausgänge dieser Vorverstärker sind parallel geschaltet und führen zum Eingang eines gemeinsamen Hauptverstärkers mit nachfolgendem Bewerter. Nachteilig bei solchen Anordnungen ist der Aufwand für die getrennten Vorverstärker, der linear mit der Anzahl der Lesedrähte pro Matrix wächst. Außerdem können die von den verschiedenen Lesedrähten kommenden Störspannungen aufaddiert und damit der gemeinsame Hauptverstärker übersteuert werden.Attempts have already been made several times to save time and effort using the individual voltage sources, in the example from magnetic cores to merge the individual reading wires to get their signals with only to strengthen or evaluate a common arrangement. So was z. B. for magnetic core memory suggested each individual reading wire of a matrix to the input of its own preamplifier respectively. The outputs of these preamplifiers are connected in parallel and lead to the input of one common main amplifier with subsequent evaluator. Such arrangements are disadvantageous the effort for the separate preamplifier, which is linear with the number of read wires per matrix grows. In addition, the interference voltages coming from the various reading wires can be added up and thus the common main amplifier will be overdriven.

Geringer ist der Aufwand bei einer Anordnung, bei der jeder Lesedraht einer Matrix über einen eigenen elektronischen Schalter an den Eingang eines gemeinsamen Verstärkers und Bewerters angeschaltet wird. Die elektronischen Schalter können Transistoroder Diodenschalter sein. In jedem Speicherzyklus wird durch ein Steuersignal nur einer der elektronischen Schalter durchlässig gesteuert.The effort is less with an arrangement in which each reading wire of a matrix has one own electronic switch connected to the input of a common amplifier and evaluator will. The electronic switches can be transistor or diode switches. In every storage cycle only one of the electronic switches is permeably controlled by a control signal.

Der Aufwand für die elektronischen Schalter ist geringer als der für die Vorverstärker. Außerdem lassen sich bei dieser Ausführungsform bei großen Störsignalen alle Lesedriihlc abschalten, so daß der gemeinsame Verstärker nicht übersteuert weiden kann.The effort for the electronic switch is less than that for the preamplifier. aside from that all Lesedriihlc can be switched off in this embodiment with large interference signals, so that the common amplifiers cannot graze overdriven.

. Hin großer Nachteil aller elektronischen Schalter lst aber, daß sich heim Einschalten eine Slör- ^pannung Zlim Nutzsignal addiert. Bei den üblichen '-' '"'nctrischcn Diodenschaliiüieen ist diese Slör-Schaltungsanordnung zum Anschalten einer von
mehreren zeitlich veränderliche Spannungen
liefernden Quellen an eine gemeinsame
Auswerteeinrichtung. Hin major drawback of all electronic switch but ls that a Slör- ^ pannun g Zlim useful signal to turn on home added. With the usual '-''"' electric diode panels, this circuit arrangement is for switching on one of
several time-varying voltages
supplying sources to a common
Evaluation device

Anmelder:Applicant:

Siemens Aktiengesellschaft, Berlin und München, München 2, Wittelsbacherplatz 2Siemens Aktiengesellschaft, Berlin and Munich, Munich 2, Wittelsbacherplatz 2

Als Erfinder benannt:
Dipl.-Ing. Bert Rehn, MünchenNamed as inventor:
Dipl.-Ing. Bert Rehn, Munich

•spannung durch die Differenz der Diodendurchbßspannungen gegeben. Die Störspannung hängt von den Toleranzen und dem Temperaturgang der Bauelemente ab. Sie kann ein Vielfaches des Nutzsigmds betragen und positiv oder negativ sein. Eine Amplitudenbewertung des gestörten Signals ist deshalb nicht ohne weiteres möglich.• voltage given by the difference between the diode breakdown voltages. The interference voltage depends on the tolerances and the temperature response of the components. It can be a multiple of the useful sigmd and be positive or negative. An amplitude evaluation of the disturbed signal is therefore not easily possible.

Aufgabe der vorliegenden Erfindung war es daher, eine Schaltungsanordnung zu schaffen, bei der emc von mehreren Spannungsquellen, die zu verschiedenen Zeiten kleine Wechselspännungen liefern, an eine gemeinsame Auswerteeinrichtung mit Hiiie von zwischen die Spannungsquellen und die gemeinsame Auswerteeinrichtung eingeschalteten elektrischen Schaltern angeschaltet wird, bei der aber die von den elektronischen Schaltern herrührenden Störspannungen unwirksam gemacht werden. Erfindungsue.mali wird dies dadurch erreicht, daß zwischen den elektronischen Schaltern und der Auswerteeinrichtunu ein Differenzierglied angeordnet ist.The object of the present invention was therefore to create a circuit arrangement in which emc from several voltage sources that deliver small alternating voltages at different times a common evaluation device with a Hiiie of between the voltage sources and the common Evaluation device switched on electrical switches is switched on, but in the case of the interference voltages originating from electronic switches are rendered ineffective. Invention mali this is achieved in that between the electronic switches and the Auswerteinrichtunu Differentiator is arranged.

Für die Anschaltung eines von mehreren Lesedrähten einer Matrixebene eines nach dem Koirmdenzprinzip arbeitenden Speichers an einen gemeinsamen Leseverstärker und einen nachgescha !toten Bewerter hat sich als besonders vorteilhaft erwiesen, das Differenzierglied zwischen dem Ausgang des Leseverstärkers und dem Eingang des Beweners anzuordnen. Weitere Einzelheiten sowie ein Ausführungsbeispiel der Schaltungsanordnung gemäß der Erfindung werden an Hand der Fig. 1 bis 3 naher erläutert.For the connection of one of several reading wires of a matrix level, one according to the Koirmdenzprinzip working memory to a common sense amplifier and a downstream one Evaluator has proven to be particularly advantageous to use the differentiator between the output of the Sense amplifier and the input of the Beweners to be arranged. Further details and an exemplary embodiment the circuit arrangement according to the invention are closer to FIGS. 1 to 3 explained.

Fig. 1 zeigt ein Prinzipschaltbild einer Schaltungsanordnung cemäß der Erfindung, bei der jeweils einer von einer Mehrzahl von Lesedrahten LI, L 2. L 3 mit Hilfe eines elektronischen Schalters S1,52, -V 3 an einen gemeinsamen LeseversiiirkerLi/ undFig. 1 shows a basic circuit diagram of a circuit arrangement according to the invention, in which one of a plurality of reading wires LI, L 2. L 3 with the aid of an electronic switch S 1,52, -V 3 is connected to a common LeseversiiirkerLi / and

709 649/359709 649/359

Claims (5)

i 250 871 einen nachgeschalteten Bewerter B angeschaltet wird. Erfindungsgemäß ist zwischen den elektronischen Schaltern 51,5 2, S 4 und dem Bewerter B ein Differenzierglied D vorgesehen. Die Fig. 1 zeigt eine Ausführungsform, wie sie sich bei Leseverstär.kfrru fiir Magnetkoinzidenzspeicher als besonders vorteil haft erwiesen hat. Dabei ist das Differenzierglied zwischen den Ausgang des Verstärkers L V und den Eingang des Bewerters B geschaltet. Fig. 2 zeigt verschiedene Diagramme. Insbesondere zeigt Fig. 2a eine von der Einschaltung mit Hilfe eines der elektronischen Schalter herrührende Einschaltstörung, F i g. 2 b ein ungestörtes Signal und Fig. 2c die Überlagerung des Signals von Fig. 2b mit der Einschaltstörung von Fig. 2a. Die F i g. 2 a, 2 b, 2 c beziehen sich auf den Zustand vor der Differenzierung. F i g. 2 d zeigt die Einschaltstörung von F i g. 2 a nach der Differenzierung sowie die Lage des Abtastintervalls T zu den von der Differenzierung hei rührenden Spannungsspitzen. F i g. 2 e zeigt das ungestörte Signal von F i g. 2 b nach der Differenzierung. Fig. 2f zeigt schließlich das mit der Einschaltstörung überlagerte Signal von F i g. 2 c nach der Differenzierung. Man erkennt, daß trotz Vorliegens einer Einschaltstörung das Signal eindeutig erkannt werden kann. F i g. 3 zeigt eine Ausführungsform der Schaltungsanordnung gemäß der Erfindung. Sie besteht aus den mit Hilfe von Dioden D 1 bis D 6 aufgebauten elektronischen Schaltern 51, 52 und 53, einem mit den Transistoren T1 und T 2 als Differenzverstärker ausgebildeten LeseverstarkerLkr, einem aus den Transistoren T 3 und Γ 4 bestehenden, als Differenzierglied D dienenden symmetrisch aufgebauten differenzierenden Differenzverstärker, einem ebenfalls symmetrisch aufgebauten, aus den Transistoren T 5, T6, Γ 7 und den Tunneldioden D 9 und DlO bestehenden Bewerter B und einer zur Gleichrichtung der bipolaren Signale vorgesehenen Vorrichtung G mit den Transistoren T 8 und T 9. Die Erfindung wurde zwar an Hand eines Leseverstärkers für einen Magnetkernkoinzidenzspeicher mit mehreren Lesedrähten pro Matrixebene erläutert. Sie kann aber ebensogut für andere Speicher oder sogar andere Spannungsquellen verwendet werden, wenn nur die Bedingung erfüllt ist, daß sich die zu bewertende Spannung während des Bewertungsinter- _S_iialls_wesentlich stärker ändert als die von den elektronischen Schaltern herrührende Störspannung. Patentansprüche:i 250 871 a downstream evaluator B is switched on. According to the invention, a differentiating element D is provided between the electronic switches 51, 5 2, S 4 and the evaluator B. 1 shows an embodiment which has proven to be particularly advantageous in the case of sense amplifiers for magnetic coincidence memories. The differentiating element is connected between the output of the amplifier L V and the input of the evaluator B. Fig. 2 shows various diagrams. In particular, FIG. 2a shows a switch-on fault resulting from switching on with the aid of one of the electronic switches, FIG. 2b shows an undisturbed signal and FIG. 2c shows the superimposition of the signal from FIG. 2b with the switch-on disturbance from FIG. 2a. The F i g. 2 a, 2 b, 2 c relate to the state before differentiation. F i g. 2 d shows the switch-on fault of FIG. 2 a after the differentiation and the position of the sampling interval T in relation to the voltage peaks caused by the differentiation. F i g. 2 e shows the undisturbed signal from FIG. 2 b after differentiation. Finally, FIG. 2f shows the signal from F i g superimposed with the switch-on fault. 2 c after differentiation. It can be seen that the signal can be clearly recognized despite the presence of a switch-on fault. F i g. 3 shows an embodiment of the circuit arrangement according to the invention. It consists of the electronic switches 51, 52 and 53 constructed with the help of diodes D 1 to D 6, a sense amplifier Lkr formed as a differential amplifier with the transistors T1 and T 2, and a differentiator D consisting of the transistors T 3 and Γ 4 symmetrically constructed differentiating differential amplifier, a likewise symmetrically constructed evaluator B consisting of the transistors T 5, T6, Γ 7 and the tunnel diodes D 9 and DlO and a device G with the transistors T 8 and T 9 provided for rectifying the bipolar signals The invention was explained on the basis of a read amplifier for a magnetic core coincidence memory with several read wires per matrix level. However, it can just as well be used for other memories or even other voltage sources if only the condition is met that the voltage to be evaluated changes significantly more during the evaluation interval than the interference voltage originating from the electronic switches. Patent claims: 1. Schaltungsanordnung zum Anschalten einer1. Circuit arrangement for turning on a ίο von mehreren zeitlich veränderliche Spannungen liefernden Quellen an eine gemeinsame Auswerteeinrichtung mit Hilfe von zwischen die Spannungsquellen und die gemeinsame Auswerteeinrichtung eingeschalteten elektronischen Schaltern, dadurch gekennzeichnet, daß zur Unterdrückung der der Nutzspannung überlagerten Störspannungen zwischen den elektronischen Schaltern und der Auswerteeinrichtung ein Differenzierglied angeordnet ist.ίο from several sources delivering variable voltages over time to a common evaluation device with the help of between the voltage sources and the common evaluation device switched on electronic switches, characterized in that to suppress the superimposed on the useful voltage Interference voltages between the electronic switches and the evaluation device a differentiating element is arranged. ao 2. Anwendung einer Schaltungsanordnungao 2. Application of a circuit arrangement nach ,Anspruch 1, zum Anschalten eines von mehreren Lesedrähten (LI, Laccording to claim 1, for switching on one of several reading wires (LI, L 2, L3) einer Matrixebene eines nach dem Koinzidenzprinzip arbeitenden Speichers an einen gemeinsamen Leseverstärker (LV) und einen nachgeschalteten Bewerter (B) mit Hilfe von zwischen den Lesedrähten und dem Eingang des gemeinsamen Verstärkers angeordneten elektronischen Schaltern (51, 52, 53).2, L3) a matrix level of a memory working according to the coincidence principle to a common sense amplifier (LV) and a downstream evaluator (B) with the aid of electronic switches (51, 52, 53) arranged between the read wires and the input of the common amplifier. 3. Schaltungsanordnung nach Anspruch 2, dadurch gekennzeichnet, daß das Differenzierglied zwischen dem Ausgang des Leseverstärkers und dem Eingang des Bewerters angeordnet ist.3. Circuit arrangement according to claim 2, characterized in that the differentiating element is arranged between the output of the sense amplifier and the input of the evaluator. 4. Schaltungsanordnung nach einem der Ansprüche 2 und 3, dadurch gekennzeichnet, daß das Differenzierglied als differenzierender Differenzverstärker ausgebildet ist.4. Circuit arrangement according to one of claims 2 and 3, characterized in that the Differentiating element is designed as a differentiating differential amplifier. 5. Schaltunganordnung nach einem der Ansprüche 2 bis 4, dadurch gekennzeichnet, daß das5. Circuit arrangement according to one of claims 2 to 4, characterized in that the Differenzierglied symmetrisch aufgebaut ist.Differentiator is constructed symmetrically. In Betracht gezogene Druckschriften:
Deutsche Auslegeschrift Nr. 1 193 992.Considered publications:
German interpretative document No. 1 193 992. Hierzu 1 Blatt Zeichnungen1 sheet of drawings
DES101270A Pending DE1250871B (en)

Publications (1)

Publication Number Publication Date
DE1250871B true DE1250871B (en) 1967-09-28

Family

ID=604410

Family Applications (1)

Application Number Title Priority Date Filing Date
DES101270A Pending DE1250871B (en)

Country Status (1)

Country Link
DE (1) DE1250871B (en)

Similar Documents

Publication Publication Date Title
DE1056396B (en) Ferrite matrix memory
DE1237177B (en) Asynchronous counter
DE1185659B (en) Magnetic storage mechanism
DE2131443A1 (en) Storage system with variable structure
DE1449806B2 (en) MATRIX MEMORY
DE1161058B (en) Sensing device for magnetic tape storage
DE1250871B (en)
DE2037959A1 (en) Method and circuit arrangement for presenting or recording a sequence of binary bits
DE1268676B (en) Magnetic core memory
DE1116724B (en) Read amplifier for matrix memory
DE1001324C2 (en) Circuit arrangement for generating at least one pulse at a time determined by an output pulse
DE1574784C3 (en) Electrical signal delay circuit
DE1181276B (en) Data transmitter from ferrite toroidal cores arranged in a matrix
DE1230465B (en) Storage matrix with capacitors
DE1180414B (en) Memory arrangement acting like a shift register for storing information
DE1300589B (en) Electronic device for the parallel operation of a group of several output elements
DE1277926B (en) Information storage matrix with relay storage elements
DE691574C (en) Device for counting and registering nuclear particle impulses
DE2154275A1 (en) DEVICE FOR POWER SUPPLY
DE1276098B (en) Electronic switching arrangement
DE1193551B (en) Switch core matrix
DE1220901B (en) Circuit arrangement for selecting one of several markings offered in switching and data processing systems, in particular in telephone switching systems
DE1173703B (en) Adding circle
DE1202827B (en) Bistable toggle switch
DE1169510B (en) Circuit arrangement for generating pulses