DE1248719B - - Google Patents

Description

BUNDESREPUBLIK DEUTSCHLAND

DEUTSCHES

PATENTAMT

AUSLEGESCHRIFT

Int. Cl.:

H03k

Deutsche Kl.: 21 al - 36/18

Nummer: 1248 719

Aktenzeichen: J 30335 VIII a/21 al

Anmeldetag: 16. März 1966

Auslegetag: 31. August 1967

Die Erfindung betrifft einen steuerbaren Verriegelungsschalter, insbesondere für die Datenverarbeitungstechnik, dessen Schaltzustände über den ersten Eingang eines ersten UND-Gliedes schaltbar sind und der in einem Schaltzustand während der Dauer eines dem ersten Eingang eines zweiten UND-Gliedes zugeführten Steuersignals verriegelt, jedoch danach automatisch in den anderen Schaltzustand umgeschaltet wird.

Besonders in der Technik der Datenverarbeitung ist eine Vielzahl von Schaltnetzwerken bekannt, durch die logische Verknüpfungen hergestellt werden. Eine große Gruppe dieser Schaltnetzwerke setzt sich aus UND- und ODER-Gliedern zusammen. Insbesondere sind auch Schaltnetzwerke bekannt, die aus zwei UND-Gliedern bestehen, deren Ausgänge über ein ODER-Glied geführt sind und damit bekannte Verknüpfungen herstellen lassen. Versieht man ein solches Schaltnetzwerk mit einer Rückkoppelungsschleife, die vom Ausgang des ODER-Gliedes auf den Eingang eines oder beider UND-Glieder führt, so entsteht aus dem Schaltnetzwerk ein sogenanntes Speicherglied. Ein über einen Eingang eines UND-Gliedes eingegebenes Signal wird so lange gespeichert, bis durch ein weiteres über einen anderen Eingang der UND-Glieder gegebenes Löschsignal die Rückkoppelungsbedingung aufhebt und damit der Speicherinhalt gelöscht wird. Jedoch erfordert der insbesondere in Datenverarbeitungsanlagen vom Maschinentakt bestimmte zeitliche Ablauf zusätzliche komplizierte Schaltkreise, um Zustände zu verhindern, die die Zuverlässigkeit dieser einfachen Speichernetzwerke außerordentlich vermindern und dadurch Fehlerquellen erzeugen. In vielen Fällen werden zwar infolge der großen Anzahl derartiger Schaltnetzwerke in Datenverarbeitungsanlagen die durch die zusätzlichen Schaltkreise erforderlichen Kosten relativ niedrig, andererseits aber ist eine fehlerfreie Funktion unbedingt erforderlich.

Der Erfindung liegt deshalb die Aufgabe zugrunde, bei der Verwendung der genannten, einfachen rückgekoppelten Schaltnetzwerke zusätzliche Schaltkreise zu vermeiden, ohne ihre Zuverlässigkeit beim Gebrauch in taktgesteuerten Anlagen zu vermindern.

Insbesondere hat die Erfindung ein Schaltnetzwerk zum Ziel, das in Abhängigkeit von einem einzigen Steuersignal in der Lage ist, in aufeinanderfolgenden Operationsfolgen einen von zwei Schaltzuständen anzunehmen.

Gemäß der Erfindung wird ein gesteuerter Verriegelungsschalter der bereits genannten Art vorgeschlagen, bei dem die beiden jeweils mit einem ge-Aus UND- und ODER-Gattern aufgebauter steuerbarer Verriegelungsschalter . .!

Anmelder:

International Business Machines Corporation,

Armonk, N. Y. (V. St. A.) :

Vertreter:

Dipl.-Ing. H.-E. Böhmer, Patentanwalt, Böblingen (Württ.), Sindelfinger Str. 49

Als Erfinder benannt:

Olin Lowe MacSorley, Beacon, N. Y. (V. St. A.)

Beanspruchte Priorität:

V. St. v. Amerika vom 5. April 1965 (445 308)

trennten Eingang eines ODER-Gliedes verbundenen Ausgänge der beiden UND-Glieder über den Ausgang dieses ODER-Gliedes mit dem zweiten Eingang des zweiten UND-Gliedes verbunden sind, dessen erster Eingang über eine Inverterstufe auf den zweiten Eingang des ersten UND-Gliedes geführt ist.

Die Vorteile des erfindungsgemäßen Verriegelungsschalters ergeben sich aus der an Hand der Zeichnung erfolgenden Beschreibung. Es zeigt

Fig. 1 ein schematisches Blockschaltbild eines erfindungsgemäßen, steuerbaren Verriegelungsschalters,

F i g. 2 eine vereinfachte, die Funktionsweise kennzeichnende Darstellung dieses Schalters,

F i g. 3 ein Zeitdiagramm der grundsätzlichen Betriebsweise und

Fig. 4 ein Zeitdiagramm speziell des Ein- und Ausschaltvorganges beim erfindungsgemäßen Verriegelungsschalter.

In F i g. 1 ist ein einfacher Verriegelungsschalter gezeigt. Er besteht aus einer UND-ODER-Inverter-Kombination, die sich aus einem ODER-Glied 1, zwei UND-Gliedern 2, 3 und zwei Invertern 4, 5 zusammensetzt. Im normalen Betrieb, wenn also an dem einen Eingang des UND-Gliedes 3 ein — T-Signal anliegt, erzeugt der Inverter am UND-Glied 2 ein Signal »ö«. Sobald am anderen Eingang des UND-Gliedes 2 ein Signal +X erscheint, ist die UND-Bedingung des UND-Gliedes 2 erfüllt, und das ODER-Inverter-Glied 1 erzeugt ein Signal — Y. Verschwindet das Signal +X, dann verschwindet auch wieder das Signal — Y. Das Signal —Y wird im

-., ... -,,■ 709 639/471

I 248 719

Inverter 4 in ein Signal + Y umgewandelt und auf das UND-Glied 3 zurückgeführt. Die UND-Bedingung des UND-Gliedes 3 wird jedoch so lange nicht erfüllt, solange am anderen Eingang das Signal — T anliegt. In diesem Zustand wirkt die in F i g. 1 dargestellte Schaltung offensichtlich als UND-Glied, dessen UND-Bedingung erfüllt ist und dessen Ausgangssignal im ODER-Inverter-Glied 1 invertiert wird. In diesem Zustand findet keine Verriegelung statt.

Sobald ein Signal +T am UND-Glied 3 anliegt, bewirkt ein Signal +X, daß das Signal +Y über das UND-Glied 3 während der Dauer des Signals +T den Schaltkreis verriegelt. Der Schaltzustand kann erst wieder geändert werden, wenn ein Signal — T erscheint; Während der Verriegelungszeit überträgt das UND-Glied 3 unter der Voraussetzung, daß der Verriegelungsschalter zum Zeitpunkt des Eintretens der Verriegelungsbedingung sich im Ein-Zustand befand, über das ODER-Glied 1 ein Signal, und das UND-Glied 2 wird durch den Inverter 5 gesperrt. Sobald am einen Eingang des UND-Gliedes 3 das Signal +T erscheint, wird es sofort gesperrt. Nach einer gewissen zeitlichen Verzögerung entsperrt der Inverter 5 das UND-Glied 2. Die zeitliche Verzögerung ergibt sich aus der Verzögerungszeit des Inverters 5, die beispielsweise etwa 7 Nanosekunden betragen kann. Auf diese Weise ergibt sich eine kurze Zeitspanne von etwa 7 Nanosekunden (wie in Fig. 4 dargestellt), während der der Verriegelungsschalter der F i g. 1 sich sicher nicht im Ein-Zustand befindet. Diese Zeitspanne ist zu kurz, um in F i g. 3 dargestellt werden zu können.

Wie in F i g. 2 dargestellt, kann die Schaltung gemäß F i g. 1 als Verriegelungskreis 6 angesehen werden, der wenige Nanosekunden nach seiner automatischen Ausschaltung durch ein Signal X wieder eingeschaltet werden kann.

Das Hauptmerkmal des erfindungsgemäßen Verriegelungsschalters besteht darin, daß er unter der Einwirkung eines Takt- oder Steuersignals automatisch ausgeschaltet wird, und zwar bei jedem Auftreten dieses Signals. Dieses Merkmal ergibt sich aus der Tatsache, daß das Steuersignal zunächst das UND-Glied 3 in F ί g. 1 sperrt und nach der durch

ίο den Inverter 5 bestimmten Verzögerungszeit das UND-Glied 2 entsperrt. Daraus ergibt sich die Nanosekunden lange Ausschaltzeit, wie in F i g. 4 dargestellt ist. Das Ausnutzen dieses Merkmals vermeidet das sonst erforderliche Heranführen entfernt liegender Stromkreise von einem in einen anderen Teil einer umfangreichen Datenverarbeitungsanlage.

Claims (1)

1. Patentanspruch:

   Aus UND- und ODER-Gattern aufgebauter

   ao steuerbarer Verriegelungsschalter, insbesondere für die Datenverarbeitungstechnik, dessen Schaltzustände über den ersten Eingang eines ersten UND-Gliedes schaltbar sind und der im einen Schaltzustand während der Dauer eines dem ersten Eingang eines zweiten UND-Gliedes zugeführten Steuersignals verriegelt, jedoch danach automatisch in den anderen Schaltzustand umgeschaltet wird, dadurch gekennzeichnet, daß die beiden jeweils mit einem getrennten Eingang eines ODER-Gliedes (1) verbundenen Ausgänge der beiden UND-Glieder (2, 3) über den Ausgang dieses ODER-Gliedes (1) mit dem zweiten Eingang des zweiten UND-Gliedes (3) verbunden sind, dessen erster Eingang über eine Inverterstufe (5) auf den zweiten Eingang des ersten UND-Gliedes (2) geführt ist.

   Hierzu 1 Blatt Zeichnungen