DE1134707B

DE1134707B - Circuit arrangement for successive interrogation of a memory chain consisting of electronic switches as memory units by means of periodic pulses

Info

Publication number: DE1134707B
Application number: DEA35891A
Authority: DE
Inventors: Dipl-Ing G Franco Piazza; Dipl-Ing Umberto Garatti
Original assignee: BBC Brown Boveri AG Switzerland; Brown Boveri und Cie AG Germany
Current assignee: BBC Brown Boveri AG Switzerland; BBC Brown Boveri AG Germany
Priority date: 1960-10-07
Filing date: 1960-10-27
Publication date: 1962-08-16
Also published as: CH385917A; FR1302796A

Description

Schaltungsanordnung zur aufeinanderfolgenden Abfrage einer aus elektronischen Schaltern als Speichereinheiten bestehenden Speicherkette mittels periodischer Impulse Die Erfindung betrifft eine Schaltungsanordnung zur aufeinanderfolgenden Abfrage einer aus elektronischen Schaltern als Speichereinheiten bestehenden Speicherkette mittels periodischer Impulse. Derartige Speicherketten finden Anwendung bei Geräten der Impuls-Code-Fernsteuerung zum Bedienen und überwachen von Anlagen der elektrischen Energieerzeugung und -verteilung über größere Entfernungen von einer zentralen Stelle aus. Die Impuls-Code-Fernsteuerung arbeitet mit Hilfe eines festen Impulsrasters, das von einem Taktgeber abgeleitet wird. Die von außen zu beliebigen Zeitpunkten eintreffenden Befehle oder Meldungen müssen in dieses starre Impulssystem eingeordnet werden. Es kann vorkommen, daß mehrere Befehle zeitlich zusammenfallen oder daß beim Eintreffen eines Befehls die Fernsteuerung einen vorgängig eingetroffenen Befehl sendet oder empfängt. Daher müssen die Befehle vorerst in eine Speicherkette eingetastet werden, die in regelmäßigen Zeitabständen durch einen Abfrageimpuls über ihren Zustand abgefragt wird.Circuit arrangement for successive interrogation of an electronic Switches as storage units existing storage chain by means of periodic pulses The invention relates to a circuit arrangement for successive interrogation a memory chain consisting of electronic switches as memory units by means of periodic impulses. Such memory chains are used in devices the pulse code remote control for operating and monitoring electrical systems Energy generation and distribution over long distances from a central point the end. The pulse code remote control works with the help of a fixed pulse pattern, which is derived from a clock. The outside at any point in time Incoming commands or messages have to be classified in this rigid impulse system will. It can happen that several commands coincide or that when a command is received, the remote control sends a previously received command sends or receives. Therefore, the commands must first be keyed into a memory chain are checked at regular time intervals by an interrogation pulse about their status is queried.

Es ist bekannt, Befehle in eine Speicherkette mit elektronischen Schaltern als Speichereinheiten einzutasten. Jedem Befehl ist hiebei ein elektronischer Schalter zugeordnet, dessen Schaltzustand sich infolge des Steuerbefehls, nämlich des Schließens oder öffnens eines Kontaktes, ändert. Von einem Taktgeber abgegebene Abfrageimpulse werden an Abfrageanordnungen geführt, die ebenfalls aus elektronischen Schaltern bestehen und als Ringzähler hintereinandergeschaltet sind. Durch geeignete Verbindung der Abfrageanordnungen mit den Speichereinheiten wird erreicht, daß die Speichereinheiten in regelmäßigen zeitlichen Abständen nacheinander abgefragt werden, wobei Speichereinheiten, deren Schaltzustand durch das Vorhandensein eines Befehls geändert ist, in den ursprünglichen Schaltzustand versetzt werden und gleichzeitig mit der Rückstellung von der betreffenden Speichereinheit ein Ausgangsimpuls abgegeben wird.It is known to store commands in a memory chain with electronic switches to be keyed in as storage units. Each command is an electronic switch assigned whose switching state changes as a result of the control command, namely closing or opening a contact, changes. Interrogation pulses emitted by a clock are led to interrogation arrangements, which also consist of electronic switches exist and are connected in series as a ring counter. Through a suitable connection of the interrogation arrangements with the storage units it is achieved that the storage units are queried one after the other at regular intervals, with storage units, whose switching status has been changed to the original one due to the presence of a command Switching state and simultaneously with the reset of the relevant Storage unit an output pulse is emitted.

Die bekannte Anordnung weist verschiedene Nachteile auf. Da die Speichereinheiten in zyklischer Reihenfolge abgefragt werden, ist es nicht möglich, die Befehle in der zeitlichen Reihenfolge ihres Eintreffens auszuwerten. Eine Übertragung des wirklichen und folgerichtigen Schaltablaufs ist deshalb nicht gewährleistet. Ferner kann die Abfragegeschwindigkeit nicht sehr hoch gewählt werden, da in jeder Abfrageanordnung der Kippvorgang einer bistabilen Schaltung ausgelöst werden muß. Erst durch diesen Kippvorgang wird der Abfrageimpuls an die Abfrageanordnung der nächsten Speichereinheit weitergegeben. Schließlich besteht immer die Möglichkeit, daß infolge der willkürlichen zeitlichen Lage des Befehls das Eintreffen des Befehls in der Speichereinheit zusammenfällt mit dem Eintreffen des Abfrageimpulses. Die beiden Impulse verschiedener Bedeutung können sich in ihrer Wirkung gegenseitig aufheben, was einem Informationsverlust gleichkommt.The known arrangement has various disadvantages. Since the storage units are queried in cyclical order, it is not possible to use the commands in to evaluate the chronological order of their arrival. A transmission of the real one and consequent shifting sequence is therefore not guaranteed. Furthermore, the Query speed should not be selected very high, as in every query arrangement the tilting process of a bistable circuit must be triggered. Only through this The interrogation pulse is sent to the interrogation arrangement of the next storage unit passed on. Finally, there is always the possibility that as a result of the arbitrary time position of the command the arrival of the command in the memory unit coincides with the arrival of the interrogation pulse. The two impulses of different meaning can cancel each other out in their effect, resulting in a loss of information equals.

Diese Nachteile werden vermieden durch die erfindungsgemäße Schaltungsanordnung zur aufeinanderfolgenden Abfrage einer aus elektronischen Schaltern als Speichereinheiten bestehenden Speicherkette mittels periodischer Impulse, wobei der Schaltzustand einer Speichereinheit durch das Vorhandensein eines Befehls geändert wird und bei der durch den Abfrageimpuis bewirkten Rückstellung in den Ruhezustand ein Ausgangsimpuls abgegeben wird. Die Erfindung ist gekennzeichnet durch eine solche Ausbildung der Speicherkette, daß der Abfrageimpuls immer dann die Speichereinheit durchläuft, wenn diese sich im Ruhezustand befindet, jedoch von derjenigen Speichereinheit aufgehalten und gelöscht wird, deren Schaltzustand geändert ist.These disadvantages are avoided by the circuit arrangement according to the invention for successive interrogation of one of electronic switches as storage units existing storage chain by means of periodic pulses, the switching state a storage unit is changed by the presence of a command and at the return to the idle state caused by the interrogation pulse is an output pulse is delivered. The invention is characterized by such a design Memory chain so that the interrogation pulse always runs through the memory unit if this is in the idle state, but held up by that memory unit and is deleted whose switching status has been changed.

Fig. 1 zeigt den prinzipiellen Aufbau der Schaltungsanordnung gemäß der Erfindung; Fig. 2 zeigt als Beispiel die Ausführung der erfindungsgemäßen Schaltungsanordnung mit Hilfe von Transistoren.Fig. 1 shows the basic structure of the circuit arrangement according to the invention; Fig. 2 shows as an example the implementation of the invention Circuit arrangement using transistors.

In Fig. 1 dienen die als elektronische Schalter ausgebildeten Speichereinheiten 1, 2 und 3 zur Speicherung der über die Leitungen 4, 5 und 6 eingetasteten Befehle. Der Schaltzustand der Speichereinheit entspricht dem Ruhezustand, wenn der Teil a des elektronischen Schalters gesperrt und der Teil b leitend ist wie in den abgebildeten Speichereinheiten 1 und 3. Wenn über die Leitungen 4, 5 oder 6 der Speichereinheit ein dem Befehl oder der Meldung entsprechender Impuls geeigneter Polarität und Amplitude zugeführt wird; so ändert diese ihren Schaltzustand, so daß wie in Speichereinheit 2 der Teil a des elektronischen Schalters leitend und Teil b gesperrt ist.In FIG. 1, the memory units 1, 2 and 3, which are designed as electronic switches, serve to store the commands keyed in via the lines 4, 5 and 6. The switching state of the memory unit corresponds to the idle state when the part a of the electronic switch off and the part b is conductive as in the shown memory units 1 and 3. If a command or the message corresponding pulse via the lines 4, 5 or 6 of the storage unit appropriate polarity and amplitude is supplied; this changes its switching state so that, as in memory unit 2, part a of the electronic switch is conductive and part b is blocked.

Im Taktgeber 12 werden die periodischen Abfrageimpulse erzeugt und gelangen über das Tor 13, dessen Bedeutung noch erläutert wird, und über einen gegebenenfalls vorgesehenen Verstärker an die Speichereinheit 1, ferner über ein weiteres Tor 15 und einen Verstärker 16 an die Speichereinheit 2, dann über Tor 17 und Verstärker 18 an Speicher 3 und in gleicher Weise an alle weiteren gegebenenfalls vorhandenen Speichereinheiten. Befindet sich die derart abgefragte Speichereinheit im Ruhezustand; so übt der Abfrageimpuls keinen Einfluß aus. Hat die Speichereinheit dagegen ihren Schaltzustand durch das Vorhandensein eines Befehls geändert, so wird sie durch den Abfrageimpuls in ihren Ruhezustand zurückgekippt. Dies ist demnach in Fig. 1 der Fall bei der Speichereinheit 2, die durch den Abfrageimpuls wieder in den Ruhezustand gebracht wird. Durch die Rückstellung in den Ruhezustand wird gleichzeitig ein Ausgangsimpuls an die Leitung 8 abgegeben, die beispielsweise zur Vornahme einer Codierung an eine bestimmte Zahl von Sammelleitern 10, die zu einem Halteregister 11 führen, angeschlossen ist.The periodic interrogation pulses are generated in the clock generator 12 and reach the memory unit 1 via the gate 13, the meaning of which will be explained below, and via a possibly provided amplifier, furthermore via a further gate 15 and an amplifier 16 to the memory unit 2, then via the gate 17 and amplifier 18 to memory 3 and in the same way to all other memory units that may be present. If the memory unit queried in this way is in the idle state; so the interrogation pulse has no influence. If, on the other hand, the memory unit has changed its switching state due to the presence of a command, it is tilted back into its idle state by the interrogation pulse. This is accordingly the case in FIG. 1 with the memory unit 2, which is brought back into the idle state by the interrogation pulse. By resetting to the idle state, an output pulse is simultaneously emitted to line 8, which is connected to a certain number of bus bars 10, which lead to a holding register 11 , for example to carry out coding.

Erfindungsgemäß ist die Speicherkette so ausgebildet; daß der Abfrageimpuls immer dann die Speichereinheit durchläuft; wenn diese sich im Ruhezustand befindet, jedoch von derjenigen Speichereinheit aufgehalten und gelöscht wird, deren Schaltzustand geändert ist. Dies wird in Fig. 1 durch die unmittelbar nach jeder Speichereinheit vorgesehenen Tore 15 bzw. 17 erreicht, die durch den Schaltzustand der vor ihnen liegenden Speichereinheiten gesteuert werden. Wenn sich z. B. die Speichereinheit 1 im Ruhezustand befindet, so ist das Tor 15 offen; der Abfrageimpuls wird also an die nächste Speichereinheit weitergegeben. Wenn die Speichereinheit 2 durch das Vorhandensein eines Befehls ihren Schaltzustand geändert hat, so ist Tor 17 geschlossen; der Abfrägeimpuls kann die nachfolgende Speichereinheit 3 nicht erreichen. Erst der folgende, vom Taktgeber abgegebene Abfrageimpuls wird an die Speichereinheit 3 und die folgenden Speichereinheiten gelangen.According to the invention, the storage chain is designed in this way; that the interrogation pulse then always passes through the memory unit; if this is in the idle state, but is held up and deleted by the memory unit whose switching state has changed. This is achieved in FIG. 1 by the gates 15 and 17 provided immediately after each storage unit, which gates are controlled by the switching state of the storage units in front of them. If z. B. the memory unit 1 is in the idle state, the gate 15 is open; the interrogation pulse is thus passed on to the next storage unit. When the memory unit 2 has changed its switching state due to the presence of a command, gate 17 is closed; the interrogation pulse cannot reach the subsequent storage unit 3. Only the following interrogation pulse emitted by the clock will reach the memory unit 3 and the following memory units.

Gemäß einer Weiterausbildung der erfindungsgemäßen Schaltungsanordnung ist der Eingang der Speicherkette für weitere Abfrageimpulse gesperrt, solange das Halteregister belegt ist. Durch diese Maßnahme wird vermieden, daß weitere Befehle in das besetzte Halteregister gegeben werden, die dieses nicht mehr speichern kann, und daß demnach ein intormationsverlust entstehen kann. Sobald das Halteregister 11 besetzt ist, schließt es das zwischen dem Taktgeber 12 und der ersten Speichereinheit 1 liegende Tor, wodurch die Abfrageimpulse aufgehalten werden, bis der Inhalt des Halteregisters verarbeitet und übermittelt worden ist.According to a further development of the circuit arrangement according to the invention, the input of the memory chain is blocked for further interrogation pulses as long as the holding register is occupied. By this measure it is avoided that further commands are given into the occupied holding register, which this can no longer store, and that a loss of information can occur accordingly. As soon as the holding register 11 is occupied, it closes the gate lying between the clock generator 12 and the first memory unit 1 , whereby the interrogation pulses are held up until the contents of the holding register have been processed and transmitted.

Da in der erfindungsgemäßen Schaltungsanordnung der Abfrageimpuls die Speichereinheit durchläuft und nicht durch einen elektronischen Schalter an die nächste Speichereinheit weitergegeben werden muß, ist es möglich, eine sehr hohe Abfragegeschwindigkeit zu verwirklichen. Beispielsweise kann die Laufzeit des Abfrageimpulses pro Speichereinheit weniger als 0,7 #ts betragen. Die Abfrageimpulse können zudem sehr kurz gemacht werden, so daß ein Auslöschen eines zur gleichen Zeit eingetasteten Befehls-Impulses durch den Abfrageimpuls unmöglich gemacht ist. Gegebenenfalls kann beim Zusammenfallen der beiden Impulse der Abfrageimpuls verschwinden, was aber für die Abfrage durch den nächsten Impuls nur einen kleinen Zeitverlust bedeutet. Durch die erfindungsgemäße Schaltungsanordnung ist zudem selbst bei einer großen Zahl Speichereinheiten bei der Abfrage die Berücksichtigung der Reihenfolge des Eintreffens der Befehle weitgehend gewährleistet. Besteht beispielsweise die Speicherkette aus tausend Speichereinheiten, so ergibt sich ein Auflösevermögen von ungefähr 2 bis 4 ms, d. h., wenn zwei von tausend Befehlen in einem solchen zeitlichen Abstand auftreten, so wird ihre tatsächliche Reihenfolge immer noch erfaßt. Der zeitliche Abstand zwischen Schaltvorgängen in Starkstromanlage, die in einem verketteten Schaltablauf vorkommen, beträgt ein Mehrfaches dieses Auflösungsvermögens.Since the interrogation pulse in the circuit arrangement according to the invention the memory unit passes through and not through an electronic switch the next storage unit needs to be passed, it is possible a very realize high query speed. For example, the runtime of the Interrogation pulses per memory unit are less than 0.7 #ts. The query pulses can also be made very short, so that one wipe out at the same time Time keyed command pulse is made impossible by the interrogation pulse. If necessary, the interrogation pulse can disappear when the two pulses coincide, but what only a small loss of time for the query by the next impulse means. The circuit arrangement according to the invention is also even with a large number of storage units when querying the order the arrival of the commands is largely guaranteed. For example, if the A storage chain of a thousand storage units results in a resolution from about 2 to 4 ms, i.e. i.e. if two out of a thousand commands are in one occur at a time, their actual sequence is still recorded. The time interval between switching operations in a high-voltage system, which in a chained switching sequence is a multiple of this resolution.

In Fig. 2 bilden die Transistoren 1 und 2 bzw. 3 und 4 zusammen mit den in bekannter Weise vorzusehenden Widerständen und Kondensatoren die elektronischen Schalter der ersten beiden Speichereinheiten einer Speicherkette. Im Ruhezustand ist der Transistor 2 bzw. 4 leitend.In FIG. 2, the transistors 1 and 2 or 3 and 4, together with the resistors and capacitors to be provided in a known manner, form the electronic switches of the first two memory units of a memory chain. In the idle state, the transistor 2 or 4 is conductive.

Vom Taktgeber 11 gelangt der Abfrageimpuls an den Tor- und Verstärkertransistor 12, der durch das Halteregister 10 gesteuert ist. Er ist geschlossen, wenn vom besetzten Halteregister eine negative Spannung an den Emitter gelegt ist. Bei offenem Tor 12 wird der Abfrageimpuls vom Transformator 13 an die erste Speichereinheit und an Tor und Verstärker 14 übertragen. Letzteres ist durch die Kollektorspannung des Transistors 2 gesteuert und in geöffnetem Zustand, wenn Transistor 2 leitend ist. Auf gleiche Weise wird der Abfrageimpuls über den Transformator 15 an die zweite Speichereinheit und alle folgenden geleitet: Durch die Leitung 5 bzw. 6 wird ein positiver Befehlsimpuls auf die Basis der Transistoren 2 bzw. 4 gegeben und damit der Schaltzustand der Speichereinheit geändert. Der Kollektor des gesperrten Transistors 2 ist demnach negativ und sperrt den Tortransistor 14. Der vom Transformator 13 übertragene positive Abfrageimpuls wird also am Tor 14 aufgehalten und gelöscht. Gleichzeitig stellt er die Speichereinheit in den Ruhezustand zurück, wodurch über den Transformator 7 an den Sammelleiter 9 zum Halteregister 10 ein Ausgangsimpuls abgegeben wird. Da der Kippvorgang der Speichereinheit bei der Rückstellung langsamer vor sich geht als die Laufzeit des Abfrageimpulses vom Transformator 13 zum Tor 14, ist .es unmöglich, daß der Abfrageimpuls an die nächste Speichereinheit kommt.The interrogation pulse passes from the clock generator 11 to the gate and amplifier transistor 12, which is controlled by the holding register 10. It is closed when a negative voltage is applied to the emitter from the occupied holding register. When the gate 12 is open, the interrogation pulse is transmitted from the transformer 13 to the first storage unit and to the gate and amplifier 14 . The latter is controlled by the collector voltage of transistor 2 and is in the open state when transistor 2 is conductive. In the same way, the interrogation pulse is sent via the transformer 15 to the second memory unit and all of the following: A positive command pulse is sent to the base of the transistors 2 and 4 through the line 5 or 6, thereby changing the switching state of the memory unit. The collector of the blocked transistor 2 is therefore negative and blocks the gate transistor 14. The positive interrogation pulse transmitted by the transformer 13 is therefore stopped at the gate 14 and deleted. At the same time, it resets the storage unit to the idle state, as a result of which an output pulse is emitted via the transformer 7 to the busbar 9 for the holding register 10. Since the tilting process of the storage unit when resetting is slower than the transit time of the interrogation pulse from the transformer 13 to the gate 14, it is impossible that the interrogation pulse comes to the next storage unit.

In einer weiteren Ausführung der erfindungsgemäßen Schaltungsanordnung ist ein Transistor des elektronischen Schalters als Tor für die Weiterleitung des Abfrageimpulses geschaltet. Mit Vorteil werden in diesem Fall der Abfrageimpuls zur Basis der Transistoren 1 und 2 und der hier negative Befehlsimpuls an die Basis des Transistors 1 geführt. Zur Vermeidung einer Änderung des Schaltzustandes durch den Abfrageimpuls, falls kein Befehl in die Speichereinheit eingetastet ist, soll das Rückführglied vom Kollektor des Transistors 2 zur Basis des Transistors 1 durch ein Tiefpaßglied ersetzt werden. Befindet sich die Speichereinheit im Ruhezustand, so wird der Abfrageimpuls durch den Transistor 2 verstärkt und kann an einer zweiten Sekundärwicklung des Transformators 7 abgenommen und der zweiten Speichereinheit zugeführt werden. Ist der Schaltzustand der Speichereinheit durch einen Befehl geändert, so verhindert der jetzt gesperrte Transistor 2 eine Weitergabe des Abfrageimpulses, bewirkt dagegen mittels Transistor die Rückstellung in den Ruhezustand.In a further embodiment of the circuit arrangement according to the invention, a transistor of the electronic switch is connected as a gate for forwarding the interrogation pulse. In this case, the interrogation pulse is advantageously routed to the base of transistors 1 and 2 and the command pulse, which is negative here, to the base of transistor 1. To avoid a change in the switching state caused by the interrogation pulse, if no command has been keyed into the memory unit, the feedback element from the collector of transistor 2 to the base of transistor 1 should be replaced by a low-pass element. If the storage unit is in the idle state, the interrogation pulse is amplified by the transistor 2 and can be taken from a second secondary winding of the transformer 7 and fed to the second storage unit. If the switching state of the memory unit is changed by a command, the now blocked transistor 2 prevents the interrogation pulse from being passed on, but causes it to be reset to the idle state by means of transistors.

Claims

PATENT CLAIMS: 1. Circuit arrangement for successive interrogation a memory chain consisting of electronic switches as memory units by means of periodic pulses, the switching state of a memory unit by the presence of a command is changed and when by the interrogation pulse caused resetting to the idle state an output pulse is emitted, marked by such a design of the memory chain that the interrogation pulse always then however, the storage unit goes through when it is idle is held up and deleted by that memory unit whose switching status is changed.

2. Circuit arrangement according to claim 1, characterized in that the output pulse of each storage unit on the buses of a holding register is led.

3. Circuit arrangement according to claim 1 and 2, characterized in that that the input of the memory chain is blocked for further interrogation pulses as long as the holding register is occupied.

4. Circuit arrangement according to claim 1, characterized in that that after each memory unit one controlled by the switching state of the memory unit Gate lies.

5. Circuit arrangement according to claim 1, characterized in that a Transistor of the electronic switch as a gate for the transmission of the interrogation pulse is switched. Publications considered: magazine »AIEE-Transactions, Part I, Communication and Electronics ”, May 1960, pp. 159 to 163, especially p. 161 and 162.