DE1126926B

DE1126926B - Method for pulse counting with multistable storage elements

Info

Publication number: DE1126926B
Application number: DEST17145A
Authority: DE
Inventors: Dipl-Phys Gerhard Mueller; Dipl-Ing Kurt Strunk
Original assignee: Standard Elektrik Lorenz AG
Current assignee: Alcatel Lucent Deutschland AG
Priority date: 1960-11-23
Filing date: 1960-11-23
Publication date: 1962-04-05

Description

Verfahren zur Impulszählung mit multistabilen Speicherelementen Die Erfindung betrifft ein Verfahren zur Impulszählung mit multistabilen Speicherelementen.Method for pulse counting with multistable storage elements The The invention relates to a method for pulse counting with multistable storage elements.

Für elektrische Zählschaltungen werden als multistabile Speicherelemente oft Zähldrosseln verwendet, die durch Beaufschlagung mit Impulsen konstanten Spannungs-Zeit-Integrals schrittweise auf höhere oder niedrigere Remanenzpunkte gesteuert werden können. Die Zahl der in einer Richtung erreichbaren Remanenzpunkte - Zählrate genannt - ist beschränkt. So beträgt z. B. die maximal erreichbare Zählrate von Ringbandkernen, die in seriengefertigten Geräten verwendet werden, etwa.zehn.For electrical counting circuits are used as multi-stable storage elements Often counting chokes are used, which by applying pulses with constant voltage-time integral can be gradually controlled to higher or lower remanence points. The number of remanence points that can be achieved in one direction - called the counting rate - is limited. So z. B. the maximum achievable count rate of toroidal cores, used in mass-produced devices, around ten.

Um nun eine größere Anzahl Impulse abzählen zu können, werden bei bekannten Anordnungen Zählstufen in Reihe geschaltet, wobei der übertrag der einen immer auf die nächstfolgende Zählstufe gelangt und der gesättigte Kern zurückgestellt wird. Für jede Zählstufe ist dabei ein zur Erzeugung eines definierten Impulses dienender Impulsformkern und ein eigentlicher Zählkern vorgesehen. Es ist schon vorgeschlagen worden, den Aufwand einer aus solchen Elementen aufgebauten Zählkette zu vermindern, indem nur einem Impulsformkern mehrere parallel liegende Zählkerne nachgeschaltet werden, die verschiedene, nicht durcheinander teilbare Zählraten besitzen und die auf eine gemeinsame Koinzidenzschaltung einwirken. Sobald die dem Produkt der verschiedenen Zählraten entsprechende Zahl von Impulsen erreicht ist, wird ein Ausgangssignal abgegeben. Von Nachteil ist dabei, daß sich nicht jedes Produkt ohne weiteres verwirklichen läßt, ohne etwa einen Zählkern voreinstellen (z. B. bei dem Produkt 5 - 5) oder einen zusätzlichen Zählkern (z. B. bei dem Produkt 16 - 3) vorsehen zu müssen.In order to be able to count a larger number of impulses, at known arrangements counting stages connected in series, the transmission of the one always gets to the next counting level and the saturated core is reset will. For each counting level there is one to generate a defined pulse Serving pulse shaping core and an actual counting core provided. It's nice has been proposed, the expense of a counting chain built up from such elements to reduce by only one pulse shaping core several parallel lying counting cores are connected downstream, the different, not mutually divisible counting rates and which act on a common coincidence circuit. As soon as the dem Product of the number of pulses corresponding to the various counting rates is reached, an output signal is emitted. The disadvantage is that not every Product can be easily realized without presetting a counter core (e.g. with the product 5 - 5) or an additional counter core (e.g. with the product 16 - 3).

Die Erfindung vermeidet diesen Nachteil dadurch, daß jeweils der Übertrag einer Zählstufe über eine Verzögerungsschaltung dem ersten Eingang einer der folgenden Zählstufe angehörenden Torschaltung zugeleitet wird und daß alle zweiten Eingänge der Torschaltungen an die Impulsformerstufe angeschlossen werden.The invention avoids this disadvantage in that in each case the carry a counting stage via a delay circuit to the first input of one of the following Counting stage belonging gate circuit is fed and that all second inputs of the gate circuits can be connected to the pulse shaper stage.

Das Verfahren eignet sich vorwiegend für Zähleinrichtungen, denen Impulse kontinuierlich zugeführt werden.The method is mainly suitable for counting devices that Pulses are fed continuously.

In weiterer Ausbildung des Verfahrens gemäß der Erfindung wird die Impulsformerstufe mit zwei, unterschiedlich gerichtetes Steuerpotential aufweisenden und in abwechselnder Reihenfolge Steuerpotential abgebenden Ausgängen ausgestattet. Von den beiden Ausgängen wird dabei der eine mit den zweiten Eingängen der ungeradzahligen und der andere mit denen der geradzahligen Torschaltungen verbunden. Dies hat den Vorteil, daß dadurch die maximal erreichbare Stufenzahl, die durch die maximal mögliche Belastung eines Ausganges der Impulsformerstufe gegeben ist, verdoppelt werden kann. Weiterhin braucht die erforderliche Verzögerungszeit der Verzögerungsschaltung nur halb so groß zu sein, so daß sich ein verringerter Aufwand ergibt.In a further embodiment of the method according to the invention, the Pulse shaper stage with two differently directed control potentials and equipped in alternating sequence with outputs emitting control potential. Of the two outputs, the one with the second inputs becomes the odd-numbered one and the other connected to those of the even gate circuits. This has the The advantage of this is that the maximum number of stages that can be achieved is reduced by the maximum possible Load of an output of the pulse shaper stage is given, can be doubled. Furthermore, the delay circuit only needs the required delay time to be half the size, so that there is less effort.

An Hand zweier Beispiele wird die Erfindung näher erläutert. Es zeigt Fig. 1 das Blockschaltbild einer Anordnung zur Durchführung des Verfahrens, Fig.2 eine Abwandlung der Anordnung nach Fig. 1.The invention is explained in more detail using two examples. It shows 1 shows the block diagram of an arrangement for carrying out the method, FIG a modification of the arrangement according to FIG. 1.

Die Zählkerne ZK 1 bis ZKn (Fig. 1) werden in Kaskadenanordnung betrieben und durch die vorgeschaltete Impulsformerstufe JH über die Torschaltungen T 1 bis Tn angesteuert. Die Impulsformerstufe JH erhält am Eingang E Steuerimpulse (z. B. in Form von aus 50-Hz-Sinusschwingungen abgeleiteten Impulsen), die durch sie in eine für die Zählkerne ZK 1 bis ZKn geeignete Form und Dauer umgewandelt werden. Über die Torschaltung T 1, die über einen besonderen Eingang S nochmals gesteuert werden kann, um beispielsweise die Zählung zu unterbinden, gelangen die Zählimpulse auf den ersten Zählkern ZK 1. Hat dieser so viele Zählimpulse empfangen, daß er in die Sättigung gelangt, so spricht die Diskriminierungsschaltung D 1 an und stellt den Zählkern ZK 1 zurück. Gleichzeitig wird über die Verzögerungsschaltung V 1 die Torschaltung T 2 an ihrem ersten Eingang geöffnet, so daß der nächste am Ausgang der Impulsformerstufe JH auftretende Zählimpuls über den zweiten Eingang der Torschaltung T 2 auch auf den Zählkern ZK 2 wirkt und somit der Übertrag vom Zählkern ZK 1 auf den Zählkern ZK 2 stattfindet. Dieser Vorgang gilt ebenfalls für die folgenden Zählstufen.The counter cores ZK 1 to ZKn (FIG. 1) are operated in a cascade arrangement and controlled by the upstream pulse shaper stage JH via the gate circuits T 1 to Tn. The pulse shaper stage JH receives control pulses at input E (e.g. in the form of pulses derived from 50 Hz sinusoidal oscillations), which it converts into a form and duration suitable for the counting cores ZK 1 to ZKn. The counting pulses reach the first counting core ZK 1 via the gate circuit T 1, which can be controlled again via a special input S, for example to prevent counting the discrimination circuit D 1 and resets the counter core ZK 1. At the same time, the gate circuit T 2 is opened at its first input via the delay circuit V 1 , so that the next counting pulse occurring at the output of the pulse shaper stage JH also acts on the counting core ZK 2 via the second input of the gate circuit T 2 and thus the carryover from the counting core ZK 1 takes place on the counter core ZK 2. This process also applies to the following counting levels.

Die Impulsformerstufe JB (Fig. 2) ist derart ausgebildet, daß der Impulsformerkern in der gleichen Weise zurück- wie vorgeklappt wird. Dadurch läßt sich ein Gegentaktausgang bilden, der hier durch zwei Ausgänge dargestellt ist. Die Ausgänge geben unterschiedlich gerichtetes Steuerpotential abwechselnd ab und sind mit jeweils einer Zählstufengruppe verbunden. So ist der eine Ausgang der Impulsformerstufe JB mit den zweiten Eingängen der ungeradzahligen Torschaltungen T1, T3 ... und der andere Ausgang mit denen der geradzahligen Torschaltungen T 2 ... verbunden. Im übrigen entspricht der Aufbau dem nach Fig. 1. Der über die Diskriminierungsschaltung D 1 auf die Verzögerungsschaltung V 1 gelangende Impuls wird jedoch durch die Verzögerungsschaltung V 1 nur um die Zeit verzögert, die zur Erreichung der Koinzidenz an den beiden Eingängen der Torschaltung T2 notwendig ist. Die Verzögerung des Impulses braucht dabei nur halb so groß wie in der Anordnung nach Fig. 1 zu sein. Für die Verzögerungsschaltungen V 1 bis Vn ergibt sich damit ein geringerer Aufwand. Gleichzeitig läßt sich mit einer derartigen Anordnung gegenüber der nach Fig. 1 die Zahl der Zählstufen verdoppeln.The pulse shaper stage JB (Fig. 2) is designed in such a way that the pulse shaper core is folded back in the same way as it is folded forward. This allows a push-pull output to be formed, which is represented here by two outputs. The outputs emit differently directed control potential alternately and are each connected to a group of counting levels. One output of the pulse shaper stage JB is connected to the second inputs of the odd-numbered gate circuits T1, T3 ... and the other output is connected to those of the even-numbered gate circuits T 2 .... Otherwise, the structure corresponds to that of FIG. 1. The pulse reaching the delay circuit V 1 via the discrimination circuit D 1 is, however, delayed by the delay circuit V 1 only by the time necessary to achieve coincidence at the two inputs of the gate circuit T2 is. The delay of the pulse only needs to be half as great as in the arrangement according to FIG. This results in less effort for the delay circuits V 1 to Vn. At the same time, with such an arrangement, the number of counting stages can be doubled compared to that according to FIG.

Claims

PATENT CLAIMS: 1. A method for pulse counting with multistable storage elements, in particular counting chokes, in which several counting stages are preceded by only one pulse shaper stage, characterized in that the transfer of a counting stage via a delay circuit (z. B. V l) to the first input of one of the following Counting stage belonging gate circuit (T2) is fed and that all second inputs of the gate circuits (T1, T 2 ... Tiz) are connected to the pulse shaper stage (z. B. JH) .

2. The method according to claim 1, characterized in that that the pulse shaper stage (JB) with two differently directed control potentials having and in alternating sequence control potential emitting outputs one of which is equipped with the second inputs of the odd-numbered and the other is connected to those of the even-numbered gate circuits:

3. The method according to claim 1 or 2, characterized in that the resetting of the memory elements (ZK 1 ... ZKn) is brought about by a respective discrimination circuit (D 1 ... Dn) assigned to them and that this at the same time the associated delay circuit (V1 ... Vn).

4. The method according to one or more of claims 1 to 3, characterized in that the delay circuits (V1 ... Vn) are dimensioned such that the pulse delayed by them is present at the same time at the input of the gate circuits assigned to them, in which also A pulse appears at the second input of these gate circuits, whereby the respective gate circuit is switched through.