-
Synchronisiervorrichtung für die gemeinsame Empfangseinrichtung eines
zyklisch wirkenden Ternmeß-Systems Die Erfindung betrifft eine Synchronisiervorrichtung
für die gemeinsame Empfangseinrichtung eines zyklisch wirkenden Fernmeß-Systems,
die über einen einzigen Kanal laufend Informationen in Form einer Folge eines binären
gebrochenen Codes sowie Synchronisierimpulse zur Steuerung der Empfänger, des Codewandlers
und der Umschaltorgane empfängt und sie zur Abgabe in einen natürlichen binären
Code verwandelt, und zwar entweder direkt aus der erzielten codierten Kombination
oder nach erfolgter Decodierung aus dem entsprechenden Wert des betreffenden Meßwertes.
Demselben Kanal wird nicht nur die Information entnommen, die den codierten Wert
des betreffenden Meßwertes charakterisiert, sondern in gleicher Weise auch die Signale,
die namentlich den schrittweisen Betrieb des Verteilers an den beiden Enden der
Verbindung bewirken, und die Signale, welche die allgemeine Rückstellung der gemeinsamen
Empfangseinrichtungen auf Null bewirken.
-
Derartige Synchronisiervorrichtungen sind an sich bereits bekannt.
-
So ist z. B. eine Schaltungsanordnung zur zyklischen Übertragung von
Meßwerten bekanntgeworden, bei der die zyklische Betätigung durch auf jeder Seite
vorgesehene Impulserzeuger gleicher Frequenz erzielbar ist und der Synchronismus
durch einen am Ende jedes Übertragungszyklus ablaufenden Vorgang dadurch gesichert
wird, daß die Impulsfrequenzsendung für die Umschaltung auf beiden Seiten nach jedem
Übertragungszyklus angehalten und erst nach Eintreffen eines besonderen Kriteriums
wieder angelassen wird.
-
Der Erfindung liegt die Aufgabe zugrunde, abhängig von den in einem
einzigen Kanal empfangenen Ziffern den einwandfreien Betrieb der gemeinsamen Einrichtungen
für die Fernmessung in der richtigen Reihenfolge an der Empfangsstelle zu sichern.
Zu den gemeinsamen Einrichtungen gehören insbesondere der Codewandler, der Schrittverteiler
und der Codeverteiler.
-
Die Lösung dieser Aufgabe erfolgt erfindungsgemäß durch Verwendung
eines an sich bekannten Zeitebers, der Zeitintervalle gibt, die gleich der Dauer
der empfangenen Information sind und deren Synchronisierung einmal je Zyklus nach
Übertragung einer Gruppe von Meßwerten und eines Befehls die allgemeine Rückstellung
der Empfänger auf Null bewirkt, und ferner durch die Verwendung logischer Rechenkreise
mit zwei oder drei Eingängen, die das Produkt aus den empfangenen Signalen oder
den komplementären Signalen mit den örtlich erzeugten Signalen - vorzugsweise den
Zeitsignalen - bilden und entweder unmittelbar oder unter Zwischenschaltung eines
Inverters Signale abgeben, die zur Kennzeichnung der Befehle zum Vorrücken oder
zur Rückstellung der gemeinsamen Organe auf Null dienen, und die schließlich noch
gekennzeichnet ist durch eine Sechzehnerstufe mit je vier von den empfangenen Signalen
und den komplementären Signalen gesteuerten binären Flip-Flop-Schaltungen sowie
einen logischen Kreis zur Prüfung der Stellung, der den Befehl zur allgemeinen Rückstellung
der gemeinsamen Organe auf Null charakterisiert.
-
Bei einer bevorzugten Ausführungsform der Synchronisiervorrichtung
nach der Erfindung werden elektrische Hilfskreise zur Verstärkung, Invertierung
und Verzögerung verwendet, die den Signalen die erforderliche Energie liefern und
die richtige Phasenlage geben.
-
Die Betriebssicherheit der Synchronisiervorrichtung nach der Erfindung
wird ferner durch die Verwendung von Transistoren gewährleistet, während bei der
bekannten Schaltungsanordnung zur zyklischen Übertragung von Meßwerten vorwiegend
Kaltkathodenröhren
oder andere Schaltröhren, die gezündet und gelöscht
werden müssen, zur Anwendung gelangen.
-
Im folgenden soll beispielsweise und ohne jede Einschränkung der Erfindung
angenrinrmen werden, daß der Code sechs Schritte umfaßt und daß das ganze System
dazu dient, zwölf Fernmeßwerte zu übertragen; die Übertragung eines Fernmeßwertes
in Serienform erfordert daher sechs Elementartakte für den Code, an die sich ein
siebenter Takt für die Umschaltung der einzelnen Empfänger anschließt.
-
Diese sieben Takte definieren einen Zyklus, der im folgenden »kleinerer
Zyklus« genannt wird. Auf je zwölf kleinere Zyklen entfällt die Gesamtheit der zwölf
Meßwerte, auf die zwei weitere kleinere Zyklen folgen, um die allgemeine Rückstellung
auf Null zu bewirken; die einzelnen, so definierten kleineren Zyklen bilden zusammen
einen Zyklus, der im folgenden die Bezeichnung »größerer Zyklus« trägt.
-
Die von dem einzigen Kanal übertragenen Signale (die im folgenden
»Signale C'« genannt werden) sind in der üblichen Weise folgendermaßen gekennzeichnet:
1. Jeder der sechs ersten Schritte eines der zwölf kleineren Zyklen dient zur Übertragung
von Fernmeßwerten durch eine der Ziffern C=0 oder C=1, je nachdem ob es sich um
einen Codeschritt von Null oder Eins handelt.
-
2. Der siebente Takt eines jeden der zwölf vorhergegangenen kleineren
Zyklen - deren Stellung innerhalb des kleineren Zyklus die Feststellung einer davor
liegenden Folge ermöglicht, welche die Umschaltung der einzelnen Empfänger steuert
- ist durch eine Ziffer C=0 dargestellt.
-
3. Jeder der .sechs ersten Takte der dreizehnten und vierzehnten kleineren
Zyklen wird ebenfalls durch .die Ziffer C=0 charakterisiert.
-
4. Der siebente Takt des dreizehnten kleineren Zyklus wird ebenso
wie im Falle der zwölf ersten Zyklen durch eine Ziffer C=0 dargestellt.
-
5. Schließlich wird der siebente Takt des vierzehnten kleineren Zyklus,
der auch der letzte Takt des untersuchten größeren Zyklus ist, durch eine Ziffer
C=1 bestimmt, die das Signal »Start« bedeutet, von dem später noch die Rede sein
wird.
-
Der Befehl zur allgemeinen Rückstellung der gemeinsamen Empfangsgeräte
auf Null wird durch die Gesamtheit der vierzehn Ziffern Null bestimmt, die während
des siebenten Taktes des zwölften kleineren Zyklus aufeinanderfolgen, wie die sieben
Schritte des dreizehnten und die sechs ersten Takte des vierzehnten und letzten
Zyklus. Das angewandte Prinzip umfaßt die Benutzung der Codierungskombination 000000
für die Herbeiführung der allgemeinen Rückstellung auf Null und ihre Unterdrückung
bei der Darstellung des Summenpegels 0; letztere wird auf die gleiche Weise codiert
wie der Pegel 1, was zu einem Irrtum führt, wenn ein Überschuß vorhanden ist, der
gleich ist einem elementaren Summenintervall, der jedoch um so eher vernachlässigbar
ist, je höher die Anzahl der Codierungsschritte ist.
-
Es wird sich im folgenden zeigen, daß die beiden letzten kleineren
Zyklen notwendig und hinreichend sind für die Identifizierung des Befehls zur allgemeinen
Rückstellung auf Null. Wäre nämlich wirklich die Dauer des Befehls auf den letzten
kleineren Zyklus beschränkt, dann wäre im ungünstigsten Fall die Anzahl von Ziffern
0 in dem Übertragungskanal sieben (siebenter Takt des zwölften kleineren Zyklus
und sechs erste Takte des dreizehnten Zyklus) ; nun gibt es allerdings mehrere codierte
Kombinationen - entsprechend der aufeinanderfolgenden Übertragung von zwei Meßwerten,
die zusammen mit der Ziffer 0, die den vorhergehenden Takt charakterisiert, eine
Folge von Nullen vereinigt, deren Zahl gleich sieben oder größer als sieben ist,
die fälschlicherweise als Befehl zur allgemeinen Rückstellung auf Null interpretiert
werden könnte. Andererseits kann die Hinzufügung zweier ergänzender kleinerer Zyklen
zu den zwölf ersten kleineren Zyklen auch im ungünstigsten Fall keine Veranlassung
zu Verwechslungen geben, nämlieh dann, wenn zwei aufeinanderfolgende Meßwerte folgendermaßen
definiert sind: Der erste durch die codierte Kombination 100000, der zweite durch
die codierte Kombination 000001; es wird also eine Folge von Nullen gespeichert,
die bei Berücksichtigung des zwischenzeitlichen Anfangssignals elf Nullen -umfaßt.
-
Der Augenblick, in welchem die Identifizierung des Befehls zur allgemeinen
Rückstellung auf Null innerhalb des größeren Zyklus eintritt, ist eine Funktion
des Inhalts des zwölften kleineren Zyklus, d. h. als des Betrages des zwölften Meßwerts.
Wäre also beispielsweise der diesen Meßwert charakterisierende codierte Ausdruck
100000, dann würde der Befehl für die allgemeine Rückstellung auf Null fünf Elementartakte
früher festgestellt werden als in demjenigen Fall, in welchem die betrachtete codierte
Kombination sich auf eine »Eins« beschränken würde. Könnte der nächstfolgende'größere
Zyklus von der Identifizierung des Befehls an anlaufen, dann würde Gefahr bestehen,
daß der Ablauf der Verteilung von einem größeren Zyklus auf einen anderen in Unordnung
gerät. Es ist daher die Aufgabe des Signals »Start«, das während des letzten Taktes
eines, größeren Zyklus empfangen wird, diesen Anlauf nur in einem Augenblick eines
größeren Zyklus zuzulassen,, der immer mit dem nächstfolgenden identisch ist; seine
Identifizierungberuht auf der Tatsache, daß er durch die erste Ziffer C=,1 charakterisiert
ist, die nach' einem Arbeitstakt der allgemeinen Rückstellung auf Null empfangen
wird, Der Codewandler ist dasjenige Organ, welches es ermöglicht, den gebrochenen
Code, der' der quantisierten Betrag eines Meßwertes charakterisiert, einem Wert
des entsprechenden natürlichen Codes anzupassen, wobei letzterer durch Herstellung
des Gleichgewichtes in den einzelnen Geräten leicht decodiert werden kann. Dabei
wird angenommen, daß die Ziffern, welche die einzelnen Codeschritte kennzeichnen,
in abnehmender Reihenfolge übertragen werden, wodurch die Umwandlungsvorgänge vereinfacht
werden.
-
Diese Vorgänge werden in einem arithmetischen Rechenkreis in Form.
einer binären Kippschaltung durchgeführt, der an seinem Ausgang die Ziffern des
natürlichen Codes in regelmäßiger Folge abgibt, und zwar entsprechend den Ziffern
des gebrochenen Codes, die er an seinem Eingang empfängt.
-
Diese Ziffern werden nacheinander auf sechs Speicher des Codewandlers
übertragen, der sie unter Kontrolle des Schrittverteilers parallel speichert. Dabei
muß eine bestimmte Verzögerung zwischen der Eingabe in die Speicher und der Aufgabe
der Signale auf den Eingang des arithmetischen Rechenkreises eintreten, um die Ansprechzeit
des letzteren zu berücksichtigen.
-
Der Schrittverteiler ist eine zyklisch wirkende Urhschaltvorrichtung,
die es ermöglicht, einerseits Codeumwandlungsvorgänge während eines jeden der sechs
ersten Takte eines der zwölf ersten kleineren Zyklen
Schritt für
Schritt zu kontrollieren, andererseits während des siebenten Taktes die Rückstellung
des Codeumwandlers auf Null herbeizuführen. 'Er bildet ferner eine Stufe Sieben,
die alle sieben Takte am Ende eines kleineren Zyklus das Vorrücken des Codewandlers
bewirkt.
-
Der Codeverteiler ist ebenfalls eine zyklisch wirkende Umschaltvorrichtung-
analog dem Schrittverteiler, dessen Aufgabe darin besteht, den Übertrag von dem
Codewandler am Ende jedes kleineren Zyklus in steter Folge zu jedem - einzelnen
Empfangsgerät vorzunehmen.
-
In diesen drei Fällen werden die einzelnen Rechenkreise durch an sich
bekannte binäre -Kippschwingschaltungen aufgebaut, die durch Impulse gesteuert werden
müssen, die ihrerseits aus der Differenzierung rechteckiger Signale hervorgehen
können, die von den Empfangssignalen und gegebenenfalls von Signalen, die durch
eine örtliche Schrittbasisvorrichtung erzeugt sein können, gesteuert werden..
-
Eine solche Basisschrittschaltung ist einerseits erforderlich, um
die Vorrücksignale des Codeverteilers durch die Auszählung der Elementarschritte
zu gewinnen, andererseits, um die empfangenen Signale in den Fällen vor ihrer Weiterbenutzung
aufzuspalten, in denen die entsprechenden Ziffern, die identisch sind, keine Veranlassung
zu Änderungen aufgedrückter Pegel durch Anwendung von Impulskreisen geben.
-
In der Zeichnung sind einige Ausführungsbeispiele für Anwendungsmöglichkeiten
des Erfindungsgegenstandes dargestellt. Es ist Fig.1 das Betriebsschaltbild eines
Empfängers, welches die Zusammenarbeit zwischen der Synchronisiereinrichtung nach
der Erfindung und den verschiedenen Organen darstellt, die sie steuert oder regelt,
Fig. 2 eine graphische- Darstellung der an verschiedenen Punkten des Empfängers
ankommenden Signale, Fig.3 das Betriebsschaltbild einer Synchronisier--Vorrichtung
nach der Erfindung und Fig. 4 (aufgeteilt in a und b) ein Ausführungsbeispiel für
eine Schaltung, in der Transistoren der Type PNP verwendet werden.
-
In dem Betriebsschaltbild gemäß- Fig. 1 ist die Synchronisiervorrichtung
mit SY bezeichnet, der Codewandler mit CC und der Schrittverteiler bzw. der Codeverteiler
mit DM bzw. DC, während mit (EI)k die Empfangseinrichtung mit der Rangordnung
k bezeichnet ist, wobei k sich innerhalb der Werte von 1 bis 12 ändern
kann.
-
Die Synchronisiervorrichtung hat einerf Haupteingang c, der die Signale
empfängt, wie sie oben bezeichnet worden sind, und hat ferner drei Hilfseingänge
Mo, Mo und Ml, die von dem Schrittverteiler DM herkommen. Sie besitzt außerdem
sechs Ausgänge, die paarweise an die in gleicher Weise bezeichneten Eingänge der
gesteuerten Organe angeschlossen sind: AVCC und RZCC - Vorrücken und Rückstellen
auf Null des Codewandlers CC-, AVDM und RZD31 - Vorrücken und Rückstellen
auf Null des Schrittverteilers DM -, AVDC und RZDC - Vorrücken und Rückstellen
auf Null des Codeverteilers DC.
-
Der Eingang AVCC des Codewandlers CC ist an den Vorrückkreis
des arithmetischen Rechenkreises angeschlossen und der Eingang RZCC an seinen Rückstellkreis
auf Null. Der Wandler weist ebenfalls sechs Eingänge Ml bis Ms auf, von denen jeder
an eines der sechs Speicherelemente dieses Organs angeschlossen ist. Der Wandler
besitzt außerdem zwölf Ausgänge für je zwei Speicherwerke, die am Ende eines kleineren
Zyklus die sechs Ziffern N, bis N1 des natürlichen binären Codes abgeben, .die sich
aus der Umwandlung ergeben, sowie die sechs Komplementärziffern KT 6 bis
N1; diese Ziffern nehmen am Ende der dreizehnten und vierzehnten kleineren Zyklen
zwangläufig die besonderen Werte Ns=NS= .-. . =N1=0 und Ns=N5=
... =1V-1=1 an. Die zwölf Ausgänge des Codewandlers CC vervielfachen sich
-zu den zwölf homogenen Eingängen jedes einzelnen Empfangsgerätes.
-
Der Schrittverteiler DM ist ein sogenannter Verteiler »rnit_
geschlossenem Ring« mit sieben Ausgängen Ms, M5- . . . Ml, M., wobei die inneren
Verbindungen so vorgenommen sind, daß nach Anlegen eines Signals zum Rückstellen
auf Null sich an dem Eingang RZDM ein singulärer Zustand am Ausgang Ma einstellt
und durch Anlegen von Vorrücksignalen än den Eingang AVDM nach und nach auf die
Ausgänge Ms, M5 ... 342, Ml übertragen wird. Der so gebildete
Ring muß notwendigerweise geschlossen sein, um es dem Schrittverteiler
DM zu ermöglichen, in der Stufe 7 zu arbeiten, bei alleiniger Steuerung durch
den örtlichen Basisschrittgeber, und das Vorrücksignal des Codeverteilers DC während
_sämtlichersieben Takte zu liefern. Die Ausgänge _V6; M5, 1t4, M3, 1V12 und
Jbh des Schrittverteilers DM sind mit den gleichnamigen Eingängen des Codewandlers
CC verbunden, während die Ausgänge Ml und Ma ebenso wie der Ausgang Mo, der die
Komplementärziffer zu 1 derjenigen Ziffer liefert, die im Punkt 111o erscheint,
die Hilfseingänge der Synchronisiervorrichtung SY bilden.
-
Der Codeverteiler DC ist ein sogenannter Verteiler »mit offenem Ring«
und hat zwölf Ausgänge Sk von S: bis S12, und die inneren Verbindungen sind so vorgenommen,
daß nach Ankunft eines Signals für das Rückstellen auf Null am Eingang RZDC ein
singulärer Zustand am Ausgang S1 geschaffen und näch und nach auf die Ausgänge S2
... S1. übertragen wird, und zwar durch Anlegen von Vorrücksignalen an den
Eingang AvDC. Die Beschränkung auf zwölf Ausgänge hat zur Folge, daß jeglicher singuläre
Zustand während der dreizehnten und vierzehnten kleineren Zyklen verschwindet.
-
Die einzelnen Schaltungen können jeweils aus der Vereinigung von sechs
Speicherelementen aus Kippschwingschaltungen mit drei Eingängen bestehen.
-
Am Ende eines jeden der zwölf ersten kleineren Zyklen erscheinen an
den beiden ersten Eingängen des Speicherelementes der Rangordnung p (1 C
p < 6)
jeder einzelnen Schaltung (EI)k die von dem Codewandler gelieferten
Ziffern N, und N,; damit diese Zahlen jedoch von.,demjenigen Element gespeichert
werden, dessen dritter Eingang an den Ausgang St des Codeverteilers DC angeschlossen
ist, - ist es erforderlich, daß letzterer ein entsprechendes Signal am Ende des
singulären Zustandes bei St abgibt, was jedoch bedingt, daß die beiden Zahlen genau
im kleineren Zyklus von der Rangordnung k erscheinen.
-
Die graphische Darstellung der Signale in Fig.2 zeigt das laufende
Ineinandergreifen der Vorgänge im Inneren eines größeren Zyklus, von denen jedoch
nur die kleineren Zyklen (1), (2), (12), (13) und (14) dargestellt sind. In jedem
Zyklus ist das entsprechende mit 111, bezeichnete Zeitintervall für 1 < p C 6
für den Codeschritt der Rangfolge p und für p=0 für den `.'orr ücktakt oder den
Starttakt.
Die unter (a) bis (L)- dargestellten Signale -sind folgende:
(a) Die auf den Eingang der Synchronisiervorrichtung gegebenen Signale C;
(b) die Signale der Schaltuhr H der Synchronisiervorrichtung SY, (c)
die auf die Eingänge RZDM und RZDC der Stromkreise für die Rückstellung auf Null
der beiden Verteiler DM, DC gegebenen Signale, (d) bis (g) die an
den Ausgängen Ms, Ms, Ml und Mo des Schrittverteilers DM auftretenden
Signale, (1a) die Signale auf der Vorrückleitung AVCC des Codewandlers CC, (il die
Signale auf der V orrückleitung AVDC des Codeverteilers DC, (j) bis (I) die an den
Ausgängen S1, S2 und S3-des Codeverteilers DC auftretenden Signale.
-
Dabei ist vorausgesetzt, daß die Empfangsgeräte mit Transistoren der
Type PNP ausgerüstet sind; die mit negativen Speisespannungen arbeiten, welche die
Ziffern 0--uini 1 kennzeichnen, wobei die Spannung, welche der Ziffer 1 entspricht,
stärker negativ ist als diejenige Spannung, die der Ziffer 0 entspricht. Es ist
ferner angenommen, daß nur die positiven, in bestimmten Organen durch Differenzierung
gewonnenen Impulse benutzt werden; dies entspricht in der graphischen Darstellung
den senkrecht ansteigenden Stirnen der genannten Signale.
-
Die Signale (a) und (h) sind unter der Annahme dargestellt, daß die
empfangenen codierten Kombinationen für jeden der zwölf ersten kleineren Zyklen
identisch und im gebrochenen Code durch eine Folge von sechs »Einsen« gekennzeichnet
sind. Die Elemente dieser Signale, die von .der Höhe des Betrags des empfangenen
Meßwertes abhängen, sind in ununterbrochenen- Linienzügen dargestellt, während die
unveränderlichen Elemente in zusammenhängenden Linienzügen dargestellt sind.
-
Die Zeitsignale (b) sind ein einziges Mal durch einen größeren Zyklus
gesperrt, weil der Befehl zur allgemeinen Rückstellung auf Null gegeben worden ist,
d. h., wie bereits oben dargelegt worden ist, in einem Augenblick, der sich mit
dem Wert des zwölften Ausdrucks ändert. Andererseits erfolgt die Aufhebung der Sperrung
der Zeitsignale, die unter der Kontrolle des Startsignals erfolgt, in einem Augenblick,
der immer identisch ist mit einem Zyklus, der größer ist als der nachfolgende. In
dem Schaubild ist unterstellt, daß die codierte Kombination, die dem zwölften Ausdruck
entspricht, mit einer Eins endet, so daß die Zählung der einzelnen Ziffern 0 (»Nullen«)
der Ziffernfolge für die allgemeine Rückstellung auf Null (gekennzeichnet durch
die Ziffern 1 bis 14) erst vom Takt Mo des zwölften kleineren Zyklus ab erfolgt.
Ebenso wurde angenommen, daß die Anordnung so getroffen ist, daß die Aufhebung der
Sperrung der Zeitsignale nur einen Halbtakt nach Beginn des Empfangs des Startsignals
erfolgen kann, derart, daß die auf die Fortschaltleitung AVDM des Schrittverteilers
DM gegebenen Signale in der Mitte jedes Elementartaktes auftreten; dies ermöglicht
es einerseits, daß eine Speicherung der von dem arithmetischen Rechenkreis des Code
waffdlers CC in die entsprechenden Speicherelemente eingegebenen Ziffern während
eines jeden Taktes Ms bis Ml eines kleineren Zyklus nur einen halben Takt nach Anwendung
des umzuwandelnden Signals erfolgt und daß andererseits der Inhalt des arithmetischen
Rechenkreises des Codewandlers CC erst einen Takt nach der Speicherung' der letzten
Ziffer des betreffenden Codes erfolgt. Das Schaubild für das Signal (c) zeigt deutlich
die Momente, in denen einmal die Sperrung des Zeittaktes bei BIH, dann die Rückstellung
des Zeitgebers bei RZH, des Schrittverteilers DM über RZDM und des Codeverteilers
DC über RZDC auf Null erfolgt, Bezüglich der Signale (d) bis (f) besagt
die Formel (Np)k-->CC, daß die ZifferNp des Ausdrucks der Rangordnung k in das Speicherelement
(p) des Codewandlers CC eingegeben wird.
-
Für die Signale (j), (k) und (I) bedeutet die Formel CC.--> (EI)k,
daß der Inhalt des Speichers ,des Codewandlers CC in. seiner Gesamtheit in,die entsprechenden
Speicherwerke des speziellen Geräts mit der zugehörigen Rangfolge k übertragen wird.
Der Vergleich dieser Signale mit dem Signal-(g) zeigt, daß zwischen dem Zeitpunkt,
in dem der Befehl zu dem vorhergehenden Übertrag gegeben wird, und demjenigen, in
welchem der Übertrag vorgenommen wird, eine bestimmte Verzögerung vorgesehen ist.
Der arithmetische Rechenkreis des. Codewandlers CC kann im Hinblick auf die Umwandlung
des nachfolgenden Ausdrucks (RZCC) auf Null zurückgestellt werden.
-
Die Synchronisiervorrichtung SY nach der Erfindung verarbeitet, angefangen
bei den empfangenen Signalen (c), die Befehle, die den Betrieb nach dem Diagramm
der Fig. 2 steuern, ferner die Empfangsgeräte, auf welche sie diese zuleitet. Sie
umfaßt einerseits eine Schaltuhr H (Fig. 3), welche die örtliche Basis für die Zeitgabe
bildet, -andererseits Organe, ,um auf die Fortschalt- und Rückstellkreise auf Null
des Cadewandlers CC, des Schrittverteilers DM und des Codeverteilers
DC Signale zu übertragen, die entweder ausschließlich aus den Empfangssignalen oder
aus der Kombination dieser Signale mit den Zeitsignalen erarbeitet sind.
-
Die Schaltuhr H der Synchronisiervorrichtung SY besteht aus einem
Generator zur Erzeugung rechteckiger Signale, der einmal durch einen größeren Zyklus
gesperrt wird, sobald das Signal zur allgemeinen Rückstellung auf Null identifiziert
worden ist, und dessen Sperrung mit der Steuerung des Startsignals aufgehoben wird.
Bei freiem Betrieb ist die Rücklaufperiode der Zeitsignale gleich der Dauer eines
Elementartaktes. Ein und derselbe Eingang steuert die Sperrung und die Aufhebung
der Sperrung der Schaltuhr H. Wie aus Fig. 3 ersichtlich, umfassen die vorgesehenen
Organe zur Feststellung des Befehls für die allgemeine Rückstellung auf Null im
wesentlichen: Eine Sechzehnerstufe EC, die auf der Fortschalt-Leitung AvEC jedesmal
einen positiven Spannungssprung empfängt; wenn in dem Kanal (C) eine Ziffer 0 empfangen
wird, und die auf der Leitung zur Rückstellung auf Null jedesmal einen-positiven
Spannungssprung empfängt, wenn eine Ziffer 1 in diesem Kanal empfangen wird; ein
Stromkreis (ET)4 mit drei Eingängen, der an einen Inverter 14 angeschlossen ist,
dient dazu, die vierzehnte positive Spannungsstufe zu identifizieren, die an die
Fortschaltleitung AvEC der Sechzehnerstufe angelegt wird; eine binäre Kippschwingschaltung
(Flip-Flop)- BB, 'deren Zustandsänderung am Ende des größeren Zyklus dazu dient,
die Schaltuhr H bis zum Empfang des Startsignals zu sperren, schließlich Organe
zur Erzeugung der positivem Spannungsstufen für das Vorrücken und für die Rückstellung
auf Null der Sechzehnerstufe.
-
Die Stufe, von der hier die Rede ist, ist in an sich bekannter Weise
durch Zusammenschalten von vier binären Flip-Flops in Kaskade hergestellt, von denen
jede zwei Komplementärziffern liefert, die mit d
und d für den Flip-Flop
der »Einsen« (dieser wird von positiven Impulsen auf der Leitung AvEC gesteuert),
mit c und c für den Flip-Flop der »Zweien«, b und b für den Flip-Flop
der »Vieren«, a und d für den Flip-Flop der »Achten«, wobei nach jeder Rückstellung
auf Null -a=b=c=d=0 und ä=b=c=d=1. Der Gehalt der Sechzehnerstufe ändert sich beständig
innerhalb eines größeren Zyklus nach Maßgabe der Anzahl von Nullen, die in dem Kanal
(C) nacheinander empfangen werden, überschreitet aber niemals die Zahl 11, wie bereits
gezeigt worden ist, ausgenommen es handelt sich um einen Befehl für die allgemeine
Rückstellung auf Null; in diesem Fall wird der Wert 14 erreicht.
-
Der Stromkreis (ET)4, dessen drei Eingänge an die Ausgänge a,
b und c der Sechzehnerstufe angeschlossen sind, gibt ständig das logische
Produkt abc ab, das für jede Anzahl von Impulsen am Eingang des Flip-Flops der »Einsen«
der Sechzehnerstufe zwischen 0 und 14 liegt, das aber den Wert 1 abgibt (a=1,
b=1, c=1), sobald diese Zahl den Wert 14 erreicht, d. h. genau gesagt: für
den Fall eines Befehls für die allgemeine Rückstellung auf Null. Der Inverter 14,
dessen Eingang an den Ausgang des Stromkreises (ET)4 angeschlossen ist, liefert
an seinen Ausgang die komplementäre Funktion jbc; in den logischen Stromkreisen
mit Transistoren ermöglicht es die Eigenart des Einsatzes der Transistoren, mit
ihren Basen gleichzeitig das logische Produkt und die inverse Funktion zu bilden,
so daß es nicht nötig ist, einen bestimmten Inverter vorzusehen.
-
Das Organ, welches die Synchronisierung der Schaltuhr H am Ende des
größeren Zyklus steuert, besteht aus einem binären Flip-Flop, dessen Fortschaltleitung
AvBB einen positiven Spannungssprung in dem Augenblick erhält, in welchem äbc
= 0 ist, d. h. nach erfolgter Identifizierung -des Befehls zur allgemeinen
Rückstellung auf Null. Die Leitung RZBB für die Rückstellung auf Null empfängt die
von einem Inverter I( gegebenen Signale (c), dessen Eingang an den Kanal (C) angeschlossen
ist; das durch die Gleichung C=1 und C=0 charakterisierte Startsignal ist es also,
welches die Rückkehr des Flip-Flops BB in seinen Anfangszustand nach einer allgemeinen
Rückstellung auf Null bewirken wird. Das Synchronisierungssignal der Schaltuhr wird
am Ausgang (0) des binären Flip-Flops BB vorweggenommen.
-
Die Organe, welche die positiven Spannungssprünge hervorrufen, die
am Eingang der Sechzehnerstufe erscheinen müssen, wenn die Ziffern 0 auf dem Kanal
(C) ankommen, umfassen einen Stromkreis (ET) 2 mit- zwei Eingängen (C) und
(H) sowie einen Inverter 12, dessen Eingang mit dem Ausgang des letzteren
verbunden ist.
-
Damit ein positiver Spannungssprung auf der Leitung AvEC erscheint,
ist es erforderlich, daß das von dem Kreis (ET)2 errechnete logische Produkt C von
dem Wert 0 zu dem Wert 1 übergeht, d. h. daß gleichzeitig C=0 und H=1 ist, was nach
dem Schaltbild der Fig.2 am Anfang jedes Elementarschrittes, für den C=0 ist, der
Fall sein muß.
-
Die Organe zur Erzeugung der positiven Spannungssprünge, die beim
Empfang der Ziffern 1 in dem Kanal (C) auf die Leitung RZEC gegeben werden müssen,
enthalten einen Strömkreis (ET), mit zwei Eingängen (C) und (H) sowie einen
Inverter Il, dessen Eingang an den Ausgang des Kreises (ET), angeschlossen
ist, und einen monostabilen Flip-Flop BM., der an seinem Eingang die von dem Inverter
I, gelieferten Signale empfängt und über aeinen Ausgang (1) die Leitung RZBC
für die Rückstellung der Sechzehnerstufe auf Null beaufschlagt. Damit ein positiver
Spannungsstrom auf den Eingang des monostabilen Flip-Flops BM, gegeben werden kann,
muß das von dem Kreis (ET), errechnete logische Produkt CH von dem
Wert 0 zu dem Wert 1 übergehen, d. h., es muß gleichzeitig C=1 und H=1 sein, was
nach dem Schaltbild von Fig. 2 am Anfang eines jeden Elementartaktes der Fall ist,
für den C=1 ist. Der Inverter h kann aus den oben angegebenen Gründen nicht von
dem Stromkreis (ET), getrennt werden. Der Zweck des monostabilen Flip-Flops
BM, ist es, auf die Leitung RZEC einen positiven Impuls zu geben, der in
den vorstehend gekennzeichneten Augenblicken beginnt und dessen Dauer ausreicht,
um die Impulse zu neutralisieren, die sich dann längs der Flip-Flops der Sechzehnerstufe
fortpflanzen können, wobei sie mit den Flip-Flops niedriger Rangordnungen beginnen,
und die anderenfalls Gefahr laufen würden, die Flip-Flops höherer Rangordnungen
in Stellungen zu belassen, die von denen völlig verschieden sind, die sie einnehmen
müssen.
-
Das Fortschalten des Codewandlers CC wird dadurch erreicht, daß man
mit Hilfe eines Kreises (ET)3 mit zwei Eingängen und eines Inverters 13, der sich
mit dem vorhergehenden vereinigen kann, einen positiven Spannungssprung auf die
Leitung AvCC gibt. Der Kreis (ET), hat zwei Eingänge, von denen der eine
das von dem Stromkreis (ET), geschaffene logische Produkt CH empfängt
und der zweite die Ziffer Ma, welche die Komplementärziffer zu 1 der am Ausgang
Ho des Schrittverteilers DM empfangenen Ziffer darstellt. Damit ein positiver
Spannungssprung auf der Leitung AvCC erscheint, muß das von dem Kreis (ET)" errechnete
logische Produkt CHMo mit drei Variablen von dem Wert 0 zu dem Wert 1 übergehen.
Dies ergibt sich für C=1, H=1 und Ho=0, d. h. am Anfang aller Elementarschritte,
die zu den Informationen gehören, die einen Fernmeßwert kennzeichnen, und zwar jedesmal,
wenn diese Informationen einen Codeschritt l definieren, aber mit Ausnahme des Startsignals,
für welches C ebenfalls =1 ist, ohne daß es sich um den gleichen Codeschritt handelt
(in dem Augenblick, in welchem das Startsignal erscheint, hat die Rückstellung des
Schrittverteilers auf Null die Bedingung Ma=l zur Folge, wodurch der Impuls unterdrückt
wird, der auf der Fortschaltleitung AvCC des Codewandlers CC erscheinen würde,
wenn diese Leitung aus Gründen der Vereinfachung direkt an den Ausgang des Kreises
(ET), angeschlossen wäre).
-
Die Rückstellung des Codewandlers CC auf Null wird dadurch herbeigeführt,
daß mit Hilfe eines monostabilen Flip-Flops BM2 ein positiver Spannungssprung auf
die Leitung RZCC gegeben wird, dessen Eingang an den Ausgang Mo des Schrittverteilers
DM angeschlossen ist und dessen Ausgang (1)
an die Leitung RZCC angelegt
ist. Der monostabile Flip-Flop dient hier nicht zur Verzögerung des Befehlssignals
(t11(), sondern nur zur Trennung der Stromkreise, deren Eingänge zu den komplementären
Ausgängen Mo und Ho des gleichen Flip-Flops des Schrittverteilers DM führen,
d. h., die Rückstellung des arithmetischen Rechenkreises auf Null erfolgt genau
in dem Augenblick, in welchem der positive Spannungssprung .am Ausgang M( des Schrittverteilers
DM erscheint.
-
Das Vorrücken des Schrittverteilers DM wird unmittelbar durch
die Signale der Schaltuhr H in den Augenblicken direkt gesteuert, in denen sie einen
positiven
Spannungssprung auf der. Leitung AvDM kennzeichnen, d. h. in der Mitte jedes Elementartaktes,
ausgenommen natürlich während der Dauer der Sperrung.
-
Die Rückstellung des Schrittverteilers DM auf Null wird am
Ende eines größeren Zyklus direkt durch die Sperrsignale der Schaltuhr H gesteuert.
-
Das Vorrücken des Codeverteilers DC ergibt sich dadurch, daß mit Hilfe
eines Inverters IS und eines monostabilen Flip-Flops BM, ein positiver SpannungsstoB
auf die Leitung AvDC gegeben wird. Der Eingang des Inverters I" empfängt die von
dem Schrittverteiler D117 gelieferten Signale (Ni) an dem komplementären Ausgang
des Ausgangs M1 und gibt auf diese Weise an seinem Ausgang Signale ab, die in Phase
mit den Signalen (Mi) sind; dieser Inverter ist erforderlich, um die von dem gleichen
Flip-Flop des Schrittverteilers DM gesteuerten Stromkreise zu trennen, dessen
Ausgang M1 schon das letzte Speicherelement des Codewandlers CC steuert. Der monostabile
Flip-Flop BM., dessen Eingang am Ausgang des Kreises liegt, der den Inverter
I5 enthält, gibt an seinem Ausgang (0) einen positiven Spannungsstoß ab,
der gegenüber demjenigen etwas verzögert ist, der am Ende des kleineren Zyklus am
Ausgang M1 des Schrittverteilers DM auftritt.
-
Das Rückstellen des Codeverteilers DC auf Null tritt am Ende des größeren
Zyklus zur gleichen Zeit ein, zu der auch die Sperrung der Schaltuhr H und das Rückstellen
des Schrittverteilers DM auf Null erfolgt. Um jedoch den Ausgang
(0) des Flip-Flops BB, der schon für diese letzten- Operationen benutzt worden
war, nicht zu sehr zu belasten, benutzt man das komplementäre Signal, das am Ausgang
(1) des Flip-Flops empfangen worden ist, und invertiert es in dem Stromkreis I6,
dessen Ausgang an die Leitung RZDC gelegt ist.
-
Die Fig. 4 mit den Teilen a und b zeigt das detaillierte Schaltbild
einer Synchronisiervorrichtung, die aus Transistoren der Type pNP aufgebaut ist
und dazu dient, an ihrem Eingang C telegraphische Signale zu empfangen, deren Dauer
20 Millisekunden beträgt.
-
In diesem Schaltbild sind die Elemente zusammengestellt, welche die
verschiedenen, in Fig. 3 wiedergegebenen Funktionseinheiten bilden. Da die Transistoren
jedoch in Basisschaltung betrieben werden, sind die logischen Multiplikationsvorgänge
und die Inversionen, die von den Stronikreisgruppen (ET),
und Il,
(ET), und I2,. (ET), und I3 bzw. (ET)4 und 14 vorgenommen werden, gleichzeitig
für jede der Gruppen durch ein einziges Organ gesichert, das die Bezeichnung (ET-1)
mit dem jeweiligen Index trägt.
-
Die Schaltuhr H (Fig. 4a) enthält einen Oszillator, der auf die Frequenz
von 100 Hz abgestimmt ist, einen Übertragungsverstärker, der die von dem Oszillator
gelieferte sinusförmige Spannung vor der Umwandlung in. rechteckige Signale der
gleichen Frequenz verstärkt, und einen binären Flip-Flop, der als Frequenzverteiler
wirkt und die Zeitsignale liefert, die an die übrigen Organe gelegt werden.
-
Das aktive Element des Oszillators besteht aus dem Transistor Tr26.
Die Frequenz im freien Bereich wird von den Elementen L1; C1 des Schwingkreises
bestimmt; die Reaktanz, welche die Aufrechterhaltung der Schwingungen sichert, ergibt
sich aus der Koppelung von L1 mit der Induktivität L2 des Transformators T1,
-dessen dritte Wicklung die sinusähnliche Spannung liefert, die an den Übertragungsverstärker
angelegt wird, dessen wirksame Elemente Tr28 und Tr29 durch den. Transformator Tr.
voneinander getrennt sind. Der Transistor Tr 27 dient zur Regelung der Dämpfung
des Schwingkreises. Seine Basis empfängt von der Klemme BLH das Sperrsignal der
Schaltuhr: Sobald eine Ziffer 0 an seine Basis angelegt wird, ist der Transistor
gesperrt, und der Oszillator schwingt frei; wird dagegen die Ziffer 0 durch eine
»Eins« ersetzt, dann wird der Transistor stromdurchlässig und gesättigt, schließt
einen Teil der Wicklung kurz und sperrt auf diese Weise die Schwingungen.
-
Der binäre Zeitgeber-Flip-Flop, dessen aktive Elemente aus den Transistoren
Trio und Tr31 bestehen, zeigt den klassischen Aufbau.
-
Dasselbe gilt auch für alle anderen binären Flip-Flops der Synchronisiervorrichtung
SY, soweit es sich um die Flip-Flops der Sechzehnerstufe Ec (Fig. 3) handelt (das
sind die Transistoren Tri3, Tr14, Tr15, Tri" Tr17, Tri8, Tri. und Tr2o) oder um
den binären Flip-Flop BB (Fig. 4a), der die allgemeine Rückstellung der gemeinsamen
Empfangsorgane auf 0 steuert (Transistoren Tr21 und Tr22).
-
Von herkömmlicher Bauart sind gleichfalls die monostabilen Flip-Flops
BM, (Transistoren Tri und Tr2), BM, (Transistoren Tr, und Tr8) und BM, sowie die
Inverterverstärker Io (Tro), IS (Triff) und I6 (Tr12) (s. Fig. 4b).
-
Der logische Rechenkreis (ET-1) enthält drei in Reihe geschaltete
Transistoren (Tr23, Tr24, Tr25), deren Basen an seinen drei Eingängen (c), (b) und
(d) anliegen (Fig..4a). Der Kollektor des zuletzt genannten Transistors gibt das
Ausgangssignal ab, welches das umgekehrte logische Produkt jbc der Eingangszahlen
charakterisiert.
-
Die übrigen logischen Rechenkreise sind nach den gleichen Prinzipien
aufgebaut, benutzen aber gemeinsame Transistoren für die gemeinsamen binären Variablen.
Der Stromkreis (ET-1)1, der die logische Funktion CH errechnet, besteht aus den
Transistoren T, r3 und Tr4; das Ausgangssignal wird an dem Kollektor des Transistors
Tr4 gewonnen. Der Kreis (ET-1)2, der die logische Funktion CH bildet, enthält
die Transistoren Tr" und Trs, wobei das Ausgangssignal an dem Kollektor des Transistors
Tro gewonnen wird. Schließlich umfaßt der Kreis (ET-1)", der die logische Funktion
CHMo bildet, die Transistoren Tr3, Tr4 und TyS. Der Transistor Tr4, der an seiner
Basis das Signal (C) empfängt, gehört zu den beiden logischen Kreisen (ET-1), und
(ET-I)3 (s.
Fig. 4b).
-
Da die Signale (C) durch zwei Spannungspegel Ui. und U, definiert
sind, je nachdem, ob sie »Einsen« oder »Nullen«bedeuten, während die Organe der
Synchronisiervorrichtung SY durch eine einzige Gleichspannung Ui gespeist werden,
muß jedes von ihnen so ausgebildet werden, daß die notwendigen Polarisationsspannungen
anliegen; diese Einrichtungen können aus einem einfachen Widerstand bestehen, der
in Reihe mit den Emittern der Transistoren in den Flip Flops liegt, oder aus Widerstandsbrücken,
die mit der Spannung "Ui gespeist werden und eine Spannung Uä abgeben, wobei Ui
< Uö < Uo < 0, wenn. es sich um einen logischen Kreis
handelt. In letzterem Fall bezweckt die Wahl eines Spannungsniveaus Uo ; das niedriger
ist als U., das Emitterpotential des Transistors am Kopfende des logischen Kreises
auf einem Wert festzuhalten, -der stets kleiner ist als der Wert der Spannung, die
an der Basis auftreten kann, und zwar innerhalb. eines weiten Änderungsbereiches
der Temperatur für eine Eingangsziffer 0; das gleiche gilt für die übrigen Transistoren
desselben Kreises jedesmal,
wenn der Haupttransistor stromdurchlässig
und gesättigt ist.