DE1180067C2

DE1180067C2 - Verfahren zum gleichzeitigen Kontaktieren mehrerer Halbleiteranordnungen

Info

Publication number: DE1180067C2
Application number: DE1961J0019618
Authority: DE
Inventors: Dipl-Phys Dr Reinhard Dahlberg
Original assignee: Elektronik M B H; Intermetall Ges Fuer Metallurg
Priority date: 1961-03-17
Filing date: 1961-03-17
Publication date: 1970-03-12
Also published as: DE1180067B; US3200468A

Description

BUNDESREPUBLIK DEUTSCHLAND

DEUTSCHES

PATENTAMT

PATENTSCHRIFT Internat. Kl.: HOIl

Deutsche Kl.: 21g-11/02

Nummer:

Aktenzeichen:

Anmeldetag:

P 11 80 067.2-33 (J 19618)

17. März 1961

22. Oktober 1964

12. März 1970

Auslegetag:

Ausgabetag:

Patentschrift weicht von der Auslegeschrift ab

Die Erfindung betrifft ein Verfahren zum Kontaktieren mehrerer Halbleiteranordnungen und zum Anbringen von Zuleitungen, welche Halbleitecanordnungen auf einer größeren Platte aus einkristallinem Halbleitermaterial eines bestimmten Leitfähigkeitstyps durch Unterteilung einer Oberfläche der Platte mittels rasterartiger Vertiefungen erzeugt und zuvor gemeinsam mit Hilfe von Masken mit einer oder mehreren Schichten abwechselnd unterschiedlicher Leitfähigkeit oder Kigcnicitfähigkcit sowie auf dadurch die rasterartige Unterteilung entstandenen erhabenen Oberfläche zwischen den Vertiefungen je mit zwei oder mehreren Elektroden versehen sind.

Die Entwicklung der Halbleiterbauelemente, insbesondere für Hochfrequenzzwecke, führt zu immer kleineren Abmessungen, die die Handhabung und Bearbeitung einer einzelnen Anordnung erschweren und gewöhnlich komplizierte Hilfsgeräte erforderlich, machen. Aus diesem Grunde ist man im Interesse einer wirtschaftlichen Herstellung bestrebt, Verfahren anzuwenden, bei denen möglichst viele Halbleiteranordnungen gleichzeitig bearbeitet werden. Es ist bereits vorgeschlagen worden, durch rasterartige Anbringung von Vertiefungen auf einer größeren Halbleiterplatte auf dieser zahlreiche Halbleiteranordnungen herzustellen. Man verwendet dazu zweckmäßig geeignete Masken, mit deren Hilfe Aufdampf- und Ätzprozesse in der gewünschten Weise so gesteuert werden können, daß jeder Arbeitsprozeß auf alle Halbleiteranordnungen in gleicher Weise einwirkt. Man ist damit in der Lage, etwa eintausend auf der größeren Platte aus Halbleitermaterial untergebrachte Halbleiteranordnungen gleichzeitig mit Basis-. Emitter- und Kollektorzonen zu versehen.

Die Kontaktierung der einzelnen Zonen bzw Elektroden für elektrische Anschlüsse wurde bisher bei jeder Halbleiteranordnung einzeln \orgenommen. Es ist z. B. das sogenannte Thermokompressionsverfahren bekannt, bei dem auf jede Zone bzw. Elektrode der Halbleiteranordnung ein Zuleitungsdraht geführt und mit dieser unter Anwendung von Wärme und Druck verbunden wird. Dieses Verfahren hat verschiedene Nachteile. Obwohl es weitgehend mechanisiert werden kann, bleibt es doch immer ein Einzelverfahren und stellt damit einen Engpaß bei der Massenherstellung von Halbleiterbauelementen dar. Zudem erfordert es verhältnismäßig aufwendige Vorrichtungen. Außerdem muß der zum Verbinden des «Zuleitungsdrahtes mit einer Elektrode ausgeübte Mindestdruck sehr genau eingestellt werden, da zu große Drücke die Eigenschaften der gesamten Halbleiteranordnungen nachteilig beeinflus-Verfahren zum Kontaktieren mehrerer
Halbleiteranordnungen und zum Anbringen
von Zuleitungen

Patentiert für:

Deutsche ITT Industries GmbH,
7800 Freiburg, Hans-Bunte-Str. 19

Als Erfinder benannt:

Dipl.-Phys. Dr. Reinhard Dahlberg,

7800 Freiburg

sen können, so daß relativ hohe Ausfallquoten bei der Fertigung entstehen.

Es sind auch Verfahren bekannt, bei denen die Elektroden der Halbleiteranordnungen durch Leitbahnen kontaktiert werden. Zu diesem Zweck wird die Oberfläche des Halbleiterkörpers, auf der sich die zu kontaktierende Elektrode befindet, mit einer Isolierschicht versehen, die nur die Elektrode frei läßt.

as Auf dieser Isolierschicht verläuft die Leitbahn und berührt die freiliegende Elektrode. Zum Herstellen derartiger Kontaktierungen verwendet man gewöhnlich die photolithographische Technik, bei der lichtempfindliche Lacke über geeignete Masken belichtet

3c und durch geeignete Entwickler teilweise aufgelöst werden. Die lichtempfindlichen Lacke sind gegen mechanische und chemische Einwirkungen verhältnismäßig empfindlich, so daß sie sich als Abdeckmittel bei der weiteren Behandlung der Anordnungen nicht eignen. Massenverfahren zur gleichzeitigen Kontaktierung zahlreicher Halbleiteranordnungen mit dieser Methode sind daher nicht bekannt.

Für die Herstellung von Halbleiteranordnungen sind dagegen bereits Massenverfahren bekannt. Diese betreffen jedoch vorwiegend die Herstellung der Halbleiteranordnungen selbst, die Erzeugung der verschiedenen pn-Übergänge sowie der Elektroden. Zu diesem Zweck werden gleichzeitig mehrere Halbleiteranordnungen maskiert und gemeinsam geeigneten

Diffusions- bzw. Tauchprozessen ausgesetzt, wobei die nichtmaskierten Teile des Halbleitermaterials den gewünschten Einwirkungen ausgesetzt sind. Für die gleichzeitige Kontaktierung der gemeinsam hergestellten, gegebenenfalls mit Elektroden versehcnen Halbleiteranordnungen sind die bekannten Verfahren nicht geeignet. Man hat sich bisher damit begnügt, die Massenverfahren mit der Herstellung der

009 611/232

Halbleiteranordnungen abzubrechen, die Anordnungen voneinander zu trennen und dann jede einzelne Anordnung z. B. nach einem der vorstehend beschriebenen Verfahren zu kontaktieren.

Die Erfindung gibt ein Verfahren an, das es ermöglicht, möglichst viele Verfahrensschritte auch zum Kontaktieren und Anbringen der Zuleitungen gemeinsam bei allen auf einer Halbleiterplatte untergebrachten Halbleiteranordnungen durchzuführen. Das Verfahren nach der Erfindung besteht darin, daß auf der mit den Elektroden versehenen Oberfläche der Halbleiteranordnungen unter Verwendung von • Masken porenfreic festhaftende Isolierschichten erzeugt werden, die unmittelbar an die außenliegenden Ränder der Elektroden angrenzen oder diese teilweise überdecken, daß auf die Isolierschichten leitende Bahnen aufgebracht werden, die die Elektroden kontaktieren und mindestens bis zum Rand der Halbleiteranordnungen auf den Isolierschichten verlaufen, daß danach die mit den Halbleiteranordnungen versehene Oberfläche der Halbleiterplatte mit einem ätzfesten Material überzogen wird und daß die Halbleiterplatte von der nichtbedeckten Rückseite bis an die rasterartigen Vertiefungen zur Trennung der Halbleiteranordnungen geätzt wird, daß die Rückseiten der getrennten, durch das ätzfeste Material aber noch zusammengehaltenen einzelnen Halbleiteranordnungen mit einem den gleichen Leitfähigkeitstyp wie den der Grundplatte hervorrufenden Stoff versehen werden und daß nach Entfernen des ätzfesten Materials jede Halbleiteranordnung auf ein geeignetes Metallblech zur Erzeugung eines sperrfreien Kontaktes aufgebracht wird, daß jede Anordnung anschließend in eine mit einer passenden Aussparung versehene Isolierstoffplatte eingesetzt wird, deren Oberfläche entsprechend der mit den Elektroden verbundenen Zahl und Anordnung der Leitbahnen mit leitenden Metallstreifen so versehen ist, daß diese den am Rand befindlichen Enden der Leitbahnen unmittelbar gegenüberliegen, und daß schließlich zwischen den Metallstreifen und den Leitbahnen eine elektrisch leitende Verbindung hergestellt wird.

Die Vorteile und Merkmale des vorliegenden Verfahrens werden an Hand eines in der Zeichnung dargestellten Ausführungsbeispiels näher erläutert. Die einzelnen Figuren dienen zur Erläuterung der einzelnen nach der Erfindung durchgeführten Verfahrensschritte.

Wie bereits vorgeschlagen worden ist, wird eine größere Halbleiterplatte mit einem Durchmesser von etwa 25 mm durch Anbringen von rasterartigen Vertiefungen unterteilt, so daß zahlreiche einzelne Halbleiteranordnungen entstehen. Je nach Feinheit der Unterteilung besitzen diese eine Größe von etwa 0,5 X 0,5 mm. Es ist ebenfalls bereits vorgeschlagen worden, unter Verwendung von Masken in Verbindung mit Aufdampf-, Diffusions- und Legierungsprozessen bei allen H.tlbleiteranordnungen gleichzeitig eine oder mehrere Basisschichten sowie in der obersten Schicht eine oder mehrere sperrfreie und/ oder gleichrichtende Elektroden anzubringen.

Fig. 1 zeigt einen stark vergrößerten Teil einer größeren Platte 1 aus einkristallinem Halbleitermaterial eines bestimmten Leitfähigkeitstyps mit den darauf aufjjobautin Halbleiteranordnungen 2, einer Basisschic'it 3 jnd zwei Elektroden 4 und 5, von denen die eine Fleltroit 4 z. B. einen gleichrichtenden Überging nit der Basisch chi 2 bildet und als Emitterelektrode dient, während die andere Elektrode 5 als Basiselektrode mit der Basisschicht einen sperrfreien Kontakt bildet. Die Linien 19 deuten die rasterartigen Vertiefungen in der Platte 1 an. Aul diese Weise können z. B. sogenannte Mesa-Transistoren hergestellt werden.

Zur gleichzeitigen Kontaktierung der Elektroden 4 und 5 auf jeder Halbleiteranordnung wird eine geeignete Maske auf die mit den Halbleiteranordnungen

ίο versehene Oberfläche der Platte 1 gelegt und so justiert, daß die Elektroden 4 und 5, die z. B. Aufdampfflecken darstellen können, bis auf einen schmalen Streifen ihres äußeren Randes bedeckt sind. Durch die freien Stellen der Maske wird dann eine Isolierschicht 6 auf die Oberfläche der Halbleitcranordnungen aufgebracht. Zu diesem Zweck kann man z. B. eine Schicht aus Siliziummonoxyd oder Siliziumdioxyd von etwa 5 μ Dicke bei etwa 280 C Plattentemperatur aufdampfen. Es bildet sich dabei eine porenfreie dichte Schicht, die auf dem Halbleitermaterial fest haftet.

Man kann die Isolierschicht 6 auch auf andere Weise erzeugen. Bei Verwendung von Silizium als Material der Grundplatte 1 ist es z. B. möglich, durch thermische Zersetzung eine Oxydschicht zu erzeugen, die besonders fest mit der Halbleiterschicht verbunden ist.

Nach Erzeugung der Isolierschicht 6 wird die Halbleiterplatte mit einer anderen geeigneten Maske.

überdeckt, die so ausgebildet und justiert ist, daß schmale Streifen von den äußeren Rändern der Halbleiteranordnungen 2 bis zu den Elektroden 4 und 5 einschließlich deren von der Isolierschicht nicht bedeckten Teile frei bleiben. Durch Aufdampfen von leitenden Stoffen, z. B. Silber, Gold, Kupfer u. ä., werden dann Leitbahnen 8 a und 8 b erzeugt, die auf der einen Seite die freien Flächen der Elektroden bedecken und diese kontaktieren und auf der anderen Seite bis zum Rand der Halbleiteranordnung auf der Isolierschicht 6 verlaufen. Es kann dabei ohne Erwärmung der Platte aufgedampft werden. F i g. 2 stellt die Draufsicht auf eine in dieser Weise kontaktierte Halbleiteranordnung 2 in stark vergrößertem Maßstab dar. Die Zuleitungskapazität der Leitbahnen 8a und 8 b wird besonders klein, wenn sich zwischen der Basis und dem Kollektoranschluß der Transistoren eine eigenleitende Zone befindet, d. h. also, wenn man eine pnip- oder npin-Transistor-Struktur vorher erzeugt. Dies geschieht mit einem der bekannten Verfahren zum epitaktischen Aufwachsen.

Der Verfahrensschritt des Aufdampfens der Leitbahnen 8 kann noch geringfügig abgewandelt werden, indem vor dem Aufbringen und dem Aufdampf-

Vorgang die rasterartigen Vertiefungen 19 zwischen den Halbleiteranordnungen 2 auf der Halbleiterplatte 1 mit einem thermoplastischen Material ausgefüllt werden. Die Oberfläche des thermoplastischen Materials soll dabei möglichst die gleiche Höhe aufweisen wie die Isolierschicht 6. Man kann dann die Masken so einrichten, daß die Leitbahnen 8a und Sb mit ihrem von den Elektroden 4 und 5 abgewandten Ende etwas über den Rand der Halbleiteranordnung 2 hinausragen, was in F i g. 2 durch die gestrichelten Linien angedeutet ist. Nach dem Entfernen des thermoplastischen Materials ragen die Leitbahnen 8 α und Sb frei über die Halbleiteranordnung 2 hinaus, sofern man die Leitbahnen genügend dick herstellt.

Fs kann dadurch im weiteren Verlauf des Verfahrens gegebenenfalls die Verbindung mit den Zuleitungen. 11, 12 erleichtert werden.

Nach dem im vorstehenden angenommenen Beispiel sind damit die Basis- und die Emitterelektrode kontaktiert. Anschließend kann auf die kontaktierte Oberfläche nochmals eine Quarzschicht so aufgedampft werden, daß nur die Enden der Leitbahnen frei bleiben. Damit ist die gesamte Anordnung aiii dieser Oberfläche durch eine Quarzschicht geschützt.

Zum Trennen der einzelnen Halbleiteranordnungen voneinander wird, wie bereits vorgeschlagen, die Oberfläche der Halbleiterplatte 1, die mit den Halbleiteranordnungen versehen ist, mit einem ätzfesten Material überzogen. Durch Einwirkung eines geeigneten Ätzmittels wird das Halbleitermaterial von der entgegengesetzten Seite aus abgebaut, bis die Vertiefungen 19 erreicht und damit die einzelnen Halbleiteranordnungen voneinander getrennt sind. Die Halbleiteranordnungen können dann auf der Rückseite mit einem dritten, dem Kollektorkontakt versehen werden.

Zu diesem Zweck wird nicht jede Halbleiteranordnung einzeln bearbeitet, sondern die an sich getrennten Halbleiteranordnungen, die noch durch die Schicht aus ätzfestem Material zusammengehalten sind, werden wiederum gemeinsam behandelt, indem auf die Rückseite der Halbleiteranordnungen ein Material aufgedampft wird, das den gleichen Leitungstyp erzeugt, wie ihn die Halbleiterplatte 1 aufweist. Bei Verwendung einer Halbleiterplatte 1 aus p-leitendem Germanium dampft man zweckmäßig ein Gemisch aus Indium—Gallium oder Zinn—Gallium auf. Bei Verwendung einer Halbleiterplatte aus p-leitendem Silizium eignet sich für diesen Zweck reines Gallium oder Aluminium. Nach Entfernen der die einzelnen Anordnungen zusammenhaltenden Schicht aus ätzfestem Material wird schließlich jede einzelne Halbleiteranordnung mit ihrer Rückseite auf ein Metallblech 16 aufgesetzt und durch eine Temperaturbehandlung bei relativ tiefen Temperaturen ein sperrfreier Kontakt mit der Kollektorzone hergestellt. Damit liegen Transistoranordnungen vor, deren Emitter-, Basis- und Kollektorelektroden fertig kontaktiert sind.

Zur Verbindung mit den Zuleitungen wird nun jede Halbleiteranordnung in eine geeignet vorbereitete Isolierstoffscheibe 9, 10 eingebraoht. Diese Verfahrensschritte sind in Fig. 3, die eine Draufsicht, und F i g. 4, die einen Querschnitt durch die Anordnung darstellt, erläutert. Die Isolierstoffscheibe besteht zweckmäßig aus einer unteren geschlossenen Platte 9 und einer daraufliegenden Platte 10, die mit einer entsprechend der Größe der Halbleiteranordnung 2 mit dem Kollektorblech 16 ausgebilde- ten Aussparung versehen ist. Auf der Oberfläche der Platte 10 sind leitende Metallstreifenil, 12, z.B. aus Kupfer, so angebracht, daß je ein Streifen nach dem Einschieben der kontaktierten Halbleiteranord nung einem Ende einer Leitbahn 8 a oder 8fr gegenüberliegt. Zu diesem Zweck muß die Dicke der Scheibe 10 etwa der Dicke der gesamten Halbleiteranordnung mit der aufgedampften Isolierschicht 6 entsprechen. Die Metallstreifen 11, 12 können z. B. nach einem für die Herstellung von gedruckten Schaltungen geeigneten Verfahren erzeugt werden.

Die elektrische Verbindung zwischen den Leitbahnen 8 σ und 8 b einerseits und den Metallstreifen und 12 andererseits kann z.B. durch einfaches Verlöten an den Stellen 17 und 18 hergestellt weiden. Um die Verwendung von hohen Temperaturen zu vermeiden, ist es auch möglich, einen Tropfen eines leitenden Lackes auf diese Stelle zu geben. In dem Falle, wo die Leitbahnen 8a und 8/>, wie bereits weiter oben beschrieben, über die Enden der Halbleiteranordnung 3 hinausragen, ist eine gute elektrische Verbindung besonders leicht herzustellen, da die Leitbahnen auf den Metallstreifen aufliegen. Man kann dann z. B. die Verbindung durch eine Punktschweißung herstellen.

Die gesamte Anordnung kann in verhältnismäßig einfacher Weise auf einen Sockel aufgesetzt werden, indem in den dafür vorgesehenen Abständen Löcher 13, 14, 15 in die Isolierstoffscheibe und die Metallstreifen bzw. das Kollektorblech 16 gebohrt werden, durch die später die Sockelstifte hindurchragen.

Die Erfindupg ermöglicht es, ohne komplizierte und kostspielige Hilfsmittel Halbleiteranordnungen weitestgehend in Massenveriahren zu kontaktieren und auf Sockel aufzubauen, ohne daß dabei die einzelnen sehr kleinen Anordnungen gesondert bearbeitet werden müssen.

Claims

Patentansprüche:

1. Verfahren zum Kontaktieren mehrerer Halbleiteranordnungen und zum Anbringen von Zuleitungen, welche Halbleiteranordnungen auf einer größeren Platte aus einkristallinem Halbleitermaterial eines bestimmten Leitfähigkeitstyps durch Unterteilung einer Oberfläche der Platte mittels rasterartiger Vertiefungen erzeugt und zuvor gemeinsam mit Hilfe von Masken mit einer oder mehreren Schichten abwechselnd unterschiedlicher Leitfähigkeit oder Eigenleitfähigkeit sowie auf der durch die rasterartige Unterteilung entstandenen erhabenen Oberfläche zwischen den Vertiefungen je mit zwei oder mehreren Elektroden versehen sind, dadurch gekennzeichnet, daß auf der mit den Elektroden (4, 5) versehenden Oberfläche der Halbleiteranordnungen (2) unter Verwendung von Masken porenfreie festhaftende Isolierschichten (6) erzeugt werden, die unmittelbar an die außenliegenden Ränder der Elektroden (4, 5) angrenzen oder diese teilweise überdecken, daß auf die Isolierschichten (6) leitende Bahnen (8 a, Sb) aufgebracht werden, die die Elektroden kontaktieren und mindestens bis zum Rand der Halbleiteranordnungen (2) auf den Isolierschichten (6) verlaufen, daß dadurch die mit den Halbleiteranordnungen versehene Oberfläche der Halbleiterplatte (1) mit einem ätzfesten Material überzogen wird und daß die Halbleiterplatte von der nichtbedeckten Rückseite bis an die rasterartigen Vertiefungen zur Trennung der Halbleiteranordnungen geätzt wird, daß die Rückseiten der getrennten, durch das ätzfeste Material aber noch zusammengehaltenen einzelnen Halbleiteranordnungen mit einem den gleichen Leitfähigkeitstyp wie den der Grundplatte (1) hervorrufenden Stoff versehen werden und daß nach Entfernen des ätzfesten Materials jede Halbleiteranordnung auf ein geeignetes Metallblech (16) zur Erzeugung eines sperrfreien Kontaktes aufgebracht wird, daß jede Anordnung anschließend in eine mit einer

passenden Aussparung versehene Isolierstoffplatte (9. 10) eingesetzt wird, deren Oberfläche entsprechend der mit den Tickt roden (4. 5) verbundenen Zahl und Anordnung der Leitbahnen (8a. Hh) mit leitenden Metallstreifen (11. 12) so versehen ist. daß diese den am Rand befindlichen F.nden der Leitbahnen (8«. Hh) unmittelbar gegenüberliegen, und daß schließlich zwischen den Metallstreifen (11. 12) und den Leitbahnen (8) eine elektrisch leitende Verbindung hergestellt wird.

2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Isolierschichten durch Aufdampfen von Siliziummonoxyd oder Siliziumdioxyd auf die auf etwa 280 C erhitzte Platte (1) »5 aus Halbleitermaterial erzeugt werden.

3. Verfahren nach Anspruch I. dadurch gekennzeichnet, daß die Isolierschichten (6) durch thermische Zersetzung erzeugt werden.

4. Verfahren nach einem oder mehreren der Ansprüche 1 bis 3. dadurch gekennzeichnet, daß die leitenden Bahnen (8a und Hh) aufgedampft werden.

5. Verfahren nach Anspruch 4. dadurch gekennzeichnet, daß die leitenden Bahnen (Hu *5 und Hh) durch kaltes Aufdampfen von Silber. Gold oder Kupfer erzeugt werden.

6. Verfahren nach einem oder mehreren der Ansprüche 1 bis 5. dadurch gekennzeichnet, daß die rasterartigen Vertiefungen (19) zwischen den Halbleiteranordnungen (13) auf der Halbleiterplatte (1) mit einem thermoplastischen Material ausgefüllt und die Leitbahnen (Ha und Hh) über den Rand der Halbleiteranordnung (2) hinaus bis auf die Schicht aus thermoplastischem Material aufgebracht werden.

7. Verfahren nach einem oder mehreren der Ansprüche 1 bis 6. dadurch gekennzeichnet, daß nach dem Aufbringen der Ixitbahnen (Ha und Hh) die Halbleiteranordnungen mit cinei Schutzschicht, z. B. aus Quarz, so überzogen werden, daß nur die am Rand der Halbleiteranordnung befindlichen I-'nde der Leitbahnen frei bleiben.

8. Verfahren nach Anspruch 1. dadurch gekennzeichnet, daß bei Verwendung von p-leiten dem Germanium als Halbleitergrundplatte (1) eine Schicht aus Indium—Gallium oder Zinn —Gallium auf die Rückseite der einzelnen Halbleiteranordnungen aufgedampft wird.

9. Verfahren nach Anspruch 1, dadurch gekennzeichnet,· daß bei Verwendung von p-leitendem Silizium als Halbleittrgrundplattc (1) eine Schicht aus Gallium oder Aluminium auf die Rückseite der einzelnen Halbleiteranordnungen aufgedampft wird.

10. Verfahren nach einem oder mehreren der

Ansprüche 1 bis 9, dadurch gekennzeichnet, daß die Halbleiteranordnungen mit ihrer Rückseite auf Metallbleche (16) aufgesetzt und zur Erzeugung eines sperrfreien Kontaktes einer Temperaturbehandlung unterworfen werden.

11. Verfahren nach einem oder mehreren der Ansprüche 1 bis 10, dadurch gekennzeichnet, daß Isolierplatten verwendet werden, die aus einer unteren geschlossenen Platte (9) und einer oberen Platte (10) bestehen, in die eine Aussparung eingebracht ist, die der Größe der mit dem Metallblech versehenen Halbleiteranordnung (2) entspricht.

12. Verfahren nach einem oder mehreren der Ansprüche 1 bis 11, dadurch gekennzeichnet, daß eine elektrisch leitende Verbindung zwischen den Leitbahnen (8a, Hh) und den Metallstreifen (11, 12) durch Verlöten an den gegenüberliegenden bzw. aufeinanderliegenden Stellen hergestellt wird.

13. Verfahren nach einem oder mehreren der Ansprüche 1 bis 11. dadurch gekennzeichnet, daß eine elektrisch leitende Verbindung zwischen den Leitbahnen (Ha und Hh) und den Metallstreifen (11 und 12) durch Verbinden mit einem leitenden Lack an den aneinandergrenzenden bz.w. aufeinanderliegenden Stellen hergestellt wird.

14. Verfahren nach einem oder mehreren der Ansprüche 1 bis 11. dadurch gekennzeichnet, daß eine elektrisch leitende Verbindung zwischen den Leitbahnen (8a und Hh) und den Metallstreifen (11 und 12) durch Verschweißen der aufeinanderliegenden Stellen hergestellt wird.

15. Verfahren nach einem oder mehreren der Ansprüche 1 bis 14, dadurch gekennzeichnet, daß durch die Isolierstoffscheiben (9. 10) und die Metallstreifen (11. 12) bzw. das Metallblech (16) Löcher gebohrt werden, durch die Sockelstifte hindurchragen können.

IfS. Verfahren nach einem oder mehreren dei Ansprüche 1 bis 15. dadurch gekennzeichnet, daß zur Verringerung der Zuleitungskapazität der Leitbahnen (8 a und Hh) dei als Transistoren ausgebildeten Halbleiteranordnungen zwischen der Basis und dem Kollektor eine eigenleitende Schicht, z. B. durch epitaktisches Aufwachsen, etveuiit wird.

In Betracht gezogene Druckschriften:
Deutsche Patentschriften Nr. 823 470. 1 I:

deutsche Auslegeschrift Nr. 1 078 194:
französische Patentschrift Nr. I 254 861:
rSA.-Pi'ientschriften Nr. 2 814 853. 2S¹HMDS. 044 321. 2 680 220:

(Buch) B ο Ii d i. -»Transistor Technology. Vol. III. I¹JSS. S. 151 bis 162:

Solid Slate Physics. Electronics Telecommunication· . Bd. II. I960. S. 987 bis 993.

Hierzu 1 Blatt Zeichnungen

409 708 2K 10 64 O Biindesdruckerei Berlin