DE1178114B - Halbleiteranordnung nach der Kompakttechnik, insbesondere fuer Schieberegister, Zaehler oder Speicher - Google Patents
Halbleiteranordnung nach der Kompakttechnik, insbesondere fuer Schieberegister, Zaehler oder SpeicherInfo
- Publication number
- DE1178114B DE1178114B DEJ21046A DEJ0021046A DE1178114B DE 1178114 B DE1178114 B DE 1178114B DE J21046 A DEJ21046 A DE J21046A DE J0021046 A DEJ0021046 A DE J0021046A DE 1178114 B DE1178114 B DE 1178114B
- Authority
- DE
- Germany
- Prior art keywords
- arrangement according
- semiconductor
- layer
- current paths
- conductive layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K23/00—Pulse counters comprising counting chains; Frequency dividers comprising counting chains
- H03K23/002—Pulse counters comprising counting chains; Frequency dividers comprising counting chains using semiconductor devices
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
- G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D99/00—Subject matter not provided for in other groups of this subclass
-
- H10P95/00—
Landscapes
- Semiconductor Memories (AREA)
- Logic Circuits (AREA)
Description
BUNDESREPUBLIK DEUTSCHLAND
DEUTSCHES
PATENTAMT
AUSLEGESCHRIFT
Internat. Kl: H 03 k
Deutsche Kl.: 21 al-36/18
Nummer: 1178 114
Aktenzeichen: J 21046 VIII a / 21 al
Anmeldetag: 19. Dezember 1961
Auslegetag: 17. September 1964
Die Erfindung betrifft Halbleiteranordnungen nach der Kompakttechnik, die aus mehreren gleichartig
aufgebauten, bistabilen Schaltstufen bestehen und insbesondere für Schieberegister, Zähler oder
Speicher verwendet werden können.
Aus dem Stande der Technik ist es bekannt, auf einem Halbleiterträger mehrere metallische, punktförmige
Elektroden aufzubringen, beispielsweise durch Löten. Durch eine solche Anordnung erhält
man mehrere nichtlineare Elemente, z. B. Dioden. Will man mit einer solchen räumlich vereinigten
Gruppe von nichtlinearen Elementen eine Schaltungsanordnung aufbauen, so muß man die Koppelglieder
zwischen den einzelnen Stufen und zu den Ein/Ausgängen der Schaltungsanordnung sowie die
Schaltelemente, die die Verbindung zur Stromquelle herstellen, in üblicher Technik um die Gruppe von
nichtlinearen Elementen anordnen.
Mit der Erfindung wird nun dieser Nachteil vermieden und eine Schaltungsanordnung angegeben,
die wirtschaftlich in großen Massen hergestellt werden kann.
Die Erfindung betrifft also eine Halbleiteranordnung
nach der Kompakttechnik, die aus mehreren gleichartig aufgebauten bistabilen Schaltstufen besteht,
für Schieberegister, Zähler, Speicher od. dgl., mit einer auf einer leitenden Grundplatte aufgebrachten,
halbleitenden Schicht und mit auf der halbleitenden Schicht so aufgebrachten punkt- oder flächenförmigen
Elektroden, daß sich an den Übergangsstellen nichtlineare Elemente ergeben. Sie ist dadurch
gekennzeichnet, daß auf die halbleitende Schicht eine Widerstandsschicht aufgebracht ist, die einerseits
mit den Elektroden und andererseits mit Anschlußleiterstreifen
verbunden ist, und daß die Widerstandsschicht räumlich so ausgebildet ist, daß sich
die Arbeits- und Koppelwiderstände der einzelnen Stufen ergeben.
Die leitende Schicht kann entsprechend der gewünschten Widerstandswerte der Strompfade in der
dafür geeigneten Form ausgeführt werden.
Gemäß einer Weiterbildung der Erfindung können die halbleitenden Verbindungen als
Tunneldioden ausgebildet sein und als einzelne Speicherelemente einer Speicheranordnung verwendet werden, wobei die Strompfade der leitenden
Schicht für das Einschreiben und Ablesen von Informationen der einzelnen Speicherzellen dienen
können.
Weitere Weiterbildungen der Erfindung sind den Unteransprüchen in Verbindung mit den Figuren und
der Figurenbeschreibung zu entnehmen.
Halbleiteranordnung nach der Kompakttechnik,
insbesondere für Schieberegister, Zähler oder
Speicher
insbesondere für Schieberegister, Zähler oder
Speicher
Anmelder:
International Standard Electric Corporation,
New York, N.Y. (V. St. A.)
Vertreter:
Dipl.-Ing. H. Ciaessen, Patentanwalt,
Stuttgart W, Rotebühlstr. 70
Als Erfinder benannt:
Arthur Edward Brewster, London
Beanspruchte Priorität:
Großbritannien vom 23. Dezember 1960 (44 297)
Großbritannien vom 23. Dezember 1960 (44 297)
Die Erfindung wird nun an Hand der F i g. 1 bis 4 beispielsweise näher erläutert. Es zeigt
F i g. 1 einen Längsschnitt durch die erfindungsgemäße Halbleiteranordnung,
F i g. 2 eine Draufsicht auf diese Halbleiteranordnung,
3u Fig. 3 ein äquivalentes Schaltbild der Halbleiteranordnung,
Fig. 4 die Kennlinie eines der benutzten Halbleiterelemente.
Die in den F i g. 1 und 2 gezeigte Halbleiteranordnung besteht aus einer Mehrzahl von miteinander
verbundenen Halbleiterelementen, die einen Einheitsbaustein mit beliebiger Länge ergeben. Dieser Einheitsbaustein
besteht aus einem auf eine Grundplatte 11 aufgelöteten Halbleiterkörper 10, welche Grundplatte
11 gleichzeitig an eine elektrische Verbindungsleitung 12 angeschlossen ist, einer Vielzahl von Halbleiterverbindungen,
die auf der Oberfläche des Halbleiterkörpers 10 durch Aufdiffundieren oder Auflegieren
von Metallperlen 13 geformt sind, und außerdem aus einem profilierten Leiterstreifen 14
mit niedrigem, jedoch endlichem Widerstand. Der Leiterstreifen 14 ist durch Auflöten oder einen anderen
geeigneten Prozeß mit jeder der Metallperlen 13 verbunden, und die obere Oberfläche dieses Leiterkörpers
14 ist mit einer Querrille versehen, um einen relativ dünnen Verbindungsweg 15 zwischen
jedem Paar von angrenzenden Halbleiterverbindun-
409 687/273
gen herzustellen. Zwischen jedem Abschnitt des Leiterkörpers 14 sind auf der dem Halbleiterkörper
abgekehrten Seite ohmsche Verbindungen 16 zu je einem der drei Leiterstreifen 17 vorhanden.
Die Zwischenräume dieser Baueinheit sind ganz durch Isolierschichten 18 und 19 ausgefüllt, wodurch
ein solider Aufbau in der Form eines kontinuierlichen Streifens beliebiger Länge gewährleistet ist.
Die Halbleiterverbindungen, die zwischen dem Halbleiterkörper 10 und den Teilen 13 vorhanden
sind, haben die Charakteristik der bereits bekannten Tunneldioden.
Das äquivalente Schaltbild einer solchen Baueinheit zeigt die F i g. 3. Die Baueinheit besteht aus den
Stufen Ji, B, C, D und E eines an sich bekannten
Schieberegisters für die Speicherung digitaler Informationen. Jede Stufe dieses Registers besteht aus
einer Tunneldiode 20, in Serie mit einem Arbeitswiderstand 21. Die Verbindung zwischen zwei benachbarten
Elementen erfolgt durch einen Koppelwiderstand 22, und ein weiterer Widerstand 23 verbindet
die erste Stufe mit der Eingangsleitung 24.
Es ist zu erkennen, daß die Halbleiterverbindungen zwischen den Perlen 13 und dem Halbleiterkörper
10 (Fig. 1 und 2) den Tunneldioden 20 (Fig. 3) entsprechen, während die Widerstände22,
die zwei benachbarte Stufen miteinander verbinden, durch den schmalen Verbindungsweg 15 des Leiterkörpers
14 geformt werden. Die Lastwiderstände 21 werden durch die Teile des Leiterkörpers 14 geformt,
die zwischen den Metallperlen 13 und den ohmschen Verbindungspunkten 16 liegen. Die Eingangsleitung
24 der Baueinheit ist mit dem einen Ende des Leiterkörpers 14 verbunden, und der erste schmale Verbindungsweg
15a entspricht dem Koppelwiderstand am Eingang 23. Der Metallstreifen 12 (Fig. 1) entspricht
der gemeinsamen Rückleitung 12 in Fig. 3. Die drei Leiterstreifen 17 versorgen die einzelnen
Stufen mit Taktimpulsen.
Zur Funktionsbeschreibung der Schaltungsanordnung wird nun das Kennlinienbild der F i g. 4 hinzugezogen.
Die Kurve 25 entspricht der Kennlinie einer der Tunneldioden 20, wobei gleichzeitig der Belastungswiderstand
als eine Widerstandsgerade 26 eingezeichnet ist. Es sind zwei stabile Arbeitspunkte
27 und 28 möglich, wobei die angelegte Spannung zwischen der Diode und dem Lastwiderstand je nach
Arbeitspunkt verschieden aufgeteilt wird. Diese beiden stabilen Lagen können die beiden digitalen
Werte »0« und »1« darzustellen.
Wird nun der ersten Stufe A des Registers über die Takteitung 17 eine Spannung ν zugeführt, so wird
sich der Arbeitspunkt der ersten Stufe auf den Punkt 27 einstellen. Wird jedoch gleichzeitig ein positiver
Spannungsimpuls an die Emgangsleirung 24 gelegt, so wird die Stufe in ihren zweiten Arbeitspunkt 28
geschaltet. Die Stufe kann zurückgesetzt werden, entweder durch eine negative Spannung an der Eingangsleitung
24 oder dadurch, daß die an der Taktleitung liegende Spannung ν abgeschaltet wird.
Wird, während sich die Stufet des Registers im Punkt 28 befindet, auf eine der Taktleitungen 17 ein
Spannungsimpuls ν auf die zweite Stufe B gegeben, so wird diese Stufe die gleiche Stellung wie die
Stufet einnehmen, so daß die erste dann zurückgesetzt
werden kann. Ein gespeichertes Bit kann also auf diese Weise von Stufe zu Stufe im Register verschoben
werden.
Um sicherzustellen, daß die Information in dem Register nur in einer Richtung verschoben wird und
daß keine Nachricht verlorengeht, ist es notwendig, für jedes Informations-Bit drei Stufen vorzusehen.
Die Stufen sind gruppenweise zusammengefaßt, und jede dritte Stufe ist mit dem gleichen Leiter 17 verbunden.
Die Arbeitsweise des Registers hängt davon ab, wie die Taktleitungen 17 erregt werden. Werden z. B.
die Leitungen 17 mit einer Serie von Spannungsimpulsen gespeist, wobei jeder der Impulse in einer
Leitung sich mit dem Impuls in der vorangehenden Leitung überlappt, so wird die Information kontinuierlich
im Register weitergeschaltet. Der Ausgang des Registers kann dann wieder mit dem Eingang des
Registers verbunden werden, um eine dauernde Zirkulation der Information zu erreichen. Die Baueinheit
kann jedoch auch als einfache Verzögerungsleitung von bestimmter Kapazität verwendet werden.
Um eine maximale Flexibilität in der Herstellung der Widerstandswerte der Last- und Koppelwiderstände
21, 22 und 23 (Fig. 3) zu erreichen, wird die elektrisch leitende Schicht 14 zweckmäßigerweise in
der in der F i g. 1 gezeigten Form ausgeführt. Es ist jedoch auch möglich, ohne sich vom Grundprinzip
der Erfindung zu entfernen, die leitende Schicht 14 als ein gleichmäßiges Band auszuführen, wobei dann
die Widerstände 21, 22 und 23 nicht mehr als einzelne Widerstände erkennbar sind, sondern als vermaschte
Stromwege, die über Widerstandsstreifen verschiedener Länge führen. In dieser abgewandelten
Form ist diese Baueinheit nur aus gleichmäßig verlaufenden Schichten aufgebaut, so daß eine Fertigung
durch einen kontinuierlich ablaufenden, eventuell sogar automatischen Prozeß möglich ist.
Claims (7)
1. Halbleiteranordnung nach der Kompakttechnik, die aus mehreren gleichartig aufgebauten
bistabilen Schaltstufen besteht, insbesondere für Schieberegister, Zähler oder Speicher, mit einer
auf einer leitenden Grundplatte aufgebrachten, halbleitenden Schicht und mit auf der halbleitenden
Schicht so aufgebrachten punkt- oder flächenförmigen Elektroden, daß sich an den Übergangsstellen
nichtlineare Elemente ergeben, dadurch
gekennzeichnet, daß auf die halbleitende Schicht (10) eine Widerstandsschicht (14) aufgebracht
ist, die einerseits mit den Elektroden (13) und andererseits mit Anschlußleiterstreifen (17)
verbunden ist, und daß die Widerstandsschicht (14) räumlich so ausgebildet ist, daß sich die Arbeits-
und Koppelwiderstände (21 bzw. 22 und 23) der einzelnen Stufen ergeben.
2. Halbleiteranordnung nach Anspruch 1, dadurch gekennzeichnet, daß auf der elektrisch leitenden
Schicht (14) mindestens ein Leiterstreifen (17) aufgebracht ist, der jedoch nur an einem
oder mehreren bestimmten Punkten (16) mit der leitenden Schicht (14) verbunden ist.
3. Halbleiteranordnung nach den Ansprüchen 1 oder 2, dadurch gekennzeichnet, daß die elektrisch
leitende Schicht (14) den gewünschten Widerstandswerten der Strompfade entsprechend
geformt ist.
4. Elektronische Speicheranordnung unter Verwendung einer Halbleiteranordnung nach einem
oder mehreren der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß die halbleitenden Verbindungen
einzelne Speicherelemente der Speicheranordnung und die leitende Schicht (14) Strompfade
für das Einschreiben und Ablesen von Informationen der einzelnen Speicherzellen darstellen.
5. Elektronische Speicheranordnung nach Anspruch 4, dadurch gekennzeichnet, -daß diese als
Schieberegister ausgebildet ist.
6. Elektronische Speicheranordnung nach Anspruch 5, dadurch gekennzeichnet, daß die mit
dem Halbleiterkörper (10) die halbleitenden Verbindungen formenden Metallperlen (13) einerseits
über erste Strompfade und Verbindungspunkte (16) mit den Leiterstreifen (17), denen Taktimpulse
für die einzelnen Speicherelemente zuführbar sind, verbunden sind, und daß die Metallperlen
(13) andererseits zur Kopplung der einzelnen Stufen untereinander, über zweite Strompfade
(15) miteinander verbunden sind, wobei die ersten und zweiten Strompfade aus der leitenden
Schicht (14) geformt werden.
7. Elektronische Speicheranordnung nach Anspruch 6, dadurch gekennzeichnet, daß die
zwischen dem Halbleiterkörper (10) und den Metallperlen (13) bestehenden halbierenden Verbindungen
als Tunneldioden ausgebildet sind.
In Betracht gezogene Druckschriften:
Britische Patentschrift Nr. 654 909.
Britische Patentschrift Nr. 654 909.
In Betracht gezogene ältere Patente:
Deutsches Patent Nr. 1137 070.
Deutsches Patent Nr. 1137 070.
Hierzu 1 Blatt Zeichnungen
499 687/273 9. 64
ι Bundesdruckerei Berlin
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| GB44297/60A GB981735A (en) | 1960-12-23 | 1960-12-23 | Improvements in or relating to intelligence storage devices |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| DE1178114B true DE1178114B (de) | 1964-09-17 |
Family
ID=10432644
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DEJ21046A Pending DE1178114B (de) | 1960-12-23 | 1961-12-19 | Halbleiteranordnung nach der Kompakttechnik, insbesondere fuer Schieberegister, Zaehler oder Speicher |
Country Status (2)
| Country | Link |
|---|---|
| DE (1) | DE1178114B (de) |
| GB (1) | GB981735A (de) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| IT1135038B (it) * | 1980-01-28 | 1986-08-20 | Rca Corp | Apparato per unire elettricamente le estremita' di linee di materiale semiconduttore,sostanzialmente parallele |
| US4589008A (en) * | 1980-01-28 | 1986-05-13 | Rca Corporation | Apparatus for electrically joining the ends of substantially parallel semiconductor lines |
| US4419741A (en) | 1980-01-28 | 1983-12-06 | Rca Corporation | Read only memory (ROM) having high density memory array with on pitch decoder circuitry |
| US4423432A (en) | 1980-01-28 | 1983-12-27 | Rca Corporation | Apparatus for decoding multiple input lines |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB654909A (en) * | 1948-10-27 | 1951-07-04 | Standard Telephones Cables Ltd | Improvements in or relating to electric delay devices employing semi-conductors |
| DE1137070B (de) * | 1961-06-10 | 1962-09-27 | Standard Elektrik Lorenz Ag | Einrichtungen fuer Fernschreibgeraete zur wahlweisen Ansteuerung von zwei verschiedenen Sonderfunktionen durch Hintereinanderempfang einer vorbestimmten Fernschreibkombination |
-
1960
- 1960-12-23 GB GB44297/60A patent/GB981735A/en not_active Expired
-
1961
- 1961-12-19 DE DEJ21046A patent/DE1178114B/de active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB654909A (en) * | 1948-10-27 | 1951-07-04 | Standard Telephones Cables Ltd | Improvements in or relating to electric delay devices employing semi-conductors |
| DE1137070B (de) * | 1961-06-10 | 1962-09-27 | Standard Elektrik Lorenz Ag | Einrichtungen fuer Fernschreibgeraete zur wahlweisen Ansteuerung von zwei verschiedenen Sonderfunktionen durch Hintereinanderempfang einer vorbestimmten Fernschreibkombination |
Also Published As
| Publication number | Publication date |
|---|---|
| GB981735A (en) | 1965-01-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE1266353B (de) | Matrixfoermige Anordnung von Oxydschichtdioden zur Verwendung als manipulierbarer Festwertspeicher oder Informationsumsetzer | |
| DE1639173C3 (de) | Temperaturkompensierte Z-Diodenanordnung | |
| DE2547323C3 (de) | Trägerplatte für wenigstens eine integrierte Halbleitershaltung | |
| DE2136333A1 (de) | Gasentladungs bzw Speicherpaneel mit Ansteuerungs und Adressierschaltung und Verfahren zum Anlegen von Betriebs Potentialen an ein derartiges Paneel | |
| DE1263844B (de) | Befestigungsvorrichtung fuer Magnetdraht-Speicher | |
| CH644233A5 (de) | Schaltungsanordnung zur umsetzung von digital-signalen, insbesondere pcm-signalen, in diesen entsprechende analog-signale, mit einem r-2r-kettennetzwerk. | |
| DE1178114B (de) | Halbleiteranordnung nach der Kompakttechnik, insbesondere fuer Schieberegister, Zaehler oder Speicher | |
| DE1185294C2 (de) | Schaltungsanordnung mit unipolartransistoren auf einer einkristallinen halbleiterplatte | |
| DE1816808A1 (de) | Gedruckte Schaltung | |
| DE1574651C3 (de) | Monolithisch integrierte Flip-Flop-Speicherzelle | |
| DE7338355U (de) | Kurvengenerator auf einem halbleiterkoerper | |
| DE2360887C3 (de) | Komplementär-Speicherelement und Verfahren zum Betrieb desselben | |
| DE1439623C3 (de) | Mehrfachtransistor | |
| DE1261883C2 (de) | Elektronischer impulsspeicher | |
| DE2263091C2 (de) | Feldeffekttransistor | |
| DE2042313C3 (de) | Halbleiterbauelement | |
| DE2628210C3 (de) | Logischer Schaltkreis mit einer Vielzahl von Einzelschaltkreisen | |
| DE2113727C3 (de) | Schieberegister | |
| EP0004563A1 (de) | Transversalfilter | |
| DE1639176C3 (de) | Temperaturkompensierte Z-Diodenanordnung in Form einer Halbleiterschaltung | |
| EP0028695A1 (de) | Schaltungsanordnung zur Umsetzung von Digital-Signalen, insbesondere von PCM-Signalen, in diesen entsprechende Analog-Signale, mit einem R-2R-Kettennetzwerk | |
| DE2511678A1 (de) | Anordnung mit m x n lichtemittierenden dioden und einem zwei-koordinaten-ansteuernetzwerk | |
| DE1067496B (de) | Anordnung mehrerer von einem Rahmen getragener, sich kreuzender Leitungen zwischen deren Ebenen elektrische Bauelemente angeordnet und an die Leitungen angeschlossen sind, insbesondere fuer Matrixspeicher | |
| AT345934B (de) | Anordnung an widerstaenden geringer dicke | |
| DE1614763C3 (de) | Elektronisch abstimmbare Kapazität und Verfahren zu ihrer Herstellung |