-
Logische Schaltungsanordnung mit schwellenabhängigem Durchlaß Für
die logische, Verarbeitung von Informationen werden vielfach kompliziertere logische
Verknüpfungsschaltungen gefordert, als mit den, üblichen. einfachen logischen Grundschaltungen
(Und-Tore, Oder-Tore, Exclusiv-Oder-Tore usw.) aufgebaut werden können. Um beispielsweise
ein Signal in Abhängigkeit davon zu erhalten, wie viele von mehreren möglichen Eingängen
gleichzeitig erregt sind, bedient man sich neuerdings sogenannter Schwellenelemente
bzw. Schwellenschaltungen. Eine Schwellenschaltung stellt eine logische Verknüpfungsschaltung
mit mehreren äquivalenten Eingängen dar und besitzt mindestens eine Schwelle. Je
nach Lage dieser Schwelle und
je
nach Anzahl der erregten Eingänge (z. B.
der mit logisch
EINS beaufschlagten Eingänge) nimmt die binäre Ausgangsinformation
der Schaltung einen von zwei möglichen, der logischen
EINS oder
NULL entsprechenden Wert an. Im einfachsten Falle würde beispielsweise eine
Schaltung mit n
= 8 Eingängen, bei der i
= 4 Eingänge erregt sind,
und deren Schwelle bei 4 liegt, das Ausgangssignal »L« abgeben, hingegen das Ausgangssignal
»0<,c, wenn
j<4 ist. In Fig.
1 ist diese Ausgangsfunktion f(j)
einer Schwellenschaltung mit einer Schwelle
k = 4 und
8 Eingängen
in Abhängigkeit von der Anzahl erregter Eingängei dargestellt. Sind mehrere Schwellen
vorhanden, etwa die Schwellen
k und
1, so ergibt die Darstellung nach
Art der Fig.
1 ein Mäandermuster:
| fi(j) = L für k :## j <
1 |
| und fi(j) = 0 für j 2#
1, i > k. |
Die bekannten Schwellenschaltungen verarbeiten die eingegebenen binären Informationen
nach dem Prinzip einer Umwandlung digital-analog-digital. Die binären Eingangssignale
bestehen beispielsweise aus eingespeisten Strömen bzw. Spannungen, welche analog
aufsumruiert und anschließend mit einem auf verschiedene, Weise realisierbaren Amplitudenraster
verglichen werden. Im analogen Abschnitt der Schwellenschaltung wird demnach bei
n Eingangsinformationen derselbe Informationsgehalt durch n-fach feinere Amplitudenstufung
dargestellt, wie durch die n einfachen Amplitudenstufen im digitalen Abschnitt.
Die Anforderungen an die verwendeten Bauteile im analogen Abschnitt der Schwellenschaltung
sind demgemäß mindestens n-fach größer als an die Bauelemente, im digitalen Schaltungsabschnitt,
da letztere nur auf die beiden Zustände
»0« und »L« zu reagieren brauchen
und deshalb mit den relativ großen Toleranzen der digitalen Bausteintechnik dimensioniert
werden können. Deshalb ist es in der Praxis bisher auch nur gelungen, Sch:wellenschaltungen
mit etwa n
= 5 Eingängen und zwei Schwellen mit ausreichender Genauigkeit
zu betreiben.
-
Der vorgeschlagene Weg zur Realisierung einer Schwellenschaltung mit
beliebig vielen äquivalenten Eingängen besteht darin, den n-fach größeren möglichen
Informationsgehalt des analogen Abschnittes nicht durch n-f ach feinere Amplitudenstufung
darzustellen, sondern in digitaler Weise in einem Zeitraster. Die gleiche Eingabefrequenz
wie bei den bekannten Schwellenschaltungen (Umwandlung dig!-tal-analog-digital)
wird durch eine n-fach höhere Verarbeitungsgeschwindigkeit der im Zeitraster dargestellten
Informationen erhalten.
-
Gegenstand der Erfindung ist eine logische Schaltungsanordnung mit
schwellenabhängigem Durchlaß, bei der von n äquivalenten parallel mit z. B. hinären
Informationen ansteuerbaren Eingängen jeweils eine beliebige Anzahl j :#g
n von Eingängen erregt sind, mit dem besonderen Kennzeichen, daß die parallel
eingegebenen Informationen über einen Parallel-Serien-Wandler serienweise einem
Impulszähler zu-
geführt werden, der über eine Kodierlogik mit einem bzw.
mehreren Ausgängen der logischen Schaltungsanordnung derart verbunden ist, daß
je nach Maßgabe der gewählten Kodierlogik in Verbindung mit der Anzahl
j der erregten Eingänge eine bzw. mehrere, Schwellen die Ausgangsinformationen
bestimmen.
-
Statt eines einfachen Impulszählers, z. B. eines »1-aus-r«-Zählr,rs
mit nachfolgender Kodierschaltung, läßt sich ein kodierter Zähler einsetzen.
-
Die Eingänge der logischen Schaltungsanordnung gemäß der Erfindung
sind gegebenenfalls wahlweise,
ein- bzw. mehrwertig. Mehrwertige
Eingänge sind als solche ausgezeichnet und nicht äquivalent mit den einwertigen.
-
Bei einem erregten dreiwertigen Eingang beispielsweise gelangen drei
Impulse gleichzeitig auf den Paraffel-Se,rien-Wandler und werden in der Zähleinrichtung
summiert. Entsprechend ändert sich die Ausgangsinformation. Mit der vorgeschlagenen
logischen Schaltungsanordnung lassen sich somit sehr allgemeine Ausgangsfunktionen
in Form von binären Informationen in Abhängigkeit von der Zahl j gleichzeitig
erregter Eingänge und der entsprechenden Koilierlogik erzeugen.
-
Ein Ausführunffisbeispiel gemäß der Erfirtdung für die Verarbeitung
binärer Informationen wird an Hand der Fig. 2, 2 a und 3 erläutert. Fig.
2 zeigt die schematische Anordnung einer logischen Verknüpfungsschaltung gemäß der
Erfindung, Fig. 2a die in Fig. 2 auftretenden Ausgangsfunktionen fl, f,
und f.., und Fig. 3 als Beispiel eine ausführliche Schaltung nach Fig. 2.
-
Die Schaltung in Fig. 2 hat ohne den Eingang 4' n
= 7 einwertige äquivalente Eingänge 1 bis 7. Um die Mehrwertigkeit
von Eingängen anzudeuten, ist statt Eingang 4 der Eingang 4' als dreiwertiger Eingang
durch Schließen des Schalters S einschaltbar. Der Eingang 4' ist nicht mehr
äquivalent mit den restlichen sechs Eingängen. über einen Parallel-Serien-Wandler
10 werden die parallel anfallenden binären Eingangsinformationen in
eine Impulsfolge verwandelt, die über die Leitung 13 einem Zähler
11
zugeführt wird. Jeder mit einem der logischen EINS
entsprechenden
Signal erregte Eingang 1 bis 7 liefert beispielsweise einen positiven
Spannungsimpuls. Der Zähler 11 zählt die Zahl i der mit »L« beaufschlagten
Eingänge w. Die einzelnen Zählstufen sind über Leitaugen 9 (hier durch eine
-einzige Leitung 9 angedeutet) mit der Kodierlogikschaltung 12 verbunden,
die mindestens einen Ausgang für die zugeordnete Funktion f,(i) besitzt. In der
Fig. 2 sind drei Ausgänge für die zugeordneten Ausgangsfunktionen fl,
f. und f.
angegeben. Für die Ausgangsfunktionen stellt Fig. 2 a
je ein Beispiel dar. -
In speziellen Anwendungsfällen können
der Zähler 11 und die Kodierschaltung 12 durch einen kodierten Zähler, beispielsweise
einen Dual- oder Oktalzähler ersetzt werden.
-
Nach Maßgabe des Zählerstandes des Zählers 11
und abhängig von
der Kodierlogik der Schaltung treten binäre Ausgangsfunktionen fl(j) auf,
d. h. Funktionen, die nur die, Werte »L« bzw. »0« annehmen. Drei davon
sind als Beispiel angegeben. Am zu fl ge-
hörigen Ausgang erfolge bei mehr
als drei erregten Eingängen ein Wechsel der Ausgangsinformation von #>0« nach »L«,
es liegt die Schwelle k = 4 vor. Die Ausgangsfunktionen f2 und f',
haben zwei Schwellen, fl, ist nur bei i = 1 bis -3 -erregten
Eingängen von »0«
verschieden (Schwellen k = 1 und
1 = 4), f" ist gleich »0« bei i = 5 bis 7 erregten
Eingängen (Schwellen 1 = 5 und k, = 0, k2 -=
8) und in allen anderen Fällän- gleich »L«.
-
. In Fig. 3 ist eine, logische Schaltungsanordnung nach
Fig. 2 mit weiteren Einzelheiten dargestellt. Gleiche Bezeichnungsziffem in den
Fig. 2 und 3 kennzeichnen gleiche Elemente. Die an den Parallel-Schen-Wandler
geführten Eingänge 1 bis 7 werden über Und-Tore 14 gleichzeitig durch
einen an die mit Tl bezeichnete Klemme gegebenen Schaltimpuls mit den Oder-Toren
15 verbunden. Der Schaltimpuls kann wahlweis-- als Einzeltakt oder Taktimpuls
ge-
geben werden. Die Oder-Tore 15 liegen zwischen den Gliedern
16 einer Verzögerungskette und dienen der Entkopplung der einzelnen Eingangskreise.
Jedes Verzögerungsglied 15 bewirkt eine zeitliche Verzöge,-rung des eingegebenen
Signals um A t. Die Glieder 16
können beispielsweise,
als Verzögerungsleitungsstücke, als monostabile Flip-Flops oder als getaktete bistabile
Flip-Flops ausgebildet sein. Auf der Leitung 13 am Ausgang des Parallel-Serien-Wandlers
10 erscheinen die parallel eingegebenen binären Informationen als Impulsfolge.
Der ausgeführte Impulszähler 11 wirkt als »1-aus-r«-Zähler- bzw. wie ein
Schieberegister. Acht bistabile Flip-Flops 17, 18, 19, 20, 21, 22,
23, 24 sind über die entsprechende Logik mit Und-Toren 25 bis
31 und 55 bis 60 und Oder-Toren 32 bis 37 untereinander
verbunden. Im Anfangszustand stehen die Zählstufen 18 bis 24 auf logisch
»0«, d. h., es soll definitionsgemäß eine logische »0«
am oberen Ausgang
der gezeichneten Flip-Flops 18
bis 24 stehen. Die Eingangsstufe
17 steht auf »L«. Die Einstellung der Flip-Flops geschieht durch einen Normierungsimpuls
auf Leitung 27, die direkt an den oberen Eingang des Flip-Flops
17 und an alle unteren Eingänge, der Flip-Flops 18 bis 24 über Oder-Tore
32 bis 37 geführt ist. Eine am oberen Ausgang einer Zählstufe auftretende
»L« stellt über jeweils eines der Und-Tore 25 bis 31 in Konjunkion
mit dem Zählimpuls der Leitung 13 dir, nachfolgende, ZIM-stufe auf »L«. Entsprechend
erfolgt die Rücksteflung auf »0« mit den Konjunktionen 55 bis
60. Die auf Leitung 13 eintreffende Impulsfolge verschiebt die in
der Eingangsstufe 17 stehende logische »L« von Zäblstufe zu Zählstufe. Die
Leitung 13 ist mit je
einem Eingang der Und-Tore 25 bis
31 und 55 bis 60
verbunden. Sind also beispielsweise drei Eingänge
der Schwellenschaltung erregt, so zeigt die Zählstuf-. 20 eine logische »L«, während
alle anderen Stufen 0
anzeigen. Die Zählstufen 17 bis 24 haben somit
die Wertigkeiten 0 bis 7.
-
Der Zählerstand wird jeweils über die Leitungen 47 bis 52 auf
die Kodierlogikschaltung 12 gegeben, deren Ausgänge an die Und-Tore 42 bzw. 43 führen.
Mit einem Abfrageimpuls T2, der über die Leitung 27 mit dem zweiten Eingang
der Und-Tore 42 und 43 verbunden ist und gleichzeitig als Normierimpuls den Ausgangszustand
des Zählers wiederherstellt, wird der kodierte Zählerstand abgefragt. An den Ausgängen
44 und 45 der Und-Tore 42 und 43 erscheinen darauf die entsprechenden binären Ausgangsinformationen
fl und f.. Stand in der Zählstufe 20 eine logische »L«, d. h., waren drei
Eingänge erregt, so erscheint im bezeichneten Beispiel am Ausgang 44 eine logische
»0« und am Ausgang 45 eine logische »L«.
-
Die Abfrage des Zählerstandes soll im angegebenen Beispiel, ebenso
wie die Eingabe der Information, getaktet erfolgen. Der Abfrage- und Norinierimpuls
T2 wird zu diesem Zweck über das Verzögerungsglied 39 und die Leitung
61 an den Takteingang T 1
geleitet, um die Normierung der Kodierlogik
zu gewährleisten, ehe eine neue Eingabe von Informationen erfolgt. Die, Zähl-Flip-Flops
haben eine endliche Umkippzeit :-< A t. Ist to der Eingabezeitpunkt
und t, der Abfragiz-eitpunkt, so ist eine neue Eingabe zur Zeit to' =
t, + J t möglich; dabei ist t" = to +
n -4 t
(n = Zahl der vorhandenen Eingänge, eventuell
unter
Berücksichtigung der Mehrwertigkeit). Es ist dann für die Eingabefrequenz f, die
Bedingung
und für die Zählfrequenz f, des Schieberegisters 11
die Bedingung
erfüllt. Die Zählfrequenz wird durch die Zeitkonstante _A i festgelegt.
-
Gibt man an den Eingang 4' der Schwellwertschaltung ein Signal, so
wird das Und-Tor 62 leitend. Der Ausgang dieses Und-Tores ist mit den Eingängen
zweier zusätzlicher Verzögerungsleitungsglieder 16'
verbunden. Statt eines
Impulses von Eingang 4 gibt der Eingang 4' jetzt drei Impulse auf den Zähler
11,
er ist also dreiwertig. Durch weitere Verlängerungsglieder 16'
der Verzögerungsstrecke und weitere Eingänge w' lassen sich Mehrwertigkeiten
1 bis n der Eingänge 1 bis 7 erzeugen.
-
Die, in Fig. 2 angegebene Ausgangsfunktion fa läßt sich in ähnlicher
Weise wie die Ausgangsfunktionenf, und f2 durch entsprechende Elementverbindungen
in der Kodierschaltung 12 erzeugen. Auch die Zahl der möglichen Ausgänge der Schwellwertschaltung
ist zwischen 1 und n + 1 beliebig wählbar. Die im angegebenen Beispiel
ausgeführte Logik ist ganz oder teilweise durch eine dreiwertige bzw. mehrwertige
Logik ersetzbar. Dementsprechend wird dann die Eingangs- und Ausgangsinformation
fi drei- bzw. mehrwertig.