DE1151072B - Method for stabilizing the characteristic of p-n junctions alloyed in semiconductor bodies made of silicon or germanium - Google Patents
Method for stabilizing the characteristic of p-n junctions alloyed in semiconductor bodies made of silicon or germaniumInfo
- Publication number
- DE1151072B DE1151072B DEL36522A DEL0036522A DE1151072B DE 1151072 B DE1151072 B DE 1151072B DE L36522 A DEL36522 A DE L36522A DE L0036522 A DEL0036522 A DE L0036522A DE 1151072 B DE1151072 B DE 1151072B
- Authority
- DE
- Germany
- Prior art keywords
- semiconductor body
- temperature
- junctions
- silicon
- stabilizing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H10P95/00—
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D1/00—Resistors, capacitors or inductors
- H10D1/40—Resistors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D10/00—Bipolar junction transistors [BJT]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
-
- H10P95/90—
Landscapes
- Thyristors (AREA)
Description
Verfahren zum Stabilisieren der Kennlinie von in Halbleiterkörper aus Silizium oder Germanium einlegierten p-n-übergängen Bei der Herstellung von Siliziumgleichrichtern mit p-Silizium erfolgt der Aufbau vor dem Legieren meist in der Art, daß auf eine Trägerplatte aus Molybdän eine Aluminiumfolie, darauf die Siliziumscheibe und schließlich eine Goldfolie mit einem Dotieru ngsnaterial, beispielsweise Antimon, aufgelegt wird. In Legierungsformen auf Graphit oder Molybdän werden die einzelnen Teile zusammengehalten und in einem Ofen unter Schutzgas, beispielsweise Wasserstoff, bei einer Temperatur um 700° C legiert. Die Gleichrichterelemente haben nach dem Legieren im allgemeinen verhältnismäßig niedrige Sperrspannungen. Die Ursachen sind vermutlich an der Randzone angelagerte Fremdatome, die praktisch einen Nebenschluß zur eigentlichen Sperrschicht bilden.Method for stabilizing the characteristic of in semiconductor bodies silicon or germanium alloyed p-n junctions in the manufacture of Silicon rectifiers with p-silicon are usually built up before alloying in such a way that an aluminum foil on a carrier plate made of molybdenum, then the Silicon wafer and finally a gold foil with a doping material, for example Antimony, is applied. In alloy forms on graphite or molybdenum, the individual parts held together and in an oven under protective gas, for example Hydrogen, alloyed at a temperature around 700 ° C. The rectifier elements have generally relatively low blocking voltages after alloying. The reasons are probably foreign atoms attached to the edge zone, which are practically a shunt to form the actual barrier layer.
Es ist bekannt, die Halbleiterkörper mit einlegierten p-n-Übergängen einem Ätzprozeß zu. unterwerfen, bei dem die störenden Atome an der Oberfläche entfernt werden. Als Ätzlösungen wendet man eine Säuremischung aus Salpetersäure, Flußsäure und zuweilen auch Essigsäure an. Nach dem einige Sekunden dauernden Ätzvorgang werden die Gleichrichter in entionisiertem oder bidestilliertem Wasser gut gespült, zwischen gehärtetem Filterpapier getrocknet. An Stelle der Trocknung mittels gehärteten Filterpapiers wird auch eine Trocknung durch andere Mittel, wie Erwärmung oder Einbringen in Vakuum, angewandt. Zur Trocknung wurde auch schon angegeben, legierte p-n-p-Transistoren einem Luftstrom auszusetzen. In einer wenigstens bei kurzzeitiger Einwirkung keinen nachteiligen Einfluß auf den Gleichrichter ausübenden Flüssigkeit, wie beispielsweise Alkohol oder insbesondere Petroläther, werden die geätzten Gleichrichter aufbewahrt. Nach .dem Ätzen haben die Gleichrichter eine verhältnismäßig hohe Sperrspannung bei niedrigen Rückströmen. Die Sperrkennlinien sind zunächst aber noch recht labil. Man ist bemüht, die Halbleiterkörper in möglichst kurzer Zeit mit Stromzuführungen zu versehen und in ein Gehäuse unter Stickstoff einzubauen, um sie so dem nachteiligen Einfluß von in der Atmosphäre enthaltenden Stoffen zu entziehen. Will man dies aber konsequent durchführen, dann sind umfangreiche Vorsichtsmaßnahmen zu treffen mit dem Zweck, die Außenluft völlig auszuschalten, um unkontrollierbare negative Einflüsse auf die Gleichrichterelemente fernzuhalten.It is known that the semiconductor body with alloyed-in p-n junctions to an etching process. subject, in which the interfering atoms on the surface are removed will. An acid mixture of nitric acid and hydrofluoric acid is used as the etching solution and sometimes acetic acid. After the etching process, which lasts a few seconds, The rectifier is rinsed well in deionized or double-distilled water, between dried on hardened filter paper. Instead of drying using hardened filter paper drying by other means, such as heating or placing in a vacuum, is also possible, applied. Alloyed p-n-p transistors have already been specified for drying purposes exposed to a stream of air. In one of them, at least not for a short period of time adverse influence on the rectifier exerting liquid such as Alcohol or especially petroleum ether, the etched rectifiers are kept. After the etching, the rectifiers have a relatively high reverse voltage at low return currents. The locking characteristics are initially still quite unstable. Efforts are being made to supply the semiconductor body with power supplies in the shortest possible time to be provided and to be installed in a housing under nitrogen in order to avoid the disadvantageous To withdraw the influence of substances contained in the atmosphere. But if you want this perform consistently, then extensive precautionary measures must be taken with the purpose of completely switching off the outside air in order to avoid uncontrollable negative influences to keep away from the rectifier elements.
Ein bekanntes Verfahren zum Stabilisieren der elektrischen Charakteristiken und zum Schutz von Halbleiteranordnungen, wie Transistoren, Legierungsdioden od. dgl., ist eine Behandlung des Halbleiterkörpers, bei der dieser zunächst in ein Oxydationsbad gebracht, dann gewaschen, im Heißluftstrom getrocknet, anodisch oxydiert und wiederum im Heißluftstrom getrocknet wird. Auch wird zur oberflächenlichen Oxydation von Germaniumkörpern, dieser 1 Stunde lang in der Luft von 110° C aufbewahrt. Der Luftsauerstoff reagiert dabei mit einer auf dem Germanium zuvor erzeugten Monoxydschicht und bildet einen Film aus Germaniumdioxyd.A known method of stabilizing the electrical characteristics and for the protection of semiconductor devices such as transistors, alloy diodes or the like. Like., Is a treatment of the semiconductor body in which this is initially in a Brought an oxidation bath, then washed, dried in a stream of hot air, anodized and is again dried in a stream of hot air. Also becomes superficial oxidation of germanium bodies, this is kept in the air at 110 ° C for 1 hour. Of the Oxygen in the air reacts with a monoxide layer previously created on the germanium and forms a film of germanium dioxide.
Demgegenüber erfordert die Stabilisierung der Kennlinie von p-n-Übergängen gemäß der Erfindung kein kompliziertes Oxydationsverfahren. Außerdem ermöglicht das Verfahren gemäß der Erfindung ein einfaches Arbeiten mit legierten und geätzten Gleichrichtern bis zum fertigen Einbau in ein Gehäuse.In contrast, the characteristic curve of p-n junctions needs to be stabilized according to the invention no complicated oxidation process. Also enables the method according to the invention makes it easy to work with alloyed and etched Rectifiers up to the finished installation in a housing.
Die Erfindung betrifft ein Verfahren zum Stabilisieren der Kennlinie von in Halbleiterkörpern aus Silizium oder Garmanium einlegierten p-n-Übergängen und besteht darin, daß der geätzte Halbleiterkörper unmittelbar nach dem Ätzen für mindestens 1 Minute bis zu einer halben Stunde bei einer Temperatur zwischen 100 und 270° C in einer Stickstoffatmosphäre getempert wird.The invention relates to a method for stabilizing the characteristic curve of p-n junctions alloyed in semiconductor bodies made of silicon or Garmanium and consists in that the etched semiconductor body immediately after the etching for at least 1 minute to half an hour at a temperature between 100 and annealing 270 ° C in a nitrogen atmosphere.
Für eine Temperung bei niedrigerer Temperatur wird eine entsprechend längere Behandlungsdauer gewählt als für eine Temperung bei höherer Temperatur. Das erfindungsgemäße Verfahren ist besonders dadurch von Vorteil, daß der sich aus oft vielen Schritten zusammensetzende Einbau des Halbleiterkörpers in das Gehäuse nicht mehr in kurzer Zeit beendet sein muß, sondern längere Zeit beanspruchen und gegebenenfalls auch an Luft vorgenommen werden kann, denn durch das Verfahren nach der Erfindung wird die Empfindlichkeit der Gleichrichter gegen Einwirkung der Außenluft wesentlich herabgesetzt. Ein weiterer Vorteil des erfindungsgemäßen Verfahrens ist darin zu sehen, daß die Kennlinien der so behandelten p-n-Übergänge im Betrieb wesentlich stabiler bleiben.For tempering at a lower temperature, a corresponding longer treatment time selected than for tempering at a higher temperature. The inventive method is particularly advantageous in that the Installation of the semiconductor body in the housing, which often involves many steps no longer has to be finished in a short time, but take a long time and can optionally also be carried out in air, because by the method according to of the invention is the sensitivity of the rectifier to action the Outside air significantly reduced. Another advantage of the method according to the invention can be seen in the fact that the characteristics of the p-n junctions treated in this way are in operation remain much more stable.
Zweckmäßig wird der Halbleiterkörper nach dem Ätzen und vor der Temperaturbehandlung in entionisiertem oder bidestilliertem Wasser gewaschen.The semiconductor body is expedient after the etching and before the temperature treatment washed in deionized or double-distilled water.
Die Erwärmung wird mit Vorteil so geführt, daß der Halbleiterkörper die vorgesehene Temperatur in etwa 2 Minuten erreicht. Sle erfolgt zweckmäßig mittels Stromdurchgang durch den p-n-Übergang in Durchlaßrichtung. Nach Umschalten auf Sperrrichtung kann die Sperrkennlinie durch die an dem p-n-Übergang liegende Spannung und durch den durch ihn fließenden Strom z. B. oszillographisch beobachtet werden.The heating is advantageously carried out so that the semiconductor body reaches the intended temperature in about 2 minutes. It is expediently carried out by means of Current passage through the p-n junction in the forward direction. After switching to blocking direction the blocking characteristic can be determined by the voltage at the p-n junction and through the current flowing through it z. B. can be observed oscillographically.
Nach einem Ausführungsbeispiel der Erfindung wird zur Stabilisierung wie folgt verfahren: Die geätzten und gut gewaschenen Halbleiterkörper werden unmittelbar nach dem Ätzen unter Stickstoff bei einer Temperatur von etwa 270°_C ausgeheizt. Beim Ausheizen sind zwei Elektroden eines Meßgerätes angeschlossen, z. B. eines Oszillographen, mit dem sowohl der Stromdurchgang als auch nach Umschalten der Verlauf der Sperrkennlinie verfolgt werden kann. Es ist zweckmäßig die Erwärmung so zu steuern, daß das Gleichrichterelement die vorgesehene Temperatur in etwa 2 Minuten erreicht. Nach Erreichen der Temperatur wird das Meßgerät von Strom- auf Spannungsmessung umgeschaltet und der Verlauf der Sperrkenulinie beobachtet. Die Spannung wird bei sinkender Temperatur bei 150° C auf etwa 600 V eingestellt. Gute p-n-Übergänge zeigen eine nur leicht geneigte Sperrkennlinie, die sich mit abnehmender Temperatur fast waagerecht ausrichtet. Die Neigung der Sperrkennlinie wird mit größer werdender Fläche des p-n-Überganges stärker. Die Neigung gibt die Höhe des Rückstromes an.According to one embodiment of the invention, for stabilization proceed as follows: The etched and well washed semiconductor bodies are immediately after the etching, baked out under nitrogen at a temperature of about 270 ° _C. When baking out, two electrodes of a measuring device are connected, e.g. B. one Oscillograph, with which both the passage of current and, after switching over, the course the locking characteristic can be followed. It is advisable to control the heating in such a way that that the rectifier element reaches the intended temperature in about 2 minutes. After the temperature has been reached, the measuring device switches from current to voltage measurement switched over and the course of the barrier line observed. The tension is at set to about 600 V with decreasing temperature at 150 ° C. Show good p-n junctions an only slightly inclined blocking characteristic, which almost increases with decreasing temperature aligns horizontally. The slope of the locking characteristic becomes greater with increasing Area of the p-n junction stronger. The slope indicates the level of the return current.
Es gibt aber auch p-n-Übergänge, deren Sperrkennlinien schwerer zu stabilisieren sind und die eine stärkere Neigung besitzen. In solchen Fällen kann durch kurzzeitige Sauerstoffeinwirkung während der Temperaturbehandlung, z. B. durch vorübergehendes Belüften, des die Stickstoffatmosphäre enthaltenden Behälters eine Änderung der Sperrkennlinie im Sinne eines geringeren Rücksromes und auch eine weitere Stabilisierung erzielt werden. Beispielsweise sind nach Abkühlung auf Zimmertemperatur eine Anzahl so behandelter Halbleiterkörper mit p-n-Übergängen mehrere Tage an Luft gelagert worden, ohne daß die Sperrkennlinie ihrer p-n-Übergänge eine nennenswerte Änderung zeigte. Zur weiteren Stabilisierung ist es zweckmäßig, den nach dein erfindungsgemäßen Verfahren behandelten Halbleiterkörper durch eine Abdeckung mit Silikonlack der Oberflächenteile, in denen der Rand des p-n-Überganges verläuft, zu schützen und mehrere Stunden im Hochvakuum oder einer Stickstoffatmosphäre auf einer Temperatur von etwa 280 bis 300° C zu halten.But there are also p-n junctions whose blocking characteristics are more difficult to achieve are stabilizing and which have a greater inclination. In such cases by brief exposure to oxygen during the temperature treatment, e.g. B. by temporarily venting the container containing the nitrogen atmosphere Change of the blocking characteristic in the sense of a lower return current and also another one Stabilization can be achieved. For example, after cooling down to room temperature a number of semiconductor bodies treated in this way with p-n junctions in air for several days has been stored without the blocking characteristic of their p-n junctions a noteworthy Change showed. For further stabilization, it is expedient to use the according to the invention Process treated semiconductor body by covering it with silicone varnish To protect surface parts in which the edge of the p-n junction runs and several hours in a high vacuum or a nitrogen atmosphere at one temperature to keep from about 280 to 300 ° C.
Claims (7)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DEL36522A DE1151072B (en) | 1960-07-08 | 1960-07-08 | Method for stabilizing the characteristic of p-n junctions alloyed in semiconductor bodies made of silicon or germanium |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DEL36522A DE1151072B (en) | 1960-07-08 | 1960-07-08 | Method for stabilizing the characteristic of p-n junctions alloyed in semiconductor bodies made of silicon or germanium |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| DE1151072B true DE1151072B (en) | 1963-07-04 |
Family
ID=7267517
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DEL36522A Pending DE1151072B (en) | 1960-07-08 | 1960-07-08 | Method for stabilizing the characteristic of p-n junctions alloyed in semiconductor bodies made of silicon or germanium |
Country Status (1)
| Country | Link |
|---|---|
| DE (1) | DE1151072B (en) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US2697269A (en) * | 1950-07-24 | 1954-12-21 | Bell Telephone Labor Inc | Method of making semiconductor translating devices |
| DE1037016B (en) * | 1956-12-06 | 1958-08-21 | Rca Corp | Semiconductor devices such as transistors, alloy diodes or the like and methods for their manufacture |
-
1960
- 1960-07-08 DE DEL36522A patent/DE1151072B/en active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US2697269A (en) * | 1950-07-24 | 1954-12-21 | Bell Telephone Labor Inc | Method of making semiconductor translating devices |
| DE1037016B (en) * | 1956-12-06 | 1958-08-21 | Rca Corp | Semiconductor devices such as transistors, alloy diodes or the like and methods for their manufacture |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE1232931B (en) | Process for the partial doping of semiconductor bodies | |
| US2948642A (en) | Surface treatment of silicon devices | |
| DE1489240B1 (en) | Method for manufacturing semiconductor components | |
| DE1514018C3 (en) | Process for applying protective and passivation layers to semiconductor wafers | |
| DE1514359B1 (en) | Field-effect semiconductor device and method for its manufacture | |
| DE2720327A1 (en) | METHOD FOR PRODUCING SEMICONDUCTOR COMPONENTS, IN PARTICULAR SOLAR ELEMENTS | |
| DE1151072B (en) | Method for stabilizing the characteristic of p-n junctions alloyed in semiconductor bodies made of silicon or germanium | |
| DE1126513B (en) | Process for processing semiconductor arrangements | |
| DE1193766B (en) | Process for stabilizing the blocking properties of semiconductor arrangements achieved by etching | |
| DE1058158B (en) | Method for applying an alloy electrode to a semiconducting body | |
| EP0041263B1 (en) | Process for stabilising the current gain of npn transistors | |
| DE1184423B (en) | Method for producing a protective layer on a semiconductor component | |
| DE1106879B (en) | Process for reducing recombination on the surfaces of p-zones of semiconductor devices | |
| AT232548B (en) | Method for manufacturing a semiconductor device | |
| DE1236659B (en) | Alloy process for the production of semiconductor components with a silicon body | |
| DE1192903B (en) | Process for stabilizing the blocking properties of semiconductor arrangements achieved by etching | |
| DE1163975C2 (en) | Process for improving the electrical properties of semiconductor devices | |
| DE1521803A1 (en) | Process for the gradual removal of silicon layers, in particular for marking the subcollector of transistors integrated into integrated circuits | |
| DE1227757B (en) | Process for oxidizing a silicon body | |
| DE1287404B (en) | Process for preparing silicon bodies for doping by etching | |
| DE1097039B (en) | Process for the production of electrically asymmetrically conductive semiconductor arrangements | |
| DE1065943B (en) | Process for the production of a planar semiconductor device with protective layer-add. z. Pat. 969,465 | |
| AT218570B (en) | Method for large-area contacting of a monocrystalline silicon body | |
| DE1464288C (en) | Surface transistor and process for its manufacture | |
| DE1104617B (en) | Process for the electrolytic etching of a semiconductor arrangement with a semiconductor body made of essentially single-crystal semiconductor material |