DE10393852B4

DE10393852B4 - Verfahren zur Herstellung eines Leistungs-MOSFETs als Trench MOSFET mit implantiertem Drain-Drift-Bereich

Info

Publication number: DE10393852B4
Application number: DE10393852T
Authority: DE
Inventors: Mohamed N. Campbell Darwish
Original assignee: Siliconix Inc
Current assignee: Vishay Siliconix Inc
Priority date: 2002-12-12
Filing date: 2003-12-12
Publication date: 2011-01-27
Anticipated expiration: 2023-12-13
Also published as: WO2004054000A1; CN1726596A; US20040038481A1; US6764906B2; US20030102564A1; CN100424887C; AU2003296987A1; DE10393852T5; JP2006510198A

Abstract

Verfahren Zur Herstellung eines Leistungs-MOSFETs, umfassend:
Bereitstellen eines ersten Substrats eines ersten Leitfähigkeitstyps;
Bereitstellen einer Epitaxialschicht eines zweiten Leitfähigkeitstyps entgegengesetzt zu dem ersten Leitfähigkeitstyp auf dem Substrat;
Ausbilden eines Trench in der Epitaxialschicht;
Implantieren eines Dotierungsmittels des ersten Leitfähigkeitstyps durch einen Boden des Trench, um eine tiefe Schicht aus Dotierungsmittel unter dem Trench und näherungsweise an einer Grenzfläche zwischen dem Substrat und der Epitaxialschicht zu bilden;
Implantieren eines Dotierungsmittels des ersten Leitfähigkeitstyps durch einen Boden des Trench, um einen Bereich aus Dotierungsmittel unterhalb des Trench und in der Epitaxialschicht auszubilden, wobei der Bereich aus Dotierungsmittel oberhalb und getrennt von der tiefen Schicht aus Dotierungsmittel angeordnet ist;
Aufheizen des Substrats, um zu bewirken, dass die tiefe Schicht aus Dotierungsmittel nach oben und der Bereich aus Dotierungsmittel nach unten diffundiert, wobei die tiefe Schicht und der Bereich miteinander verschmelzen, um einen Drift-Drain-Bereich zu bilden, der sich...

Description

Die Erfindung bezieht sich auf Leistungs-MOSFETs, und insbesondere auf einen Trenchgesteuerten Leistungs-MOSFET mit überragenden Ein-Widerstand- und Durchbruchs-Charakteristiken. Diese Erfindung bezieht sich auch auf ein Verfahren zur Herstellung solch eines MOSFETs.
Ein herkömmlicher Trench-Gate-Leistungs-MOSFET 10 ist in der Schnittdarstellung von 1 gezeigt. Der MOSFET 10 ist in einem N+-Halbleitersubstrat 11 ausgebildet, auf dem eine N-Epitaxialschicht 12 gezogen ist. Ein Gate 13 ist in einem Trench 14 ausgebildet, der sich von der oberen Oberfläche der N-Epitaxialschicht (N-epi) 12 nach unten erstreckt. Das Gate ist typischerweise aus polykristallinem Silicium (Polysilicium) hergestellt und elektrisch von der N-Epitaxialschicht 12 durch eine Oxidschicht 15 isoliert. Die an das Gate 13 angelegte Spannung steuert den Strom, der zwischen einer W-Quelle 13 und einem Drain 18 fließt, durch einen Kanal, der neben der Wand des Trench 14 in einem P-Körper 17 liegt. Das Drain 18 umfasst eine N-Epitaxialschicht 12 und ein W-Substrat 11. Eine metallische Kontaktschicht 19 stellt einen elektrischen Kontakt mit der W-Quelle 16 und mit dem P-Körper 17 durch einen P+-Körper-Kontaktbereich 20 her. Eine ähnliche, metallische Kontaktschicht (nicht gezeigt) liefert typischerweise eine elektrische Verbindung mit der Unterseite des Drain 18.
Im Idealfall würde der MOSFET als perfekter Schalter mit unendlich hohem Widerstand beim Abschalten und Q-Widerstand beim Einschalten arbeiten. In der Praxis kann dieses Ziel nicht erreicht werden, und dennoch sind zwei wichtige Messgrößen des Wirkungsgrades des MOSFET, sein Ein-Widerstand und seine Lawinendurchbruchsspannung (im Folgenden ”Durchbruchsspannung”). Ein anderes wichtiges Kriterium ist es, wo der Durchbruch auftritt. Da das Drain normalerweise gegenüber der Source positiv vorgespannt ist, ist der Übergang 21 rückwärts vorgespannt, und ein Lawinendurchbruch tritt normalerweise an der Ecke des Trench auf, wo das elektrische Feld bei einem Maximum ist. Ein Durchbruch erzeugt heiße Träger, die die Gateoxidschicht 15 beschädigen oder durchbrechen können. Es ist daher erwünscht, das Bauteil so auszulegen, dass der Durchbruch in dem Siliciumkörper entfernt von dem Trench 14 auftritt.
Eine andere wichtige Charakteristik eines MOSFETs ist seine Schwellenspannung, was die Spannung ist, die an das Gate angelegt werden muss, um eine Inversionsschicht in dem Kanal zu erzeugen und damit das Bauteil einzuschalten. In vielen Fällen ist es erwünscht, eine geringe Schwellenspannung zu haben, und dies erfordert es, dass der Kanalbereich leicht dotiert ist. Ein leichtes Dotieren des Kanals erhöht jedoch das Risiko eines Durchgriffs-Durchbruchs, der auftritt, wenn der Verarmungsbereich um den Übergang 21 sich so ausdehnt, dass er über die ganze Strecke über den Kanal bis zur Source durchgreift. Der Verarmungsbereich dehnt sich schneller aus, wenn der Körperbereich leichter dotiert ist.
Eine Technik zum Reduzieren der Stärke des elektrischen Feldes an den Ecken des Trench und zum Unterstützen des Durchbruchs in dem Siliciumkörper von dem Trench wird in der US 5 072 266 A gelehrt. Diese Technik ist in 2 gezeigt, die einen MOSFET 25 zeigt, der ähnlich wie der MOSFET 10 von 1 ist mit der Ausnahme, dass eine tiefe p+-Diffusion 27 sich von dem P-Körper 17 bis zu einem Niveau unterhalb der Unterseite des Trench nach unten erstreckt. Die tiefe p+-Diffusion 27 hat die Wirkung, das elektrische Feld in einer solchen Weise zu formen, dass seine Stärke an der Ecke 29 des Trench reduziert wird.
Während die Technik des Bulucea-Patents die Durchbruchseigenschaft des MOSFETs verbessert, setzt sie eine untere Grenze für den Zeilenabstand, der als ”d” in 2 gezeigt ist, da, wenn der Zeilenabstand zu weit reduziert wird, Dotierungsmittel von der tiefen P+-Diffusion in den Kanalbereich des MOSFETs gelangt und seine Schwellenspannung erhöht. Eine Verminderung des Zeilenabstands erhöht den Gesamtumfang der Zellen des MOSFETs, was eine größere Gate-Breite für den Strom liefert und damit den Ein-Widerstand des MOSFETs reduziert. Die Verwendung der Technik des Bulucea-Patents, um die Durchbruchseigenschaften des MOSFETs zu verbessern, macht es daher schwieriger, den Ein-Widerstand des MOSFETs zu reduzieren.
Zusammenfassend erfordert das Design eines Leistungs-MOSFETs, dass ein Kompromiss zwischen der Schwellen- und Durchbruchsspannung und zwischen den Ein-Widerstands- und Durchbruchs-Charakteristiken des Bauteils gemacht wird. Es gibt daher einen deutlichen Bedarf für eine MOSFET-Struktur, die diese Kompromisse vermeidet oder auf ein Minimum herabsetzt, ohne eine ungerechtfertigte Komplexität zu dem Herstellungsverfahren hinzuzufügen.
Zu diesem Zweck ist das erfindungsgemäße Verfahren in der in den unabhängigen Ansprüchen angegebenen Weise ausgebildet. Vorteilhafte Ausführungsbeispiele des erfindungsgemäßen Verfahrens sind in den Unteransprüchen gekennzeichnet.
Diese Erfindung umfasst ein Verfahren zur Herstellung eines Leistungs-MOSFETs, umfassend das Vorsehen eines Substrats eines ersten Leitfähigkeitstyps; das Ziehen einer Epitaxialschicht eines zweiten Leitfähigkeitstyps in Bezug auf den ersten Leitfähigkeitstyp auf dem Substrat; das Ausbilden eines Trench in der Epitaxialschicht: das Einführen eines Dotierungsmittels eines ersten Leitfähigkeitstyps durch einen Boden des Trench, um einen Drain-Drift-Bereich zu bilden, wobei sich der Drain-Drift-Bereich zwischen dem Substrat und dem Boden des Trench erstreckt; Ausbilden einer Isolierschicht entlang dem Boden und einer Seitenwand des Trench; Einführen eines leitfähigen Gatematerials in den Trench und Einführen eines Dotierungsmittels des ersten Leitfähigkeitstyps in die Epitaxialschicht, um einen Source-Bereich zu bilden, wobei der Drain-Drift-Bereich und der Source-Bereich unter solchen Bedingungen gebildet werden, dass der Source-Bereich und der Drain-Drift-Bereich durch einen Kanalbereich der Epitaxialschicht neben der Seitenwand des Trench getrennt sind. Das Dotierungsmittel, das benutzt wird, um den Drain-Drift-Bereich zu bilden, kann durch dieselbe Maske implantiert werden, die verwendet wird, um den Trench zu ätzen.
Es gibt verschiedene Wege, um den Drain-Drift-Bereich zu bilden. Sowohl ein tiefer Bereich von Dotierungsmittel nahe der Substrat-Epitaxial-Schicht-Grenzfläche und ein Bereich von Dotierungsmittel unmittelbar unterhalb dem Trench können ausgebildet werden, und die Bereiche können nach oben bzw. nach unten diffundiert werden, bis sie miteinander verschmelzen. Eine Reihe von Implantaten kann durch den Boden des Trench hergestellt werden, um einen ”Stapel” von Bereichen zu erzeugen, die zusammen einen Drain-Drift-Bereich bilden.
Statt eine Epitaxialschicht eines zweiten Leitfähigkeitstyps auf den Substrat zu ziehen, kann eine Epitaxialschicht des ersten Leitfähigkeitstyps gezogen werden, und ein Dotierungsmittel des zweiten Leitfähigkeitstyps kann in die Epitaxialschicht implantiert und nach unten diffundiert werden, bis das Dotierungsmittel die Grenzfläche zwischen dem Substrat und der Epitaxialschicht erreicht.
Unabhängig davon, ob eine Epitaxialschicht des ersten oder zweiten Leitfähigkeitstyps verwendet wird, kann ein Dotierungsmittel des zweiten Leitfähigkeitstyps implantiert werden, um eine stärker dotierte Körperdiffusion zu bilden, oder als Implantat für die Einstellung des Schwellenwerts.
Ein MOSFET hergestellt gemäß dieser Erfindung hat verschiedene Vorteile einschließlich der folgenden. Weil der Drain-Drift-Bereich seitlich von einem Abschnitt der Epitaxialschicht des zweiten Leitfähigkeitstyps umgeben ist, tritt eine effektivere Verarmung auf, und mehr Dotierungsmittel des ersten Leitfähigkeitstyps kann in den Drain-Drift-Bereich gegeben werden, wodurch der Ein-Widerstand des MOSFETs herabgesetzt wird. Weil das Profil des Dotierungsmittels in dem Kanalbereich relativ flach ist, kann der MOSFET weniger empfindlich gegenüber einem Durchgriffsdurchbruch ohne Erhöhung seiner Schwellenspannung gemacht werden. Da die Abschnitte der Epitaxialschicht mit dem zweiten Leitfähigkeitstyp sich außer in den Bereichen des Drain-Drift-Bereichs zu dem Substrat erstrecken, besteht keine Notwendigkeit, eine zusätzliche Schicht des zweiten Leitfähigkeitstyps auszubilden, um das Bauteil abzuschließen. Eine separate Maske für die tiefe Diffusion gemäß dem Bulucea-Patent und ein Abschlussbereich können eliminiert werden. Das Eliminieren der tiefen Körperdiffusion nach dem Bulucea-Patent ermöglicht eine erhöhte Zellendichte und einen reduzierten Ein-Widerstand.
Ein Leistungs-MOSFET hergestellt gemäß dieser Erfindung kann in jeglichen Typ von Zellengeometrie einschließlich beispielsweise in geschlossenen Zellen einer hexagonalen oder quadratischen Form oder in Zellen in Form von länglichen Streifen hergestellt werden.
Kurze Beschreibung der Zeichnungen
1 ist eine Schnittdarstellung eines herkömmlichen Trench-Gate-MOSFETs.
2 ist eine Querschnittsdarstellung eines Trench-Gate-MOSFETs, der eine tiefe Diffusion aufweist, um die Gateoxidschicht zu schützen, wie in der US 5 072 266 gelehrt wird.
3 ist eine Querschnittsdarstellung eines Trench-MOSFETs gemäß der Erfindung.
4A und 4B sind grafische Darstellungen, die unter Verwendung des Computersimulationsprogramms SUPREME erstellt wurden und die die Dotierungskonzentrationen in dem MOSFET von
3 in einem vertikalen Querschnitt durch den Kanalbereich bzw. den Boden des Trench zeigen.
5A und 5B sind grafische Darstellungen, die unter Verwendung des Computersimulationsprogramms MEDICI erstellt wurden und die die Dotierungskonzentrationen in dem MOSFET von 3 bei vertikalen Schnitten durch den Kanalbereich bzw. den Boden des Trench zeigen.
6 zeigt den Verarmungsbereich in dem MOSFET von 3 unter Rückwärtsvorspannungsbedingungen.
7A ist eine grafische Darstellung des Dotierungsprofils entlang einem vertikalen Schnitt durch den Kanal eines herkömmlichen MOSFETs, der einen diffundierten P-Körper und einen N-epi-Bereich hat.
7B ist eine grafische Darstellung des Dotierungsprofils an einem vertikalen Schnitt durch den Kanal eines MOSFETs gemäß der Erfindung, der eine P-Epitaxialschicht und einen N-Drain-Drift-Bereich hat.
8A und 8B sind Querschnittsdarstellungen, die den Anschlussbereich eines MOSFET nach der Erfindung bzw. einen herkömmlichen MOSFET zeigen.
9A und 9B zeigen ein Verfahren zur Herstellung eines Drain-Drift-Bereichs, das eine Aufwärtsdiffusion von einer tief implantierten Schicht und eine Abwärtsdiffusion von einem implantierten Bereich unterhalb des Bodens des Trench umfasst.
10 zeigt ein Ausführungsbeispiel, bei dem der Drain-Drift-Bereich einen Stapel implantierter Bereiche umfasst.
11A und 11B sind graphische Darstellungen von Dotierungsprofilen, die eine Implantation zur Schwellenwertanpassung bzw. eine Körper-Implantation zeigen.
12A und 12B zeigen ein Verfahren, bei dem ein Körper-Dotierungsmittel implantiert und eingetrieben wird, bis es die Grenzfläche zwischen der Epitaxialschicht und dem Substrat erreicht.
13 zeigt ein Ausführungsbeispiel, bei dem ein P-Körperbereich bis zu einem Niveau unterhalb des Bodens des Trench, jedoch oberhalb der Grenzfläche zwischen der Epitaxialschicht und dem Substrat eingetrieben wird.
Eine Querschnittsdarstellung eines Leistungs-MOSFETs gemäß der Erfindung ist in 3 gezeigt. Der MOSFET 30 ist in einem N+-Substrat 32 ausgebildet, über dem eine Epitaxialschicht 34 liegt, die im Allgemeinen mit einer P-Typ-Verunreinigung (im Folgenden als P-Epitaxialschicht 34 bezeichnet) dotiert ist. Das W-Substrat 32 kann einen Widerstand von 5 × 10–4 ohm-cm bis 5 × 10–3 ohm-cm als Beispiel haben, und die P-Epitaxialschicht 34 kann mit Bor bis zu einer Konzentration von 1 × 10¹⁵ cm^–3 bis 5 × 10¹⁷ cm dotiert sein. Das N+-Substrat 32 ist typischerweise 200 Mikron dick, und die Epitaxialschicht 34 kann von 2 Mikron bis 5 Mikron dick sein.
Ein Trench 35 ist in der P-Epitaxialschicht 34 ausgebildet, und der Trench 35 enthält ein Polysiliciumgate 37. Das Gate 37 ist elektrisch von der P-Epitaxialschicht 34 durch eine Oxidschicht 39 isoliert, die sich entlang den Seitenwänden und dem Boden des Trench 35 erstreckt. Der MOSFET 30 umfasst auch einen N+-Source-Bereich 36, der angrenzend an eine obere Oberfläche der P-Epitaxialschicht 34 und an eine Seitenwand des Trench 35 ist, und einen P+-Körper-Kontaktbereich 38. Der restliche Teil der P-Epitaxialschicht 34 bildet eine P-Typ-Basis oder -Körper 34A. Der Körper 34A bildet einen Übergang mit dem N+-Substrat 32, der im Wesentlichen mit der Grenzfläche zwischen der P-Epitaxialschicht 34 und dem N+-Substrat 32 zusammenfällt. Eine Metallschicht 31 macht einen elektrischen Kontakt mit dem N+-Source-Bereich und mit dem P-Körper 34A durch einen p+-Körper-Kontaktbereich 38.
Gemäß dieser Erfindung erstreckt sich ein N-Drain-Drift-Bereich 33 ferner zwischen dem N+-Substrat 32 und dem Boden des Trench 35. Ein Übergang 33A zwischen dem N-Drain-Drift-Bereich 33 und dem P-Körper 34A erstreckt sich zwischen dem W-Substrat 32 und einer Seitenwand des Trench 35. Der N-Drain-Drift-Bereich kann beispielsweise mit Phosphor bis zu einer Konzentration von 5 × 10¹⁵ cm^–3 bis 5 × 10¹⁷ cm^–3 dotiert sein.
4A ist eine grafische Darstellung der Dotierungskonzentration in dem MOSFET 30. Die grafische Darstellung wurde durch das Computersimulationsprogramm SUPREME erstellt und ist entlang einem vertikalen Schnitt durch den Kanalbereich gemacht. Die dargestellten Kurven zeigen die Dotierungskonzentrationen von Arsen und Bor, und die Drifte Kurve zeigt die Netto-Dotierungskonzentration. 4B ist eine ähnliche grafische Darstellung bei einem vertikalen Schnitt, der den Boden des Trench schneidet. Die horizontale Achse von 4A ist der Abstand in Mikron unterhalb der Oberfläche der P-Epitaxialschicht; die horizontale Achse in 4B ist der Abstand in Mikron unterhalb des Bodens des Trench. Die vertikale Achse der 4A und 4B ist der Logarithmus₁₀ der Dotierungskonzentration in Atomen/cm^–3. Man beachte, dass in 4A die Konzentration von Bor, dass das Hintergrunds-Dotierungsmittel in der P-Epitaxialschicht 34 ist, relativ flach ist und den Kanalbereich dominiert. Die Dotierungskonzentration von Arsen erhöht sich, wenn man von dem Kanalbereich in die Source oder das Drain bewegt.
Die 5A und 5B sind grafische Darstellungen der Dotierungskonzentration an denselben Schnitten respektive wie bei den 4A und 4B. Die 5A und 5B wurden jedoch unter Verwendung des Computersimulationsprogramms MEDICI erstellt und zeigen nur die Netto-Dotierungskonzentration, ob vom N-Typ oder P-Typ.
Die SUPREME- und MEDICI-Simulationen unterscheiden sich dadurch, dass SUPREME nur die Dotierungskonzentrationen an einem einzigen vertikalen Schnitt betrachtet, ohne die Wirkung der Dotierungsmittel an anderen seitlich davon beabstandeten Positionen in Betracht zu ziehen, während MEDICI alle Dotierungsmittel in der zweidimensionalen Ebene der Zeichnungsdarstellung nimmt.
Die folgenden sind einige Vorteile des MOSFETs 30:

1. Der Lawinendurchbruch tritt im Allgemeinen an der Grenzfläche zwischen dem N+-Substrat 32 und der P-Epitaxialschicht 34 weg von dem Trench statt (beispielsweise an der Stelle, die mit 45 in 3 bezeichnet ist). Dies vermeidet eine Beschädigung der Gateoxidschicht durch heiße Träger, die in dem Bereich des Durchbruchs erzeugt werden.
2. Das Gate-Oxid an den Ecken des Trench, wo das elektrische Feld ein Maximum erreicht, ist gegen einen Aufbruch geschützt.
3. Eine höhere Durchgriffs-Durchbruchspannung kann bei einer vorgegebenen Schwellenspannung erreicht werden. Der Übergang zwischen dem N-Drain-Drift-Bereich und dem P-Körper erstreckt sich zu dem N+-Substrat nach unten. Wie in 6 gezeigt ist, erstrecken sich, wenn der MOSFET in Rückwärtsrichtung vorgespannt ist, die Verarmungsbereiche entlang dem gesamten Übergang, und als Resultat dehnt sich der Verarmungsbereich in den Bereich des Kanals nicht so schnell in Richtung auf den Source-Bereich (siehe Pfeil) aus. Dies ist der Zustand, der den Durchgriffsdurchbruch verursacht.
4. Aus einem anderen Grund kann eine höhere Durchgriffs-Durchbruchsspannung bei einer vorgegebenen Schwellenspannung erreicht werden. Wie in 13A gezeigt ist, fällt in einem herkömmlichen MOSFET, der einen diffundierten Körper hat, die Dotierungskonzentration des Körpers allmählich ab, wenn man sich der N-epi (Drift-Bereich) nähert. Die Schwellenspannung wird durch den Spitzenwert der Dotierungskonzentration N_ASpitze bestimmt. Die Durchgriffs-Durchbruchsspannung wird durch die Gesamtmenge der Ladung Q_Kanal bestimmt (dargestellt durch den Bereich unter der P-Körperkurve in 7A). In einem MOSFET dieser Erfindung, dessen Dotierungsprofil in 7B gezeigt ist, ist das Dotierungsprofil der P-Epitaxialschicht relativ flach. Daher kann die N_ASpitze gleich sein, während die gesamte Ladung in dem Kanal größer ist, was eine höhere Durchgriffs-Durchbruchsspannung liefert.
5. Da es keine tiefe Körperdiffusion in jeder Zelle gibt (derart, die in dem Buluca-Patent gelehrt wird) kann der Zeilenabstand reduziert werden, ohne das Bedenken, dass zusätzliches P-Typ-Dotierungsmittel in den Kanalbereich gelangt, was die Schwellenspannung des MOSFETS anhebt. Somit kann die Zellenpackungsdichte erhöht werden. Dies reduziert den Ein-Widerstand des Bauteils.
6. Bei einem herkömmlichen Trench-MOSFET wird oft ein leicht dotierter ”Drift-Bereich” zwischen dem Kanal und dem stark dotierten Substrat gebildet. Die Dotierungskonzentration in dem Drift-Bereich muss unter einem gewissen Niveau gehalten werden, weil sonst keine effektive Verarmung erzielt wird und die Stärke des elektrischen Feldes an der Ecke des Trench zu groß wird. Wird die Dotierungskonzentration in dem Drift-Bereich niedrig gehalten, erhöht dies den Ein-Widerstand des Bauteils. Im Gegensatz dazu kann der N-Drain-Drift-Bereich 33 dieser Erfindung stärker dotiert werden, weil die Form des N-Drain-Drift-Bereichs 33 und die Länge des Übergangs zwischen dem N-Drain-Drift-Bereich 33 und dem P-Körper 34A eine effektivere Verarmung liefert. Ein stärker dotierter N-Drain-Drift-Bereich 33 reduziert den Ein-Widerstand des Bauteils.
7. Wie in 8A gezeigt ist, besteht keine Notwendigkeit für eine separate P-Typ-diffusion in dem Abschlussbereich des MOSFETs, da die P-Epitaxialschicht sich zu dem W-Substrat erstreckt, außer dort, wo die N-Drain-Bereiche liegen. 8B zeigt den Abschlussbereich eines herkömmlichen MOSFETs, der eine P-Typ-Diffusion 110 umfasst. Das Eliminieren der P-Typ-Abschlussdiffusion oder des Feldrings reduziert die Anzahl der Maskierungsschritte.

Alternativ kann eine Kombination aus einem Aufwärtsdiffusions- und Abwärtsdiffusions-Verfahren verwendet werden, um den Drain- Drift-Bereich zu bilden. Wie in 9A gezeigt ist, wird die tiefe N-Schicht 106 (beispielsweise Phosphor) an der Grenzfläche des N+-Substrats 102 und der P-Epitaxialschicht 100 durch ein Hochenergie-Implantierungsverfahren ausgebildet, wie oben beschrieben wurde. Ein N-Typ-Dotierungsmittel wird durch den Boden des Trench mit einer niedrigen Energie implantiert, um einen N-Bereich 120 zu bilden. Vorzugsweise wird die Implantierung durch eine Öffnung in der Maskenschicht 126 durchgeführt, die zur Herstellung des Trench verwendet wird. Die Struktur wird dann beispielsweise auf 900°C aufgeheizt. Die tiefe N-Schicht 106 diffundiert nach oben und der N-Bereich 120 diffundiert nach unten, bis sie verschmelzen, wobei der N-Typ-Drain-Drift-Bereich 122 gebildet wird, wie in 9B gezeigt ist.
Eine noch weitere Alternative ist es, den Drain-Drift-Bereich mit einer Reihe von drei oder mehreren N-Implantierungen mit aufeinanderfolgend größeren Energien auszubilden, um einen Stapel von überlappenden, implantierten Bereichen 124 zu bilden, wie in 10 gezeigt ist. Der Stapel 124 umfasst vier implantierte Bereiche 124A–124D, jedoch können weniger oder mehr als vier Implantate ebenfalls verwendet werden, um den Stapel zu bilden. Der Stapel könnte mit im Wesentlichen keinen Diffusionen (das heißt keine Aufheizung) ausgebildet werden, oder er könnte aufgeheizt werden, um das Dotierungsmittel zu diffundieren und den Betrag der Überlappung zwischen den Bereichen 142A–142D zu erhöhen.
Nach Abschluss des Verfahrens, erstreckt sich der N-Drain-Drift-Bereich von dem W-Substrat 102 zu dem Boden des Trench. In vielen Fällen erstreckt sich der PN-Übergang zwischen dem Drain-Drift-Bereich und dem P-Körper von dem N+-Substrat 102 zu einer Seitenwand des Trench.
Indem mit der Beschreibung des Verfahrens weitergemacht wird, wird eine Gateoxidschicht sodann auf der Oberfläche der P-Epitaxialschicht 100 und auf dem Boden und den Seitenwänden des Trench üblicherweise bis zu einer Dicke von etwa 500 Å aufgebracht.
Eine Polysiliciumschicht wird dann über der Gateoxidschicht abgeschieden, wobei der Trench gefüllt wird. Bei einem typischen N-Kanal-MOSFET ist die Polysiliciumschicht typischerweise mit Phosphor bei einer Konzentration von 5 × 10¹⁹ cm^–3 dotiert.
Die Polysiliciumschicht wird so zurückgeätzt, dass ihre obere Oberfläche im Wesentlichen koplanar mit der Oberfläche der P-Epitaxialschicht 100 ist. Eine Oxidschicht wird auf der Oberseite des Gates durch thermische Oxidation oder Abscheidung ausgebildet (10).
Wahlweise wird, wenn die Schwellenspannung eingestellt werden soll, ein Implantat zur Einstellung der Schwellenspannung ausgebildet. Das Implantat zur Schwellenwertanpassung wird beispielsweise durch Implantieren von Bor durch die Oberfläche der P-Epitaxialschicht 100 mit einer Dosis von 5 × 10¹² cm^–2 und einer Energie von 150 keV ausgebildet, was eine Konzentration der P-Typ-Atome von 1 × 10¹⁷ cm^–3 in dem Teil der P-Epitaxialschicht 100 führt, die den Kanal des MOSFETs bilden wird. 11A ist eine grafische Darstellung, die ein Dotierungsprofil im vertikalen Querschnitt entlang dem Kanal zeigt, wobei ein Implantat zur Einstellung des Schwellenwerts gezeigt ist und dargestellt ist, dass das Implantat zur Schwellenwerteinstellung typischerweise in einem Bereich des Kanals unmittelbar unterhalb des Source-Bereichs liegt. Die Schwellenspannung des MOSFETs wird durch den Spitzenwert der Dotierungskonzentration (NA-Spitze) des Implantats zur Schwellenwerteinstellung bestimmt. Wenn die Schwellenspannung des Bauteils nicht eingestellt werden muss, kann dieser Schritt weggelassen werden.
Alternativ kann eine Körperimplantierung durchgeführt werden, wie in der grafischen Darstellung von 11B gezeigt ist. Das Körperimplantat ist in gewisser Weise ähnlich wie das Implantat zur Schwellenwerteinstellung, die verwendete Energie ist jedoch höher und als Resultat erstreckt sich das Körperimplantat bis zu einem Niveau nahe bei dem Übergang zwischen der P-Epitaxialschicht und dem N-Drain-Drift-Bereich. Die Schwellenspannung des MOSFETs wird durch den Spitzenwert der Dotierungskonzentration N_ASpitze des Körperimplantats bestimmt.
In einem anderen Ausführungsbeispiel wird eine P-Typ-Verunreinigung, beispielsweise Bor, als Körperdotierungsmittel implantiert und hineingetrieben, bis das Dotierungsmittel die Grenzflächen zwischen der Epitaxialschicht und dem Substrat erreicht. Solch ein Ausführungsbeispiel ist in den 12A und 12B gezeigt. Die Epitaxialschicht 100 kann entweder mit einer N-Typ- oder P-Typ-Verunreinigung leicht dotiert sein. Wie in 12B gezeigt ist, wird, wenn Bor implantiert und diffundiert worden ist, ein P-Körperbereich 104 auf dem W-Substrat 102 ausgebildet. Alternativ kann die P-Körper-Diffusion bis zu einem Niveau unterhalb des Bodens des Trench, jedoch oberhalb der Grenzfläche zwischen der Epitaxialschicht und dem Substrat vorangetrieben werden, wie durch den P-Körper 128 in 13 dargelegt wird.
Die Strukturen, die einen wie in 12B gezeigten P-Körper 104 oder einen wie in 13 gezeigten P-Körper 128 enthalten, können in allen Verfahren zur Herstellung eines Drain-Drift-Bereichs, wie sie hier beschrieben werden, verwendet werden. Dies umfasst das in der 9A und 9B gezeigte Verfahren, bei dem eine Aufwärtsdiffusion einer tiefen implantierten Schicht und eine Abwärtsdiffusion eines implantierten Bereiches unterhalb des Bodens des Trench verwendet wird, und das in 10 gezeigte Verfahren, bei dem die Implantation von mehreren N-Typ-Bereichen mit unterschiedlichen Energien verwendet wird, um einen Stapel von sich überlappenden Bereichen zu bilden.
Als Nächstes werden W-Source-Bereiche und p+-Körperkontaktbereiche an der Oberfläche der P-Epitaxialschicht 34 ausgebildet, wobei herkömmliche Maskierungs- und Fotolithografieverfahren verwendet werden. Beispielsweise können N+-Source-Bereiche mit Arsen mit einer Dosis von 5 × 10¹⁵ cm^–2 und einer Energie von 80 keV implantiert werden, was eine Konzentration von 1 × 10²⁰ cm^–3 ergibt, p+-Körperkontaktbereich können mit Bor bei einer Dosis von 1 × 10¹⁵ cm^–2 und einer Energie von 60 keV implantiert werden, was eine Dotierungskonzentration von 5 × 10¹⁹ cm^–3 ergibt.
Schließlich wird eine Metallschicht (vorzugsweise Aluminium) auf der Oberfläche der P-Epitaxialschicht 100 in Ohm'schen Kontakt mit den W-Source-Bereichen und den P+-Körperkontaktbereichen abgeschieden.

Claims

Verfahren Zur Herstellung eines Leistungs-MOSFETs, umfassend: Bereitstellen eines ersten Substrats eines ersten Leitfähigkeitstyps; Bereitstellen einer Epitaxialschicht eines zweiten Leitfähigkeitstyps entgegengesetzt zu dem ersten Leitfähigkeitstyp auf dem Substrat; Ausbilden eines Trench in der Epitaxialschicht; Implantieren eines Dotierungsmittels des ersten Leitfähigkeitstyps durch einen Boden des Trench, um eine tiefe Schicht aus Dotierungsmittel unter dem Trench und näherungsweise an einer Grenzfläche zwischen dem Substrat und der Epitaxialschicht zu bilden; Implantieren eines Dotierungsmittels des ersten Leitfähigkeitstyps durch einen Boden des Trench, um einen Bereich aus Dotierungsmittel unterhalb des Trench und in der Epitaxialschicht auszubilden, wobei der Bereich aus Dotierungsmittel oberhalb und getrennt von der tiefen Schicht aus Dotierungsmittel angeordnet ist; Aufheizen des Substrats, um zu bewirken, dass die tiefe Schicht aus Dotierungsmittel nach oben und der Bereich aus Dotierungsmittel nach unten diffundiert, wobei die tiefe Schicht und der Bereich miteinander verschmelzen, um einen Drift-Drain-Bereich zu bilden, der sich von dem Boden des Trench zu dem Substrat erstreckt; Ausbilden einer Isolierschicht entlang dem Boden und einer Seitenwand des Trench; Einführen eines leitfähigen Gate-Materials in den Trench; und Einführen eines Dotierungsmittels des ersten Leitfähigkeitstyps in die Epitaxialschicht um einen Source-Bereich zu bilden, wobei der Drain-Drift-Bereich und der Source-Bereich unter Bedingungen hergestellt werden, so dass der Source-Bereich und der Drain-Drift-Bereich durch einen Kanalbereich der Epitaxialschicht angrenzend an die Seitenwand des Trench getrennt sind.
Verfahren nach Anspruch 1, worin das Bereitstellen einer Epitaxialschicht das Aufwachsen einer Epitaxialschicht des zweiten Leitfähigkeitstyps auf dem Substrat umfasst.
Verfahren nach Anspruch 1, worin das Bereitstellen einer Epitaxialschicht das Aufwachsen einer Epitaxialschicht des ersten Leitfähigkeitstyps und das Implantieren eines Dotierungsmittels eines zweiten Leitfähigkeitstyps entgegengesetzt zu dem ersten Leitfähigkeitstyp in die Epitaxialschicht umfasst.
Verfahren nach Anspruch 3, umfassend das Aufheizen der Epitaxialschicht, um das Dotierungsmittel des zweiten Leitfähigkeitstyps zu einer Grenzfläche zwischen der Epitaxialschicht und dem Substrat zu diffundieren.
Verfahren nach Anspruch 1, umfassend das Implantieren eines Dotierungsmittels des zweiten Leitfähigkeitstyps in die Epitaxialschicht, um einen Körperbereich zu bilden.
Verfahren nach Anspruch 1, worin das Implantieren eines Dotierungsmittels des ersten Leitfähigkeitstyps durch einen Boden des Trench, um einen Bereich von Dotierungsmitteln zu bilden, das Implantieren eines Dotierungsmittels bei einer Energie von 30 keV bis 300 keV umfasst.
Verfahren nach Anspruch 1, worin das Implantieren eines Dotierungsmittels des ersten Leitfähigkeitstyps durch einen Boden des Trench, um eine tiefe Schicht aus Dotierungsmittel zu bilden, das Implantieren eines Dotierungsmittels mit einer Energie von 300 keV bis 3,0 MeV umfasst.
Verfahren zur Herstellung eines Leistungs-MOSFETs, umfassend: Bereitstellen eines Substrats eines ersten Leitfähigkeitstyps; Aufwachsen einer Epitaxialschicht auf dem Substrat; Ausbilden eines Trench in der Epitaxialschicht; Implantieren eines Dotierungsmittels des ersten Leitfähigkeitstyps durch einen Boden des Trench, um einen ersten Bereich aus Dotierungsmittel unter dem Trench zu bilden; Implantieren von Dotierungsmitteln des ersten Leitfähigkeitstyps durch einen Boden des Trench, um einen zweiten Bereich von Dotierungsmittel unter dem Trench zu bilden, wobei die ersten und zweiten Bereiche sich unmittelbar nach der Implantierung überlappen, wobei die ersten und zweiten Bereiche in einem Stapel angeordnet sind, der sich zwischen dem Trench und dem Substrat erstreckt; Ausbilden einer Isolierschicht entlang dem Boden und einer Seitenwand des Trench; Einführen eines leitfähigen Gate-Materials in den Trench; und Einführen eines Dotierungsmittels des ersten Leitfäigkeitstyps in die Epitaxialschicht, um einen Source-Bereich zu bilden, wobei der Drain-Drift-Bereich und der Source-Bereich unter Bedingungen hergestellt werden, so dass der Source-Bereich und der Drain-Drift-Bereich durch einen Kanalbereich der Epitaxialschicht angrenzend an die Seitenwand des Trench getrennt sind.
Verfahren nach Anspruch 8, worin das Substrat keiner wesentlichen Hitzeverarbeitung nach der Implantierung des Dotierungsmittels zur Ausbildung der ersten und zweiten Bereiche unterworfen wird.
Verfahren zur Herstellung eines Leistungs-MOSFETs, umfassend: Bereitstellen eines Substrats eines ersten Leitfähigkeitstyps; Aufwachsen einer Epitaxialschicht auf dem Substrat; Ausbilden eines Trench in der Epitaxialschicht; Implantieren eines Dotierungsmittels des ersten Leitfähigkeitstyps durch einen Boden des Trench mit einer Vielzahl von vorgegebenen Energien, um eine Vielzahl von Dotierungsbereichen von Dotierungsmittel unter dem Trench auszubilden, wobei sich unmittelbar nach der Implantierung nebeneinander liegende Dotierungsbereiche so überlappen, dass ein Stapel gebildet wird, der sich zwischen dem Trench und dem Substrat erstreckt; Ausbilden einer Isolierschicht entlang dem Boden- und einer Seitenwand des Trench; Einführen eines leitfähigen Gate-Materials in dem Trench; und Einführen eines Dotierungsmittels des ersten Leitfähigkeitstyps in die Epitaxialschicht, um einen Source-Bereich zu bilden, wobei der Drain-Drift-Bereich und der Source-Bereich unter Bedingungen hergestellt werden, so dass der Source-Bereich und der Drain-Drift-Bereich durch einen Kanalbereich der Epitaxialschicht angrenzend an die Seitenwand des Trench getrennt sind.