-
Die
Erfindung betrifft Floatgate-Transistoren, und spezieller betrifft
sie Floatgate-Metall-Oxid-Halbleiter-Transistoren.
-
Floatgate-Metall-Oxid-Halbleiter(MOS)-Transistoren
sind Bauteile mit einem ersten Gate, das auf einer Schicht isolierenden
Oxids direkt über
dem Floatgatekanal liegt, und einem zweiten, steuernden Gate, das
auf einer Schicht isolierenden Oxids über dem ersten Gate liegt.
Das erste Gate ist elektrisch isoliert, woher der Begriff 'potenzialfreies Gate' oder 'Floatgate' herrührt, und
jegliche Ladung, die auf dem Floatgate abgelagert wird, wird beinahe
unendlich lang gehalten. Floatgate-Bauteile werden allgemein bei
einem Design digitaler integrierter Schaltkreise (IC) als Speicherkomponenten
eines Flash-EPROM verwendet. Typischerweise werden Floatgate-MOS-Transistoren
unter Verwendung einer Dünnfilmtechnologie
mit hohem Integrationsgrad zwischen Transistoren und anderen Komponenten
hergestellt.
-
Während des
letzten Jahrzehnts wurden Floatgate-Bauteile auch bei einem analogen
IC-Design genutzt, um Schaltungen und kleine Systeme zu implementieren.
Die Verfügbarkeit
von Floatgate-Bauteilen, bei denen die Ladung (oder Spannung) am
Floatgate kontrolliert werden kann, führt zu einer Anzahl nützlicher
Schaltungsanwendungen, einschließlich der Folgenden:
- • Analogspeicher:
Floatgate-Bauteile können
als 'analoger PROM' verwendet werden,
insbesondere für
Anwendungen wie neuronale Netze, die einen nichtflüchtigen,
analogen Speicher benötigen.
- • Abstimmen:
Jegliche auf dem Floatgate gespeicherte Ladung beeinflusst die Schwellenspannung des
Transistors. So können
Transistoren effektiv abgestimmt werden, um zu gewährleis ten,
dass ihre Schwellenspannungen gleich sind, was durch sorgfältiges Kontrollieren
der auf dem Floatgate gespeicherten Ladung erfolgt. Ein weiteres
Beispiel ist ein Auto-Null-Floatgate-Verstärker (AFGA
= auto-zero floating gate amplifier), bei dem der Arbeitspunkt am Eingang
des Verstärkers
durch Abstimmen einer Floatgatestruktur eingestellt werden kann.
- • Pegelverschiebung:
Das Floatgate ist auch ein Pegelschieber. Welche Ladung auch immer
auf dem Floatgate gespeichert ist, so trägt sie zur am Steuergate anliegenden
Spannung bei. Diese Pegelverschiebung kann (z.B.) zur Schwellenwertverschiebung
von Schaltungen mit kleiner Leistung/kleiner Spannung verwendet
werden. Bei einem voreingestellten Spannungsoffset ändert sich
die Funktionsschwelle des Transistors entsprechend.
- • Rechenvorgänge: Die
Verwendung eines Floatgate-Transistors als Rechenelement ist für ein Design eines
analogen integrierten Schaltkreises kleiner Leistung sehr attraktiv.
Wenn das oberste (Steuer)gate in eine Anzahl kleinerer Gates mit
skalierten Flächen
unterteilt wird, führt
das Floatgate-Bauteil effektiv eine gewichtete Summierung der an
jedes dieser obersten Gates angelegten Spannungen aus. Durch Skalieren
der Flächen
des obersten Gates (d.h. der Kondensatorgrößen) können Spannungen, relativ zu
den Kondensatorgrößen, gewichtet
werden. Eine derartige Struktur ist in der 1 schematisch
dargestellt. Die 1a repräsentiert ein Stapelfloatgate-Bauteil,
bei dem das oberste Steuergate (oder die Gates) direkt über dem
Kanalbereich des Transistors liegt (oder liegen). Jedoch ist eine
derartige Stapelfloatgate-Struktur
nicht empfehlenswert, da die zum Herstellen des obersten Gates erforderlichen
Prozessschritte Änderungen
am Floatgate und am Substrat hervorrufen können, die die Schwellenspannung
des Transistors beeinflussen. Die bevorzugte Architektur ist in
der 1b dargestellt, bei der sich das Floatgate lateral
ausgehend vom Kanal erstreckt und das oberste Gate auf diesem Erstreckungsbereich
abgeschieden ist.
-
Ein
informativer Überblick über sowohl
digitale als auch analoge Anwendungen beruhend auf Floatgates findet
sich in: IEEE Transaction on Circuits and Systems – Part II,
Special Issue on Floating Gate Circuits and Systems, Januar 2001.
-
Trotz
der verschiedenen attraktiven Punkte hat die Verwendung von Floatgatestrukturen
in analogen Schaltkreisen wegen einer Anzahl praktischer Probleme
bei der Implementierung analoger Floatgateschaltungen nicht tatsächlich stattgefunden.
Insbesondere ist das Programmieren und Kontrollieren der Ladung
auf dem Floatgate sehr schwierig, und typischerweise gehört dazu
eine Kombination aus Fowler-Nordheim-Tunneln und der Injektion heißer Ladungsträger. Diese
beiden Prozesse benötigen
typischerweise das Anlegen großer
Spannungen, die es ermöglichen,
dass Elektronen mit ausreichender Energie durch das isolierende
Siliciumdioxid zum Floatgate und/oder von diesem Tunneln, um so
die Nettoladung auf dem Gate zu ändern.
Obwohl dieser Prozess ähnlich
den Verfahren ist, die zum Programmieren und Löschen digitaler ROMs verwendet
werden, bewirkt ein wiederholtes Programmieren eines Beeinträchtigung
des Siliciumoxids, was zu einer Zerstörung des Transistors führt. Dies
führt zu
Langzeit-Zuverlässigkeitsproblemen
bei Schaltungen, die konstante Abstimmung oder Änderung benötigen. Zusätzlich ist das Anlegen hoher
Spannungen zum Ausführen
des Abstimmens selbst unerwünscht.
-
Ein
anderes Problem bei Floatgate-Bauteilen besteht darin, dass die
Langzeit-Ladungsspeicherfähigkeiten
unbestimmt sind – im
Verlauf der Zeit kann die auf dem Floatgate gespeicherte Ladung
langsam weglecken. Dieses Problem wird noch schlechter, wenn die
Prozessabmessungen kleiner werden und die Oxiddicke abnimmt. Irgendein
kleines Ladungsleck in einem digitalen Speicher ist kein Problem,
jedoch ist es wesentlich signifikanter, wenn ein analoger Wert gespeichert
wird. Diese Unbestimmtheit der Langzeit-Ladungsspeicherung hat zur
Abneigung beigetragen, Floatgates in Analog-ICs für kommerzielle
Anwendungen zu nutzen.
-
Vor
Kurzem wurde in IEEE Int. Symposium on Circuits and Syst. (ISCAS)
2001, Pre-Conference Workshops: 'Multiple-Input
Floating-Gate MOS Transistors as Functional Devices to Build Computing
Circuits' Tadashi
Shibata, 'Voltage-Mode
Floating Gate Circuits',
Jaime Ramirez-Angulo ein Mechanismus zum Überwinden des o.g. Problems
bei einem analogen Schaltungsdesign mit Floatgate – d.h. der Schwierigkeiten
beim Manipulieren der auf dem Floatgate gespeicherten Ladung – vorgeschlagen. Zum
Mechanismus gehört
das willkürliche
Hinzufügen
eines kleinen Leckpfads zum Floatgate (obwohl bei dieser Architektur
das Gate nicht mehr tatsächlich "potenzialfrei" ist, wird diese
Terminologie der Zweckdienlichkeit halber immer noch verwendet).
Ein derartiger Leckpfad könnte
unter Verwendung eines hohen Widerstandswerts geschaffen werden,
der unter Verwendung herkömmlicher
CMOS-Widerstände
implementiert wird. Jedoch würde
dies eine verhindernd große
Siliciumfläche
erfordern, weswegen es nicht praxisgerecht ist. Shibata und Ramirez-Angulo schlagen
es daher vor, einen Leckpfad durch Hinzufügen einer einzelnen in Sperrrichtung
vorgespannten Pullup-Diode zu schaffen, die das Floatgatepotenzial
auf den positiven Versorgungsbus klemmt, wie es in der 2 dargestellt
ist. Die in der Sperrrichtung vorgespannte Diode wirkt effektiv
als sehr großer
Widerstand, der die Spannung am Floatgate zur Spannung zieht, wie
sie am anderen Ende der Diode anliegt (in diesem Fall die Versorgungsspannung).
Die Spannung am Floatgate reagiert auf Spannungen, wie sie an das
mindestens eine oberste Gate angelegt werden, mit einer Abweichung
gegenüber
der Spannung des po sitiven Versorgungsbusses, solange die mindestens
eine Gatespannung angelegt wird.
-
Dieser
einfache Mechanismus zeigt jedoch schwerwiegende Einschränkungen.
Störungen
ausreichender Amplitude im Eingangssignal spannen die Pullup-Diode
in Durchlassrichtung vor, wodurch es zu einer schwerwiegenden Verzerrung
der Eigenschaften des Bauteils kommt. Das Einschränken eines
Signalausschlags deutlich unter einen Diodenoffset sollte diesen
Effekt beseitigen, jedoch kann das Problem der Leitung in Durchlassrichtung
nie völlig beseitigt
werden.
-
Es
ist eine Aufgabe der Erfindung, die obigen Nachteile zu überwinden.
-
Gemäß einer
ersten Erscheinungsform der Erfindung ist ein Floatgate-MOS-Transistor
mit Folgendem geschaffen: einem oder mehreren Steuergates;
- – einem
aktiven Kanal;
- – mindestens
einem Floatgate, das im Wesentlichen zwischen dem mindestens einen
Steuergate und dem aktiven Kanal angeordnet ist;
- – einem
ersten und einem zweiten nichtlinearen Widerstand, die das Floatgate
mit einer ersten bzw. zweiten Steuer-Spannungsquelle verbinden, wobei
die Widerstände
ein Spannungsteiler-Netzwerk bilden, das die Betriebsspannung des
Floatgates einstellt.
-
Der
Begriff "Floatgate" wird hier durch
Konvention verwendet, und er gibt an, dass das Gate für die Funktion
eines potenzialfreien Gates sorgt. Das Gate ist nicht tatsächlich potenzialfrei,
da es durch die nichtlinearen Widerstände an die Spannungsquellen
gekoppelt ist.
-
Vorausgesetzt,
dass der Wert der nichtlinearen Widerstände ausreichend groß ist, ist
das Leck vom Floatgate zu den Spannungsquellen relativ klein. Für Kurzzeitschwankungen
bei der mindestens einen an die mindestens eine Steuerelektrode
angelegten Spannung wirkt das Floatgate als echtes Floatgate.
-
Bei
einer bevorzugten Ausführungsform
der Erfindung sind die genannten nichtlinearen Widerstände durch
jeweilige Dioden oder als Dioden arbeitende Transistoren gebildet,
wobei die an die erste und die zweite Spannungsquelle angelegten
Spannungen so definiert sind, dass die Dioden im Gebrauch in der
Sperrrichtung vorgespannt sind. Es ist jedoch zu beachten, dass
andere Maßnahmen
dazu verwendet werden können,
die Widerstände
zu bilden.
-
Gemäß einer
zweiten Erscheinungsform der Erfindung ist ein elektrisches Bauteil
mit einem oder mehreren Floatgate-Transistoren gemäß der ersten Erscheinungsform
der Erfindung geschaffen.
-
Bei
bestimmten Ausführungsformen
der Erfindung verfügt
das elektronische Bauteil über
Maßnahmen
zum Variieren der Spannung, wie sie an die erste und/oder die zweite
Steuerungs-Spannungsquelle
angelegt wird. Dies ermöglicht
es, die Betriebsspannung des Floatgates auf einen geeigneten Wert
abzustimmen.
-
Gemäß einer
dritten Erscheinungsform der Erfindung ist ein Verfahren zum Betreiben
des Floatgate-Transistors gemäß der ersten
Erscheinungsform der Erfindung geschaffen, bei dem eine erste und
eine zweite feste Spannung an die erste bzw. zweite Spannungsquelle
angelegt werden. Das Floatgate kann durch geeignete Auswahl der
ersten und der zweiten Spannung auf eine gewünschte Betriebsspannung eingestellt
werden.
-
Gemäß einer
vierten Erscheinungsform der Erfindung ist ein Verfahren zum Betreiben
des Floatgate-Transistors gemäß der ersten
Erscheinungsform der Erfindung geschaffen, bei dem eine erste und
eine zweite Spannung an die erste bzw. zweite Spannungsquelle angelegt
wird, wobei von der ersten und zweiten Spannung mindestens eine
variabel ist. Die Spannung, mit der das Floatgate arbeitet, kann
durch Abstimmen der ersten und/oder der zweiten Spannung auf einen
gewünschten
Wert eingestellt werden.
-
Die
Verwendung einer in der Sperrrichtung vorgespannten Diode, um für eine Verbindung
hohen Widerstands zwischen einem Floatgate und einer Steuerungs-Spannungsquelle
zu sorgen, zeigt den möglichen
Nachteil, dass es relativ viel Zeit benötigt, um das Floatgate, z.B.
folgend auf das Einschalten der Spannung, auf die Betriebsspannung
zu laden.
-
Es
ist eine weitere Aufgabe, diesen Nachteil zu überwinden und es zu ermöglichen,
dass das Floatgate innerhalb einer relativ kurzen Zeit auf eine Betriebsspannung
geladen wird.
-
Gemäß einer
fünften
Erscheinungsform der Erfindung ist ein Floatgate-MOS-Transistor
mit Folgendem geschaffen:
- – einem oder mehreren Steuergates;
- – einem
aktiven Kanal;
- – mindestens
einem Floatgate, das im Wesentlichen zwischen dem mindestens einen
Steuergate und dem aktiven Kanal angeordnet ist;
- – mindestens
einem Widerstand, der das Floatgate mit einer Spannungsquelle verbindet
und der durch einen MOS-Transistor gebildet ist, dessen Gate und
Source miteinander verbunden sind, wobei die Source des Transistors
mit der Spannungsquelle verbunden ist und der Transistor über den
Drain mit dem Floatgate verbunden ist.
-
Vorzugsweise
ist das Transistorgate über
einen Widerstand mit der Transistorsource gekoppelt. Dieser Widerstand
kann durch ein kurzes Stück
aus Polysilicium gebildet sein.
-
Gemäß einer
sechsten Erscheinungsform der Erfindung ist ein Floatgate-MOS-Transistor
mit Folgendem geschaffen:
- – einem oder mehreren Steuergates;
- – einem
aktiven Kanal;
- – mindestens
einem Floatgate, das im Wesentlichen zwischen dem mindestens einen
Steuergate und dem aktiven Kanal angeordnet ist;
- – einem
das Floatgate umgebenden Isolierbereich; und
- – einem
Leiter, der den Isolierbereich zumindest teilweise umgibt und der
im Gebrauch mit einer Betriebsspannung verbunden ist.
-
Der
Isolierbereich lässt
einen Leckstrom Floatgate in sehr kleinem Ausmaß zu. Jedoch wird, vorausgesetzt,
dass dieses Leck ausreicht, das Floatgate auf die Betriebsspannung
geladen. Das Leck durch die Isolierschicht kann in gewissem Ausmaß dadurch
verbessert werden, dass auf dem Floatgate ein Kontakt ausgebildet
wird, da die zur Herstellung dieses Metallkontakts zum Floatgate
beitragenden Herstellschritte dafür sorgen, dass Verunreinigungen
die Zwischenoxid(Isolier)schichten beschädigen, um so einen Mechanismus
für den
Ladungstransport zu schaffen.
-
Bei
einer Ausführungsform
der Erfindung wird auf dem Floatgate ein Metallkontakt hergestellt, und
zwischen diesem und dem Leiter erstreckt sich ein Ladungsleckpfad.
Vorzugsweise erstreckt sich das Floatgate lateral ausgehend von
oberhalb des aktiven Kanals, und dieser Metallkontakt wird auf dem
Floatgate am vom aktiven Kanal entfernten Ende desselben hergestellt.
Bevorzugter umgibt der Leiter einen den Metallkontakt und den benachbarten Bereich
des Floatgates umgeben den Isolierbereich.
-
Für ein besseres
Verständnis
der Erfindung, und um zu zeigen, wie diese realisiert werden kann, wird
nun, beispielhaft, auf die beigefügten Zeichnungen Bezug genommen.
-
1A veranschaulicht
schematisch und im Querschnitt einen Stapelfloatgate-MOS-Transistor;
-
1B veranschaulicht
schematisch und im Querschnitt eine Floatgate-MOS-Struktur, bei
der das oberste Gate gegen den Kanal versetzt ist;
-
2 zeigt
ein Ersatzschaltbild eines Floatgate-Transistors mit einem bekannten
Mechanismus zum Einstellen der Floatgate-Betriebsspannung;
-
3 zeigt
ein Ersatzschaltbild eines Floatgate-Transistors mit einem verbesserten
Mechanismus zum Einstellen der Floatgate-Betriebsspannung;
-
4 zeigt
eine MOS-Transistorkonfiguration zum Bereitstellen eines Widerstands
in den Transistoren der 2 und 3;
-
5 veranschaulicht
eine bekannte Floatgate-MOS-Transistorstruktur;
-
6a veranschaulicht
in Draufsicht eine Floatgate-Transistorstruktur mit einem willkürlichen Leckpfad,
der durch die Herstellung eines Metallkontakts zum Floatgate gebildet
wurde;
-
6b veranschaulicht
im Querschnitt die Floatgate-Transistorstruktur der 6a;
-
7 zeigt
ein Ersatzschaltbild für
den Floatgate-Transistor der 6;
-
8 zeigt
ein Ersatzschaltbild eines addierenden Inverters, der unter Verwendung
von Floatgate-Transistoren aufgebaut wurde; und
-
9 zeigt
ein Ersatzschaltbild einer Struktur zur Bildung der vierten Potenz
mit addierenden Invertern gemäß der 8.
-
Oben
wurden unter Bezugnahme auf die 1 und 2 bekannte
Floatgate-MOS-Transistoren beschrieben. Während die in der 2 dargestellte
Architektur für
eine Verbesserung gegenüber derjenigen
der 1 sorgt, ist diese Architektur
wegen Einschränkungen
nicht ideal, die sie der mindestens einen Spannung auferlegt, wie
sie an das mindestens eine Steuergate gelegt werden können.
-
Zu
einer Verbesserung der Architektur der 2 gehört die Verwendung
zweier in Sperrrichtung vorgespannter Dioden (pn-Übergänge), die
mit dem Floatgate verbunden sind, wie es in der 3 dargestellt
ist. Diese Dioden können
direkt mit den Spannungsbussen Vcc, Vss verbunden werden, die so einen Arbeitspunkt
irgendwo zwischen den zwei Spannungsversorgungsbussen einstellen.
Die Dioden arbeiten als nichtlineare Widerstände. Durch Manipulieren der
relativen Diodenabmessungen kann eine der Dioden 'dominant' gemacht werden,
um so den Spannungsbus zu definieren, an den sich der Arbeitspunkt
annähert.
Wenn der erwartete Ausschlag der Eingangsspannung bekannt ist, kann
die Teilerspannung entsprechend eingestellt werden. Wenn diese Struktur
eine Spannungsstörung
innerhalb der erwarteten Grenzen erfährt, sollten die Dioden nicht in
Durchlassrichtung vorgespannt werden. So gewähr leistet diese Spannungsteilerarchitektur
mit in Sperrrichtung vorgespannten Dioden im Vergleich zu einer
einzelnen Pullup-Diode einen verzerrungsfreien Betrieb.
-
Eine
allgemeinere Lösung
besteht in der Verwendung zweier getrennter Abstimmspannungen, die
mit den anderen Anschlüssen
der in Sperrrichtung vorgespannten Dioden verbunden sind, anstatt dass
diese Punkte mit den Spannungsbussen verbunden würden. Die Spannung des Floatgates
wird dann durch diese Abstimmspannungen bestimmt, und dadurch wird
tatsächlich
die Betriebsspannung der Transistoren eingestellt. Diese Technik
ist allgemein und sowohl für
analoge als auch digitale Schaltkreise anwendbar, und sie kann durch
jeden standardmäßigen CMOS-Prozess
implementiert werden. Die Sanktion besteht selbstverständlich in
zusätzlichen
Anschlüssen
und Abstimmspannungen. Eine Zwischenlösung würde nur über eine zusätzliche
Abstimmspannung verfügen,
und der andere Diodenanschluss würde
mit einem der Versorgungsbusse verbunden werden.
-
Ein
Merkmal der Vorgehensweise mit leckendem Floatgate besteht darin,
dass sehr hohe Widerstandswerte erforderlich sind, um das Ausmaß des Lecks
zu minimieren und zu gewährleisten,
dass sich das Bauteil im Normalbetrieb immer noch als Floatgatestruktur
verhält.
Der Nachteil davon besteht darin, dass Bauteile unter Verwendung
dieses Mechanismus beim Einschalten der Spannung lange Einschaltdauern
zeigen. Da die Floatgatekapazität über den
sehr hohen Widerstand aufgeladen werden muss, können sich Einschaltzeiten in
der Größenordnung
von Minuten ergeben. Dies ist für
viele Anwendungen ersichtlich unpraktisch.
-
Eine
vorgeschlagene Lösung
besteht im Implementieren der in Sperrrichtung vorgespannten Diode
(Leckwiderstand) unter Verwendung eines MOS-Transistors mit Gate-Source-Kurzschluss (sh. die 4).
Im Normalbetrieb ist der Transistor ausgeschaltet, und der einzige
fließende
Strom ist der Leckstrom der Draindiffusion (d.h. das erwünschte Diodenleck).
Beim Spannungseinschalten für
den MOS-Transistor kommt es jedoch schnell zu einem 'bootstrap'-Effekt des Floatgates
auf die gewünschte Betriebsspannung,
wenn angenommen wird, dass während
des Spannungseinschaltens das MOS-Gatepotenzial langsamer als das
Sourcepotenzial ansteigt. Es ist wahrscheinlich, dass diese Situation
auftritt, da die Gatekapazität
viel höher
als die Sourcekapazität
ist, wodurch das Gatepotenzial automatisch dem Sourcepotenzial nachhinkt.
Um jedoch zu gewährleisten,
dass dieser 'bootstrap'-Effekt auftritt,
sollte das Bootstrap-MOS-Gate über
ein Stück
Polysilicium, das effektiv einen kleinen Widerstand in Reihe mit
dem Gate implementiert, mit dem positiven Versorgungsbus verbunden
sein, wodurch die Gateanstiegszeit weiter verzögert wird. Es ist ersichtlich,
dass diese MOS-Struktur mit kurzgeschlossenem Gate sowohl bei der
neuartigen Architektur der 3 als auch
bei der bekannten Architektur der 2 und auch
bei anderen Floatgate-MOS-Architekturen verwendet werden kann.
-
Bei
den oben erörterten
Schaltungen sind in Sperrrichtung vorgespannte Dioden (und MOS-Transistoren,
die so angeordnet sind, dass sie als Dioden arbeiten) dazu verwendet,
Strukturen mit sehr hohem Widerstand zu implementieren, um zu gewährleisten, dass
die Floatgates nur mit einem sehr kleinen Leck behaftet sind. Obwohl
in Sperrrichtung vorgespannte Dioden auf einer relativ kleinen Siliciumfläche für einen
großen
Widerstand sorgen, zeigen sie kein ideales Widerstandsverhalten
(z.B. aufgrund von Leckströmen).
-
Es
ist bekannt, dass, um eine gute Isolierung zu erzielen, ein Floatgate
aus einem einzelnen Polysiliciumstück bestehen muss. Wenn auf
der Oberseite des Floatgates ein Metallkontakt abgeschieden wird,
verursachen die erforderlichen Bear beitungsschritte Änderungen
in der Oxidgrenzfläche,
wodurch ein kleiner Umfang an Ladungstransport auftreten kann. Der
dem Floatgate am nächsten
liegende Kontakt sammelt diese Ladung, und so verfügt das Floatgate
nun über
einen direkten Leckpfad. Im Verlauf der Zeit stellt sich so die
Spannung am Floatgate auf das Potenzial an diesem am nächsten liegenden Kontakt
ein.
-
Die
hier vorgeschlagene Lösung
besteht darin, diesen (im Allgemeinen unerwünschten) Effekt dadurch auszunutzen,
dass ein Kontakt zum Floatgate hergestellt wird, um so das umgebende
Oxid "zu schädigen" und einen Transportpfad
für Elektronen einzuführen. Dann
ist das Floatgate durch einen zweiten Kontakt umgeben, der so die
gesamte Floatgate-Leckladung sammelt, die gemeinsam mit dem Elektronentransport
fließt.
Tatsächlich
wird ein ohmscher Kontakt zum Floatgate gebildet, dessen Widerstand
an den Oxid-Grenzflächenschichten
den sehr hohen Widerstand bildet. Der umgebende Kontakt wird mit
einer Spannungsquelle verbunden, um die gewünschte Betriebsspannung einzustellen.
-
Die
Prozessschritte zum Herstellen eines herkömmlichen Floatgate-Bauteils
variieren abhängig
von der Prozesstechnologie und den Herstellverfahren. Eine vereinfachte
Prozedur, die kurz die Hauptprozessschritte zum Herstellen des Floatgates skizziert,
ist die Folgende:
- 1. Es wird ein dickes Feldoxid
abgeschieden und geätzt,
um den Source-, Drain- und Kanalbereich zu definieren. Auf dem gesamten
Bauteil wird ein dünnes
Gateoxid abgeschieden, und dann wird es aus dem Source- und dem
Drainbereich weggeätzt.
Es werden Source- und Drainbereiche eindiffundiert (n- oder p-Implantation
für NMOS-
bzw. PMOS-Bauteile).
- 2. Polysilicium wird auf der Oberseite des dünnen Gatebereichs (selbstausgerichtetes
Gate) abgeschieden, um das Floatgate zu bilden.
- 3. Feldoxid- und Gateoxidschichten werden abgeschieden, um das
Floatgate zu isolieren.
- 4. Polysilicium für
das zweite Gate (Steuergate) wird auf der Oberseite der zweiten
dünnen
Gateoxidschicht abgeschieden. Dann wird auf dem kompletten Bauteil
ein Feldoxid abgeschieden, wobei Fenster eingeätzt werden, damit die Source,
der Drain und die Steuergates kontaktiert werden können.
-
Die
grundlegende Bauteilstruktur eines derartigen NMOS-Floatgate-Bauteils
ist in der 5 dargestellt – es ist
zu beachten, dass die Abmessungen nicht maßstabsgetreu sind. Die 5 zeigt
eine Schnittansicht des Transistors entlang dem Kanal.
-
Wenn
während
des Herstellprozesses ein Metallkontakt zum Floatgate hergestellt
wird, wird die Herstellprozedur nun wie folgt modifiziert:
- 1. Es wird ein dickes Feldoxid abgeschieden
und geätzt,
um den Source-, Drain- und Kanalbereich zu definieren. Auf dem gesamten
Bauteil wird ein dünnes
Gateoxid abgeschieden, und dann wird es aus dem Source- und dem
Drainbereich weggeätzt.
Es werden Source- und Drainbereiche eindiffundiert (n- oder p-Implantation
für NMOS-
bzw. PMOS-Bauteile).
- 2. Ein Polysilicium-Floatgate wird wie zuvor abgeschieden, jedoch
erstreckt sich der Gatebereich so, dass es ein zusätzlicher
Bereich ermöglicht, einen
Metallkontakt herzustellen.
- 3. Feld- und dünne
Oxidschichten werden abgeschieden und geätzt, um ein Fenster für den Floatgate-Metallkontakt
auszubilden. Der Metallkontakt wird abgeschieden und mit einer weiteren Schicht
dicken Oxids bedeckt. Wenn eine Schicht einer Siliciumdiode auf
der Oberseite einer vorhandenen Schicht abgeschieden wird, wird
ein Festkörperisolator
gebildet, jedoch mit einem winzigen systematischen "Riss" zwischen den Schichten.
Der Ätzprozess
belässt
Verunreinigungen entlang dieser Grenzfläche, jedoch ermöglicht er
es, dass entlang dieser Dioxid-Zwischenschicht ein kleiner Umfang
an Ladungstransport auftritt.
-
Ein
geeignetes Layout für
diese ARchitektur ist schematisch in der 6 dargestellt,
wobei die 6a eine Draufsicht und die 6b eine
Schnittansicht zeigen. Es ist zu beachten, dass der Querschnitt
in der 6b nicht orthogonal zum Kanal
verläuft
(d.h., der Strom im Kanal fließt
in die Papierebene). Am Floatgate wird ein 'selbstständiger' Metallkontakt hergestellt. Es wird
ein Diffusions(aktiver)kontakt um das Floatgate herum ausgebildet. Dieser
zweite Kontakt sammelt den größten Teil
der Gateleckladung, da Diffusionskontakte tief sind und sich über den
gesamten Weg bis herunter zum Substrat erstrecken. Wie es in der 6 dargestellt ist, ist es unmöglich, den
Floatgatekontakt vollständig
zu umschließen.
Jedoch sollte mit dem veranschaulichten Layout von nahezu 80% der
Rand gesteuert werden. Der umgebende Kontakt sollte so nahe wie möglich am
Floatgate liegen, um den Widerstandswert zu verringern, der andernfalls
selbst für
Floatgates zu groß sein
könnte.
-
Wenn
diese Struktur beim leckenden Floatgate-Schaltkreis angewandt wird,
wird der sich ergebende Schaltkreis einfacher, da nun nur eine einzelne
Widerstandsverbindung am Floatgate erforderlich ist, wie es in der 7 dargestellt
ist.
-
Die
oben beschriebenen Architekturen sind sowohl bei analogen als auch
digitalen Schaltkreisen anwendbar. Bei digitalen Schaltkreisen würde eine wichtige
Nutzung das Abstimmen von Schwellenspannungen von Transistoren ermöglichen.
Wenn angenommen wird, dass alle Bauteile mit leckenden Gatestrukturen
aufgebaut sind, können
die Schwellenwerte der Bauteile: bis auf nahezu 0 V abgestimmt werden,
um viel tiefere Ver sorgungsspannungen zu ermöglichen. Bei standardmäßigen CMOS-Bauteilen mit hohen
Schwellenwerten wurden Versorgungsspannungen zwischen 0,5–1 V demonstriert,
jedoch mit komplizierteren Floatgate-Abstimmtechniken auf W-Basis.
Es können
viele verschiedene Gatearten konzipiert werden, und es wird davon
ausgegangen, dass die Flächensanktion
wegen Verwendung dieser Bauteile klein ist. Die Zahl der Bauteile
wird im Allgemeinen verringert, während Stapeltransistoren durch einen
Einzeltransistor mit Doppel-Steuergates ersetzt werden können.
-
Bei
der herkömmlichen
digitalen Logik werden mehrere Eingangs-Logikgatter typischerweise dadurch
gebildet, dass eine Anzahl von n- und p-Floatgate-Transistoren aufeinandergeschichtet werden.
Die minimale Versorgungsspannung ist so durch das Erfordernis beschränkt, eine
ausreichende Spannungstoleranz für
diese aufgestapelten Bauteile zu schaffen. Wenn jedoch Floatgate-Transistoren
mit mehreren Eingängen
verwendet werden, kann das Stapeln auf nur zwei aufgestapelte Transistoren,
einen PMOS oben und einen NMOS, verringert werden. Die Funktion
eines Logikgatters mit mehreren Eingängen kann dann dadurch implementiert
werden, dass die mehreren Eingängen
entsprechende Funktion der Floatgate-Transistoren genutzt wird. Dies
erlaubt es, sehr niedrige Versorgungsspannungen zu verwenden.
-
Bei
analogen Schaltkreisen können
die leckenden Gatestrukturen auf eine Anzahl von Weisen verwendet
werden. Das Vorspannen der Schaltung ist vereinfacht, und kapazitive
Verbindungen über
einen doppelten Poly-Kondensator ermöglichen eine externe Betriebsspannung.
Eine andere Eigenschaft von Floatgates ähnlichen Strukturen besteht
in Merkmalen einer perfekten Spannungssummierung. Diese Summierungsstruktur
könnte
zum Mischen von Signalen verwendet werden. Wie bei digitalen Schaltkreisen
ist die Fähigkeit
einer Schwellen- Wertverschiebung
für analoge
Schaltkreise niedriger Leistung und niedriger Spannung von Nutzen.
Es kann die freie Toleranz zu den Bussen wiedergewonnen werden,
was einen vollständigen
Bus-Zug-Bus-Betrieb der Schaltkreise ermöglicht.
-
Die 8 veranschaulicht
ein Ersatzschaltbild eines addierenden Inverters unter Verwendung von
Floatgate-Transistoren. Die addierende Inverterschaltung mit zwei
Eingängen
fungiert als standardmäßiger Inverter
mit einem Eingang, jedoch mit der Ausnahme, dass er über addierende
Eigenschaft verfügt,
wobei der Invertierungs-Schwellenwert durch die Summe der Eingangsspannungen
gegeben ist. Die Transkonduktanz des Inverters kann dadurch abgestimmt
werden, dass die mindestens eine Offsetspannung des Floatgate-Transistors
variiert wird. Wenn der Ausgangsknoten mit einem der Eingänge verbunden
wird und die Kopplungskapazitäten von
gleicher Größe sind,
verhält
sich die Schaltung als analoger Inverter oder invertierender Analogverstärker mit
Verstärkung
= 1.
-
Die 9 veranschaulicht
eine Struktur zum Bilden der vierten Potenz, die aus drei identischen addierenden
Invertern, wobei jeder in der 8 veranschaulicht
ist, und aus zwei Filterkondensatoren besteht. Die Struktur ähnelt einer
standardmäßigen Struktur
zweiter Ordnung zum Bilden der vierten Potenz, jedoch mit der Ausnahme,
dass die Knotenspannung gegenüber
der Eingangsspannung invertiert ist und die Ausgangsspannung gegenüber der Knotenspannung
invertiert ist. Wenn das Ausgangssignal an den Eingangsinverter
zurückgeführt wird, muss
es invertiert werden. Dies erfolgt unter Verwendung einer analogen
Inverterkopplung.
-
Eine
beispielhafte Anwendung der hier beschriebenen Technologie findet
sich auf dem Gebiet der Hörhilfen.
Durch Kaskadenbildung mehrerer Strukturen zweiter Ordnung zum Bilden
der vierten Potenz und durch gesondertes Abstimmen der Grenzfrequenz
und des Q-Faktors jeder Stufe ist es möglich, das Verhalten der menschlichen
Cochlea nachzuahmen.
-
Der
Fachmann erkennt, dass an den oben beschriebenen Ausführungsformen
verschiedene Modifizierungen vorgenommen werden können, ohne
vom Schutzumfang der Erfindung abzuweichen.
-
Zusammenfassung
-
Ein
Floatgate-MOS-Transistor verfügt über ein
oder mehrere Steuergates, einen aktiven Kanal und mindestens ein
Floatgate, das zwischen dem mindestens einen Steuergate und dem
aktiven Kanal angeordnet ist. Ein erster und ein zweiter nichtlinearer
Widerstand verbinden das Transistor mit einer ersten bzw. zweiten
Steuer-Spannungsquelle, wobei die nichtlinearen Widerstände ein
Spannungsteiler- Netzwerk bilden, das die Betriebsspannung des Floatgates
einstellt.