[go: up one dir, main page]

DE10343503B3 - SOI-Bauelement mit erhöhter Spannungsfestigkeit und verbesserter Wärmeableitung - Google Patents

SOI-Bauelement mit erhöhter Spannungsfestigkeit und verbesserter Wärmeableitung Download PDF

Info

Publication number
DE10343503B3
DE10343503B3 DE10343503A DE10343503A DE10343503B3 DE 10343503 B3 DE10343503 B3 DE 10343503B3 DE 10343503 A DE10343503 A DE 10343503A DE 10343503 A DE10343503 A DE 10343503A DE 10343503 B3 DE10343503 B3 DE 10343503B3
Authority
DE
Germany
Prior art keywords
semiconductor
zone
layer
arrangement according
conductivity type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE10343503A
Other languages
English (en)
Inventor
Jenö Dr. Tihanyi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE10343503A priority Critical patent/DE10343503B3/de
Priority to US10/943,491 priority patent/US7301204B2/en
Application granted granted Critical
Publication of DE10343503B3 publication Critical patent/DE10343503B3/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00Field-effect transistors [FET]
    • H10D30/60Insulated-gate field-effect transistors [IGFET]
    • H10D30/64Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/65Lateral DMOS [LDMOS] FETs
    • H10D30/657Lateral DMOS [LDMOS] FETs having substrates comprising insulating layers, e.g. SOI-LDMOS transistors
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/411Insulated-gate bipolar transistors [IGBT]
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H10D62/103Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
    • H10D62/105Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE] 
    • H10D62/109Reduced surface field [RESURF] PN junction structures
    • H10D62/111Multiple RESURF structures, e.g. double RESURF or 3D-RESURF structures
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00Diodes
    • H10D8/411PN diodes having planar bodies
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01Manufacture or treatment
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/201Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates the substrates comprising an insulating layer on a semiconductor body, e.g. SOI
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00Field-effect transistors [FET]
    • H10D30/60Insulated-gate field-effect transistors [IGFET]
    • H10D30/67Thin-film transistors [TFT]
    • H10D30/6704Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device
    • H10D30/6727Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device having source or drain regions connected to bulk conducting substrates

Landscapes

  • Thin Film Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

Die vorliegende Erfindung betrifft eine Halbleiterbauelementanordnung, die folgende Merkmale aufweist: DOLLAR A - ein Halbleitersubstrat (10) eines ersten Leitungstyps, DOLLAR A - eine auf dem Substrat (10) angeordnete Isolationsschicht (20), DOLLAR A - eine auf der Isolationsschicht (20) angeordnete Halbleiterschicht (30), in der ein Halbleiterelement mit wenigstens einer ersten Halbleiterzone (40) eines ersten Leitungstyps, eine sich an die erste Halbleiterzone (40) anschließende zweite Halbleiterzone (70) eines zweiten Leitungstyps und eine stärker als die zweite Halbleiterzone dotierte dritte Halbleiterzone (80) beabstandet zu der ersten Halbleiterzone (40) ausgebildet sind, DOLLAR A - wenigstens eine vierte Halbleiterzone (90) des zweiten Leitungstyps, die einen in der zweiten Halbleiterzone (70) ausgebildeten ersten Abschnitt (91) und einen in dem darunter liegenden Substrat (10) ausgebildeten zweiten Abschnitt (92) aufweist, die durch die Isolationsschicht (20) hindurch elektrisch leitend miteinander verbunden sind.

Description

  • Die vorliegende Erfindung betrifft eine Halbleiterbauelementanordnung gemäß den Merkmalen des Anspruchs 1.
  • Derartige Halbleiterbauelementanordnungen, die unabhängig von dem für die Halbleiterschicht verwendeten Halbleitermaterial auch als SOI-Bauelemente bezeichnet werden, sind allgemein bekannt.
  • Die Dicke der zwischen dem Halbleitersubstrat und der Halbleiterschicht angeordneten Isolationsschicht ist bei diesen Bauelementen so bemessen, dass bei den maximal vorkommenden Potentialunterschieden zwischen dem Substrat, das üblicherweise auf einem festen Potential liegt, und den in der Halbleiterschicht vorkommenden Potentialen eine ausreichende Spannungsfestigkeit gewährleistet und ein Spannungsdurchbruch der Isolationsschicht verhindert wird. Bei Leistungsbauelementen, die eine Spannungsfestigkeit im Bereich von einigen kV besitzen, ist die Isolationsschicht entsprechend dick auszulegen. Nachteilig ist hierbei neben den höheren Herstellungskosten, dass der thermische Widerstand der Isolationsschicht mit zunehmender Dicke zunimmt, wodurch sich die Wärmeableitung aus der Halbleiterschicht an das unter der Isolationsschicht liegende Halbleitersubstrat verschlechtert.
  • Zur Verbesserung der Wärmeableitung aus einer Halbleiterschicht, die auf einer Isolationsschicht oberhalb eines Halbleitersubstrats ausgebildet ist und in der symmetrisch aufgebaute laterale MOSFET ausgebildet sind, ist es aus der US 6,121,661 bekannt, die Source- und Drain-Zonen der MOSFET über stark dotierte Halbleiterzonen durch die Isolationsschicht hindurch an das Substrat anzuschließen. Diese Halbleiterzonen sind vom selben Leitungstyp wie die Source- und Drain-Zonen und komplementär zu dem Substrat dotiert. Die in der genannten Druckschrift beschriebenen MOSFET sind Logikbauelemente, was am Fehlen einer Driftzone erkennbar ist, und somit auf entsprechend niedrige Spannungsfestigkeiten ausgelegt.
  • In der DE 101 06 073 A1 ist die Realisierung eines Leistungsbauelements in einer Halbleiterschicht auf einer dünnen, für Logikbauelemente geeigneten Isolationsschicht beschrieben, wobei zur Reduktion der Spannungsbelastung der Isolationsschicht vorgesehen ist, die Anschlusszone des Bauelements, die gegenüber dem Substrat das höchste Potential aufweist, durch die Isolationsschicht bis in das komplementär dotierte Substrat zu verlängern.
  • Die US 6,297,534 B1 beschreibt ein SOI-Bauelement mit einem Halbleitersubstrat, einer auf dem Halbleitersubstrat angeordneten Isolationsschicht und einer auf der Isolationsschicht angeordneten Halbleiterschicht, wobei in dieser Halbleiterschicht ein lateraler MOSFET realisiert ist. Der MOSFET umfasst eine Source-Zone und eine in lateraler Richtung zu der Source-Zone beabstandet angeordnete Drain-Zone, eine sich an die Drain-Zone anschließende Driftzone sowie eine zwischen der Driftzone und der Source-Zone angeordnete komplementär zu der Source-Zone dotierte Body-Zone. Die Driftzone ist bei diesem Bauelement derart ausgestaltet, dass sie jeweils benachbart zueinander eine Anzahl komplementär dotierter Halbleiterzonen aufweist, die sich im Sperrfall gegenseitig an Ladungsträgern ausräumen.
  • Aufgabe der vorliegenden Erfindung ist es, eine Halbleiterbauelementanordnung gemäß den Merkmalen des Oberbegriffs des Anspruchs 1 zur Verfügung zu stellen, bei dem die Spannungsbelastung der Isolationsschicht reduziert ist und bei dem darüber hinaus eine verbesserte Wärmeableitung aus der Halbleiterschicht in das Substrat gewährleistet ist.
  • Diese Aufgabe wird durch eine Bauelementanordnung gemäß der Merkmale des Anspruchs 1 gelöst. Vorteilhafte Ausgestaltungen der Erfindung sind Gegenstand der Unteransprüche.
  • Die Halbleiterbauelementanordnung umfasst ein Halbleitersubstrat eines ersten Leitungstyps, eine auf dem Substrat angeordnete Isolationsschicht, sowie eine auf der Isolationsschicht angeordnete Halbleiterschicht. In dieser Halbleiterschicht ist ein laterales Halbleiterbauelement mit wenigstens einer ersten Halbleiterzone eines zweiten Leitungstyps, einer sich an die erste Halbleiterzone anschließenden zweiten Halbleiterzone des ersten Leitungstyps und mit einer stärker als die zweite Halbleiterzone dotierten dritten Halbleiterzone beabstandet zu der ersten Halbleiterzone ausgebildet.
  • Die erste und zweite Halbleiterzone bilden einen pn-Übergang, ausgehend von dem sich bei Anlegen einer den pn-Übergang in Sperrrichtung polenden Spannung eine Raumladungszone in der zweiten Halbleiterzone ausbildet, die schwächer als die erste Halbleiterzone dotiert ist und deren Dotierung und Abmessungen die Spannungsfestigkeit des Bauelements bestimmen. Bei einem als MOSFET ausgebildeten Bauelement bildet diese zweite Halbleiterzone die Driftzone des Bauelements, bei einer Diode oder einem IGBT eine Basiszone des Bauelements.
  • Zur Verbesserung der Wärmeableitung aus der Halbleiterschicht und zur Reduzierung der Spannungsbelastung der Isolationsschicht ist wenigstens eine vierte Halbleiterzone des zweiten Leitungstyps vorgesehen, die einen in der zweiten Halbleiterzone ausgebildeten ersten Abschnitt und eine in dem darunter liegenden Substrat ausgebildeten zweiten Abschnitt aufweist, die durch die Isolationsschicht hindurch elektrisch leitend miteinander verbunden sind.
  • Vorzugsweise sind eine Vielzahl solcher vierter Halbleiterzonen in lateraler Richtung der Halbleiterschicht beabstandet zueinander vorgesehen.
  • Bei einer Ausführungsform ist dabei vorgesehen, dass sich die vierten Halbleiterzone ausgehend von einer der Isolationsschicht abgewandten Vorderseite der Halbleiterschicht durch die Halbleiterschicht und die Isolationsschicht bis in das Halbleitersubstrat erstrecken. Der erste und zweite Abschnitt sind in diesem Fall jeweils Teil eines zusammenhängenden, sich durch die Isolationsschicht bis in das Substrat erstreckenden, komplementär zu der zweiten Halbleiterzone dotierten Halbleitergebiets. Vorzugsweise sind die vierten Halbleiterzonen in diesem Fall säulenförmig ausgebildet.
  • Bei einer weiteren Ausführungsform ist vorgesehen, dass der erste Abschnitt und der zweite Abschnitt der vierten Halbleiterzone voneinander durch die Isolationsschicht getrennt von einander angeordnet sind, wobei sich ein elektrisch leitendes Verbindungsmaterial, beispielsweise ein Metall oder eine Metall-Halbleiter-Verbindung, wie z.B. ein Silizid, durch die Isolationsschicht von dem ersten Abschnitt zu dem zweiten Abschnitt erstreckt.
  • Die vierten Halbleiterzonen, gegebenenfalls in Verbindung mit dem leitenden Verbindungsmaterial gewährleisten eine gute Wärmeabfuhr aus der Halbleiterschicht in das volumenmäßig wesentlich größere Halbleitersubstrat. Darüber hinaus bewirken diese vierten Halbleiterzonen eine Reduktion der Spannungsbelastung der Isolationsschicht. Breitet sich bei Anlegen einer Sperrspannung, durch die der pn-Übergang zwischen der ersten und zweiten Halbleiterzone in Sperrrichtung gepolt ist, eine Raumladungszone in der zweiten Halbleiterzone in Richtung der dritten Halbleiterzone aus, so nehmen die vierten Halbleiterzonen jeweils das Potential an, das die Raumladungszone bei Erreichen der jeweiligen vierten Halbleiterzone besitzt. Die vierten Halbleiterzonen sind hierbei im Vergleich zu der zweiten Halbleiterzone so hoch dotiert, dass sie nie vollständig an freien Ladungsträgern ausgeräumt werden. Über die vierten Halbleiterzonen wird das unter der Isolationsschicht liegende Substrat somit jeweils auf das lokale Potential gelegt, das die zweite Halbleiterzone im Bereich der jeweiligen vierten Halbleiterzone besitzt, wodurch die eine Spannungsbelastung der Isolationsschicht deutlich reduziert ist.
  • Das in der Halbleiterschicht ausgebildete Bauelement kann als beliebiges, einen pn-Übergang aufweisendes Leistungsbauelement ausgebildet sein.
  • So kann das Bauelement als Diode ausgebildet sein, wobei dann die dritte Halbleiterzone vom selben Leitungstyp wie die zweite Halbleiterzone ist.
  • Zur Realisierung eines MOS-Transistors ist wenigstens eine fünfte Halbleiterzone vorhanden, die durch die erste Halbleiterzone von der zweiten Halbleiterzone getrennt ist, und bei dem eine isoliert gegenüber dem Halbleiterkörper ausgebildete Ansteuerelektrode benachbart zu der ersten Halbleiterzone vorhanden ist. Diese fünfte Halbleiterzone bildet die Source-Zone des Transistors, dessen Body-Zone durch die erste Halbleiterzone, dessen Driftzone durch die zweite Halbleiterzone und dessen Drain-Zone durch die dritte Anschlusszone gebildet ist.
  • Die Drain-Zone ist bei einem MOSFET vom selben Leitungstyp wie die Driftzone und bei einem IGBT komplementär zu der Drift-Zone dotiert. Bei einem IGBT sind anstelle der Begriffe Source-, Drain-Zone und Driftzone auch die Begriffe Emitter-, Kollektorzone und Basiszone gebräuchlich.
  • Vorzugsweise ist wenigstens ein gegenüber dem Leistungs-Halbleiterbauelement elektrisch isolierter weiterer Bauelementbereich vorhanden ist, in dem weitere Halbleiterbauelemente integriert sind. In diesem Bauelementbereich können beispielsweise Ansteuer- und Auswerteschaltungen für das Leistungsbauelement integriert werden, die über eine oberhalb der Halbleiterschicht angeordnete Verdrahtungsebene mit dem Leistungsbauelement verbunden sind.
  • Die Isolation des weiteren Bauelementbereiches gegenüber dem Leistungsbauelement kann durch eine sogenannte Junction-Isolation mit einem pn-Übergang oder durch einen Graben, der bis an die Isolationsschicht reicht, erfolgen.
  • Die vorliegende Erfindung wird nachfolgend in Ausführungsbeispielen anhand von Figuren näher erläutert.
  • 1 zeigt ein Ausführungsbeispiel einer erfindungsgemäßen Bauelementanordnung mit einem als MOS-Transistor ausgebildeten Halbleiterbauelement, das in einer Halbleiterschicht auf einem Isolator angeordnet ist, in Seitenansicht im Querschnitt (1a) und in Draufsicht auf eine Schnittebene A-A (1b).
  • 2 zeigt ein Ausführungsbeispiel einer erfindungsgemäßen Bauelementanordnung mit einem als Diode ausgebildeten Halbleiterbauelement in Seitenansicht im Querschnitt.
  • 3 zeigt eine erfindungsgemäße Bauelementanordnung, die weitere Bauelementbereiche zur Integration von Halbleiterbauelementen aufweist.
  • 4 zeigt eine Abwandlung der in 3 dargestellten Bauelementanordnung.
  • 5 zeigt eine erfindungsgemäße Ausführungsform einer Bauelementanordnung mit weiteren Bauelementbereichen zur Integration von Halbleiterbauelementen.
  • 6 veranschaulicht eine alternative Möglichkeit zur wärmeleitenden Kopplung der Halbleiterschicht und des Halbleitersubstrats.
  • In den Figuren bezeichnen, sofern nicht anders angegeben, gleiche Bezugszeichen gleiche Bauelementbereiche und gleiche Teile mit gleicher Bedeutung.
  • Die in den 1a und 1b dargestellte Bauelementanordnung umfasst ein p-dotiertes Halbleitersubstrat 10, auf das eine Isolationsschicht 20, beispielsweise eine Halbleiteroxid-Schicht, aufgebracht ist. Auf diese Isolationsschicht 20 ist eine Halbleiterschicht 30 aufgebracht, in der bei der Bauelementanordnung gemäß 1 ein als lateraler MOSFET bzw. lateraler IGBT ausgebildetes Leistungsbauelement integriert ist. In diese Halbleiterschicht 30 ist hierzu ausgehend von einer dem Substrat abgewandten Vorderseite 31 der Halbleiterschicht 30 eine komplementär zu der Grunddotierung dotierte erste Halbleiterzone 40 eingebracht, die die Body-Zone des MOSFET bildet. An diese Body-Zone 40 schließt sich in lateraler Richtung eine zweite Halbleiterzone 70 an, deren Dotierung der Grunddotierung der Halbleiterschicht 30 entspricht, und die die Driftzone des MOSFET/IGBT bildet. In lateraler Richtung beabstandet zu der Body-Zone 40 ist eine dritte Halbleiterzone 80 angeordnet, die stärker als die Driftzone 70 dotiert ist und die die Drain-Zone des Bauelements bildet. Die dritte Halbleiterzone ist bei einem MOSFET vom selben Leistungstyp wie die Driftzone und bei einem IGBT komplementär zu der Driftzone dotiert.
  • In der Driftzone 70 sind mehrere in lateraler Richtung beabstandet zueinander angeordnete, komplementär zu der Driftzone 70 dotierte vierte Halbleiterzonen 90 vorhanden, deren Aufbau und Funktionsweise nachfolgend noch erläutert werden wird.
  • Die Source-Zone des MOSFET/IGBT ist durch eine fünfte Halbleiterzone 50 gebildet, die in dem Ausführungsbeispiel in der Body-Zone 40 eingebettet ist. Die Body-Zone 40 und die Source-Zone 50 sind gemeinsam durch eine Source-Elektrode 51 kontaktiert. Außerdem ist benachbart zu der Body-Zone 40 und durch eine Isolationsschicht 60 isoliert gegenüber der Halbleiterschicht 30 eine Gate-Elektrode 60 vorhanden.
  • Bei einem n-leitenden MOSFET sind die Source-Zone 50, die Driftzone 70 und die Drain-Zone 80 n-dotiert, und die Body- Zone ist p-dotiert. Bei einem p-leitenden MOSFET sind diese Dotierungen komplementär.
  • Die vierten Halbleiterzonen 90 sind in dem dargestellten Ausführungsbeispiel säulenförmig ausgebildet und erstrecken sich ausgehend von der Vorderseite 31 der Halbleiterschicht 30 durch die Halbleiterschicht 30 und die Isolationsschicht 20 bis in das Halbleitersubstrat 10. Diese Halbleiterzonen 90 umfassen somit jeweils einen ersten Abschnitt 91 in der Halbleiterschicht 30 und einen zweiten Abschnitt 92 in dem Halbleitersubstrat 10, wobei diese Abschnitte 91, 92 durch p-dotiertes Halbleitermaterial in den Aussparungen der Isolationsschicht 20 miteinander verbunden sind.
  • Alternativ zu dem in 1 dargestellten homogenen Aufbau dieser vierten Halbleiterzone 90 besteht bezugnehmend auf 6 die Möglichkeit, voneinander getrennte erste und zweite Abschnitte 91, 92 in der Halbleiterschicht 30 und dem Halbleitersubstrat 10 vorzusehen, und diese beiden Abschnitte 91, 92 durch eine elektrisch leitende Verbindung 96 miteinander zu verbinden. Diese leitende Verbindung 96 besteht hierzu beispielsweise aus einem Metall oder einer Metall-Halbleiter-Verbindung. Bei Verwendung von Silizium als Halbleiterbauelement ist diese Verbindung ein Silizid, wie beispielsweise Tantal- oder Wolfram-Silizid.
  • Aufgabe der vierten Halbleiterzonen 90, unabhängig von deren Aufbau, ist es, eine gute Wärmeabfuhr aus der Halbleiterschicht 30 in das Halbleitersubstrat 10 zu gewährleisten. Um dabei einen Querstrom aus der Halbleiterschicht 30 in das Halbleitersubstrat 10 zu vermeiden, liegt das Halbleitersubstrat 10 auf dem höchsten in der Bauelementanordnung vorkommenden Potential. Bei dem in 1 dargestellten n-leitenden MOSFET liegt dieses höchste Potential üblicherweise an dessen Drain-Anschluss 80, D an, während der Source-Anschluss 51, S üblicherweise auf einem niedrigeren Potential oder Bezugspotential liegt. Zum Anlegen des höchsten Potenti als ist das Halbleitersubstrat 10 in dem dargestellten Beispiel an den Drain-Anschluss D angeschlossen. Hierfür ist in dem dargestellten Beispiel ausgehend von der Vorderseite 31 ein Graben 301 in der Halbleiterschicht 30 gebildet, der durch die Isolationsschicht 20 bis in das Halbleitersubstrat 10 reicht. Am Boden dieses Grabens ist eine stark n-dotierte Halbleiterschicht 81 aufgebracht, die mit der Drain-Zone 80, D kurzgeschlossen ist, was in 1a lediglich schematisch dargestellt ist. In dem Beispiel gemäß 1a ist der Drain-Anschluss 80 in der Nähe eines Randes des Bauelementes angeordnet, so dass die Aussparung 301 lediglich auf einer Seite von der Halbleiterschicht 30 begrenzt ist.
  • Durch das Anschließen des Halbleitersubstrats 10 an das höchste in der Bauelementanordnung vorkommende Substrat ist sichergestellt, dass das Potential in der Halbleiterschicht 30 stets kleiner oder gleich diesem Potential ist, so dass die pn-Übergänge zwischen den vierten Halbleiterzonen 90 und dem Halbleitersubstrat 10 stets in Sperrrichtung gepolt sind, wodurch ein Querstrom zwischen der Halbleiterschicht 30 und dem Halbleitersubstrat 10 verhindert wird.
  • Die vierten Halbleiterzonen 90 dienen weiterhin zur Reduktion der Spannungsbelastung der Isolationsschicht 20 bei Anlegen einer Sperrspannung, wie nachfolgend erläutert ist:
    Liegt eine positive Spannung zwischen dem Drain-Anschluss D und dem Source-Anschluss S an, so ist der pn-Übergang zwischen der Body-Zone 40 und der Driftzone 70 in Sperrrichtung gepolt. Ist die Gate-Elektrode 60 bei diesem Schaltzustand sperrend angesteuert, so breitet sich ausgehend von dem pn-Übergang mit zunehmender Sperrspannung eine Raumladungszone in der Driftzone 70 aus, die in Richtung der Drain-Zone 80 fortschreitet. Erreicht die Raumladungszone dabei nach und nach die vierten Halbleiterzonen 90, die so stark dotiert sind, dass sie nicht vollständig ausgeräumt werden, so werden diese vierten Halbleiterzonen 90 auf dem Potential festgehal ten, das die Raumladungszone besitzt, wenn sie die jeweilige vierte Halbleiterzone 90 erreicht. Durch die die Isolationsschicht 20 durchdringenden vierten Halbleiterzonen 90 wird das unter der Isolationsschicht 20 liegende Halbleitersubstrat 10 im Bereich der zweiten Abschnitte 92 auf ein entsprechendes Potential gelegt, so dass die Isolationsschicht 20 unmittelbar benachbart zu den vierten Halbleiterzonen 90 keiner Spannungsbelastung unterliegt. Zum besseren Verständnis ist oberhalb der Querschnittsdarstellung in 1a der Verlauf des elektrischen Feldes in der Driftzone 70 zwischen den vierten Halbleiterzonen 90 bei anliegender Sperrspannung dargestellt, wobei für die Darstellung davon ausgegangen ist, dass die Raumladungszone bis zu einem Punkt x in der Driftzone 40 fortgeschritten ist. Das Potential an den jeweiligen Positionen der Driftzone 70 entspricht dem Integral der Feldstärke ausgehend von dem pn-Übergang.
  • Da bedingt durch die vierten Halbleiterzonen 90 in dem Halbleitersubstrat 10 ebenfalls ein Gradient des Feldstärkeverlaufes vorliegt, ergibt sich auch in lateraler Richtung beabstandet zu den vierten Halbleiterzonen 90 nur eine unwesentliche Spannungsbelastung der Isolationsschicht 20.
  • 2 zeigt in Seitenansicht im Querschnitt ein als Diode ausgebildetes Leistungsbauelement in der Halbleiterschicht 30. Der Aufbau dieses Diodenbauelements entspricht dem Aufbau des anhand von 1 erläuterten MOSFET, wobei die p-dotierte erste Halbleiterzone 40 in diesem Fall den Anodenanschluss der Diode und die stark n-dotierte dritte Halbleiterzone 80, die beabstandet zu der Anodenzone 40 angeordnet ist, die Kathodenzone bildet. Der pn-Übergang sperrt bei Anlegen einer positiven Spannung zwischen der Kathode 80, K und Anode 40, A, wobei sich hinsichtlich des Feldstärkeverlaufes und der Spannungsbelastung dieselbe Situation wie für den in 1a erläuterten MOSFET ergibt.
  • Vorteilhafterweise sind in der Halbleiterschicht 30 oberhalb des Halbleitersubstrats 10 neben dem Leistungsbauelement weitere Bauelemente, insbesondere Logikbauelemente integriert, die beispielsweise eine Ansteuerschaltung für das in der Halbleiterschicht 30 integrierte Leistungsbauelement, also den MOSFET oder IGBT gemäß 1 oder die Diode gemäß 2 bilden, bilden, was in 3 veranschaulicht ist. 3a zeigt beabstandet zu dem Leistungsbauelement, das in dem Beispiel als MOSFET ausgebildet ist, von dem nur dessen Source- und Body-Zone 50, 40 dargestellt sind, mehrere nebeneinander angeordnete Bauelementbereiche 31, 32, 33, 34, die jeweils durch Abschnitte 71, 72, 73 , 74 der Halbleiterschicht 30 gebildet sind, und die durch eine in Draufsicht (siehe 3b) gitterartig ausgebildete komplementär zu der Halbleiterschicht 30 dotierte Halbleiterstruktur 100, die in dem Beispiel stark p-dotiert ist, voneinander getrennt sind. Diese gitterartige Halbleiterstruktur 100 reicht entsprechend der vierten Halbleiterzonen 90 durch die Isolationsschicht 20 bis in das Halbleitersubstrat 10. In den von dieser Halbleiterstruktur 100 umgebenen Bauelementbereichen können beliebige Halbleiterbauelemente integriert und über eine nicht näher dargestellte Verdrahtungsebene zu einer Schaltungsstruktur miteinander verbunden werden. Beispielhaft zeigt 3a einen in dem Bauelementbereich 32 integrierten PMOS-Transistor mit p-dotierten Source- und Drainzonen 101, 104 und einer auf der Halbleiterschicht 30 angeordneten Gateelektrode 103, die durch eine Isolationsschicht 102 gegenüber der Halbleiterschicht 30 isoliert ist. In dem benachbarten Bauelementbereich 33 ist ein NMOS-Transistor ausgebildet. Hierzu ist in dem n-dotierten Halbleiterabschnitt 73 eine p-dotierte Wanne 43 gebildet, in der beabstandet zueinander n-dotierte Source- und Drain-Zonen 201, 204 angeordnet sind. Eine Gate-Elektrode 203 ist isoliert durch eine Isolationsschicht 202 oberhalb der Halbleiterschicht 30 angeordnet. Die gitterartige Halbleiterstruktur 100 isoliert die einzelnen Bauelementbereiche 31, 32, 33, 34 durch pn-Übergänge gegeneinander. Außerdem isoliert diese Halbleiterstruktur 100 auch alle Bauelementbe reiche durch einen pn-Übergang gegenüber dem in lateraler Richtung beabstandet zu diesem Bauelementbereichen 31, 32, 33, 34 angeordneten Leistungsbauelement.
  • Vorteilhafterweise ist die p-dotierte Bodyzone 40 durch stark p-dotierte Halbleiterzonen 93, die sich entsprechend der vierten Halbleiterzone 90 durch die Isolationsschicht 20 bis in das Halbleitersubstrat 10 erstrecken, an das Substrat 10 angeschlossen.
  • Anstelle einer Isolation der Bauelementbereiche 31, 32, 33, 34 durch pn-Übergänge gegenüber dem Leistungsbauelement besteht bezugnehmend auf 4 auch die Möglichkeit, diesen Bauelementbereich durch einen Graben 300 der sich ausgehend von der Vorderseite 31 der Halbleiterschicht 30 bis an die Isolationsschicht oder durch diese hindurch erstreckt, gegenüber dem Leistungsbauelement zu isolieren.
  • Bei dem Bauelement gemäß 1 befindet sich die Aussparung 301, über welche das Substrat 10 an den Drain-Anschluss D bzw. den Kathodenanschluss K angeschlossen ist, am Rand der Anordnung. 5 zeigt eine Abwandlung dieses Bauelements, wobei die Aussparung 301 bei dem Bauelement gemäß 5 beabstandet zum Rand der Anordnung liegt. Die in 5 dargestellte Aussparung 301 dient gleichzeitig als Isolation zwischen dem Leistungsbauelement und weiteren Bauelementbereichen 35, 36, in denen weitere Halbleiterbauelemente integriert sind. Beispielhaft zeigt 5 einen Bauelementbereich 35, in dem ein NMOS-Transistor mit einer Source- und Drain-Zone 401, 404 in einer p-dotierten Wanne 45 angeordnet ist. Die Gate-Elektrode 403 und die Gate-Isolation 402 befinden sich oberhalb der Halbleiterschicht 30. In einem weiteren in 5 dargestellten Bauelementbereich 66 ist ein PMOS-Transistor mit einer Source- und einer Drain-Zone 501, 504 sowie einer Gate-Elektrode 503 auf einer Gate-Isolation 502 dargestellt.
  • Der Vorteil der dargestellten Bauelementanordnung besteht darin, dass aufgrund der komplementär zu dem Halbleitersubstrat 10 dotierten vierten Halbleiterzone 90, die sich aus aktiven Bauelementbereichen bis in das Halbleitersubstrat 10 erstrecken, die Isolationsschicht 20 nahezu keiner Spannungsbelastung unterliegt. Hierdurch besteht die Möglichkeit, Leistungsbauelemente auch auf sehr dünnen Isolationsschichten, beispielsweise auf Isolationsschichten, die bisher nur im Zusammenhang mit Logikbauelementen verwendet wurden, anzuordnen. Darüber hinaus gewährleisten die viere Halbleiterzonen eine gute Wärmeabfuhr aus der Halbleiterschicht.
  • Die Bauelementanordnung ist auf beliebige Leistungsbauelemente mit einer eine Sperrspannung aufnehmenden Driftstrecke anwendbar und nicht auf die dargestellten MOSFET, IGBT und Dioden beschränkt. Die Bauelementanordnung ist insbesondere auch zur Integration von Schottky-Dioden oder Sperrschicht-FET geeignet. Als Halbleitermaterialien eignen sich beliebige Halbleitermaterialien, neben Silizium beispielsweise auch Galliumarsenid oder Galliumnitrid.
  • S
    Source-Anschluss
    D
    Drain-Anschluss
    A
    Anodenanschluss
    K
    Kathodenanschluss
    10
    Halbleitersubstrat
    20
    Isolationsschicht
    30
    Halbleiterschicht
    31
    Vorderseite der Halbleiterschicht
    31, 32, 33, 34
    Bauelementbereiche
    40
    erste Halbleiterzone, Body-Zone, Anoden
    zone
    43
    p-dotierte Halbleiterzone
    45
    p-dotierte Halbleiterzone
    50
    fünfte Halbleiterzone, Source-Zone
    60
    Ansteuerelektrode, Gate-Elektrode
    61
    Isolationsschicht, Gate-Isolation
    70
    zweite Halbleiterzone, Driftzone
    71, 72, 73, 74
    Abschnitte der Halbleiterschicht
    75, 76
    Abschnitte der Halbleiterschicht
    80
    dritte Halbleiterzone, Drain-Zone
    81
    Anschlusszone
    90
    vierte Halbleiterzone
    91
    erster Abschnitt der vierten Halbleiter
    zone
    92
    zweiter Abschnitt der vierten Halbleiter
    zone
    93
    stark p-dotierte Zonen
    96
    elektrisch leitende Verbindungszone
    101, 104
    p-dotierte Halbleiterzonen
    102
    Isolationsschicht
    103
    Ansteuerelektrode
    201, 204
    n-dotierte Halbleiterzonen
    202
    Isolationsschicht
    203
    Gate-Elektrode
    300
    Aussparung
    301
    Aussparung
    401, 404
    n-dotierte Halbleiterzonen
    402
    Isolationsschicht
    403
    Gate-Elektrode
    501, 504
    p-dotierte Halbleiterzonen
    502
    Isolationsschicht
    503
    Gate-Elektrode

Claims (15)

  1. Halbleiterbauelementanordnung, die folgende Merkmale aufweist: – ein Halbleitersubstrat (10) eines ersten Leitungstyps, – eine auf dem Substrat (10) angeordnete Isolationsschicht (20), – eine auf der Isolationsschicht (20) angeordnete Halbleiterschicht (30), in der ein Halbleiterbauelement mit wenigstens einer ersten Halbleiterzone (40) eines zweiten Leitungstyps, einer sich an die erste Halbleiterzone (40) anschließenden zweiten Halbleiterzone (70) des ersten Leitungstyps und einer stärker als die zweite Halbleiterzone dotierten dritten Halbleiterzone (80) beabstandet zu der ersten Halbleiterzone (40) ausgebildet ist, – wenigstens eine vierte Halbleiterzone (90) des zweiten Leitungstyps, die einen in der zweiten Halbleiterzone (70) ausgebildeten ersten Abschnitt (91) und eine in dem darunter liegenden Substrat (10) ausgebildeten zweiten Abschnitt (92) aufweist, die durch die Isolationsschicht (20) hindurch elektrisch leitend miteinander verbunden sind.
  2. Halbleiterbauelementanordnung nach Anspruch 1, bei dem sich die wenigstens eine vierte Halbleiterzone (90) von einer der Isolationsschicht (20) abgewandten Vorderseite (31) der Halbleiterschicht (30) durch die Halbleiterschicht (30) und die Isolationsschicht (20) bis in das Halbleitersubstrat (10) erstreckt.
  3. Halbleiterbauelementanordnung an Anspruch 2, bei der die wenigstens eine vierte Halbleiterzone säulenförmig ausgebildet ist.
  4. Halbleiterbauelementanordnung nach Anspruch 1, bei dem der erste Abschnitt (91) und der zweite Abschnitt (92) der wenigstens einen vierten Halbleiterzone (90) mittels eines sich durch die Isolationsschicht erstreckenden elektrisch leitenden Verbindungsmaterials (96) miteinander verbunden sind.
  5. Halbleiterbauelementanordnung nach Anspruch 4, bei dem das Verbindungsmaterial (96) ein Metall oder eine Metall-Halbleiter-Verbindung ist.
  6. Halbleiterbauelementanordnung nach einem der vorangehenden Ansprüche, bei dem eine Vielzahl vierter Halbleiterzonen (90) in lateraler Richtung der Halbleiterschicht (30) beabstandet zueinander in der zweiten Halbleiterzone (70) angeordnet sind.
  7. Halbleiterbauelementanordnung nach einem der vorangehenden Ansprüche, bei dem die erste Halbleiterzone (40) in der zweiten Halbleiterzone (70) eingebettet ist, wobei unterhalb der ersten Halbleiterzone (40) ebenfalls wenigstens eine vierte Halbleiterzone (93) ausgebildet ist.
  8. Halbleiterbauelementanordnung nach einem der vorangehenden Ansprüche, die als Diode ausgebildet ist wobei die dritte Halbleiterzone (80) vom selben Leitungstyp wie die zweite Halbleiterzone (70) ist.
  9. Halbleiterbauelementanordnung nach einem der Ansprüche 1 bis 7, die als Transistor ausgebildet ist, bei dem wenigstens eine fünfte Halbleiterzone (50) vorhanden ist, die durch die erste Halbleiterzone (40) von der zweiten Halbleiterzone (70) getrennt ist, und bei dem eine isoliert gegenüber der Halb leiterschicht ausgebildete Ansteuerelektrode (60) benachbart zu der ersten Halbleiterzone (40) vorhanden ist.
  10. Halbleiterbauelementanordnung nach Anspruch 9, die als MOSFET ausgebildet ist, wobei die dritte Halbleiterzone (80) vom selben Leitungstyp wie die zweite Halbleiterzone (70) ist.
  11. Halbleiterbauelementanordnung nach Anspruch 9, die als IGBT ausgebildet ist, wobei die dritte Halbleiterzone (80) von einem zum Leitungstyp der zweiten Halbleiterzone (70) komplementären Leitungstyp ist.
  12. Halbleiterbauelementanordnung nach einem der vorangehenden Ansprüche, bei dem wenigstens ein gegenüber dem Halbleiterbauelement elektrisch isolierter weiterer Bauelementbereich (3136) vorhanden ist, in dem weitere Halbleiterbauelemente integriert sind.
  13. Halbleiterbauelementanordnung nach Anspruch 11, bei dem der wenigstens ein weiterer Bauelementbereich (3136) durch einen pn-Übergang gegenüber dem Halbleiterbauelement isoliert ist.
  14. Halbleiterbauelementanordnung nach Anspruch 11, bei dem der wenigstens ein weiterer Bauelementbereich (3136) durch einen Graben (300), der bis an die Isolationsschicht (20) reicht, gegenüber dem Halbleiterbauelement isoliert ist.
  15. Halbleiterbauelement nach einem der vorangehenden Ansprüche, bei dem die dritte Halbleiterzone (80) an das Halbleitersubstrat (10) angeschlossen ist.
DE10343503A 2003-09-19 2003-09-19 SOI-Bauelement mit erhöhter Spannungsfestigkeit und verbesserter Wärmeableitung Expired - Fee Related DE10343503B3 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE10343503A DE10343503B3 (de) 2003-09-19 2003-09-19 SOI-Bauelement mit erhöhter Spannungsfestigkeit und verbesserter Wärmeableitung
US10/943,491 US7301204B2 (en) 2003-09-19 2004-09-17 SOI component with increased dielectric strength and improved heat dissipation

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10343503A DE10343503B3 (de) 2003-09-19 2003-09-19 SOI-Bauelement mit erhöhter Spannungsfestigkeit und verbesserter Wärmeableitung

Publications (1)

Publication Number Publication Date
DE10343503B3 true DE10343503B3 (de) 2006-02-02

Family

ID=34529618

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10343503A Expired - Fee Related DE10343503B3 (de) 2003-09-19 2003-09-19 SOI-Bauelement mit erhöhter Spannungsfestigkeit und verbesserter Wärmeableitung

Country Status (2)

Country Link
US (1) US7301204B2 (de)
DE (1) DE10343503B3 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102006021362A1 (de) * 2006-05-08 2007-11-15 Infineon Technologies Austria Ag Laterales SOI-Halbleiterbauteil

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7381603B2 (en) * 2005-08-01 2008-06-03 Semiconductor Components Industries, L.L.C. Semiconductor structure with improved on resistance and breakdown voltage performance
DE102005041838B3 (de) * 2005-09-02 2007-02-01 Infineon Technologies Ag Halbleiterbauelement mit platzsparendem Randabschluss und Verfahren zur Herstellung eines solchen Bauelements
EP2400538A1 (de) * 2010-06-22 2011-12-28 Nxp B.V. Silicium-auf-Isolator-Struktur
US9806190B2 (en) * 2010-10-28 2017-10-31 Texas Instruments Incorporated High voltage drain extension on thin buried oxide SOI

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6297534B1 (en) * 1998-10-07 2001-10-02 Kabushiki Kaisha Toshiba Power semiconductor device

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6121661A (en) * 1996-12-11 2000-09-19 International Business Machines Corporation Silicon-on-insulator structure for electrostatic discharge protection and improved heat dissipation
DE10106073C2 (de) 2001-02-09 2003-01-30 Infineon Technologies Ag SOI-Bauelement
US6774458B2 (en) * 2002-07-23 2004-08-10 Hewlett Packard Development Company, L.P. Vertical interconnection structure and methods

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6297534B1 (en) * 1998-10-07 2001-10-02 Kabushiki Kaisha Toshiba Power semiconductor device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102006021362A1 (de) * 2006-05-08 2007-11-15 Infineon Technologies Austria Ag Laterales SOI-Halbleiterbauteil
DE102006021362B4 (de) * 2006-05-08 2011-02-17 Infineon Technologies Austria Ag Laterales SOI-Halbleiterbauteil

Also Published As

Publication number Publication date
US20050093062A1 (en) 2005-05-05
US7301204B2 (en) 2007-11-27

Similar Documents

Publication Publication Date Title
DE10214151B4 (de) Halbleiterbauelement mit erhöhter Durchbruchspannung im Randbereich
DE19539541B4 (de) Lateraler Trench-MISFET und Verfahren zu seiner Herstellung
DE102007004091B4 (de) Bauelementanordnung mit einem eine Driftsteuerzone aufweisenden Leistungshalbleiterbauelement
DE10026740C2 (de) Halbleiterschaltelement mit integrierter Schottky-Diode und Verfahren zu dessen Herstellung
DE112016006723B4 (de) Halbleitereinrichtung
DE102013206057A1 (de) Integriertes schaltbauelement mit parallelem gleichrichterelement
DE10224201B4 (de) Halbleiterbauelement mit Durchbruchstrompfad und Herstellungsverfahren desselben
EP1264350B1 (de) Vertikales hochvolt-halbleiterbauelement
DE102005041838B3 (de) Halbleiterbauelement mit platzsparendem Randabschluss und Verfahren zur Herstellung eines solchen Bauelements
DE10313712B4 (de) Laterales mittels Feldeffekt steuerbares Halbleiterbauelement für HF-Anwendungen
EP0913000A1 (de) Durch feldeffekt steuerbares halbleiterbauelement
EP1245050B1 (de) Steuerbares in beide richtungen sperrendes halbleiterschaltelement
DE10106073C2 (de) SOI-Bauelement
DE102010027886A1 (de) Transistorbauelement mit Abschirmstruktur
DE102004015921B4 (de) Rückwärts sperrendes Halbleiterbauelement mit Ladungskompensation
DE10343503B3 (de) SOI-Bauelement mit erhöhter Spannungsfestigkeit und verbesserter Wärmeableitung
DE10214160B4 (de) Halbleiteranordnung mit Schottky-Kontakt
DE102004052153B4 (de) Vertikales Leistungshalbleiterbauelement mit Gateanschluss auf der Rückseite und Verfahren zu dessen Herstellung
DE102005030886B3 (de) Schaltungsanordnung mit einem Transistorbauelement und einem Freilaufelement
DE102018119098B4 (de) Elektronische schaltung mit einem transistorbauelement und einem pegelumsetzer
DE102004006002B3 (de) Soi-Halbleiterbauelement mit erhöhter Spannungsfestigkeit
DE10005772B4 (de) Trench-MOSFET
DE102005045910B4 (de) Laterales SOI-Bauelement mit einem verringerten Einschaltwiderstand
WO2000044031A2 (de) Leistungstransistoranordnung mit hoher spannungsfestigkeit
DE10350162B4 (de) Halbleiterbauteil

Legal Events

Date Code Title Description
8100 Publication of patent without earlier publication of application
8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee