DE10342275A1

DE10342275A1 - System und Verfahren zum Testen eines oder mehrerer Halbleiterstücke auf einem Halbleiterwafer

Info

Publication number: DE10342275A1
Application number: DE10342275A
Authority: DE
Inventors: James J. Dietz; David Suitwai Ma; Bing Ren; Tao Wang
Original assignee: Infineon Technologies AG
Current assignee: Polaris Innovations Ltd
Priority date: 2002-09-12
Filing date: 2003-09-12
Publication date: 2004-03-25
Also published as: US20040054951A1; US7449909B2; US7119567B2; US20060158209A1; US7242208B2; US20070152700A1

Abstract

Ein Testsystem oder Verfahren vergleicht Lesedaten von einem oder mehreren Halbleiterstücken in einem Halbleiterwafer mit den ursprünglichen Daten, die auf das eine oder die mehreren Halbleiterstücke geschrieben sind. Das Testsystem umfaßt ein oder mehrere Schreibregister, die mit einem oder mehreren Halbleiterstücken auf dem Halbleiterwafer verbunden sind. Ein oder mehrere Komparatoren sind mit den Halbleiterstücken und den Schreibregistern verbunden. Der Komparator erzeugt ansprechend auf die ursprünglichen Daten und die Lesedaten ein Ergebnis.

Description

Verwandte Anwendungen
Die folgenden gleichzeitig anhängigen deutschen Patentanmeldungen derselben Anmelderin haben denselben Prioritätstag wie die vorliegende Anmeldung. Alle diese Anmeldungen beziehen sich auf und beschreiben andere Aspekte dieser Anmeldung und sind durch Bezugnahme in ihrer Gesamtheit in das vorliegende Dokument aufgenommen.
Die deutsche Patentanmeldung mit dem Titel „HALBLEITERWA-FERTESTSYSTEM", die am 12.09.2002 unter dem folgenden Titel „SEMICONDUCTOR WAFER TESTING SYSTEM" als U.S.-Patentanmeldung unter dem amtlichen Aktenzeichen 10/242,894 eingereicht wurde.
Die deutsche Patentanmeldung mit dem Titel „HALBLEITER-STÜCK-TRENNSYSTEM", die am 12.09.2002 unter dem folgenden Titel „SEMICONDUCTOR DIE ISOLATION SYSTEM" als U.S.-Patentanmeldung unter dem amtlichen Aktenzeichen 10/243,363 eingereicht wurde.

Beschreibung

Diese Erfindung bezieht sich allgemein auf Verfahren und Vorrichtungen zum Testen von Halbleiterstücken auf Halbleiterwafern. Insbesondere bezieht sich diese Erfindung auf Verfahren und Vorrichtungen mit einer Schaltungsanordnung und einem Routingmechanismus in dem Schlitzbereich zum Testen von Halbleiterstücken auf einem Halbleiterwafer.

Integrierte Schaltungen beginnen ihre Herstellung in der Regel als Halbleiterstück (Die) auf einem flachen kreisförmigen Substrat oder Wafer. Das Halbleiterstück umfaßt einen rechteckigen Abschnitt der Waferoberfläche und ist auch als Chip, Schaltung oder dergleichen bekannt. Jeder Wafer wird üblicherweise durch Einritz- oder Sägelinien in mehrere Halbleiterstücke segmentiert, die in der Regel im wesentlichen identische rechteckige Schaltungsstrukturen bilden. Manche Halbleiterstücke können Konstruktions- oder Testhalbleiterstücke sein. Andere Halbleiterstücke können Kantenhalbleiterstücke sein, bei denen der Wafer nicht die Bildung eines vollständigen Halbleiterstücks entlang der Kante des Wafers ermöglicht. Auf vielen Wafern liegt zwischen den Halbleiterstücken ein Schlitzbereich oder Bereich. Die Größe des Schlitzbereichs variiert mit der Anzahl und Anordnung der Halbleiterstücke auf dem Wafer. Wenn die Herstellung abgeschlossen ist, wird der Wafer entlang des Schlitzbereichs geschnitten, um die Halbleiterstücke zur Verwendung bei IC-Bauelementen zu separieren.

Halbleiterstücke werden nach der Herstellung getestet, um zu ermitteln, ob eine geeignete IC hergestellt wurde. Die Halbleiterstücke können nach der Separierung des Wafers individuell getestet werden. Die Halbleiterstücke können ferner vor der Separierung des Wafers seriell getestet werden. Ein Testen der Halbleiterstücke beinhaltet in der Regel die Verwendung mechanischer Sonden von einer Testvorrichtung. Die mechanischen Sonden nehmen Testanschlußflächen oder -anschlußstifte auf dem Halbleiterstück in Eingriff. Nach der Ineingriffnahme legt die Testvorrichtung Eingangssignale oder -spannungen an das Halbleiterstück an und empfängt anschließend Ausgangssignale oder -spannungen von dem Halbleiterstück.

Im allgemeinen muß die Testvorrichtung zumindest die gleiche Anzahl von Datentesterkanälen wie die Anzahl von Datenanschlußstiften auf dem Halbleiterstück aufweisen. Falls ein Halbleiterstück acht Datenanschlußstifte aufweist, sind normalerweise acht Datentesterkanäle mit den acht Datenanschlußstiften auf dem Halbleiterstück zum Lesen und Schreiben von Daten verbunden. Die maximale Anzahl von Halblei terstücken, die gleichzeitig getestet werden kann, ist gleich der Gesamtzahl von Datentesterkanälen geteilt durch die Anzahl von Datenanschlußstiften pro Halbleiterstück.

Es ist die Aufgabe der vorliegenden Erfindung, ein verbessertes Testsystem und ein Verfahren zum Testen von Halbleiterstücken auf einem Halbleiterwafer zu schaffen.

Diese Aufgabe wird durch ein System gemäß Anspruch 1 und 14 sowie ein Verfahren gemäß Anspruch 21 gelöst.

Diese Erfindung liefert ein Testsystem oder Verfahren zum Vergleichen von Lesedaten von einem oder mehreren Halbleiterstücken auf einem Halbleiterwafer mit den ursprünglichen Daten, die auf das eine oder die mehreren Halbleiterstücke geschrieben werden. Das Testsystem verwendet den Vergleich der Lesedaten mit den Schreibdaten zum Bestimmen, ob das Halbleiterstück besteht oder nicht besteht.

Bei einem Aspekt umfaßt das Testsystem ein Halbleiterstück auf einem Halbleiterwafer, ein Schreibregister und einen Komparator. Das Schreibregister ist mit dem Halbleiterstück verbunden und schreibt ursprüngliche Daten auf das Halbleiterstück. Der Komparator ist mit dem Halbleiterstück und dem Schreibregister verbunden. Der Komparator empfängt Lesedaten von dem Halbleiterstück und empfängt ursprüngliche Daten von dem Schreibregister. Der Komparator erzeugt ansprechend auf die ursprünglichen Daten und die Lesedaten ein Ergebnis.

Bei einem anderen Aspekt umfaßt das Testsystem ein oder mehrere Halbleiterstücke auf einem Halbleiterwafer, einen Selektorblock, ein oder mehrere Schreibregister, einen oder mehrere Komparatoren, ein Schieberegister und eine Fehlererfassungsschaltung. Der Selektorblock ist mit dem einen oder mehreren Halbleiterstücken und dem einen oder mehreren Schreibregistern verbunden. Der Selektorblock schreibt ursprüngliche Daten von dem einen oder den mehreren Schreibregistern ansprechend auf ein Auswahlsignal auf das eine oder die mehreren Halbleiterstücke. Der eine oder die mehreren Komparatoren sind mit dem einen oder den mehreren Halbleiterstücken und dem einen oder den mehreren Schreibregistern verbunden. Der eine oder die mehreren Komparatoren empfangen Lesedaten von dem einen oder den mehreren Halbleiterstücken und empfangen ursprüngliche Daten von dem einen oder mehreren Schreibregistern. Der eine oder die mehreren Komparatoren erzeugen ansprechend auf die ursprünglichen Daten und die Lesedaten ein oder mehrere Ergebnisse. Das Schieberegister ist verbunden, um das eine oder die mehreren Ergebnisse von dem einen oder den mehreren Komparatoren zu empfangen. Das Schiebesignal empfängt ansprechend auf das eine oder die mehreren Ergebnisse serielle Daten. Die Fehlererfassungsschaltung ist verbunden, um das eine oder die mehreren Ergebnisse von dem Schieberegister zu empfangen. Die Fehlererfassungsschaltung kann ansprechend auf das eine oder die mehreren Ergebnisse ein Fehlersignal erzeugen.

Bei einem Verfahren zum Testen von Halbleiterstücken auf einem Halbleiterwafer wird ein Ursprungsdatenwort auf ein oder mehrere Halbleiterstücke geschrieben. Ein Lesedatenwort wird von dem einen oder den mehreren Halbleiterstücken gelesen. Ansprechend auf das Lesedatenwort und das Ursprungsdatenwort wird ein Ergebnis erzeugt.

Die Erfindung ist mit Bezugnahme auf die folgenden Figuren und die detaillierte Beschreibung besser verständlich. Die Komponenten in den Figuren sind nicht notwendigerweise maßstabsgerecht, statt dessen wird der Schwerpunkt darauf gesetzt, die Prinzipien der Erfindung darzustellen. Darüber hinaus bezeichnen gleiche Bezugszeichen in den Figuren entsprechende Teile in den verschiedenen Ansichten.

Bevorzugte Ausführungsbeispiele er vorliegenden Erfindung werden nachfolgend Bezug nehmend auf die beiliegenden Zeichnungen näher erläutert. Es zeigen:
1 ein Blockdiagramm oder Flußdiagramm eines Schreibsegments für ein System oder Verfahren zum Testen von Halbleiterstücken auf einem Halbleiterwafer gemäß einem Ausführungsbeispiel;
2 ein Blockdiagramm oder Flußdiagramm eines Lesesegments für ein System oder Verfahren zum Testen von Halbleiterstücken auf einem Halbleiterwafer gemäß dem Ausführungsbeispiel in 1;
3 ein Blockdiagramm oder Flußdiagramm eines Systems oder Verfahrens zum Testen von Halbleiterstücken auf einem Halbleiterwafer gemäß einem weiteren Ausführungsbeispiel; und
4 ein Diagramm, das ein Beispiel des Ausgangs für serielle Daten von einem Schieberegister gemäß dem Ausführungsbeispiel in 3 darstellt.
1 und 2 stellen Blockdiagramme oder Flußdiagramme eines Testsystems oder Verfahrens für Halbleiterstücke auf einem Halbleiterwafer gemäß einem Ausführungsbeispiel dar. Das Testsystem schreibt Daten auf einen Teil oder das gesamte Array in einem oder mehreren Halbleiterstücken des Halbleiterwafers. Das Testsystem liest die Daten von dem Halbleiterstück und vergleicht die Lesedaten mit den ursprünglichen Daten, die auf das Array geschrieben sind. Falls die Lesedaten im wesentlichen gleich sind wie die ursprünglichen Daten oder die Schreibdaten, wird davon ausgegangen, daß dieser Abschnitt des Arrays auf dem speziellen Halbleiterstück den Test bestanden hat oder eine annehmbare Qualität aufweist. Falls die Lesedaten nicht im wesentlichen gleich sind wie die ursprünglichen Daten oder die Schreibdaten, dann wird davon ausgegangen, daß dieser Teil des Arrays auf dem speziellen Halbleiterstück den Test nicht bestanden hat oder eine unannehmbare Qualität aufweist. Das Testsystem führt paralleles Testen durch, bei dem die gleichen Daten auf den gleichen Abschnitt des Arrays in jedem Halbleiterstück zu wesentlich dem gleichen Zeitpunkt geschrieben werden. Andere Testverfahren können verwendet werden.
1 stellt ein Blockdiagramm oder Flußdiagramm des Schreibsegments des Testsystems dar. 2 stellt ein Blockdiagramm oder Flußdiagramm des Lesesegments des Testsystems zusammen mit einem Abschnitt des in 1 gezeigten Schreibsystems dar. Das Testsystem verwendet eine Schaltungsanordnung und einen Routingmechanismus, die dem Schlitzbereich oder einem anderen Abschnitt des Halbleiterwafers hinzugefügt sind. Sobald das Testen abgeschlossen ist, wird der Schlitzbereich von dem Halbleiterstück abgeschnitten. Das Testsystem wird mit einer Testvorrichtung (nicht gezeigt) verwendet, die Eingangssignale liefert und Ausgangssignale von dem Testsystem empfängt. Die Testvorrichtung weist einen oder mehrere Testanschlußstifte (nicht gezeigt) auf, die Testanschlußflächen (nicht gezeigt) auf dem Halbleiterwafer in Eingriff nehmen. Das Testsystem kann einen Computer oder eine andere Mikroprozessorvorrichtung zum Durchführen des Tests und zum Speichern der Ergebnisse umfassen. Die Schaltungsanordnung und der Routingmechanismus können sich vollständig auf dem Wafer befinden. Die Schaltungsanordnung und der Routingmechanismus können sich teilweise auf dem Wafer und teilweise auf der Testvorrichtung befinden. Obwohl spezifische Konfigurationen gezeigt sind, können andere Konfigurationen verwendet werden, einschließlich denen mit weniger oder zusätzlichen Komponenten.
Mit Bezugnahme auf 1 umfaßt das Schreibsegment des Testsystems ein oder mehrere Schreibregister 102, 104 und 106, die mit dem Selektorblock 108 verbunden sind. Die Schreibregister 102, 104 und 106 sind verbunden, um ein serielles Eingangssignal von einem seriellen Testanschlußstift (nicht gezeigt) zu empfangen. Der Selektorblock 108 ist verbunden, um ein Auswahlsignal von einem Selektorte stanschlußstift (nicht gezeigt) zu empfangen. Die Testvorrichtung liefert das serielle Eingangssignal und wählt Signale aus, wenn dieselbe mit den Testanschlußstiften in Eingriff ist. Der Selektorblock 108 ist ebenfalls über einen Schreibbus 112 mit einem oder mehreren Schreib-Tristate-Puffern 110 verbunden. Jeder Schreib-Tristate-Puffer 110 ist mit einem Halbleiterstück 114 verbunden. Das eine oder die mehreren Halbleiterstücke 114 bilden zusammen einen Teil des oder den gesamten Halbleiterwafer. Die Halbleiterstücke 114 können als ein oder mehrere Halbleiterstückcluster auf dem Wafer angeordnet sein. Jeder Schreib-Tristate-Puffer 110 weist auch einen Steuertestanschlußstift (nicht gezeigt) zum Empfangen eines Schreibsteuersignals von der Testvorrichtung auf. Bei einem Aspekt können die Steuertestanschlußstifte miteinander verbunden sein, um das Schreibsteuertestsignal durch einen Testanschlußstift von der Testvorrichtung zu empfangen. Bei einem Aspekt hat der Schreibbus 112 die gleiche Datenbreite wie die Anzahl von DQ-Stiften in einem Halbleiterstück. Es kann mehrere Schreibbusse geben, die der Anzahl von Halbleiterstückclustern auf dem Halbleiterwafer entsprechen.
Mit Bezugnahme auf 2 ist ein Teil des Schreibsegments von 1 gezeigt, das den Schreibbus 112, die Schreib-Tristate-Puffer 110 und die Halbleiterstücke 114 umfaßt. Das Lesesegment des Testsystems umfaßt ein oder mehrere Paare von Lese-Tristate-Puffern 122 und 124, die mit einem oder mehreren Komparatoren oder Komprimierungsvorrichtungen 126 verbunden sind. Jedes Paar umfaßt einen Vorrichtungs-Lese-Tristate-Puffer 122 und einen Bus-Lese-Tristate-Puffer 124. Jeder Vorrichtungs-Lese-Tristate-Puffer 122 ist mit dem Halbleiterstück 114 und dem Komparator oder der Komprimierungsvorrichtung 126 verbunden. Jeder Bus-Lese-Tristate-Puffer 124 ist auch mit dem Lesebus 112 und dem Komparator oder der Komprimierungsvorrichtung 126 verbunden. Jeder Lese-Tristate-Puffer 122 und 124 weist einen Steuertestanschlußstift (nicht gezeigt) zum Empfangen eines Lesesteuersignals von der Testvorrichtung auf. Die Steuertestan schlußstifte für die Lese-Tristate-Puffer 122 und 124 können miteinander verbunden sein, um die Lesesteuersignale von der Testvorrichtung durch einen Testanschlußstift zu empfangen. Es kann mehrere Steuertestanschlußstifte für die Lese-Tristate-Puffer 122 und 124 geben. Bei einem Aspekt weist jeder Komparator oder jede Komprimierungsvorrichtung 126 einen Ausgangstestanschlußstift zum Liefern eines Ausgangssignals an die Testvorrichtung auf. Die Ausgangstestanschlußstifte können miteinander verbunden sein, um die Ausgangssignale durch einen Testanschlußstift an die Testvorrichtung zu liefern. Bei einem anderen Aspekt ist jeder Komparator oder jede Komprimierungsvorrichtung 126 mit einem Schieberegister oder einer anderen Datenspeicher-/Verarbeitungsvorrichtung verbunden, wie es nachfolgend beschrieben ist.
Beim Betrieb nimmt die Testvorrichtung die Testanschlußstifte auf dem Halbleiterwafer in Eingriff. Während einem Initialisierungszustand oder einer Initialisierungsperiode liefert die Testvorrichtung das serielle Eingangssignal an die Schreibregister 102, 104 und 106 oder schreibt dasselbe auf dieselben, die ihre jeweiligen Abschnitte des seriellen Eingangssignals oder der Datentestwörter halten. Bei einem Aspekt liefert die Testvorrichtung alle Datentestwörter durch einen seriellen Eingangsanschlußstift.
Während einem Schreibzustand oder einer Schreibperiode werden Daten von einem oder mehreren der Schreibregister 102, 104 und 106 auf einen Teil des Arrays in jedem der Halbleiterstücke 114 geschrieben. Der Selektorblock 108 sendet oder schreibt ein oder mehrere Datenwörter von einem oder mehreren der Schreibregister 102, 104 und 106 ansprechend auf das Auswahlsignal von der Testvorrichtung über den Schreibbus 112 auf die Halbleiterstücke 114. Das Auswahlsignal bestimmt oder wählt eines der Schreibregister 102, 104 und 106 zum Liefern des gleichen Datenworts an jedes der Halbleiterstücke 114. Es gibt N Signale (2^N = x, wobei N die Anzahl von Bits ist und x die Anzahl von Schreibregistern oder Datenwörtern zur Verwendung ist). Das Schreibregister kann sich während einer Schreibsequenz ändern, so daß ein Datenwort von einem Schreibregister geschrieben wird und dann ein anderes Datenwort von einem anderen Schreibregister geschrieben wird. Die Testvorrichtung sendet während dem Schreibzustand ein Schreibsteuersignal, das die Schreib-Tristate-Puffer 110 freigibt, um den Bus 112 elektrisch mit den Halbleiterstücken 114 zu verbinden. Die Testvorrichtung sendet außerdem ein weiteres Steuersignal, das die Lese-Tristate-Puffer 122 und 124 in einen Hi-Z-Zustand versetzt, und somit das Lesesegment von dem Bus 112 und den Halbleiterstücken 114 trennt.
Während einem Lesezustand oder einer Leseperiode wird das Datenwort auf jedem Halbleiterstück 114 gelesen und mit dem Datenwort in dem ausgewählten Schreibregister 102, 104 und 106 verglichen. Die Testvorrichtung sendet ein Lesesteuersignal, das die Lese-Tristate-Puffer 122 und 124 freigibt, um die Halbleiterstücke 114 und den Schreibbus 112 elektrisch zu verbinden. Die Testvorrichtung sendet auch ein weiteres Steuersignal, das die Schreib-Tristate-Puffer 110 in einen Hi-Z-Zustand versetzt, und somit den Bus 112 und damit die Schreibregister von den Halbleiterstücken 114 trennt.
Der Komparator oder die Komprimierungsvorrichtung 126 vergleicht die Lesedaten von dem Halbleiterstück 114 mit den erwarteten Daten von dem ausgewählten Schreibregister 102, 104 und 106. Das Vergleichsergebnis oder Ausgangssignal R wird an die Testvorrichtung geliefert oder weiterverarbeitet. Das Ergebnis R kann komprimiert werden auf ein oder mehrere Bits bezüglich der Datentopologieinformationen und Testbedürfnisse. Bei einem Aspekt wird das Ergebnis R auf ein Bit komprimiert, das Bestanden oder Nichtbestanden reflektiert. Nachdem das Ergebnis R erhalten wurde, wiederholt die Testvorrichtung den Schreib-Lese-Vergleichszyklus gemäß den Testparametern. Es kann einen oder mehrere Zyklen geben. Jeder Zyklus kann die gleichen oder unterschiedliche Datenwörter für das gleiche oder unterschiedliche Schreibregister 102, 104 und 106 verwenden.
Das Testsystem kann verwendet werden, um die Anzahl von Test- oder Datenanschlußstiften von der Testvorrichtung zu dem Halbleiterwafer zu reduzieren. Die folgenden Beispiele stellen die Reduktion bei den Datenanschlußstiften dar. Andere Reduktionen können erhalten werden, abhängig von der Anzahl von Testkanälen für jedes Halbleiterstück, der Anzahl von Halbleiterstücken, der Bits des Komparatorergebnisses, der Anzahl von Auswahlsignal- und Steuersignaleingängen und/oder ähnliche Faktoren des Halbleiterwafers und der Testvorrichtung.
Beispiel 1

Testerkanäle, die für jedes Halbleiterstück: 16
benötigt werden
Anzahl von Halbleiterstücken: 4
Bits des Komparatorergebnisses: 4
Anzahl von Auswahl- und Steuersignaleingänge: 5
Datenstiftreduktion: Anzahl von Datenanschlußstiften ohne Testsystem – Anzahl von Datenanschlußstiften mit Testsystem
Datenstiftreduktion: [4·(16 – 4)] – [5]
Datenstiftreduktion: 43

Beispiel 2

Testerkanäle, die für jedes Halbleiterstück: 16
benötigt werden
Anzahl von Halbleiterstücken: 6
Bits des Komparatorergebnisses: 4
Anzahl von Auswahl- und Steuersignaleingänge: 3
Datenstiftreduktion: Anzahl von Datenanschlußstiften ohne Testsystem – Anzahl von Datenanschlußstiften mit Testsystem
Datenstiftreduktion: [6·(16 – 4)] – [3]
Datenstiftreduktion: 69

3 stellt ein Blockdiagramm oder ein Flußdiagramm eines Systems oder Verfahrens zum Testen von Halbleiterstücken auf einem Halbleiterwafer gemäß einem weiteren Ausführungsbeispiel dar. Dieses Testsystem umfaßt Lese-/Schreibsegmente 352, ein Schieberegister 354 und ein „UND"-Gatter 356. Die Lese-/Schreibsegmente 352 sind im wesentlichen gleich und arbeiten im wesentlichen gleich wie die Lese- und Schreibsegmente, die vorher mit Bezug auf 1 und 2 beschrieben wurden, außer daß die Ergebnisse R von den Komparatoren oder Komprimierungseinrichtungen 126 an das Schieberegister 354 geliefert werden. Das Schieberegister 354 und das UND-Gatter 356 können an dem Schlitzbereich oder einem anderen Teil des Halbleiterwafers geliefert werden. Die Schieberegister 354 oder das UND-Gatter 356 können statt dessen auf der Testvorrichtung vorgesehen sein.
Beim Betrieb werden die Daten, die von den Lese-/Schreibsegmenten 352 herauskommen (die Ergebnisse R von den Komparatoren oder Komprimierungsvorrichtungen 126 in 2), in das Schieberegister 354 eingegeben und dann in das UND-Gatter 356 eingespeist oder transponiert. Das Schieberegister 354 liefert auch Ausgänge für serielle Daten, wie es nachfolgend beschrieben wird. Falls eines der Ergebnisse R 0 ist (wobei 0 Nichtbestanden anzeigt), gibt das UND-Gatter 356 ein Fehlerflag aus. Das UND-Gatter 356 kann eine weitere Fehlererfassungsschaltung sein, wie z. B. ein ODER-Gatter, ein Logikgatter, ein verdrahtetes Gatter und dergleichen. Wenn die Fehlererfassungsschaltung ein ODER-Gatter ist, gibt das ODER-Gatter ein Fehlerflag aus, falls eines der Ergebnisse R 1 ist (wobei 1 Nichtbestanden anzeigt).
4 ist ein Diagramm, das ein Beispiel der Ausgänge für serielle Daten von dem Schieberegister 354 darstellt. Der Ausgang für serielle Daten ist in Relation zu dem Halbleiterstück und der DQ-Gruppenanzahlen und deren Testergebnissen gezeigt. Andere Ausgänge für serielle Daten können erhalten werden, einschließlich derjenigen mit unterschiedlichen Bestanden- oder Nichtbestanden-Anzeigen. Für jeden Schreib-Lese-Vergleichszyklus verschiebt das Schieberegister 354 die Datenzeichenfolge bei der Frequenz von N mal der Test- oder Zyklusfrequenz, wobei N die Anzahl von Bits des Schieberegisters ist. Die Datenzeichenfolge wird verwendet, um das Halbleiterstück zu suchen oder zu bestimmen, das nicht bestanden hat. Vier Datenbits stellen die DQs von jedem Halbleiterstück dar, die pro Adresse nach Vergleich und Komprimierung erzeugt werden. Falls ein Halbleiterstückcluster sechs Halbleiterstücke aufweist, dann werden 24 Bits pro Zyklus erzeugt. Diese Datenbits werden parallel zu dem Schieberegister zwischengespeichert. Bei einem Aspekt wird das Schieberegister bei 24 mal der Testfrequenz getaktet, so daß während einem Schreib-Lese-Vergleichszyklus die 24-Bit-Zeichenfolge von dem Ausgang für serielle Daten gelesen wird. Die Frequenz des Taktens des Ausgangs für serielle Daten kann höher oder niedriger sein. Die Frequenz des Taktens kann niedriger sein durch Lesen bei einer langsameren Rate oder durch Hinzufügen von Pausenzyklen. Das Fehlerflag ist auf 0 gesetzt, falls irgendeines dieser 24 Datenbits 0 ist. Jedes Halbleiterstück entspricht vier Datenbits in der Zeichenfolge. Falls eines dieser vier Bits nicht bestanden hat, dann hat das Halbleiterstück für diese Leseadresse nicht bestanden. Wenn ein Fehler erfaßt wird, wie es durch das Fehlerflag angezeigt wird, kann ein Halbleiterstück, das nicht bestanden hat, durch die Nullen in dem Ausgang für serielle Daten gefunden oder bestimmt werden. Außerdem kann die spezielle DQ-Gruppe, die nicht bestanden hat, identifiziert werden.
Die 24 Datenkanäle von dem Lesesegment in 2 sind auf zwei Testkanäle reduziert. Die Gesamtzahl von eingesparten Kanälen in jedem Halbleiterstückcluster ist etwa 91, abhängig von der Anzahl von Kanälen, die zum Implementieren von Steuersignalen verwendet werden. Bei einem Aspekt ist die Anzahl von Kanälen für die Steuersignale in der Größenordnung von etwa drei bis fünf Kanälen.

Claims

Testsystem, das folgende Merkmale umfaßt: ein Halbleiterstück (114) auf einem Halbleiterwafer; ein Schreibregister (102, 104, 106), das mit dem Halbleiterstück (114) verbunden ist, wobei das Schreibregister vorgesehen ist, um ursprüngliche Daten auf das Halbleiterstück (114) zu schreiben; einen Komparator (126), der mit dem Halbleiterstück (114) und dem Schreibregister (102, 104, 106) verbunden ist, wobei der Komparator (126) vorgesehen ist, um Lesedaten von dem Halbleiterstück (114) zu empfangen, wobei der Komparator (126) vorgesehen ist, um die ursprünglichen Daten von dem Schreibregister (102, 104, 106) zu empfangen, und wobei der Komparator (126) ansprechend auf die ursprünglichen Daten und die Lesedaten ein Ergebnis erzeugt.
Testsystem gemäß Anspruch 1, das ferner einen Selektorblock (108) umfaßt, der zwischen dem Halbleiterstück (114) und dem Schreibregister (102, 104, 106) verbunden ist, wobei der Selektorblock (108) ansprechend auf ein Auswahlsignal ursprüngliche Daten auf das Halbleiterstück (114) schreibt.
Testsystem gemäß Anspruch 2, das ferner mehrere Schreibregister (102, 104, 106) umfaßt, die mit dem Selektorblock (108) verbunden sind, wobei der Selektorblock (108) ansprechend auf das Auswahlsignal ursprüngliche Daten von jedem Schreibregister (102, 104, 106) auf das Halbleiterstück (114) schreibt.
Testsystem gemäß einem der Ansprüche 1 bis 3, das ferner mehrere Halbleiterstücke (114) umfaßt, die mit dem Schreibregister (102, 104, 106) verbunden sind, wobei das Schreibregister ursprüngliche Daten auf jedes Halbleiterstück (114) schreibt.
Testsystem gemäß Anspruch 4, bei dem die mehreren Halbleiterstücke (114) zumindest ein Halbleiterstückcluster umfassen.
Testsystem gemäß einem der Ansprüche 1 bis 5, das ferner einen Schreib-Tristate-Puffer (110) umfaßt, der zwischen das Schreibregister und das Halbleiterstück (114) geschaltet ist, wobei der Schreib-Tristate-Puffer (110) das Schreibregister ansprechend auf ein erstes Steuersignal elektrisch mit dem Halbleiterstück verbindet, wobei der Schreib-Tristate-Puffer (110) das Halbleiterstück (114) ansprechend auf ein zweites Steuersignal von dem Schreibregister trennt.
Testsystem gemäß einem der Ansprüche 1 bis 6, das ferner folgende Merkmale umfaßt: einen ersten Lese-Tristate-Puffer (122), der zwischen das Halbleiterstück (114) und den Komparator (126) geschaltet ist, wobei der erste Lese-Tristate-Puffer (122) das Halbleiterstück ansprechend auf ein erstes Steuersignal elektrisch mit dem Komparator (126) verbindet; und einen zweiten Lese-Tristate-Puffer (124), der zwischen den Komparator (126) und das Schreibregister (102, 104, 106) geschaltet ist, wobei der zweite Lese-Tristate-Puffer den Computer ansprechend auf das erste Steuersignal elektrisch mit dem Schreibregister verbindet, wobei der erste und der zweite Lese-Tristate-Puffer (122, 124) den Komparator ansprechend auf ein zweites Steuersignal von dem Halbleiterstück (114) und dem Schreibregister trennen.
Testsystem gemäß einem der Ansprüche 1 bis 7, bei dem das Schreibregister und der Komparator (126) in einem Schlitzbereich eines Halbleiterwafers implementiert sind.
Testsystem gemäß einem der Ansprüche 1 bis 8, bei dem der Komparator einen Kompressor umfaßt.
Testsystem gemäß einem der Ansprüche 1 bis 9, das ferner folgende Merkmale umfaßt: ein Schieberegister (354), das mit dem Komparator (126) verbunden ist; und eine Fehlererfassungsschaltung, die mit dem Schieberegister (354) verbunden ist, wobei das Schieberegister und die Fehlererfassungsschaltung das Ergebnis von dem Komparator (126) empfangen.
Testsystem gemäß Anspruch 10, bei dem die Fehlererfassungsschaltung ansprechend auf das Ergebnis ein Fehlerflag erzeugt.
Testsystem gemäß Anspruch 10 oder 11, bei dem das Schieberegister (354) ansprechend auf das Ergebnis serielle Daten erzeugt.
Testsystem gemäß einem der Ansprüche 10 bis 12, bei dem die Fehlererfassungsschaltung ein UND-Gatter (356) umfaßt.
Testsystem, das folgende Merkmale umfaßt: zumindest ein Halbleiterstück (114) auf einem Halbleiterwafer; einen Selektorblock (108), der mit dem zumindest einen Halbleiterstück (114) und dem zumindest einen Schreibregister (102, 104, 106) verbunden ist, wobei der Selektorblock (108) vorgesehen ist, um ursprüngliche Daten von dem zumindest einen Schreibregister (102, 104, 106) ansprechend auf ein Auswahlsignal auf das zumindest eine Halbleiterstück (114) zu schreiben; zumindest einen Komparator (126), der mit dem zumindest einen Halbleiterstück (114) und dem zumindest einen Schreibregister (102, 104, 106) verbunden ist, wobei der zumindest eine Komparator (126) vorgesehen ist, um Lesedaten von dem zumindest einen Halbleiterstück (114) zu empfangen, wobei der zumindest eine Komparator (126) vorgesehen ist, um ursprüngliche Daten von dem zumindest einen Schreibregister (102, 104, 106) zu empfangen, und wobei der zumindest eine Komparator (126) vorgesehen ist, um ansprechend auf die ursprünglichen Daten und die Lesedaten zumindest ein Ergebnis zu erzeugen; ein Schieberegister (354), das mit dem zumindest einen Komparator verbunden ist, wobei das Schieberegister vorgesehen ist, um das zumindest eine Ergebnis von dem Komparator (126) zu empfangen, wobei das Schieberegister (354) vorgesehen ist, um ansprechend auf das zumindest eine Ergebnis serielle Daten zu erzeugen; und eine Fehlererfassungsschaltung, die mit dem Schieberegister (354) verbunden ist, wobei die Fehlererfassungseinrichtung vorgesehen ist, um das zumindest eine Ergebnis von dem Schieberegister (354) zu empfangen, wobei die Fehlererfassungsschaltung vorgesehen ist, um ansprechend auf das zumindest eine Ergebnis ein Fehlerflag zu erzeugen.
Testsystem gemäß Anspruch 14, bei dem das zumindest eine Halbleiterstück (114) zumindest ein Halbleiterstückcluster umfaßt.
Testsystem gemäß Anspruch 14 oder 15, das ferner einen Bus umfaßt, der mit dem Selektorblock (108) und jedem Halbleiterstück (114) in einem Halbleiterstückcluster verbunden ist.
Testsystem gemäß einem der Ansprüche 14 bis 16, das ferner folgende Merkmale umfaßt: zumindest einen Schreib-Tristate-Puffer (110), der zwischen das zumindest eine Schreibregister (102, 104, 106) und das zumindest eine Halbleiterstück (114) geschaltet ist; zumindest einen ersten Lese-Tristate-Puffer (122), der zwischen das zumindest eine Halbleiterstück (114) und den zumindest einen Komparator (126) geschaltet ist; und zumindest einen zweiten Lese-Tristate-Puffer (124), der zwischen das zumindest eine Schreibregister (102, 104, 106) und den zumindest einen Komparator (126) geschaltet ist.
Testsystem gemäß einem der Ansprüche 14 bis 17, bei dem zumindest ein Selektorblock (108), zumindest ein Schreibregister (102, 104, 106), zumindest ein Komparator (126), ein Schieberegister (354) und eine Fehlererfassungsschaltung in dem Schlitzbereich des Halbleiterwafers implementiert sind.
Testsystem gemäß einem der Ansprüche 14 bis 18, bei dem der Komparator eine Komprimierungsvorrichtung umfaßt.
Testsystem gemäß einem der Ansprüche 14 bis 19, bei dem die Fehlererfassungsschaltung ein UND-Gatter (356) umfaßt.
Verfahren zum Testen von Halbleiterstücken (114) auf einem Halbleiterwafer mit folgenden Schritten: Schreiben eines Ursprungsdatenworts auf zumindest ein Halbleiterstück (114); Lesen eines Lesedatenworts von dem zumindest einen Halbleiterstück (114); und Erzeugen von zumindest einem Ergebnis, ansprechend sowohl auf das Lesedatenwort als auch das Ursprungsdatenwort.
Verfahren gemäß Anspruch 21, das ferner folgende Schritte umfaßt: Schreiben des Ursprungsdatenworts in ein Schreibregister (102, 104, 106); und Schreiben des Ursprungsdatenworts von dem Schreibregister auf das Halbleiterstück (114).
Verfahren gemäß Anspruch 21 oder 22, das ferner folgende Schritte umfaßt: Schreiben des Ursprungsdatenworts auf einen Abschnitt des Halbleiterstücks (114); und Lesen des Lesedatenworts von dem einen Abschnitt des Halbleiterstücks (114).
Verfahren gemäß einem der Ansprüche 21 bis 23, das ferner folgende Schritte umfaßt: Eingeben des zumindest einen Ergebnisses in ein Schieberegister (354); und Transponieren des zumindest einen Ergebnisses von dem Schieberegister (354) zu einer Fehlererfassungsschaltung.
Verfahren gemäß Anspruch 24, bei dem die Fehlererfassungsschaltung ein UND-Gatter (356) umfaßt.
Verfahren gemäß Anspruch 21 bis 25, das ferner ansprechend auf das zumindest eine Ergebnis das Erzeugen von zumindest entweder eines Fehlerflags oder serieller Daten umfaßt.