DE10339787A1

DE10339787A1 - Speichermodul und Verfahren zum Betreiben eines Speichermoduls

Info

Publication number: DE10339787A1
Application number: DE10339787A
Authority: DE
Inventors: Martin Dr. Perner
Original assignee: Infineon Technologies AG
Current assignee: Polaris Innovations Ltd
Priority date: 2003-08-28
Filing date: 2003-08-28
Publication date: 2005-06-09
Anticipated expiration: 2023-08-29
Also published as: DE10339787B4; US20050098881A1; US7202545B2

Abstract

Beschrieben wird ein Speichermodul (1) mit einer elektronischen Leiterplatte (2) und mehreren Halbleiterspeicherbausteinen (3), die auf der Leiterplatte durch Adreß- (6) und Steuerleitungen (7) parallel zueinander verschaltet sind. Erfindungsgemäß ist eine Reihenschaltung (R) der Halbleiterspeicherbausteine (3) vorgesehen, die mit Hilfe zweier von je einem weiteren Außenkontakt (4, 5) der Leiterplatte (2) ansteuerbaren Zuleitungen (14, 15) und mit Hilfe von Verbindungsleitungen (18) zwischen je zwei Halbleiterspeicherbausteinen (3) gebildet sind. Durch die Reihenschaltung sind einzelne Halbleiterspeicherbausteine (3b) selektiv zu den übrigen (3a, 3c, ...3n) ansteuerbar, ohne daß der reguläre Datentransport über die Adreß- und Steuerleitung (6, 7) unterbrochen werden muß. Während des normalen Speicherbetriebs können bausteinspezifische Testdaten oder sonstige Daten abgefragt und über eine zwischen den weiteren Außenkontakten (4, 5) gebildete elektrische Schleife ausgelesen werden. Entsprechend dieser Bauweise wird zugleich ein neuartiges Verfahren für den Zugriff auf speicherbausteinspezifische Daten innerhalb eines Speichermoduls bereitgestellt.

Description

Die Erfindung betrifft ein Speichermodul mit einer elektronischen Leiterplatte und mit einer Mehrzahl von Halbleiterspeicherbausteinen, wobei über erste Außenkontakte der Leiterplatte elektrisch ansteuerbare Leitungen sich zu den Halbleiterbausteinen hin verzweigen und die Halbleiterbausteine dadurch parallel zueinander verschalten. Die Erfindung betrifft ferner ein Verfahren zum Betreiben eines Speichermoduls.

Speichermodule der oben angegebenen Bauweise besitzen neben Datenleitungen, die jeweils auf Speicherbausteine wie DRAMs (Dynamic Random Access Memory) einzeln zum Übertragen von Speicherdaten zugreifen, weitere Leitungen, im folgenden erste Leitungen genannt, die, da sie auf alle Halbleiterspeicherbausteine gleichzeitig zugreifen, diese parallel miteinander verschalten. Solche ersten Leitungen sind beispielsweise Adreßleitungen zum Übermitteln von Speicheradressen sowie Steuerleitungen zum Übermitteln von Steuerbefehlen wie Lesen, Schreiben, Aktivieren oder Deaktivieren von Speicherzellen.

Aufgrund der parallelen Verschaltung empfängt jeder Halbleiterspeicherbaustein dieselbe Befehlsabfolge. Lediglich die Speicherinhalte, die über die zu jeweils nur einem einzigen Halbleiterspeicherbaustein führenden Datenleitungen übermittelt werden, werden bausteinspezifisch übertragen.

Wenn selektiv ein einzelner Speicherbaustein angesprochen werden soll, beispielsweise um bausteinspezifische Daten zu lesen, wird herkömmlich der normale Speicherbetrieb unterbrochen und ein besonderer Betriebsmodus des Speichermoduls eingestellt, in dem etwa bausteinindividuelle Daten wie Testergebnisse eines Chiptests oder die ehemalige Position des Speicherchips innerhalb eines Wafers oder die Losnummer des zur Herstellung des Speicherchips verarbeiteten Wafers übertragen werden. Solche Informationen sind auch nach Inbetriebnahme eines Speichermoduls noch von Bedeutung, um bei Fehlerhäufungen die Identität der während der Herstellung betroffenen, fehleranfälligen Halbleiterchips in Halbleiterspeicherbausteinen einer Vielzahl produzierter Speichermodule zu identifizieren. Solche Daten sind meist in Form elektrisch einmalig durchbrennbarer Sicherungen auf jedem Halbleiterchip gespeichert und später zu jedem Zeitpunkt abrufbar, nicht jedoch während des normalen Betriebs eines Speichermoduls. Ein Grund hierfür ist, daß die zur Übertragung solcher individuellen Chipdaten benötigten Steuerleitungen während des Betriebs eines Speichermoduls bereits zum Übermitteln von Steuerbefehlen wie Schreiben, Lesen etc. oder zum Übertragen von Befehlen wie Chip-Select, Row Address Strobe, Column Address Strobe, Write Enable, Clock oder Clock Enable benötigt werden und für weitere Operationen nicht zur Verfügung stehen. Jede Abfrage bausteinindividueller Daten hätte somit eine Unterbrechung des Modulbetriebs zur Folge.

Modulspezifische Daten, die bausteinspezifische Daten enthalten, lassen sich auch auf einem üblicherweise vorhandenen EEPROM (Electrically Erasable Programmable Read Only Memory) des Speichermoduls speichern. Dessen Kapazität ist jedoch häufig begrenzt; zudem ist sein Inhalt für jede wiederholte Betriebnahme von Anfang an vorgegeben. Beispielsweise werden die Anzahl der Halbleiterspeicherbausteine und ihr Speicherumfang in dem EEPROM gespeichert. Zum Speichern oder Abrufen von umfangreicheren, insbesondere von veränderlichen Daten eignet sich dieser Baustein nicht.

Eine Speicherung oder Abfrage bausteinindividueller Daten muß somit über die während des Normalbetriebs des Speichermoduls benötigten ersten Leitungen erfolgen.

Es sind hauptsächlich zwei Arten von Speichermodulen gebräuchlich, die sich hinsichtlich ihrer Ansteuerung bei Ver wendung mehrerer Speichermodule in Speicherschächten einer übergeordneten Speichereinheit unterscheiden. In einer Speicheranordnung, deren Hauptplatine mehrere mit Speichermodulen bestückte Modulschächte besitzt, muß jeder Halbleiterspeicherbaustein jedes Speichermoduls selektiv zu den übrigen Halbleiterspeicherbausteinen ansprechbar sein, zumindest um während des normalen Speicherbetriebs Speicherdaten zu schreiben oder zu lesen.

Bei SDRAMs (Synchronous Dynamic Random Access Memory) sind die Speicherbausteine eines einzigen Speichermoduls jeweils parallel geschaltet, so daß jeweils gleichzeitig auf alle Speicherbausteine zugegriffen wird. Zur Auswahl eines bestimmten Speichermoduls bzw. Modulschachts (oder einer bestimmten Modulseite bei Zwei-Bank-Modulen) wird ein Signal "Chip-Select" auf der Hauptplatine eingesetzt, wodurch jeweils alle Speicherbausteine eines bestimmten Speichermoduls gleichzeitig angesteuert werden. Der Datenaustausch erfolgt synchron, d.h. in regelmäßigen Zeitabständen, die sich an dem Clock-Signal orientieren und ein Vielfaches der Clock-Taktzeit betragen. Beim parallelen Zugriff auf sämtliche Speicherbausteine des Speichermoduls ergibt sich die Busbreite des Moduls aus der Busbreite eines Speicherbausteins mal der Zahl der parallel geschalteten Speicherbausteine, wobei teilweise ein zusätzlicher Halbleiterspeicherbaustein zur Fehlerkorrektur zusätzlich parallel geschaltet wird. Je nachdem, ob nur die steigenden oder sowohl die steigenden als auch die fallenden Taktflanken des Clock-Signals zur Datenübertragung genutzt werden, unterscheidet man zwischen SDR-SDRAMs (Single Data Rate) und DDR-SDRAMs (Double Data Rate).

Auf der Hauptplatine werden die Speichermodule ebenfalls parallel zueinander verschaltet. Zur Ansteuerung eines spezifischen Speichermoduls dient das Signal "Chip-Select", wodurch der Datenbus jeweils eines einzigen Speichermoduls ausgewählt wird. Das Chip-Select-Signal begrenzt die Parallelität der Ansteuerung; dadurch werden alle Speicherbausteine nur eines einzigen Speichermoduls parallel zueinander angesteuert.

Bei SDRAMs ist die oben erwähnte bausteinspezifische Ansteuerung zumindest während des normalen Speicherbetriebs nicht möglich. Dies scheitert bereits an der modulinternen Parallelschaltung sämtlicher Halbleiterspeicherbausteine.

Die Speichermodule der anderen Bauweise heißen RDRAMs, benannt nach dem Anbieter Rambus. Bei dem Rambus-System werden mehrere Speichermodule, die in Modulschächte einer Hauptplatine eingesteckt sind, in Reihe geschaltet. Bei der sogenannten Initialisierung eines Speichermoduls oder der Gesamtheit mehrerer Speichermodule erhält jeder Speicherbaustein eine bausteinspezifische Speicherkennung. Diese Daisy-Chain-Initialisierung ermöglicht eine unmittelbare Ansteuerung eines bestimmten Speicherbausteins. Die Speicherbausteine eines Speichermoduls sind auch hier parallel zueinander verschaltet; es wird ein im Vergleich zu SDRAMs eher schmaler Datenbus von beispielsweise 16 Datenleitungen verwendet, der beispielsweise innerhalb von 4 Clock-Zeiten (bei DDR-SDRAMs in einem "Burst-8-Modus") Datenblöcke transportiert. Beim Betreiben eines RDRAMs werden die an ein Speichermodul gesendeten Daten gleichzeitig bis zu allen Speicherbausteinen dieses Moduls transportiert. Die Verarbeitung bzw. Aufnahme der Daten geschieht jedoch nur in dem angesprochenen Speicherbaustein. Die übrigen Speicherbausteine "horchen" in dieser Zeit, reagieren jedoch nicht aktiv.

Bei RDRAMs erfolgt also die bausteinspezifische Ansteuerung über die Steuerleitungen, und zwar ausschließlich zum Zweck der Speicherung und Abfrage von Speicherdaten. Sofern zusätzlich bausteinspezifische Daten, etwa Testdaten ehemaliger Speichertests, abgefragt werden sollen, muß der Normalbetrieb unterbrochen werden. Ferner besteht der wesentliche Nachteil, daß beim Ansteuern eines bestimmten Speicherbausteins die übrigen Speicherbausteine desselben Moduls lahmgelegt sind, da sie nicht gleichzeitig über denselben Datenbus des Speichermoduls ansteuerbar sind. Bei der Hintereinanderschaltung mehrerer RDRAMs auf einer Hauptplatine entsteht der weitere Nachteil, daß leere Modulschächte, die nicht besetzt sind, mit Überbrückungsmodulen besetzt werden müssen, weil ansonsten die zeitliche Koordination des Datenaustausches zusammenbricht.

Es ist die Aufgabe der vorliegenden Erfindung, ein Speichermodul und ein Verfahren zu dessen Betrieb bereitzustellen, bei denen ein selektives Ansteuern einzelner Halbleiterspeicherbausteine ohne Unterbrechung des normalen Speicherbetriebs möglich ist, und zwar insbesondere auch zur Abfrage nicht regelmäßig benötigter bausteinspezifischer Informationen. Es ist ferner die Aufgabe der vorliegenden Erfindung, eine neue Art des Datentransports innerhalb eines Speichermoduls sowie innerhalb einer Anordnung mehrerer Speichermodule zu ermöglichen, bei dem eine Mehrzahl von Halbleiterspeicherbausteinen der Reihe nach angesprochen werden kann. Dieses sukzessive Ansprechen mehrerer Halbleiterspeicherbausteine soll insbesondere durch eine einzige, einmalige Anweisung ermöglicht werden.

Diese Aufgabe wird hinsichtlich des Speichermoduls erfindungsgemäß dadurch gelöst, daß eine über eine zweiten Außenkontakt der Leiterplatte elektrisch ansteuerbare, zu einem ersten Halbleiterspeicherbaustein führende erste Anschlußleitung und eine über einen dritten Außenkontakt der Leiterplatte auslesbare, zu einem letzten Halbleiterspeicherbaustein führende zweite Anschlußleitung sowie mindestens eine von jeweils einem Halbleiterspeicherbaustein zu jeweils einem anderen Halbleiterspeicherbaustein führende Verbindungsleitung vorgesehen sind, wobei die Halbleiterspeicherbausteine durch die beiden Anschlußleitungen und durch die mindestens eine Verbindungsleitung zu einer Reihenschaltung zwischen dem zweiten und dem dritten Außenkontakt der Leiterplatte verschaltet sind.

Erfindungsgemäß wird zwischen zwei Außenkontakten der Leiterplatte eines Speichermoduls eine elektrische Schleife vorgesehen, in die alle Halbleiterspeicherbausteine zwischengeschaltet sind. Verbindungsleitungen führen von jeweils einem Halbleiterspeicherbaustein zum nächsten; eine direkte Verbindung oder Abzweigung von diesen Zwischenleitungen zu einem Außenkontakt existiert somit nicht. Eine derartige Verschaltung ist bei Speichermodulen, bei denen alle Speicherbausteine über sich stammbaumartig verzweigende Leitungen gemeinsam an dieselben Außenkontakte der Leiterplatte angeschlossen sind, nicht üblich.

Angesichts der Gleichwertigkeit der Halbleiterspeicherbausteine untereinander erscheint es zunächst abwegig, zwei der Halbleiterspeicherbausteine, d.h. einen ersten und einen letzten, unmittelbar mit elektrischen Außenkontakten zu verbinden, während die übrigen Halbleiterspeicherbausteine Leitungen besitzen, die nur zu benachbarten Speicherbausteinen führen, aber keine Verbindung zu irgendeinem Außenkontakt besitzen. Erfindungsgemäß jedoch ist die mit Hilfe der oben beschriebenen Verbindungsleitungen gebildete Reihenschaltung als elektrische Schleife zwischen zwei Außenkontakten der Leiterplatte zwischengeschaltet.

Eine solche elektrische Schleife, die von einem Außenkontakt oder von einem daran angeschlossenen Pufferbaustein auf der Leiterplatte beginnend einen Halbleiterspeicherbaustein nach dem anderen durchläuft und am Ende wieder zu einem weiteren Außenkontakt oder Pufferbaustein zurückführt, entspricht nicht dem von herkömmlichen Modulleiterplatten gewohnten Prinzip, eine von einem Außenkontakt ausgehende Leitung an einem Halbleiterspeicherbaustein (wie im Falle von Datenleitungen) oder im Falle einer stammbaumartigen Verzweigung an mehreren oder allen Halbleiterspeicherbausteinen (wie im Falle von Adreßleitungen oder Steuerleitungen) enden zu lassen; sowohl SDRAMs- als auch RDRAMs-Leiterplatten besitzen eine stammbaumartige oder kammartige Verschaltung sämtlicher Speicherbausteine, die sich jeweils an den Leitungsenden befinden. Erfindungsgemäß hingegen wird die oben genannte Verschaltung, die eine durch das Speichermodul durchgezogene Schleife darstellt, für eine neue Art der Speicheransteuerung genutzt. Obwohl die elektrische Schleife, die sämtliche Speicherbausteine der Reihe nach durchläuft, ohne einen bestimmten Speicherbaustein zu bevorzugen, a priori ein bausteinselektives Ansteuern einzelner Speicherbausteine nicht zu ermöglichen scheint, können erfindungsgemäß dann, wenn die über die elektrische Schleife oder anderweitig zu den Speicherbausteinen gelangenden Daten speichermodulspezifische Informationen enthalten, durchaus bestimmte Speichermodule selektiv angesteuert werden. Selbst wenn jeder Speicherbausteine die über die elektrische Schleife erhaltenen Daten verarbeitet, kann die Art und Weise, wie diese Verarbeitung geschieht, mit Hilfe der Daten selbst oder mit Hilfe einer anderweitigen Ansteuerung einzelner Speicherbausteine bausteinspezifisch beeinflußt werden. Dadurch wird es möglich, daß innerhalb der Kette der Speicherbausteine ein einzelner Speicherbaustein die über die elektrische Schleife erhaltenen Daten anders verarbeitet als die übrigen Speicherbausteine, so daß am Ende der Kette ein für den betreffenden Speicherbaustein spezifisches Datensignal an den Außenkontakt am Ende der elektrischen Schleife ausgegeben wird. Dieses bausteinspezifische Datensignal kann deshalb dem betreffenden Speicherbaustein zugeordnet werden und bausteinspezifische Informationen ohne Störung des herkömmlichen Parallelbetriebs auf dem Speichermodul transportieren. Auf diese Weise lassen sich sowohl SDRAM- als auch RDRAM-Speichermodule zum jederzeitigen Abrufen bausteinspezifischer Zusatzinformationen ausrüsten.

Eine bevorzugte Ausführungsform sieht vor, daß die Reihenschaltung so ausgebildet ist, daß über den zweiten Außenkontakt an den ersten Halbleiterspeicherbaustein gesendete Daten über die Verbindungsleitungen zeitversetzt an den jeweils nächsten Halbleiterspeicherbaustein der Reihenschaltung wei tergeleitet werden. Hierbei ist die elektrische Schleife zwischen dem zweiten und dem dritten Außenkontakt ausschließlich für den unidirektionalen Datentransport eingerichtet; die Weiterleitung der ursprünglich eingegebenen oder durch einen der Speicherbausteine veränderten Daten erfolgt über die Verbindungsleitungen zum nächsten Speicherbaustein zeitlich versetzt. Der zeitliche Versatz zwischen dem Datentransport zweier an denselben Speicherbaustein angeschlossene Verbindungsleitung wird vorzugsweise sehr groß gewählt im Vergleich zur Clock-Taktzeit, um in den Speicherbausteinen auch komplexe Abfragen, beispielsweise von umfangreichen Testdaten zu ermöglichen.

Vorzugsweise ist vorgesehen, daß eine über einen vierten Außenkontakt der Leiterplatte elektrisch ansteuerbare, die Halbleiterspeicherbausteine parallel zueinander verbindende dritte Anschlußleitung vorgesehen ist, durch welche die Halbleiterspeicherbausteine mit Hilfe individueller Speicherkennungen jeweils einzeln selektiv zu weiteren Halbleiterspeicherbausteinen aktivierbar sind. Hierbei erfolgt die Auswahl eines bestimmten Speicherbausteins nicht mit Hilfe der über die elektrische Schleife übermittelten Daten, sondern mit Hilfe eines zusätzlichen Auswahlsignals, welches an alle Halbleiterspeicherbausteine gesendet, aber aufgrund seiner bausteinspezifischen Kennung nur einen Speicherbaustein anspricht. Dadurch wird in diesem Baustein ein Verarbeitungsprozeß in Gang gesetzt, der zur Ausgabe, Eingabe oder Transformation der gewünschten bausteinspezifischen Informationen führt.

Vorzugsweise ist vorgesehen, daß ausschließlich solche Halbleiterspeicherbausteine, die mit Hilfe der dritten Anschlußleitung selektiv aktiviert sind, veranlaßt werden, über die Reihenschaltung empfangene Daten vor einer Weiterleitung an den jeweils nächsten Halbleiterspeicherbaustein zu verändern oder zu ergänzen. Bei dieser Ausführungsform sind die nicht ausgewählten Speicherbausteine so konfiguriert, daß sie le diglich zur zeitversetzten Weiterleitung der über die elektrische Schleife fließende Daten dienen, ohne diese selbst zu ändern, zumindest nicht hinsichtlich ihres relevanten Inhalts. Der ausgewählte Speicherbaustein hingegen verarbeitet die eingehenden Daten und gibt geänderte, vorzugsweise um einen bausteinspezifischen Datenzusatz ergänzte Daten an die Verbindungsleitungen zum nächsten Halbleiterspeicherbaustein weiter. Diese Informationen werden über den dritten Außenkontakt ausgelesen und auf einer Hauptplatine ausgewertet.

Vorzugsweise ist vorgesehen, daß das Speichermodul so ausgebildet ist, daß bei einer Inbetriebnahme des Speichermoduls jedem Halbleiterspeicherbaustein der Reihenschaltung eine individuelle Speicherkennung zugeordnet wird, die einer fortlaufende Nummer des jeweiligen Halbleiterspeicherbausteins innerhalb der Reihenschaltung entspricht. Bei dieser besonderen Ausführungsform wird nicht nur ein, sondern jeder Halbleiterspeicherbaustein dazu veranlasst, die bei ihm über die jeweilige Verbindungsleitung eingehenden Daten zu verändern oder zu ergänzen. Dabei kann die Zahl der Änderungen oder Ergänzungen dazu verwendet werden, der Hauptplatine Auskunft über die Gesamtzahl von angeschlossenen Speicherbausteinen eines oder mehrerer Speichermodule mitzuteilen. Ebenso kann diese Ausführungsform dazu benutzt werden, jedem Speicherbaustein eine bausteinspezifische Speicherkennung zuzuordnen, die später nach Inbetriebsetzung des Speichermoduls zur bausteinselektiven Ansteuerung benutzt werden kann. Diese Arten von Initialisierung haben gegenüber mit Hilfe von Laserfuses oder elektrischen Fuses in die Bausteine eingebrannte Speicherkennungen den Vorteil, daß sie bei jedem Inbetriebsetzen des Speichermoduls erneut aufgebaut und zugeordnet werden und sich im Falle zwischenzeitlich geänderter Bestückungen des Speichermoduls mit Speicherbausteinen oder einer Hauptplatine mit Speichermodulen automatisch anpaßt werden können.

Vorzugsweise ist vorgesehen, daß das Speichermodul so ausgebildet ist, daß bei jeder Inbetriebnahme des Speichermoduls jeder Halbleiterspeicherbaustein, der über die Reihenschaltung eine Speicherkennung empfängt, die seiner fortlaufenden Nummer innerhalb der Reihenschaltung entspricht, an die Verbindungsleitung zum jeweils nächsten Halbleiterspeicherbaustein oder an die zweite Anschlußleitung eine Speicherkennung ausgibt, die der nächsthöheren fortlaufenden Nummer eines Halbleiterspeicherbausteins entspricht. Das am Ende der Reihenschaltung an den dritten Außenkontakt ausgegebene Signal gibt somit unmittelbar die Gesamtzahl der eingesetzten Speicherbausteine oder alternativ dazu eine Mengenangabe des insgesamt verfügbaren Speicherumfangs wieder.

Vorzugsweise ist vorgesehen, daß die über die ersten Außenkontakte ansteuerbaren Leitungen Adreßleitungen und Steuerleitungen sind. Mit Hilfe der Adreßleitungen werden Speicheradressen in sämtlichen Halbleiterspeicherbausteinen gleichzeitig angesteuert; die Steuerleitungen dienen zum Übermitteln von Schreib-, Lese- und weiteren Befehlen.

Die Halbleiterspeicherbausteine enthalten vorzugsweise flüchtige Schreib-Lese-Speicher, insbesondere DRAMs.

Schließlich ist vorgesehen, daß die ersten Außenkontakte und der zweite und der dritte Außenkontakt in einer gemeinsamen Kontaktleiste der Leiterplatte angeordnet sind.

Mit Hilfe eines erfindungsgemäßen Speichermoduls wird ebenfalls eine Speichermodulanordnung mit einer Hauptplatine mit mehreren Modulschächten weitergebildet, wobei an einen oder an mehrere Modulschächte jeweils ein Speichermodul nach einem der oben beschriebenen Ausführungsformen angeschlossen ist und wobei jeder Modulschacht zwei Kontakte zum beidseitigen Anschließen einer Reihenschaltung von Halbleiterspeicherbausteinen aufweist.

Das erfindungsgemäße Speichermodul ermöglicht eine neuartige Verschaltung mehrerer Speichermodulschächte einer Hauptplati ne; infolge der jeweils ein Speichermodul schleifenförmig durchlaufenden Reihenschaltungen können mit Hilfe der jeweils zwei Kontakte pro Modulschacht Reihenschaltungen sämtlicher Halbleiterspeicherbausteine aller Modulschächte gebildet werden. Die sich ergebende Gesamtkette von Speicherbausteinen eignet sich zum Hochzählen und individuellen Kennzeichnen aller Speicherbausteine entsprechend ihrer Gesamtzahl auf der Hauptplatine, dadurch erkennt die Hauptplatine auch nach einem Umstecken oder Austausch von Speichermodulen jede Änderung hinsichtlich der Anzahl oder des Speicherumfangs der Speicherbausteine und ermöglicht dadurch Remote Access-Steuerungen, die ohne aktiv veranlaßte Parameteränderungen auskommen.

Eine Ausführungsform sieht vor, daß die Hauptplatine so konstruiert ist, daß über die je zwei Kontakte der Modulschächte die Halbleiterspeicherbausteine aller an die Modulschächte angeschlossenen Speichermodule zu einer einzigen Reihenschaltung verbunden sind. Verbindungsleitungen der Hauptplatine verbinden hierbei zwei Kontakte einander benachbarter Modulschächte.

Eine weitere Ausführungsform sieht vor, daß die Hauptplatine so konstruiert ist, daß mit Hilfe einer Modulkennung je eine Reihenschaltung von Halbleiterspeicherbausteinen eines Speichermoduls selektiv zu Reihenschaltungen von Halbleiterspeicherbausteinen weiterer Speichermodule ansteuerbar ist. Hierbei sind die Speichermodule bzw. Modulschächte zueinander parallel geschaltet und werden mit Hilfe eines Chip-Select-Signals selektiv angesteuert. Die weitere, bei herkömmlichen Speichermodulen während des Betriebs nicht mögliche Selektion hinsichtlich eines individuellen Halbleiterspeicherbausteins erfolgt mit Hilfe der oben beschriebenen, das Speichermodul schleifenförmig durchlaufenden Reihenschaltung.

Die Erfindung betrifft ferner ein Verfahren zum Betreiben eines Speichermoduls mit einer Reihenschaltung mit einer Mehr zahl von Halbleiterspeicherbausteinen, die auf einer Leiterplatte zwischen zwei Außenkontakten der Leiterplatte in Reihe geschaltet sind. Erfindungsgemäß werden Daten über einen der beiden Außenkontakte an einen ersten Halbleiterspeicherbaustein und über Verbindungsleitungen jeweils zeitversetzt von einem Halbleiterbaustein zu einem nächsten Halbleiterbaustein und von einem letzten Halbleiterspeicherbaustein zu dem zweiten der beiden Außenkontakte geleitet. Durch diese Art des Datentransports durch sämtliche Halbleiterspeicherbausteine hindurch wieder zurück zu einem Außenkontakt kann die elektrische Schleife zum sukzessiven Übertragen bereitgestellter Daten an den jeweils nächsten Halbleiterspeicherbaustein und – im Falle eines ausgewählten Halbleiterbausteins – unter Veränderung der Daten vorgenommen werden. Der Datentransport erfolgt hier vom ersten bis zum letzten Halbleiterspeicherbaustein ohne eine Rückkopplung der in der Mitte der Reihenschaltung angeordneten Speicherbausteine zu einem der Außenkontakte der Leiterplatte, durch welche herkömmlich bei SDRAMs wie auch RDRAMs die Halbleiterspeicherbausteine angesteuert werden; durch das ausschließliche Weitergeben von Daten, gegebenenfalls nach deren Änderung oder Ergänzung, über Verbindungsleitungen zwischen jeweils zwei Speicherbausteinen ohne jede Rückkopplung mit einer Hauptplatine wird eine neue Art des Datentransports für Speichermodule nutzbar gemacht.

Eine bevorzugte Ausführungsart sieht vor, daß mit Hilfe einer individuellen Speicherkennung ein einzelner Halbleiterspeicherbaustein selektiv zu den übrigen Halbleiterspeicherbausteinen dazu veranlaßt wird, über die Reihenschaltung empfangene Daten vor der Weiterleitung an den jeweils nächsten Halbleiterspeicherbaustein zu verändern oder zu ergänzen.

Vorzugsweise ist vorgesehen, daß bei Inbetriebnahme des Speichermoduls jedem der in Reihe geschalteten Halbleiterspeicherbausteine eine individuelle Speicherkennung zugeordnet wird, die einer fortlaufenden Nummer der jeweiligen Speicherbausteins innerhalb der Reihenschaltung entspricht, wobei die Speicherkennungen nur während des Betriebs des Speichermoduls erhalten bleiben. Das Erlöschen der zugeordneten Speicherkennungen bei Abschalten des Speichermoduls oder einer Hauptplatine hat den Vorteil, daß auch nach einem Umstecken oder Verändern von Speichermodulen in Modulschächten einer Hauptplatine beim späteren Anschalten die elektrischen Schleifen durch die Speichermodule zusammen die geänderte Speicherkonfiguration in Form veränderter Speicherkennungen wiedergeben, ohne daß hierzu ein Eingriff von außen, beispielsweise eine aktive Parameteranpassung erforderlich ist.

Vorzugsweise ist vorgesehen, daß mit Hilfe der Reihenschaltungen Informationen selektiv aus einem Halbleiterspeicherbaustein ausgelesen oder in ihn eingeschrieben werden, indem dieser Speicherbaustein mit Hilfe seiner Speicherkennung dazu angewiesen wird, als einziger der in Reihe geschalteten Halbleiterspeicherbausteine Daten, die von dem ersten der beiden Außenkontakte über die Halbleiterspeicherbausteine zu den zweiten der beiden Außenkontakte geleitet werden, zu verändern oder zu ergänzen. Die übrigen Speicherbausteine dienen hier lediglich zur zeitverzögerten Weiterleitung der Daten, jedoch ohne sie zu ändern. Die Zeitverzögerung ist anders als in RDRAM-Speichermodulen nicht durch äußere Bedingungen vorgegeben.

Die Erfindung wird nachstehend anhand der 1 bis 7 erläutert. Es zeigen:
1 eine schematische Draufsicht auf ein erfindungsgemäßes Speichermodul,
2 eine schematische Darstellung der Reihenschaltung von Halbleiterspeicherbausteinen des Speichermoduls aus 1,
3 eine schematisch-tabellarische Auflistung von Kenndaten mehrerer aufeinanderfolgender Halbleiterspeicherbausteine zu verschiedenen Zeitpunkten,
4 eine erfindungsgemäße Speichermodulanordnung gemäß einer ersten Ausführungsform,
5 eine erfindungsgemäße Speichermodulanordnung gemäß einer weiteren Ausführungsform,
6 eine schematische Darstellung der in der Reihenschaltung aus 2 transportierten Daten und
7 ein Beispiel eines Flußdiagramms, das die Art und die Reihenfolge des Zugriffs auf die Halbleiterspeicherbausteine der Reihenschaltung beschreibt.
1 zeigt ein erfindungsgemäßes Speichermodul 1, auf dessen Leiterplatte 2 mehrere Halbleiterspeicherbausteine 3 angeordnet sind. Sie sind wie in herkömmlicher Weise parallel zueinander über Adreßleitungen 16 und Steuerleitungen 17 – gegebenenfalls über zwischengeschaltete Zwischenspeicher oder Pufferbausteine ("Buffer") – mit ersten Außenanschlüssen 6, 7 der Leiterplatte 2 verbunden. In 1 ist jeweils nur eine sich von einem Adreßleitungskontakt 6 bzw. Steuerleitungskontakt 7 stammbaum- oder kammartig verzweigende Adreßleitung 16 bzw. Steuerleitung 17 dargestellt; in der Praxis wird ein ganzer Bus entsprechender Leitungen vorgesehen sein. Erfindungsgemäß besitzt das Speichermodul 1 eine Reihenschaltung von Halbleiterspeicherbausteinen 3, die elektrisch zwischen einen zweiten Außenkontakt 4 und einem dritten Außenkontakt 5 der Leiterplatte 2 (bzw. zwischen mit diesen Außenkontakten verbundenen Zwischenspeichern oder Pufferbausteinen) geschaltet sind und somit eine elektrische Schleife bilden. Entlang dieser elektrischen Schleife können Daten D0 von dem zweiten Außenkontakt 4 zu einem ersten Halbleiterspeicherbaustein 3a, von diesem über Verbindungsleitungen 18 zu weiteren, jeweils nächsten angeschlossenen Halbleiterspeicherbausteinen 3b, 3c, ... und schließlich zu einem letzten Halbleiterspeicherbaustein 3n geleitet werden, von dem sie über eine zweite Anschlußleitung 15 und den dritten Außenkontakt 5 einer Hauptplatine, an die das Speichermodul 1 anschließbar ist, zugeführt werden können. Die erste 14 und die zweite Anschlußleitung 15 sind einander gleichwertig, wobei bei unidirektionalem Betrieb des Schaltkreises die eine Zuleitung 14 eine Eingangsleitung und die andere Zuleitung 15 eine Ausgangsleitung des Speichermoduls darstellt. Dazwischen werden in Richtung der dargestellten Pfeile Daten D0 entlang der Kette von Speicherbausteinen 3 transportiert, wobei einzelne Speicherbausteine 3b, die selektiv zu den übrigen Speicherbausteinen 3a, 3c,... 3n, beispielsweise mit Hilfe einer bausteinspezifischen Speicherkennung Q2, ausgewählt sind, veranlaßt werden, die empfangenen Daten D0 zu ändern oder zu ergänzen und die geänderten oder ergänzten Daten D2 an die nachfolgende Kette angeschlossener Speicherbausteine 3c,..., 3n weiterzuleiten. Die nicht ausgewählten Speicherbausteine 3a, 3c,..., 3n, die auf die jeweils gewählte bausteinspezifische Speicherkennung Q2 nicht reagieren, verändern die über die Verbindungsleitungen 18 bereitgestellten Daten D2 inhaltlich nicht, so daß aus den am dritten Außenkontakt 5 auslesbaren Daten bausteinspezifische Informationen sowie derjenige Baustein, dem sich zugeordnet sind, ablesbar sind.
Die bausteinspezifische Speicherkennung Q2 kann entweder über die elektrische Reihenschaltung zwischen den Außenkontakten 4, 5 oder über eine zusätzliche, die Halbleiterspeicher parallel ansteuernde Leitung 19 bereitgestellt werden; im angesprochenen Speicherbaustein 3b wird ein Prozeß P in Gang gesetzt, der dafür sorgt, daß die über die elektrische Schleife empfangenen Daten D0 nicht einfach weitergeleitet, sondern verarbeitet, d.h. gespeichert, zum Weiterleiten weiterer Informationen D2 genutzt oder umgewandelt oder ergänzt werden.
In beiden Fällen erfolgt die selektive Ansteuerung eines bestimmten Halbleiterspeicherbausteins 3b nicht über die parallel verzweigten Steuerleitungen 17 oder Adreßleitungen 16, die während des normalen Speicherbetriebs stets ausgelastet sind. Der Speicherbetrieb braucht somit nicht unterbrochen zu werden, um zusätzliche Informationen, etwa Testdaten oder sonstige bausteinspezifische Informationen zwischenzeitlich abzufragen.
Vor allem ermöglicht die elektrische Schleife zwischen den Außenkontakten 4, 5 ein Weiterreichen beliebiger Daten von jeweils einem Halbleiterspeicherbaustein 3 zu einem nächsten in geordneter Reihenfolge, wodurch grundsätzlich tabellarische Anhäufungen von bausteinspezifischen Daten aller Halbleiterspeicherbausteine 3 auslesbar oder auch von der Gesamtzahl der Halbleiterspeicherbausteine 3 abhängige Rechenoperationen wie etwa eine an der Position eines Halbleiterspeichers innerhalb der Reihenschaltung angelehnte Initialisierung durchführbar sind. Für die von allen Halbleiterspeicherbausteinen 3 ausgegebenen Informationen ist lediglich eine einzige Ausgangsleitung 15 erforderlich, welche ebenso wie die Eingangsleitung 4 lediglich einen einzigen Außenkontakt 5 in der Kontaktleiste 8 benötigt. Selbst wenn in der Realität die Zuleitungen 14, 15 und die Verbindungsleitungen 18 als Leitungsbus mit jeweils mehreren parallel zueinander laufenden Leitungen ausgeführt sind, kommt die erfindungsgemäß eingesetzte elektrische Schleife mit in Reihe geschalteten Halbleiterspeicherbausteinen 3 mit einer extrem geringen Anzahl zusätzlicher Außenkontakte aus.
2 zeigt schematisch eine Reihenschaltung R, die durch die elektrische Schleife zwischen den Außenkontakten 4, 5 gebildet wird. Die von dem zweiten Außenkontakt 4 elektrischen ansteuerbare erste Zuleitung 14 führt zu einem ersten Halbleiterspeicherbaustein 3a, von dort über Verbindungsleitungen 18 zu weiteren 3b, 3c,... und schließlich zu einem letzten Halbleiterspeicherbaustein 3n, von wo sie über die zweite Zu leitung 15 durch den dritten Außenanschluß, einen Ausgangsanschluß auslesbar ist. Der vorzugsweise unidirektionale Datentransport erfolgt wie dargestellt in Pfeilrichtung von links nach rechts, d.h. vom zweiten 4 zum dritten Ausgangsanschluß 5.
Eine solche Reihenschaltung R kann erfindungsgemäß dazu eingesetzt werden, um jedem Halbleiterspeicherbaustein eine individuelle, seiner fortlaufenden Nummer entsprechende Speicherkennung zuzuordnen. Dazu werden gemäß 3 über die erste Zuleitung 14 einem ersten Speicherbaustein 3a Kenndaten K0 zugeleitet, die zunächst über einen längeren Zeitraum bis zur Zeit t1 über die Verbindungsleitungen 18 an sämtliche nachfolgenden Speicherbausteine 3 weitergeleitet werden, wobei jede Verbindungsleitung 18 einen vorgegebenen oder variablen Zeitversatz verursacht. Zum Zeitpunkt t1 erhält der erste Speicherbaustein 3a erstmals ein Signal, welches diesen Speicherbaustein 3a veranlaßt, zur Zeit t2 eine seiner fortlaufenden Nummer "Eins" entsprechende Speicherkennung K1 an die Verbindungsleitung 18 auszugeben. Zum Zeitpunkt t2 geben die übrigen Speicherbausteine noch das ursprüngliche Signal K0 weiter, wie in 3 tabellarisch dargestellt. Die in der Tabelle ausgegebenen Speicherkennungen ändern sich mit jedem Zeitintervall in einem benachbarten, weiteren Speicherbaustein. Zum Zeitpunkt t3 gibt der erste Speicherbaustein 3a wieder seine Speicherkennung K0 aus, inzwischen jedoch hat der nächste Speicherbaustein 3d die vorherige Kennung K1 erhalten und gibt als Reaktion darauf dessen eigene Speicherkennung K2 aus, die seiner fortlaufenden Nummer "Zwei" innerhalb der Reihenschaltung R entspricht. Zum Zeitpunkt t4 hat der dritte Speicherbaustein 3c diese Kennung erhalten diese in seine eigene Kennung K3 umgewandelt. Dem folgt zu einem Zeitpunkt t5 auch schließlich der letzte Halbleiterspeicherbaustein 3n, der schließlich an die zweite Zuleitung 15 die ihm zugeordnete Speicherkennung K4 weiterleitet. Das über den dritten Außenanschluss 5 weitergeleitete Speicherkennungssignal K4 zeigt einer Hauptplatine an, daß das Speichermodul mit insgesamt 4 Halbleiterspeicherbausteinen 3 belegt ist.
4 zeigt eine erfindungsgemäße Speichermodulanordnung 10 mit einer Hauptplatine 20, auf der vier Modulschächte 21 für je ein erfindungsgemäßes Speichermodul 1 vorgesehen sind. Auf der Hauptplatine 20 ist ferner eine Steuereinheit 25, etwa ein Controller vorgesehen, der zwei Leitungen zu einem Kontakt 22 eines ersten Modulschachts und zu einem weiteren Kontakt 23 eines letzten Modulschachts besitzt. Jeder Modulschacht 21 besitzt jeweils zwei Kontakte 22, 23, die bei angeschlossenem Speichermodul 21 zu jeder elektrischen Schleife verbunden werden, die auf jedem Speichermodul 21 eine Mehrzahl von Halbleiterspeicherbausteinen nacheinander durchläuft. Auf der Hauptplatine 20 sind diese modulinternen Reihenschaltungen zusätzlich durch Verbindungsleitungen 24 zu einer speichermodulübergreifenden Reihenschaltung R' verbunden. Somit kann bei dem in 4 dargestellten Ausführungsbeispiel mit Hilfe der erfindungsgemäßen Reihenschaltung ein modulübergreifendes Hochzählen sämtlicher Halbleiterspeicherbausteine oder ihrer Speicherbereiche durchgeführt werden. Auch nach einem Umstecken von Speichermodulen und einer erneuten Inbetriebnahme werden geänderte Speicherbausteinanordnungen automatisch berücksichtigt.
5 zeigt eine weitere erfindungsgemäße Speichermodulanordnung 10, auf deren Hauptplatine 20 die Speichermodule 1 zueinander parallel geschaltet sind. Dazu sind pro Modulschacht 21 je zwei von dem Controller 25 ausgehende Leitungen angeordnet, über die ein Chip-Select-Signal M3 zur selektiven Ansteuerung eines bestimmten Speichermoduls, das heißt einer bestimmten speichermodulinternen Reihenschaltung R3 übertragen wird. Aufgrund der spezifischen Modulkennung wird nur eine einzige speichermodulinterne Reihenschaltung von Speicherbausteinen 3 angesprochen, wohingegen die Reihenschaltungen R1, R2, R4 der übrigen Speichermodule 1, wie durch Leitungsunterbrechungen oberhalb der Modulschächte 21 angedeutet, durch das Signal M3 zur Auswahl eines bestimmten Moduls oder einer bestimmten Modulseite in einen passiven Zustand versetzt werden. Bei der Ausführungsform gemäß 5 können herkömmlichen Chip-Select-Signale M3 ohne Hinzufügung neuer Signale weiterverwendet und zur Abfrage von Daten individueller Speicherbausteine 3 eingesetzt werden.
6 zeigt schematisch den Datentransport entlang einer erfindungsgemäßen Reihenschaltung eines Speichermoduls, wie sie in 2 oder auch in 5 angedeutet ist. Von dem zweiten Außenkontakt 4 eines Speichermoduls gelangen Daten D0 in Pfeilrichtung zu einem ersten Speicherbaustein 3a und von dort, da dieser Baustein nicht selektiv ausgewählt wird, verändert über eine Verbindungsleitung 18 in Pfeilrichtung zu einem ausgewählten, mittels eines Auswahlsignals Q2 selektiv aktivierten Speicherbaustein 3d. In Folge der bausteinspezifischen Abfrage wird ein geänderter Datensatz D2 über die weiteren Verbindungsleitungen 18 in Pfeilrichtung zu den übrigen Halbleiterspeicherbausteinen übermittelt, wobei die geänderten Daten D2 vorzugsweise die ursprünglichen Daten D0 und ergänzende Daten J enthalten, so daß an dem dritten Außenkontakt 5 des Speichermoduls ein längerer Datensatz ausgelesen wird. Während zueinander zeitverzögert mehrere oder auch alle Speicherbausteine 3a,... 3n zeitversetzt zueinander selektiv zu den jeweils übrigen Speicherbausteinen angesteuert, wird der durch den Außenkontakt 5 ausgelesene Datensatz im Extremfall so viele ergänzende Datensätze enthalten, wie Speicherbausteine 3a,... 3n in der Reihenschaltung des Speichermoduls enthalten sind. Vorzugsweise wird hierfür der Zeitversatz vom Lesen eines über eine Verbindungsleitung 18 übermittelten Datensatzes durch einen bestimmten Speicherbaustein bis zu dessen Weiterleitung an eine weitere Verbindungsleitung 18 eine Zeitdifferenz eingehalten, die ausreicht, um in der Zwischenzeit einen nächsten Speicherbaustein in der Reihenschaltung selektiv zu aktivieren.
7 zeigt ein Beispiel eines Flußdiagramms, welches den Datentransport entlang der erfindungsgemäßen Reihenschaltung von Speicherbausteinen, wie sie beispielsweise in den 2, 5 und 6 dargestellt ist, aufzeigt. Nach einem Eingangscode EC wird ein Kommandocode CC mit Abfragebefehlen oder sonstigen Kommandos über einen Modulaußenkontakt zu einem ersten Speichermodul übertragen. In der Regel wird ein Device-Code DC zur spezifischen Ansteuerung eines bestimmten Speicherbausteins folgen, der im Beispiel der 7 über die Reihenschaltung selbst übermittelt wird, aber auch über eine parallel verzweigte Leitung 19 wie in 1 übermittelt werden kann. Danach folgen einige optionale Schritte LP, LA und J, die aber jeweils einzeln und unabhängig voneinander umgangen werden können, wie anhand der 7 rechts und links von diesen Schritten abgebildeten Umleitungen angedeutet. In einem Abschnitt LP der übertragenen Daten werden Listen von einen spezifischen Baustein betreffenden Parametern abgefragt oder eingegeben oder es wird eine sonstige Operation, die solche Parameter betrifft, veranlaßt. Solche Parameter können Testdaten früherer Chiptests sein, ebenso beispielsweise auch Chipkennungen oder Kodierungen des Speicherumfangs. In einem nächsten Schritt LA wird eine Liste ausgegebener Daten erstellt, die im nachfolgenden Teil der Reihenschaltung jeweils mittransportiert wird. In einem weiteren Schritt J werden ergänzende Daten hinzugefügt, die über den restlichen Teil der Reihenschaltung weitergeleitet und an deren Ende ausgelesen werden. Die Abfrage der Schritte LP, LA und/oder J kann mehrfach vorgesehen sein, wenn mehrere Speicherbausteine nacheinander individuell angesteuert werden und jeweils zusätzliche Ausgabelisten LA oder ergänzende Daten J dem eingelesenen Datenstrom anhängen. Die jeweilige Auswahl des betreffenden Speicherbausteins geschieht über in dem Datensatz wiederholt angebundene Device-Codes DC, die an unterschiedlichen Stellen des Datensatzes vorhanden sind. Auf diese Weise entstehen die im Flußdiagramm der 7 enthaltenen logischen Schleifen zwischen dem Kommandocode CC und einem Ausgangscode AC. Die gesamte in 7 dargestellte Datenfolge zwischen dem Ein gangscode EC und dem Ausgangscode AC enthält denjenigen Datensatz, der schließlich am Ende der Reihenschaltung nach einem einmaligen Übermitteln eines Datensatzes an einem ersten Speicherbaustein und der Übermittlung an alle übrigen Speicherbausteine, gegebenenfalls unter Einschluß von Änderungen oder Hinzufügungen, ausgegeben wird. Trotz der in dem Flußdiagramm enthaltenen logischen Schleifen ist zum Auslesen des durch das Flußdiagramm angedeuteten Datensatzes nur eine einmalige Abfrage über die modulinterne Reihenschaltung der Speicherbausteine erforderlich. Ein wiederholtes Ansprechen einzelner Speicherbausteine über die herkömmlich dafür verwendeten parallel verzweigten Adreßleitungen 16 oder Steuerleitungen 17, insbesondere das mehrmalige Nutzen dieser Leitungen zur selektiven Ansteuerung mehrere Speicherbausteine kann erfindungsgemäß entfallen.

1: Speichermodul
2: Leiterplatte
3; 3a ...3n: Halbleiterspeicherbaustein
4: Zweiter Außenkontakt
5: Dritter Außenkontakt
6: Erster Außenkontakt (Adreßleitungskontakt)
7: Erster Außenkontakt (Steuerleitungskontakt)
8: Kontaktleiste
9: Vierter Außenkontakt
10: Speichermodul
14: Erste Zuleitung
15: Zweite Zuleitung
16: Adreßleitung
17: Steuerleitung
18: Verbindungsleitung
19: Dritte Anschlußleitung
20: Hauptplatine
21: Modulschacht
22, 23: Kontakt des Modulschachts
24: Verbindungsleitung
25: Steuereinheit
AC: Ausgangscode
CC: Befehlscode
D0: Datensatz
D2: Veränderter Datensatz
DC: Device-Code
EC: Eingangscode
J: Ergänzender Datensatz
Kn: Bausteinspezifische Speicherkennung
LA: Ausgabeliste
LP: Parameterliste
M3: Chip-Select-Signal
n: Fortlaufende Nummer der Halbleiterspeicherbau
: steine
P: Bausteininterner Rechenprozeß
R; R1,..., R4: Modulinterne Reihenschaltung
R': Modulübergreifende Reihenschaltung

Claims

Speichermodul (1) mit einer elektronischen Leiterplatte (2) und mit einer Mehrzahl von Halbleiterspeicherbausteinen (3), wobei über erste Außenkontakte (6, 7) der Leiterplatte elektrisch ansteuerbare Leitungen (16, 17) sich zu den Halbleiterspeicherbausteinen (3) hin verzweigen und die Halbleiterspeicherbausteine dadurch parallel zueinander verschalten, dadurch gekennzeichnet, daß eine über einen zweiten Außenkontakt (4) der Leiterplatte elektrisch ansteuerbare, zu einem ersten Halbleiterspeicherbaustein (3a) führende erste Anschlußleitung (14) und eine über einen dritten Außenkontakt (5) der Leiterplatte auslesbare, zu einem letzten Halbleiterspeicherbaustein (3n) führende zweite Anschlußleitung (15) sowie mindestens eine von jeweils einem Halbleiterspeicherbaustein zu jeweils einem anderen Halbleiterspeicherbaustein führende Verbindungsleitung (18) vorgesehen sind, wobei die Halbleiterspeicherbausteine (3) durch die beiden Anschlußleitungen (14, 15) und durch die mindestens eine Verbindungsleitung (18) zu einer Reihenschaltung (R) zwischen dem zweiten (4) und dem dritten Außenkontakt (5) der Leiterplatte (2) verschaltet sind.
Speichermodul nach Anspruch 1, dadurch gekennzeichnett, daß die Reihenschaltung (R) so ausgebildet ist, daß über den zweiten Außenkontakt (4) an den ersten Halbleiterspeicherbaustein (3a) gesendete Daten (D0) über die Verbindungsleitungen (18) an den jeweils nächsten Halbleiterspeicherbaustein der Reihenschaltung (R) weitergeleitet werden.
Speichermodul nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß eine über einen vierten Außenkontakt (9) der Leiterplatte (2) ansteuerbare, die Halbleiterspeicherbausteine (3) parallel zueinander verbindende dritte Anschlußleitung (19) vorgesehen ist, durch welche die Halbleiterspeicherbausteine (3b) mit Hilfe individueller Speicherkennungen (Q2) jeweils einzeln selektiv zu weiteren Halbleiterspeicherbausteinen (3a, 3c, 3n) aktivierbar sind.
Speichermodul nach Anspruch 3, dadurch gekennzeichnet, daß ausschließlich solche Halbleiterspeicherbausteine (3b), die mit Hilfe der dritten Anschlußleitung (19) selektiv aktiviert sind, veranlaßt werden, über die Reihenschaltung (R) empfangene Daten (D0) vor einer Weiterleitung an den jeweils nächsten Halbleiterspeicherbaustein (3c) zu verändern oder zu ergänzen.
Speichermodul nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß das Speichermodul so ausgebildet ist, daß bei einer Inbetriebnahme des Speichermoduls jedem Halbleiterspeicherbaustein (3) der Reihenschaltung (R) eine individuelle Speicherkennung (Kn) zugeordnet wird, die einer fortlaufenden Nummer (n) des jeweiligen Halbleiterspeicherbausteins innerhalb der Reihenschaltung entspricht.
Speichermodul nach Anspruch 5, dadurch gekennzeichnet, daß das Speichermodul so ausgebildet ist, daß bei jeder Inbetriebnahme des Speichermoduls jeder Halbleiterspeicherbaustein (3), der über die Reihenschaltung eine Speicherkennung (Kn) empfängt, die seiner fortlaufenden Nummer (n) innerhalb der Reihenschaltung (R) entspricht, an die Verbindungsleitung (18) zum jeweils nächsten Halbleiterspeicherbaustein oder an die zweite Anschlußleitung (15) eine Speicherkennung ausgibt, die der nächsthöheren fortlaufenden Nummer eines Halbleiterspeicherbausteins entspricht.
Speichermodul nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, daß die über die ersten Außenkontakte (6, 7) ansteuerbaren Leitungen (16, 17) Adreßleitungen (16) und Steuerleitungen (17) sind.
Speichermodul nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, daß die Halbleiterspeicherbausteine (3) flüchtige Schreib-Lese-Speicher enthalten.
Speichermodul nach einem der Ansprüche 1 bis 8, dadurch gekennzeichnet, daß die ersten Außenkontakte (6, 7) und der zweite (4) und der dritte Außenkontakt (5) in einer gemeinsamen Kontaktleiste (8) den Leiterplatten (2) angeordnet sind.
Speichermodulanordnung (10) mit einer Hauptplatine (20) mit mehreren Modulschächten (21), wobei an einen oder an mehrere Modulschächte ein Speichermodul (1) gemäß einem der Ansprüche 1 bis 9 angeschlossen ist und wobei jeder Modulschacht (21) zwei Kontakte (22, 23) zum beidseitigen Anschließen einer Reihenschaltung (R) von Halbleiterbausteinen (3) aufweist.
Speichermodulanordnung gemäß Anspruch 10, dadurch gekennzeichnet, daß die Hauptplatine (20) so konstruiert ist, daß über die je zwei Kontakte (22, 23) der Modulschächte (21) die Halbleiterspeicherbausteine (3) aller an die Modulschächte (21) angeschlossenen Halbleiterspeichermodule (1) zu einer einzigen Reihenschaltung (R') verbunden sind.
Speichermodulanordnung nach Anspruch 10, dadurch gekennzeichnet, daß die Hauptplatine (20) so konstruiert ist, daß mit Hilfe einer Modulkennung (M3) je eine Reihenschaltung (R3) von Halbleiterspeicherbausteinen (3) eines Speichermoduls selektiv zu Reihenschaltungen (R1, R2, R4) von Halbleiterspeicherbausteinen weiterer Speichermodule ansteuerbar ist.
Verfahren zum Betreiben eines Speichermoduls (1) mit einer Reihenschaltung (R) mit einer Mehrzahl von Halbleiterspeicherbausteinen (3), die auf einer Leiterplatte (2) zwischen zwei Außenkontakten (4, 5) der Leiterplatte (2) in Reihe geschaltet sind, wobei Daten (D0) über einen ersten (4) der beiden Außenkontakte (4, 5) an einen ersten Halbleiterspeicherbaustein (3a), über Verbindungsleitungen (18) jeweils zeitversetzt von einem Halbleiterspeicherbaustein zu einem nächsten Halbleiterspeicherbaustein und von einem letzten Halbleiterspeicherbaustein (3n) zu dem zweiten (5) der beiden Außenkontakte (4, 5) geleitet werden.
Verfahren nach Anspruch 13, dadurch gekennzeichnet, daß mit Hilfe einer individuellen Speicherkennung (Q2) ein einzelner Halbleiterspeicherbaustein (3b) selektiv zu den übrigen Halbleiterspeicherbausteinen (3a, 3b, 3n) dazu veranlaßt wird, über die Reihenschaltung (R) empfangene Daten (D0) vor der Weiterleitung an den jeweils nächsten Halbleiterspeicherbaustein (3c) zu verändern oder zu ergänzen.
Verfahren nach Anspruch 13 oder 14, dadurch gekennzeichnet, daß bei Inbetriebnahme des Speichermoduls (1) jedem der in Reihe geschalteten Halbleiterspeicherbausteine (3) eine individuelle Speicherkennung (K1, K2, K3, K4) zugeordnet wird, die einer fortlaufenden Nummer (n) des jeweiligen Halbleiterspeicherbausteins innerhalb der Reihenschaltung entspricht, wobei die Speicherkennungen nur während des Betriebs des Speichermoduls erhalten bleiben.
Verfahren nach einem der Ansprüche 13 bis 15, dadurch gekennzeichnet, daß mit Hilfe der Reihenschaltung (R) Informationen (J) selektiv aus einem einzelnen Halbleiterspeicherbaustein (3b) ausgelesen oder in ihn eingeschrieben werden, indem dieser Halbleiterspeicherbaustein (3b) mit Hilfe seiner Speicherkennung (Q2) dazu angewiesen wird, als einziger der in Reihe geschalteten Halbleiterspeicherbausteine (3) Daten (D0), die von dem ersten (4) der beiden Außenkontakte (4, 5) über die Halbleiterspeicherbausteine (3) zu dem zweiten (5) der beiden Außenkontakte (4, 5) geleitet werden, zu verändern oder zu ergänzen.