DE102005046134A1

DE102005046134A1 - Verfahren zur Informationsweiterleitung bei elektronischen Bausteinen und entsprechend ausgestaltete Baugruppe

Info

Publication number: DE102005046134A1
Application number: DE102005046134A
Authority: DE
Inventors: Christian Dr. Weiß; Sven Dipl.-Ing. Kalms
Original assignee: Infineon Technologies AG
Current assignee: Polaris Innovations Ltd
Priority date: 2005-09-27
Filing date: 2005-09-27
Publication date: 2007-04-12
Anticipated expiration: 2025-09-28
Also published as: US8094654B2; US20070106837A1; DE102005046134B4; CN1941363A

Abstract

Bei einer Baugruppe (10), welche eine Reihenschaltung von elektronischen Bausteinen (1-4) umfasst, schleift jeder elektronische Baustein (1-4) eine an seinen Eingangsanschlüssen (11) anliegende Information unverändert zu seinen Ausgangsanschlüssen (12) durch. Dabei sind die Eingangsanschlüsse (11) und die Ausgangsanschlüsse (12) jedes elektronischen Bausteins (1-4) in derselben geometrischen Anordnung (21-24) angeordnet. Unabhängig davon, ob die geometrische Anordnung (21-24) der Eingangsanschlüsse (11) von einem oder mehreren der elektronischen Bausteine (2-4) gegenüber der geometrischen Anordnung der mit diesen Eingangsanschlüssen (11) verbundenen Ausgangsanschlüsse (12) des mit dem entsprechenden elektronischen Baustein (2-4) eingangsseitig verbundenen elektronischen Bausteins (1-3) gespiegelt, gedreht, gespiegelt und gedreht oder weder gespiegelt noch gedreht angeordnet sind, wird eine bestimmte Information, insbesondere eine Adress-Information, mit welcher einer der elektronischen Bausteine (1-4) angesprochen wird, an denselben Eingangsanschlüssen (13) empfangen bzw. von denselben Ausgangsanschlüssen (13) des eingangsseitig verbundenen elektronischen Bausteins (1-3) gesendet.

Description

Die vorliegende Erfindung betrifft ein Verfahren zur Weiterleitung von Informationen bei elektronischen Bausteinen, insbesondere Teilen eines Ranks eines Digitalspeichers, und eine Baugruppe, insbesondere ein DRAM-Speichersystem, welches entsprechend dieses Verfahrens ausgestaltet ist.
Bei bestimmten Hardware-Architekturen, z.B. DRAM-Architekturen, werden elektronische Bausteine (z.B. Teile von Ranks) übereinander angeordnet, hauptsächlich um dadurch Platz einzusparen. Dabei sind die Ausgangsanschlüsse des einen elektronischen Bausteins mit den Eingangsanschlüssen des anderen elektronischen Bausteins verbunden. Daher sind die elektronischen Bausteine derart ausgestaltet, dass sie eine Information, welche sie eingangsseitig an einem bestimmten Eingangsanschluss empfangen, ausgangsseitig an den entsprechenden Ausgangsanschluss unverändert weiterleiten (Repeater-Funktionalität), so dass der elektronische Baustein, welcher eingangsseitig mit den Ausgangsanschlüssen eines anderen elektronischen Bausteins verbunden ist, dieselbe Information an seinen Eingangsanschlüssen erhält, wie der andere elektronische Baustein. Aus Gründen des Package-Routings kann es dabei vorkommen, dass die Eingangsanschlüsse eines elektronischen Bausteins gespiegelt und/oder gedreht werden müssen, bevor die Eingangsanschlüsse mit den Ausgangsanschlüssen desjenigen weiteren elektronischen Bausteins verbunden werden, auf welchem er angeordnet ist. Wenn die Eingangs- und Ausgangsanschlüsse der elektronischen Bausteine in einer Reihe angeordnet sind, bedeutet dies, dass der erste Eingangsanschluss des ersten Bausteins anstelle mit dem ersten Ausgangsanschluss mit dem letzten Ausgangsanschluss des zweiten Bausteins und der zweite Eingangsanschluss des ersten Bausteins mit dem vorletzten Ausgangsanschluss des zweiten Bausteins usw. verbunden sind.

Nach dem Stand der Technik ist jeder elektronische Baustein derart ausgestaltet, dass er die über seine Eingangsanschlüsse empfangene Daten umroutet, wenn er vorab eine Information darüber erhalten hat, dass seine Eingangsanschlüsse die Daten in einer umgekehrten Reihenfolge empfangen. Anders ausgedrückt besitzt jeder elektronische Baustein eine Zusatz-Hardware, so dass er in der Lage ist, sowohl mit der Situation, dass die Eingangsanschlüsse die Daten in der richtigen Reihenfolge empfangen, als auch mit der Situation, dass die Eingangsanschlüsse die Daten in der umgekehrten Reihenfolge empfangen, zurecht zu kommen. Während einer Initialisierungsphase wird jeder elektronische Baustein darüber informiert, ob die eine oder andere Situation für ihn vorliegt.

Dieses Vorgehen nach dem Stand der Technik fügt jedem elektronischen Baustein eine Zusatz-Hardware hinzu, was zu hören Stückpreiskosten führt. Darüber hinaus führt die Zusatz-Hardware, welche in der Regel aus einem Multiplexer an dem Empfangsteil des elektronischen Bausteins besteht, zu einer im Vergleich zu einem elektronischen Baustein, welcher diesen Multiplexer nicht aufweist, längeren Laufzeit. Gerade wenn es sich bei der Hardware-Architektur um ein einen DRAM-Speicher umfassendes Speichersystem und bei den elektronischen Bausteinen um Teile eines Ranks dieses Speichersystems handelt, fallen die höheren Stückpreiskosten und die höhere Laufzeit schwer ins Gewicht.

Daher ist es die Aufgabe der vorliegenden Erfindung, ein Verfahren und eine entsprechend ausgestaltete Baugruppe bereitzustellen, bei welchen die vorab beschriebenen Nachteile zumindest abgemildert werden.

Diese Aufgabe wird erfindungsgemäß durch ein Verfahren zur Informationsweiterleitung bei elektronischen Bausteinen nach Anspruch 1 und eine elektronische Baugruppe nach Anspruch 10 gelöst. Die abhängigen Ansprüche definieren bevorzugte und vorteilhafte Ausführungsformen der Erfindung.

Im Rahmen der vorliegenden Erfindung wird ein Verfahren zur Weiterleitung von Information bei elektronischen Bausteinen bereitgestellt, wobei vorausgesetzt wird, dass die elektronischen Bausteine derart in einer Reihenschaltung verbunden sind, das Eingangsanschlüsse eines der elektronischen Bausteine mit Ausgangsanschlüssen eines anderen der elektronischen Bausteine verbunden sind. Dabei schleift jeder der elektronischen Bausteine eine Information, welche er an seinem n-ten Eingangsanschluss empfängt unbearbeitet und unverändert an seinen n-ten Ausgangsanschluss durch, so dass diese Information in unveränderter Form auch einem mit ihm ausgangsseitig verbundenen elektronischen Baustein zur Verfügung steht. Die Eingangsanschlüsse und Ausgangsanschlüsse jedes elektronischen Bausteins sind dabei für jeden elektronischen Baustein in derselben geometrischen Anordnung angeordnet. Unabhängig davon, ob die geometrische Anordnung der Eingangsanschlüsse bei einem oder mehreren der elektronischen Bausteine gegenüber der geometrischen Anordnung der mit diesen Eingangsanschlüssen verbundenen Ausgangsanschlüssen des mit dem entsprechenden elektronischen Baustein eingangsseitig verbundenen elektronischen Bausteins gespiegelt, gedreht, gespiegelt und gedreht oder weder gespiegelt noch gedreht angeordnet sind, wird eine bestimmte Information, insbesondere eine Adresse eines der elektronischen Bausteine, an denselben Eingangsanschlüssen empfangen bzw. von denselben Ausgangsanschlüssen des eingangsseitig verbundenen elektronischen Bausteins gesendet.

Da die bestimmte Information immer an denselben Eingangsanschlüssen des elektronischen Bausteins empfangen wird, benötigt der elektronische Baustein keine Zusatz-Hardware, auch wenn seine Eingangsanschlüsse gespiegelt und/oder gedreht mit den Ausgangsanschlüssen des eingangsseitig vorhandenen elektronischen Bausteins verbunden sind, so dass beispielsweise der erste Eingangsanschluss mit dem letzten Ausgangsanschluss, der zweite Eingangsanschluss mit dem vorletzten Ausgangsanschluss, usw. verbunden sind. Dies gilt auch, wenn zwar die Eingangsanschlüsse eines bestimmten elektronischen Bausteins nicht gespiegelt oder gedreht mit den entsprechenden Ausgangsanschlüssen verbunden sind, aber die Eingangsanschlüsse eines vorher angeordneten elektronischen Bausteins gespiegelt und/oder gedreht mit den mit ihnen verbundenen Ausgangsanschlüssen verbunden sind. Da keine Zusatz-Hardware zum Umrouten der bestimmten Information mehr im Baustein erforderlich ist, fällt vorteilhafter Weise auch keine zusätzliche Laufzeit über dieser Zusatz-Hardware an. Daher können die Kosten für die Zusatz-Hardware eingespart werden, wodurch jeder Baustein preiswerter wird.

Durch die vorliegende Erfindung kann der Aufwand, welcher nach dem Stand der Technik erforderlich ist, um eine eventuelle Spiegelung und/oder Drehung der Anordnung der Eingangsanschlüsse gegenüber den mit ihnen verbundenen Ausgangsanschlüssen innerhalb des einzelnen Bausteins zu behandeln, aus dem Baustein entfernt werden. Erfindungsgemäß wird eine Behandlung der eventuellen Spiegelung und/oder Drehung der Anordnung der Eingangsanschlüsse in die Steuervorrichtung verlagert, welche mehrere Bausteine steuert.

Vorteilhafter Weise ist die geometrische Anordnung, welche die Eingangs- und Ausgangsanschlüsse aller elektronischen Bauelemente Bausteine aufweisen, spiegelsymmetrisch und/oder drehsymmetrisch. Darüber hinaus können die Eingangs- und Ausgangsanschlüsse bei jedem elektronischen Baustein, welche die bestimmte Information empfangen bzw. senden, jeweils in einem mittleren Bereich dieser geometrischen Anordnung angeordnet sein, wobei sich dieser mittlere Bereich dadurch auszeichnet, dass er invariant gegenüber einer etwaigen spiegelsymmetrischen und/oder drehsymmetrischen Ausrichtung der geometrischen Anordnung der Eingangs- und Ausgangsanschlüsse ist. Das heißt, unabhängig davon, in welcher spiegel- und/oder drehsymmetrischen Ausrichtung die Eingangsanschlüsse mit den Ausgangsanschlüssen verbunden sind, bleiben die in dem mittleren Bereich angeordneten Anschlüsse (Eingangs- und Ausgangsanschlüsse) gleich bzw. verändert sich der mittlere Bereich nicht.

Indem die Anschlüsse, welche die bestimmte Information tragen, in der Mitte einer spiegelsymmetrischen und/oder drehsymmetrischen geometrischen Anordnung angeordnet werden, führt eine Spiegelung und/oder drehsymmetrische Drehung dieser spiegel- und/oder drehsymmetrischen Anordnung dazu, dass dieselbe Menge der Anschlüsse bzw. dieselben Anschlüsse die bestimmte Information tragen, d.h. die Menge von Anschlüssen, welche die bestimmte Information tragen, bleibt die gleiche.

Im Rahmen der vorliegenden Erfindung wird auch eine elektronische Baugruppe, insbesondere ein eine DRAM-Speicherkomponente umfassendes Speichersystem, bereitgestellt, welche mehrere elektronische Bausteine, insbesondere Teile eines Ranks, umfasst. Dabei sind die elektronischen Bausteine in Form einer Reihenschaltung derart verbunden, dass eine bestimmte Menge von Eingangsanschlüssen eines der elektronischen Bausteine mit der bestimmten Menge von Ausgangsanschlüssen eines anderen der elektronischen Bausteine verbunden ist. Jeder elektronische Baustein leitet dabei eine Information, welche er eingangsseitig an einem bestimmten Eingangsanschluss empfängt, an einen seiner Ausgangsanschlüsse weiter, welcher dieselbe Rolle in der bestimmten Menge seiner Ausgangsanschlüsse spielt, wie der bestimmte Eingangsanschluss in der bestimmten Menge seiner Eingangsanschlüsse. Dabei sind die Eingangs- und Ausgangsanschlüsse jedes elektronischen Bausteins in derselben geometrischen Anordnung angeordnet. Die Baugruppe ist dabei derart entworfen, dass jeder elektronische Baustein unabhängig davon, ob die geometrische Anordnung der Eingangsanschlüsse von einem oder mehreren der elektronischen Bausteine gegenüber der geometrischen Anordnung der mit den Eingangsanschlüssen verbundenen Ausgangsanschlüssen gespiegelt, gedreht, gespiegelt und gedreht oder weder gespiegelt noch gedreht ist, an derselben Menge seiner Eingangsanschlüsse die bestimmte Information empfängt bzw. die bestimmte Information von derselben Menge der Ausgangsanschlüsse des mit ihm eingangsseitig verbundenen elektronischen Bausteins gesendet wird.

Die Vorteile der erfindungsgemäßen Baugruppe sind dabei dieselben, welche vorab bei der Diskussion des erfindungsgemäßen Verfahrens beschrieben wurden, weshalb sie hier nicht wiederholt werden.

Die vorliegende Erfindung eignet sich vorzugsweise zum Einsatz bei DRAM-Speicherkomponenten umfassendenen Speichersystemen, bei welchen heutzutage bis zu vier Teile eines Ranks des DRAMs aufeinander angeordnet sind. Selbstverständlich ist die Erfindung jedoch nicht auf diesen bevorzugten Anwendungsbereich beschränkt, sondern kann immer dort eingesetzt werden, wo entsprechend ausgestaltete elektronische Bausteine, welche übereinander angeordnet sind, entsprechend angesteuert werden.

Die vorliegende Erfindung wird nachfolgend näher unter Bezugnahme auf die beigefügte Zeichnung an Hand bevorzugter Ausführungsbeispiele erläutert.
1 stellt schematisch ein erfindungsgemäßes Speichersystem dar, wobei pro Rank nur jeweils ein Rankteil dargestellt ist.
2 stellt alle möglichen Anordnungsvarianten der in 1 dargestellten DRAM-Speicherkomponente dar, wenn die spiegel- und drehsymmetrische Anordnung von Anschlüssen eines Rankteils zwei spiegel- bzw. drehsymmetrische Ausrichtungen aufweist.
3 stellt schematisch ein erfindungsgemäßes Speichersystem dar, welches vier Ranks umfasst, welche wiederum jeweils aus mehreren Rankteilen aufgebaut sind.
4 stellt verschiedene Varianten von spiegel- und drehsymmetrischen geometrischen Anordnungen von Anschlüssen eines Rankteils dar.
In 1 ist schematisch ein Speichersystem 10 mit einem Memory Controller MC und vier Rankteilen 1–4, wobei jedes zu einem von vier Ranks gehört, dargestellt. Dabei sind die vier Rankteile 1–4 in Reihe angeordnet, so dass bis auf das erste Rankteil 1 die Eingangsanschlüsse 11 eines Rankteils 2–4 mit den Ausgangsanschlüssen 12 des jeweils eingangsseitig angeordneten Rankteils 1–3 verbunden sind. Die Eingangsanschlüsse 11 des ersten Rankteils 1 sind mit den Ausgangsanschlüssen des Memory Controllers MC verbunden.
Wenn der Memory Controller eine Anweisung (z.B. eine Leseanweisung) zu einem der Rankteile 1–4 sendet, sendet er einen Rahmen, welcher aus mehreren Zeichenelementen besteht, an die Eingangsanschlüsse 11 des ersten Rankteils 1, welches die gesendeten Daten an die weiteren Rankteile 1–3 weiterleitet. Die Daten enthalten Information, wie z.B. die Reihen- und Spalten-Adresse des zu lesenden Datums. Da eine Anweisung einen der vier Rankteile 1–4 betreffen kann, muss die von dem Memory Controller MC gesendete Anweisung eine Identifikation des entsprechenden Rankteils 1–4 enthalten, so dass die Anweisung nur von dem betroffenen Rankteil 1–4 gelesen und ausgeführt wird. Bei der in 1 dargestellten DRAM-Speicherkomponente 10 mit vier Rankteilen 1–4 werden die vier Rankteile 1–4 mit einer zwei Bit umfassenden Adresse adressiert. Dabei ist die Adresse jeweils in der Mitte der sechs Eingangsanschlüsse 11 und sechs Ausgangsanschlüsse 12 der vier Rankteile 1–4 und damit auch in der Mitte der sechs Ausgangsanschlüsse des Memory Controllers MC angeordnet.
Da die Adresse jeweils von den mittleren beiden Anschlüssen (dem dritten und vierten der sechs Anschlüsse) übertragen wird, wird die Adresse auch dann von den mittleren beiden Anschlüssen übertragen, wenn die geometrische Anordnung der Eingangsanschlüsse von einem Rankteil 1–4 gegenüber der geometrischen Anordnung der damit verbundenen Ausgangsanschlüssen 12 gespiegelt ist. Bei der in 1 dargestellten Ausführungsform ist die geometrische Anordnung der Anschlüsse 11, 12 eine Reihe, so dass die geometrische Anordnung nur zwei drehsymmetrische bzw. spiegelsymmetrische Ausrichtungen aufweist. Mit anderen Worten ist entweder der erste Eingangsanschluss mit dem ersten Ausgangsanschluss, der zweite Eingangsanschluss mit dem zweiten Ausgangsanschluss usw. oder der erste Eingangsanschluss mit dem sechsten Ausgangsanschluss, der zweite Eingangsanschluss mit dem fünften Ausgangsanschluss usw. verbunden.
Wenn also die geometrische Anordnung der Eingangsanschlüsse gegenüber der geometrischen Anordnung der Ausgangsanschlüsse gespiegelt angeordnet ist, ist der dritte Eingangsanschluss mit dem vierten Ausgangsanschluss und der vierte Eingangsanschluss mit dem dritten Ausgangsanschluss verbunden. Daher tragen nach wie vor die mittleren Eingangsanschlüsse die Adresse, d.h. die Menge derjenigen Anschlüsse, die die Adresse tragen, hat sich nicht verändert.
Angenommen die eigentliche Adresse des ersten Rankteils 1 ist 0/0, die Adresse des zweiten Rankteils 2 ist 0/1, die Adresse des dritten Rankteils 3 ist 1/0 und die Adresse des vierten Rankteils 4 ist 1/1, dann ist die Belegung des dritten und vierten Ausgangsanschlusses des Memory Controllers MC, um das zweite Rankteil 2 und das dritte Rankteil 3 anzusprechen, davon abhängig, ob die Rankteile 1–3 derart angeordnet sind, dass der dritte Anschluss des zweiten Rankteils 2 bzw. des dritten Rankteils 3 mit dem dritten Ausgangsanschluss oder mit dem vierten Ausgangsanschluss des Memory Controllers MC gekoppelt ist. Daher wird in einer einmaligen Initialisierungsphase der DRAM-Speicherkomponente dem zweiten Rankteil 2 bzw. dritten Rankteil 3 mitgeteilt, dass sie auf eine aktuelle Adresse 0/1 bzw. 1/0 oder auf 1/0 bzw. 0/1 reagieren sollen. Da die Adressen des ersten Rankteils 1 bzw. vierten Rankteils 4 0/0 bzw. 1/1 spiegelsymmetrisch sind, entsprechen ihre aktuellen Adressen in jedem Fall den eigentlichen Adressen.
Bezüglich der Adresse der Rankteile sei darauf hingewiesen, dass alle Rankteile 1–4 desselben Ranks in aller Regel dieselbe Adresse aufweisen werden, wobei es sich bei dieser Adresse dann um eine Adresse des Ranks handelt. Da im voran stehenden Abschnitt nicht der Rank sondern das Rankteil im Vordergrund steht, wurde von der Adresse des Rankteils gesprochen, wobei in aller Regel die Adresse des Ranks, zu welchem das Rankteil gehört, gemeint ist.
Darüber hinaus kann die Zuweisung der aktuellen Adressen an die einzelnen Rankteile oder Ranks auch unabhängig von einer eigentlichen Adresse jedes Ranks erfolgen. Der Memory Controller MC weist dazu jedem Rankteil 1–4 in einer Initialisierungsphase eine Adresse zu, welche er wie folgt ermittelt. Zuerst ermittelt der Memory Controller beispielsweise mittels eines Zählers eine pro Rankteil 1–4 oder Rank eindeutige Adresse. Dann ermittelt er in einem weiteren Schritt, wie sich diese Adresse aufgrund der Spiegelung und Verdrehung der Verbindungen zwischen den Rankteilen 1–4 auf dem Weg von dem Memory Controller MC zu dem entsprechenden Rankteil verändern würde und ermittelt daraus die aktuelle Adresse jedes Rankteils. Bei diesem Schritt wertet der Memory Controller MC eine Information aus, in welcher Weise die Verbindungen zwischen den Rankteilen 1–4 gedreht und gespiegelt sind. Abschließend teilt der Memory Controller MC diese aktuelle Adresse jedem Rankteil 1–4 mit. Dabei ist es durchaus möglich, dass mehreren Rankteilen 1–4 dieselbe aktuelle Adresse zugewiesen wird.
Bezüglich der anderen Anschlüsse, d.h. des ersten, zweiten sowie fünften und sechsten Anschlusses, wird der Memory Controller MC in der einmaligen Initialisierungsphase darüber informiert, ob er die Belegung der anderen Ausgangsanschlüsse vertauschen muss oder nicht. Mit anderen Worten weiß der Memory Controller MC nach der einmaligen Initialisierungsphase, ob sein erster Ausgangsanschluss mit dem ersten oder sechsten Eingangsanschluss eines beliebigen Rankteils 1–4 verbunden ist. Abhängig von dieser Information belegt er seinen ersten, zweiten, fünften und sechsten Ausgangsanschluss entsprechend desjenigen Rankteils 1–4, welches er mit der entsprechenden Anweisung ansprechen möchte.
In 2 sind alle möglichen Kombinationen der gespiegelt bzw. gedreht und ungespiegelten bzw. ungedrehten Verbindungen zwischen den Rankteilen 1–4 und/oder zwischen dem Memory Controller MC und dem ersten Rankteil 1 dargestellt. Dabei ist oberhalb jedes Rankteils 1–4 jeweils die aktuelle Adresse des entsprechenden Rankteils, d.h. die Adresse, auf welche das Rankteil 1–4 bei der entsprechenden Kombination anspricht, dargestellt.
Bei der mit d) bezeichneten Kombination ist die tatsächliche Adresse des zweiten Rankteils 2 0/1 und die tatsächliche Adresse des dritten Rankteils 3 ebenfalls 0/1. Anders ausgedrückt, reagiert das zweite Rankteil bei der Kombination d), wenn er bei einer Anweisung auf seinem dritten Eingangsanschluss eine 0 und auf seinem vierten Eingangsanschluss eine 1 empfängt. Genauso reagiert das dritte Rankteil 3, wenn es auf seinem dritten Eingangsanschluss eine 0 und auf seinem vierten Eingangsanschluss eine 1 empfängt. Dies führt zu keinen Problemen, da die Verbindung zwischen dem zweiten Rankteil 2 und dem dritten Rankteil 3 gespiegelt bzw. gedreht ist. Um beispielsweise das dritte Rankteil 3 anzusprechen, belegt der Memory Controller MC seinen dritten und vierten Ausgangsanschluss mit der eigentlichen Adresse 1/0 des dritten Rankteils, das heißt, den dritten Anschluss mit 1 und den vierten Anschluss mit 0.
Bezüglich der Belegung seines ersten, zweiten, fünften und sechsten Ausgangsanschlusses weiß der Memory Controller MC, dass er diese Ausgangsanschlüsse bezüglich des ersten Rankteils 1 und des zweiten Rankteils 2 normal und bezüglich des dritten Rankteils 3 und des vierten Rankteils 4 gespiegelt bzw. gedreht beaufschlagen muss.
Auf der rechten Seite der 2 sind all diejenigen möglichen Kombinationen i–p dargestellt, bei welchen die Verbindung zwischen dem Memory Controller MC und dem ersten Rankteil 1 gespiegelt bzw. gedreht ist.
In 3 ist schematisch ein erfindungsgemäßes Speichersystem 10 dargestellt. Dieses Speichersystem 10 umfasst vier Ranks 5, welche jeweils mehrere Rankteile 1–4 aufweisen. Dabei kann ein Rank 5 beispielsweise aus vier, acht oder auch neun Rankteilen 1–4 bestehen. Natürlich ist es auch möglich, dass jeder Rank nur aus einem Rankteil besteht. Die in 3 übereinander angeordneten Rankteile 1–4 sind dabei „stacked" angeordnet, was bedeutet, dass sie in Form eines Stapels (Stack) übereinander sitzen. Man erkennt das der Memory Controller MC jede Stack-Anordnung von Rankteilen 1–4 über eigene Leitungen ansteuert, so dass der Memory Controller MC in der Lage ist, alle Stack-Anordnungen von Rankteilen 1–4 parallel anzusteuern.
In 4 sind vier verschiedene spiegel- und drehsymmetrische geometrische Anordnungen 21–24 dargestellt.
4a stellt eine spiegel- und drehsymmetrische geometrische Anordnung dar, wobei die Anschlüsse 11, 12 in Reihe angeordnet sind. Im Gegensatz zu der in 1 dargestellten erfindungsgemäßen Ausführungsform weist die Anordnung der 4a allerdings nicht sechs sondern sieben eingangsseitige Anschlüsse 11 und ausgangsseitige Anschlüsse 12 auf. Dabei tragen die mittleren drei Anschlüsse die Adress-Information der anzusprechenden Ranks, während die mit dem Bezugszeichen 14 bezeichneten Anschlüsse keine Adress-Information tragen. Der mittlere Anschluss 15 trägt dabei als Fehler erkennendes Bit ein Parity-Bit der Adress-Information.
Die geometrische Anordnung "Reihe" besitzt zwei spiegel- oder drehsymmetrische Ausrichtungen. Dabei sei darauf hingewiesen, dass, wenn die Anzahl der Anschlüsse ungerade ist, der mittlere Anschluss seine Position unabhängig von der vorliegenden spiegel- oder drehsymmetrischen Ausrichtung beibehält. Daher ist die mittlere Position für das Parity-Bit prädestiniert, da die Position des Parity-Bits dem empfangenden Rankteil bekannt sein muss.
In 4b ist eine drehsymmetrische (und bzgl. der Y-Achse spiegelsymmetrische) geometrische Anordnung 22 von Anschlüssen 11, 12 in Form eines Dreiecks dargestellt. Dabei tragen die mittleren drei Anschlüsse 13 die Adress-Information der Ranks bzw. Rankteile. Da es sich um ein gleichseitiges Dreieck handelt, weist diese geometrische Anordnung 22 sechs mögliche spiegel- und/oder drehsymmetrische Ausrichtungen auf (drei durch ein bloße Drehung und die weiteren drei durch eine Spiegelung mit anschließender Drehung). Selbstverständlich tragen jeweils die mittleren drei Anschlüsse 13 unabhängig davon, welche der sechs spiegel- und/oder drehsymmetrischen Ausrichtungen vorliegt, die Adress-Information.
In 4c ist eine weitere drehsymmetrische geometrische Anordnung 23 von Anschlüssen 11, 12 in Form eines Quadrats dargestellt. Dabei tragen wiederum die mittleren vier Anschlüsse 13 die Adress-Information der Ranks. Diese geometrische Anordnung 23 weist acht mögliche spiegel- und/oder drehsymmetrische Ausrichtungen auf (vier durch ein bloße Drehung und die weiteren vier durch eine Spiegelung mit anschließender Drehung), wobei natürlich jeweils die mittleren vier Anschlüsse 13 unabhängig davon, welche der acht möglichen spiegel- und/oder drehsymmetrischen Ausrichtungen vorliegt, die Adress-Information tragen.
In 4d ist eine rechteckförmige geometrische Anordnung 24 der Anschlüsse 11, 12 dargestellt, wobei die die Adress-Information tragenden Anschlüsse wiederum mit dem Bezugszeichen 13 und die keine Adress-Information tragenden Anschlüsse wiederum mit dem Bezugszeichen 14 gekennzeichnet sind. Die in 4d dargestellte spiegel- und drehsymmetrische geometrische Anordnung 24 weist vier spiegel- und/oder drehsymmetrische Ausrichtungen auf. Die in 4d dargestellte Anordnung 24 besitzt keinen Anschluss 15, welcher bei allen spiegel- und drehsymmetrischen Ausrichtungen an derselben Position liegt bzw. sich nicht verändert.
Sollen nun über Anschlüsse, welche die in 4d dargestellte geometrische Anordnung 24 aufweisen, zwei Fehler erkennende oder Fehler korrigierende Bits übertragen werden, dann ist dies beispielsweise mit den durch die Bezugszeichen 31–34 gekennzeichneten Anschlüssen möglich. Wenn man voraussetzt, dass die Belegung der Anschlüsse 31–34 nur gegenüber einer Spiegelung um die Y-Achse invariant sein soll, dann können die Anschlüsse 31–34 zwei Fehler erkennende oder Fehler korrigierende Bits übertragen. Dabei werden die Anschlüsse 31, 32 und die Anschlüsse 33, 34 jeweils von dem Memory Controller MC mit derselben Belegung beaufschlagt, da der Anschluss 31 bzw. 32 genauso durch die Spiegelung um die Y-Achse in den Anschluss 32 bzw. 31 übergeht, wie dies bei dem Anschluss 33 bzw. 34 und dem Anschluss 34 bzw. 33 der Fall ist. Somit ist eine Belegung der die Fehler erkennenden oder Fehler korrigierenden Bits tragenden Anschlüsse 31–34 invariant gegenüber den beiden Ausrichtungen, welche durch eine Spiegelung um die Y-Achse entstehen. Das heißt, die Belegung der Anschlüsse 31–34 ist bei diesen beiden Ausrichtungen der geometrischen Anordnung 24 gleich.
Wenn man voraussetzt, dass die Belegung der Anschlüsse nur gegenüber einer Spiegelung um die X-Achse invariant sein soll, dann werden die Anschlüsse 31, 33 und die Anschlüsse 32, 34 jeweils von dem Memory Controller MC mit derselben Belegung beaufschlagt, um die zwei Fehler erkennenden oder Fehler korrigierenden Bits zu realisieren.
Wenn man dagegen voraussetzt, dass die Belegung der Anschlüsse sowohl gegenüber einer Spiegelung um die X-Achse als auch gegenüber einer Spiegelung um die Y-Achse invariant sein soll, dann kann mit den Anschlüssen 31–34 nur ein Fehler erkennendes bzw. Parity-Bit realisiert werden.
Natürlich könnten die Fehler erkennende oder Fehler korrigierende Bits bei der Anordnung 24 auch von anderen Anschlüssen übertragen werden. Diese Anschlüsse sind derart zu wählen, dass die Menge der Anschlüsse, welche jeweils ein Fehler erkennendes oder Fehler korrigierendes Bit übertragen, invariant gegenüber den möglichen spiegel- und drehsymmetrischen Ausrichtungen der geometrischen Anordnung 24 ist.

Claims

Verfahren zur Informationsweiterleitung bei elektronischen Bausteinen (1–4), wobei die elektronischen Bausteine (1–4) derart in einer Reihenschaltung verbunden werden, dass eine bestimmte Anzahl von Eingangsanschlüssen (11) eines der elektronischen Bausteine (2–4) mit der bestimmten Anzahl von Ausgangsanschlüssen (12) eines anderen der elektronischen Bausteine (1–3) verbunden wird, wobei bei jedem elektronischen Baustein (1–4) eine Information, welche er eingangsseitig an einem n-ten seiner Eingangsanschlüsse (11) empfängt, an einen n-ten seiner Ausgangsanschlüsse (12) weitergeleitet wird, wobei die Eingangsanschlüsse (11) und Ausgangsanschlüsse (12) jedes elektronischen Bausteins (1–4) in derselben geometrischen Anordnung (21–23) angeordnet werden, dadurch gekennzeichnet, dass jeder elektronische Baustein (1–4) unabhängig davon, ob die geometrische Anordnung (21–23) der Eingangsanschlüsse (11) von einem oder mehreren der elektronischen Bausteine (2–4) gegenüber der geometrischen Anordnung (21–23) der Ausgangsanschlüsse (12) des mit dem entsprechenden elektronischen Baustein (2–4) eingangsseitig verbundenen elektronischen Bausteins (1–3) gespiegelt, gedreht, gespiegelt und gedreht oder weder gespiegelt noch gedreht ist, an denselben seiner Eingangsanschlüsse (13) eine bestimmte Information empfängt, welche von denselben Ausgangsanschlüssen (13) des mit ihm eingangsseitig verbundenen elektronischen Bausteins (1–3) gesendet werden.
Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass die bestimmte Information eine Adresse eines elektronischen Bausteins (1–4) ist.
Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass jeder elektronische Baustein ein Teil (1–4) eines Ranks (5) eines Digitalspeichers ist.
Verfahren nach einem der Ansprüche 1–3, dadurch gekennzeichnet, dass die geometrische Anordnung (21–23) spiegelsymmetrisch und/oder drehsymmetrisch ist, und dass diejenigen Eingangsanschlüsse (13) und Ausgangsanschlüsse (13) jedes elektronischen Bausteins (1–4), welche die bestimmte Information tragen, in einem mittleren Bereich dieser Anordnung (21–23) angeordnet werden, welcher invariant gegenüber einer spiegelsymmetrischen und/oder drehsymmetrischen Ausrichtung der geometrischen Anordnung ist.
Verfahren nach einem der Ansprüche 1–4, dadurch gekennzeichnet, dass in einer Initialisierungsphase an jeden elektronischen Baustein (1–4) die bestimmte Information derart vergeben wird, dass, wenn eine pro elektronischem Baustein (1–4) eindeutige bestimmte Information an die die bestimmte Information empfangenden Eingangsanschlüssen (13) des ersten Bausteins anlegt wird, der entsprechende elektronische Baustein (1–4) die vorgegebene bestimmte Information an seinen die bestimmte Information empfangenden Eingangsanschlüssen (13) empfängt, wobei gedrehte und/oder gespiegelte Verbindungen zwischen den Bausteinen (1–4) berücksichtigt werden.
Verfahren nach einem der Ansprüche 1–5, dadurch gekennzeichnet, dass eine Information, welche über die die bestimmte Information tragenden Eingangsanschlüsse (13) an einen der elektronischen Bausteine (1–4) übertragen werden soll, derart auf die die bestimmte Information tragenden Eingangsanschlüsse (13) des ersten elektronischen Bausteins (1) angelegt wird, dass dabei eine etwaige gespiegelt und/oder verdrehte Verbindung der Eingangsanschlüsse (11) und Ausgangsanschlüsse (12) der elektronischen Bausteine (1–4) nicht berücksichtigt wird, und dass eine Information, welche über die nicht die bestimmte Information tragenden Eingangsanschlüsse (14) an einen der elektronischen Bausteine (1–4) übertragen werden soll, derart auf die nicht die bestimmte Information tragenden Eingangsanschlüsse (14) des ersten elektronischen Bausteins (1) angelegt wird, dass dabei eine etwaige gespiegelte und/oder verdrehte Verbindung der Eingangsanschlüsse (11) und Ausgangsanschlüsse (12) der elektronischen Bausteine (1–4) berücksichtigt wird.
Verfahren nach einem der Ansprüche 1–6, dadurch gekennzeichnet, dass, wenn die bestimmte Information ein Parity-Bit umfasst, dieses Parity-Bit von dem in der Mitte befindlichen Eingangsanschluss (15) bzw. Ausgangsanschluss (15) jedes elektronischen Bausteins (1–4) übertragen wird.
Verfahren nach einem der Ansprüche 1–6, dadurch gekennzeichnet, dass, wenn die bestimmte Information n Fehler erkennende oder korrigierende Bits umfasst, wobei n eine natürliche Zahl ist, die bestimmte Information d-mal über n bestimmte Eingangsanschlüsse bzw. Ausgangsanschlüsse jedes elektronischen Bausteins übertragen wird, wobei d eine natürliche Zahl größer 1 ist, welche angibt, wie viele spiegelsymmetrische und/oder drehsymmetrische Ausrichtungen der geometrischen Anordnung (21–24) bei der Verbindung von zwei benachbarten der elektronischen Bausteine (1–4) berücksichtigt werden, und dass die bestimmte Information derart über die d·n bestimmten Eingangsanschlüsse bzw. Ausgangsanschlüsse (31–34) jedes elektronischen Bausteins (1–4) übertragen wird, dass die Belegung der d·n bestimmten Eingangsanschlüsse bzw. Ausgangsanschlüsse (31–34) jedes elektronischen Bausteins (1–4) invariant gegenüber den d zu berücksichtigenden spiegelsymmetrischen und/oder drehsymmetrischen Ausrichtungen der geometrischen Anordnung (21–24) ist.
Verfahren nach einem der Ansprüche 1–6, dadurch gekennzeichnet, dass, wenn die bestimmte Information n Fehler erkennende oder korrigierende Bits umfasst, wobei n eine natürliche Zahl ist, die n Fehler erkennende oder korrigierende Bits über n weitere Eingangsanschlüsse bzw. Ausgangsanschlüsse jedes elektronischen Bausteins (1–4) übertragen werden, welche keiner Drehung oder Spiegelung unterworfen werden.
Elektronische Baugruppe, welche mehrere elektronische Bausteine (1–4) umfasst, wobei die elektronischen Bausteine (1–4) in einer Reihenschaltung derart verbunden sind, dass eine bestimmte Anzahl von Eingangsanschlüssen (11) eines der elektronischen Bausteine (2–4) mit der bestimmten Anzahl von Ausgangsanschlüssen (12) eines anderen der elektronischen Bausteine (1–3) verbunden ist, wobei jeder elektronische Baustein (1–4) derart ausgestaltet ist, dass er eine Information, welche er eingangsseitig an einem n-ten seiner Eingangsanschlüsse (11) empfängt, an einen n-ten seiner Ausgangsanschlüsse (12) weiterleitet, wobei die Eingangsanschlüsse (11) und Ausgangsanschlüsse (12) jedes Elektronischen Bausteins (1–4) in derselben geometrischen Anordnung (21–23) angeordnet sind, dadurch gekennzeichnet, dass die Baugruppe (10) derart ausgestaltet ist, dass jeder elektronische Baustein (1–4) unabhängig davon, ob die geometrische Anordnung (21–23) der Eingangsanschlüsse (11) von einem oder mehreren der elektronischen Bausteine (2–4) gegenüber der geometrischen Anordnung (21–23) der Ausgangsanschlüsse (12) des mit dem entsprechenden elektronischen Baustein (2–4) eingangsseitig verbundenen elektronischen Bausteins (1–3) gespiegelt, gedreht gespiegelt und gedreht und weder gespiegelt noch gedreht ist, an denselben seiner Eingangsanschlüsse (13) eine bestimmte Information empfängt, welche von denselben Ausgangsanschlüssen (13) des mit ihm eingangsseitig verbundenen elektronischen Bausteins (1–3) gesendet werden.
Baugruppe nach Anspruch 10, dadurch gekennzeichnet, dass die bestimmte Information eine Adresse eines elektronischen Bausteins (1–4) ist.
Baugruppe nach Anspruch 10 oder 11, dadurch gekennzeichnet, dass jeder elektronische Baustein Teil (1–4) eines Ranks (5) eines Digitalspeichers ist.
Baugruppe nach einem der Ansprüche 10–12, dadurch gekennzeichnet, dass die geometrische Anordnung (21–23) spiegelsymmetrisch und/oder drehsymmetrisch ist, und dass diejenigen Eingangsanschlüsse (13) und Ausgangsanschlüsse (13) jedes elektronischen Bausteins (1–4), welche die bestimmte Information tragen, in einem mittleren Bereich dieser Anordnung (21–24) angeordnet sind, welcher invariant gegenüber einer spiegelsymmetrischen und/oder drehsymmetrischen Ausrichtung der geometrischen Anordnung (21–24) ist.
Baugruppe nach einem der Ansprüche 10–13, dadurch gekennzeichnet, dass die Baugruppe (10) zusätzlich eine Steuervorrichtung (MC) umfasst, dass die Steuervorrichtung (MC) derart ausgestaltet ist, dass sie die Eingangsanschlüsse (11) des ersten elektronischen Bausteins (1) belegt und in einer Initialisierungsphase an jeden elektronischen Baustein (1–4) die bestimmte Information derart vorgibt, dass, wenn die Steuervorrichtung (MC) eine pro elektronischem Baustein (1–4) eindeutige bestimmte Information an die die bestimmte Information empfangenden Eingangsanschlüssen (13) des ersten Bausteins anlegt, der entsprechende elektronische Baustein (1–4) die vorgegebene bestimmte Information an seinen die bestimmte Information empfangenden Eingangsanschlüssen (13) empfängt, wobei gedrehte und/oder gespiegelte Verbindungen zwischen den Bausteinen (1–4) berücksichtigt sind, wobei der Steuervorrichtung (MC) vorgebbar ist, auf welche Weise die Verbindungen zwischen den Bausteinen (1–4) gespiegelt und/oder gedreht sind.
Baugruppe nach einem der Ansprüche 14, dadurch gekennzeichnet, dass die Steuervorrichtung (MC) derart ausgestaltet ist, dass sie, um eine individuelle bestimmte Information an einen der elektronischen Bausteine (1–4) zu senden, diese individuelle bestimmte Information an die die bestimmte Information tragenden Eingangsanschlüsse (13) des ersten elektronischen Bausteins (1) anlegt, ohne dabei eine etwaig gespiegelte und/oder verdrehte Verbindung der Eingangsanschlüsse (11) und Ausgangsanschlüsse (12) der elektronischen Bausteine (1–4) zu berücksichtigen, und dass sie eine Information, welche über die nicht die bestimmte Information tragenden Eingangsanschlüsse (14) an eines der elektronischen Bausteine (1–4) übertragen werden soll, derart auf die nicht die bestimmte Information tragenden Eingangsanschlüsse (14) des ersten elektronischen Bausteins (1) anlegt, dass dabei eine der Steuervorrichtung (MC) vorgebbare Information hinsichtlich einer etwaig gespiegelten und/oder verdrehten Verbindung der Eingangsanschlüsse (11) und Ausgangsanschlüsse (12) der elektronischen Bausteine (1–4) berücksichtigt wird.
Baugruppe nach einem der Ansprüche 10–15, dadurch gekennzeichnet, dass die Baugruppe (1–4) derart ausgestaltet ist, dass, wenn die bestimmte Information ein Parity-Bit umfasst, dieses Parity-Bit von dem in der Mitte befindlichen Eingangsanschluss (15) bzw. Ausgangsanschluss (15) jedes elektronischen Bausteins (1–4) übertragen wird.
Baugruppe nach einem der Ansprüche 10–15, dadurch gekennzeichnet, dass die Baugruppe (10) derart ausgestaltet ist, dass, wenn die bestimmte Information n Fehler erkennende oder korrigierende Bits umfasst, wobei n eine natürliche Zahl ist, die bestimmte Information d-mal über n bestimmte Eingangsanschlüsse bzw. Ausgangsanschlüsse jedes elektronischen Bausteins (1–4) übertragen wird, wobei d eine natürliche Zahl größer 1 ist, welche angibt, wie viele spiegelsymmetrische und/oder drehsymmetrische Ausrichtungen der geometrischen Anordnung (21–23) zu berücksichtigen sind, und dass die bestimmte Information derart über die d·n bestimmten Eingangsanschlüsse bzw. Ausgangsanschlüsse jedes elektronischen Bausteins (1–4) übertragen wird, dass die Belegung der d·n bestimmten Eingangsanschlüsse bzw. Ausgangsanschlüsse jedes elektronischen Bausteins (1–4) invariant gegenüber den d zu berücksichtigenden spiegelsymmetrischen und/oder drehsymmetrischen Ausrichtungen der geometrischen Anordnung (21–24) ist.
Baugruppe nach einem der Ansprüche 10–15, dadurch gekennzeichnet, dass die Baugruppe (10) derart ausgestaltet ist, dass, wenn die bestimmte Information n Fehler erkennende oder korrigierende Bits umfasst, wobei n eine natürliche Zahl ist, die n Fehler erkennende oder korrigierende Bits über n weitere Eingangsanschlüsse bzw. Ausgangsanschlüsse jedes elektronischen Bausteins (1–4) übertragen werden, welche keiner Drehung unterworfen sind.
Baugruppe nach einem der Ansprüche 10–18, dadurch gekennzeichnet, dass die elektronischen Bausteine (1–4) baugleich sind.
Baugruppe nach einem der Ansprüche 10–19, dadurch gekennzeichnet, dass die Baugruppe ein Speichersystem (10) ist.