[go: up one dir, main page]

DE10335622B4 - Harzversiegelte Halbleiterbaugruppe - Google Patents

Harzversiegelte Halbleiterbaugruppe Download PDF

Info

Publication number
DE10335622B4
DE10335622B4 DE10335622A DE10335622A DE10335622B4 DE 10335622 B4 DE10335622 B4 DE 10335622B4 DE 10335622 A DE10335622 A DE 10335622A DE 10335622 A DE10335622 A DE 10335622A DE 10335622 B4 DE10335622 B4 DE 10335622B4
Authority
DE
Germany
Prior art keywords
semiconductor device
metal plate
recesses
mounting area
device mounting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE10335622A
Other languages
English (en)
Other versions
DE10335622A1 (de
Inventor
Dai Nakajima
Kiyoshi Ishida
Taketoshi Shikano
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE10335622A1 publication Critical patent/DE10335622A1/de
Application granted granted Critical
Publication of DE10335622B4 publication Critical patent/DE10335622B4/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H10W72/00
    • H10W40/778
    • H10W70/481
    • H10W74/114
    • H10W74/127
    • H10W72/01308
    • H10W72/015
    • H10W72/07311
    • H10W72/07511
    • H10W72/07533
    • H10W72/5363
    • H10W72/5524
    • H10W72/884
    • H10W74/00
    • H10W90/734
    • H10W90/736
    • H10W90/754
    • H10W90/756

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Wire Bonding (AREA)

Abstract

Harzversiegelte Halbleiterbaugruppe (5), insbesondere Leistungs-Halbleiterbaugruppe, die folgendes aufweist:
– eine Metallplatte (6), wobei die Metallplatte (6) einen Halbleiterbauelement-Montagebereich (16), der auf einer Oberfläche davon ausgebildet ist, aufweist; und
– ein auf dem Halbleiterbauelement-Montagebereich (16) befestigtes Halbleiterbauelement (2),
– wobei die Halbleitergruppe (5) ferner eine zwischen dem Halbleiterbauelement-Montagebereich (16) und dem Halbleiterbauelement (2) gebildete Lötmaterialschicht (4) aufweist, um das Halbleiterbauelement (2) mit dem Halbleiterbauelement-Montagebereich (16) zu verlöten und somit zu befestigen,
dadurch gekennzeichnet,
daß die Metallplatte (6) eine Vielzahl von quadratischen Ausnehmungen (14) aufweist, die in der einen Oberfläche ungefähr in regelmäßigen Abständen an Stellen gebildet sind, die von dem Halbleiterbauelement-Montagebereich (16) verschieden sind, wobei die Ränder der zwischen dem Halbleiterbauelement-Montagebereich (16) und dem Halbleiterbauelement (2) gebildeten Lötmaterialschicht (4) durch die Ränder derjenigen Ausnehmungen (14) begrenzt werden, die zu den Rändern des Halbleiterbauelementes (2) benachbart positioniert sind und entlang diesen angeordnet sind, und wobei das Volumen...

Description

  • Die Erfindungen betreffen allgemein eine harzversiegelte Halbleiterbaugruppe, insbesondere eine harzversiegelte Leistungs-Halbleiterbaugruppe gemäß dem Oberbegriff des Anspruchs 1 und des Anspruchs 2, wie es jeweils aus der JP 05 235 228 A bekannt ist.
  • Die JP 05 235 228 A beschreibt eine harzversiegelte Halbleiterbaugruppe, die ein Halbleiterbauelement hat, das durch Löten sicher an einem Rahmen befestigt ist, in dem eine Vielzahl von Nuten gebildet ist. Beim Löten breitet sich ein einen Rahmen benetzendes Lötmaterial über dem Rahmen aus und wird dann von einer inneren Nut blockiert, während beim anschließenden Harzversiegelungsvorgang eine äußere Nut Fremdstoffe daran hindert, durch eine Grenzfläche zwischen einem Formharz und dem Rahmen in das Halbleiterbauelement einzutreten.
  • Eine Halbleiterbaugruppe gemäß der JP 09 092 778 A weist einen Rahmen mit einem Chipkontaktstellenbereich auf, auf dem ein Halbleiterbauelement angeordnet ist. Eine Vielzahl von Ausnehmungen ist in dem Chipkontaktstellenbereich ausgebildet, um den Grad der Haftung zwischen dem Rahmen und einem Versiegelungsharz zu erhöhen und ein Ausfließen eines Bondmittels zu verhindern, das zum Chipbonden verwendet wird.
  • Die JP 07 273 270 A beschreibt eine Rahmenkonstruktion, die eine Vielzahl von Ausnehmungen hat, die jeweils in Form eines Oktopussaugnapfes ausgebildet sind, um den Grad der Haftung zwischen dem Rahmen und einem Versiegelungsharz zu erhöhen. Die Ausnehmungen in Form eines Oktopus saugnapfes können kostengünstig durch zweimaliges Preßbearbeiten gebildet werden.
  • Bei der Halbleiterbaugruppe gemäß der JP 05 235 228 A kann jedoch die Lötmaterialmenge, die in die Nuten fließt, nicht gleichbleibend gesteuert werden, so daß die Dicke des Lötmaterials nicht stabilisiert werden kann.
  • Bei der Halbleiterbaugruppe gemäß der JP 09 092 778 A ist auf den Zustand der Lotschmelze, die eine verringerte Viskosität hat, nicht geachtet worden. Beim Löten bewegt sich die Lotschmelze an Bereichen vorbei, die von den Ausnehmungen verschieden sind, so daß das Problem auftritt, daß das Fließen der Lotschmelze nicht zufriedenstellend gesteuert werden kann, so daß es unmöglich wird, die Lötmaterialmenge unmittelbar unter dem Halbleiterbauelement genau zu steuern.
  • Die Halbleiterbaugruppe gemäß der JP 07 273 270 A bringt das Problem mit sich, daß die Verringerung des Abstands zwischen den zu bearbeitenden Stellen begrenzt ist, wenn eine Werkzeugeinheit eine komplizierte Gestalt hat, und wenn die Baugruppe unter Anwendung eines relativ billigen Herstellungsverfahrens wie beispielsweise Stanzen hergestellt wird. Wenn eine weitere Verringerung des Abstands der Ausnehmungen in Form von Oktopussaugnäpfen angestrebt wird, ist ein relativ teures Herstellungsverfahren, wie beispielsweise Elektroerosionsbearbeitung erforderlich, was zu einer teuren Werkzeugeinheit führt.
  • Die Erfindungen haben zum Ziel, die oben beschriebenen Nachteile zu überwinden.
  • Es ist also Aufgabe der Erfindungen, eine hochzuverlässige harzversiegelte Halbleiterbaugruppe anzugeben, die die Stabilität der Dicke eines Lötmaterials unmittelbar unter einem Halbleiterbauelement verbessern kann, das an einer Metallplatte befestigt ist, und mit der der Grad der Haftung zwischen der Metallplatte und einem Formharz sichergestellt werden kann, indem eine vorbestimmte Bearbeitung in bezug auf die Metallplatte unter Verwendung einer relativ billigen Werkzeugeinheit ausgeführt wird.
  • Zur Lösung der obigen Aufgabe weist die harzversiegelte Halbleiterbaugruppe gemäß der Erfindung nach Anspruch 1 eine Metallplatte und ein mit dieser durch Lot befestigtes Halbleiterbauelement auf, wobei die Metallplatte einen Halbleiterbauelement-Montagebereich (Chipkontaktstellenbereich), der auf einer Oberfläche davon ausgebildet ist, und eine Vielzahl von quadratischen Ausnehmungen hat, die in der einen Oberfläche in ungefähr regelmäßigen Abständen an Stellen gebildet sind, die von dem Halbleiterbauelement-Montagebereich verschieden sind, wobei die Ränder der zwischen dem Halbleiterbauelement-Montagebereich und dem Halbleiterbauelement gebildeten Lötmaterialschicht durch die Ränder derjenigen Ausnehmungen begrenzt werden, die zu den Rändern des Halbleiterbauelementes benachbart positioniert sind und entlang diesen angeordnet sind, und wobei das Volumen einer jeden Ausnehmung im Vergleich zum Volumen der Lötmaterialschicht klein ist.
  • Diese Konstruktion verbessert die Stabilität der Dicke des Lötmaterials und stellt den Grad der Haftung zwischen der Metallplatte und dem Formharz sicher, so daß es möglich ist, eine hochzuverlässige harzversiegelte Halbleiterbaugruppe bereitzustellen.
  • Da die Vielzahl von quadratischen Ausnehmungen in der Oberfläche der Metallplatte durch Preßbearbeiten oder Prägen gebildet werden kann, kann eine relativ billige Werkzeugeinheit verwendet werden, was eine kostengünstige Herstellung der harzversiegelten Halbleiterbaugruppe ermöglicht.
  • Gemäß der Erfindung nach Anspruch 2 besteht jede von der Vielzahl von Ausnehmungen aus zwei quadratischen Ausnehmungen, die in einer Diagonalrichtung davon versetzt sind. Die beiden quadratischen Ausnehmungen können eine abgestufte Bodenwand haben.
  • Die Erfindungen werden nachstehend, auch hinsichtlich weiterer Merkmale und Vorteile, anhand der Beschreibung von Ausführungsbeispielen unter Bezugnahme auf die beiliegende Zeichnung näher erläutert. Diese zeigt in:
  • 1 eine Vertikalschnittansicht einer harzversiegelten Halbleiterbaugruppe gemäß einer Ausführungsform der ersten Erfindung;
  • 2 eine Teildraufsicht von oben auf eine Metallplatte, die in der harzversiegelten Halbleiterbaugruppe gemäß 1 angebracht ist;
  • 3 eine Teildraufsicht von oben auf die harzversiegelte Halbleiterbaugruppe gemäß 1, wenn das Halbleiterbauelement mit der Metallplatte verlötet ist;
  • 4 eine Teilperspektivansicht einer Metallplatte, die in einer harzversiegelten Halbleiterbaugruppe gemäß einer Ausführungsform der zweiten Erfindung angebracht ist; und
  • 5 eine Teildraufsicht von oben auf die harzversiegelte Halbleiterbaugruppe gemäß 4, wenn das Halbleiterbauelement mit der Metallplatte verlötet ist.
  • Unter Bezugnahme auf die Zeichnung zeigt 1 eine harzversiegelte Halbleiterbaugruppe S gemäß einer Ausführungsform der ersten Erfindung, wobei ein Halbleiterbauelement 2 durch ein Lötmaterial 4 sicher an einer Metallplatte 6 befestigt ist. Bei dieser harzversiegelten Halbleiterbaugruppe S sind Oberflächenelektroden, die auf dem Halbleiterbauelement 2 ausgebildet sind, mit zugeordneten Elektroden eines Rahmens 8 über jeweilige Aluminiumdrähte 10 elektrisch verbunden, und der Rahmen 8 ist an einem Bereich der Metallplatte 6 durch Ultraschallbonden befestigt (wird noch erläutert). Das Halbleiterbauelement 2 ist gemeinsam mit den Aluminiumdrähten 10 vollständig mit einem Formharz 12 versiegelt.
  • Das Halbleiterbauelement 2 ist mit einer Größe von beispielsweise 15 × 15 mm2 ausgebildet, und eine Cu-Platte, die beispielsweise eine Dicke von ungefähr 3 mm hat, dient als Metallplatte 6. Ein Material, das hauptsächlich aus beispielsweise Sn besteht, dient als Lötmaterial 4.
  • 2 zeigt die Metallplatte 6 von oben vor der Ausführung des Lötvorgangs. Wie daraus ersichtlich ist, hat die Metallplatte 6 eine große Anzahl von quadratischen Ausnehmungen (Vertiefungen) 14, die in Längs- und Querrichtung in ungefähr regelmäßigen Abständen (von beispielsweise ungefähr 400 μm) in einer Oberfläche davon an Stellen angeordnet sind, die von der Stelle verschieden sind, auf der das Halbleiterbauelement 2 anzuordnen ist.
  • Die Ausnehmungen 14 haben im wesentlichen die gleiche Tiefe, und jede von ihnen hat vier Seiten, die beispielsweise eine Länge von 200 μm haben. Der Chipkontaktstellenbereich 16, d. h. die Stelle, auf der das Halbleiterbauelement 2 anzuordnen ist, ist im wesentlichen flach und hat keine Ausnehmungen.
  • Der vorstehend erwähnte Bereich der Metallplatte 6, an dem der Rahmen 8 durch Ultraschallbonden befestigt ist, ist ein vorbestimmter Bereich an der Oberfläche der Metallplatte 6, in dem die Ausnehmungen 14 gebildet sind. Der Grund für die Anwendung von Ultraschallbonden beim Bonden des Rahmens 8 an die Metallplatte 6 ist folgender.
  • Die Verwendung eines Lötmaterials, das kein Pb enthält, wird bevorzugt, um die die Umweltbelastung einzuschränken. Dabei ist der Schmelzpunkt der zu wählenden Lötmaterialien auf einen Bereich innerhalb von ungefähr 10°C oder darunter beschränkt. Aufgrunddessen müssen dann, wenn sowohl das Bonden des Halbleiterbauelements an die Metallplatte als auch das Bonden des Rahmens an die Metallplatte durch Löten ausgeführt werden, diese Bondvorgänge gleichzeitig erfolgen. Diese Arbeit ist sehr kompliziert und erfordert eine lange Erwärmungsperiode. Folglich läuft an einer Grenzfläche, an der das Löten ausgeführt wird, eine Legierungsreaktion ab, was die Lebensdauer verkürzt, für die die Zuverlässigkeit gewährleistet werden kann.
  • Dagegen ist das Ultraschallbonden eine Art Festphasenschweißen, bei dem ein Bondmaterial, wie etwa ein Lot, nicht verwendet wird. Bei Anwendung eines solchen Festphasenschweißens auf das Bonden des Rahmens an die Metallplatte ist es ausreichend, das Löten zum Bonden des Halbleiterbauelements an die Metallplatte nur einmal auszuführen.
  • Das Festphasenschweißen, wie etwa Ultraschallbonden, erfordert eine Verformung eines Grundmaterials für ein starkes oder stabiles Bonden. Beim Ultraschallbonden wird ein Werkzeug verwendet, um den Rahmen an die Metallplatte zu drücken, so daß Ultraschallschwingungen auf den Rahmen zur plastischen Verformung aufgebracht werden, während gleichzeitig eine Last darauf aufgebracht wird, was zu dem Bonden des Rahmens an die Metallplatte führt.
  • Wenn die Metalloberfläche flach ist, dann ist jedoch viel Energie erforderlich, um den Rahmen so weit zu verformen, bis er eine ausreichende Bondfestigkeit hat. In manchen Fällen ist eine übermäßige Verformung des Rahmens für das feste Bonden erforderlich, was jedoch zu einer Verringerung der Rahmenfestigkeit führt. Wenn ein Bereich des Rahmens, der durch eine solche übermäßige Verformung verengt ist, nur eine Festigkeit hat, die halb so groß wie die Festigkeit des Grundmaterials ist, besteht Bruchgefahr.
  • Angesichts dessen wird gemäß den Erfindungen ein selektives Formen von Vertiefungen in bezug auf die Oberfläche der Metallplatte 6 ausgeführt, um die Fläche der Bondoberfläche zwischen dem Rahmen 8 und der Metallplatte 6 um den Raum zu verkleinern, der von den Ausnehmungen 14 eingenommen wird. Zusätzlich wird die Oberfläche um jede Ausnehmungen 14 herum durch Preßbearbeitung oder Prägen bei ihrer Bildung erhöht.
  • Aus diesem Grund ist eine Vielzahl von Vorsprüngen auf der Bondoberfläche der Metallplatte 6 mit dem Rahmen 8 angeordnet, und somit ist die Kontaktfläche zwischen der Metallplatte 6 und dem Rahmen 8 zu Beginn des Bondens klein, so daß es möglich ist, die Energiedichte zu erhöhen und die Bondeigenschaften zu verbessern.
  • Anders ausgedrückt, auch wenn die auf den Rahmen 8 aufgebrachte Energiemenge gering ist, findet an dem gebondeten Bereich eine ausreichende Verformung statt, um eine vorbestimmte Bondfestigkeit zu ergeben. Eine Verringerung der Rahmendicke kann minimiert werden, indem die auf den Rahmen 8 aufgebrachte Energiemenge reduziert wird, so daß es möglich ist, die Bondstabilität zu verbessern.
  • Dabei ist zu beachten, daß ein unebener Bereich 8a an dem Rahmen 8, wie in 1 gezeigt, gebildet wird, wenn der Rahmen 8 durch Ultraschallbonden an der Metallplatte 6 befestigt wird.
  • 3 zeigt den Zustand, wenn das Halbleiterbauelement 2 mit der Metallplatte 6 verlötet ist. Wie 3 zeigt, breitet sich das Lötmaterial 4, das unmittelbar unter dem Halbleiterbauelement 2 positioniert ist, bei der Anbringung des Halbleiterbauelements 2 von dem Halbleiterbauelement 2 nach außen aus, die Ausbreitung des Lötmaterials 4 wird jedoch von Rändern derjenigen Ausnehmungen 14 blockiert, die Rändern des Halbleiterbauelements 2 benachbart positioniert und entlang diesen angeordnet sind.
  • Ferner wird die Ausbreitung des Lötmaterials 4 an Stellen zwischen benachbarten Ausnehmungen 14 begrenzt, so daß ein sanfter Bogen oder eine sanfte Krümmung gebildet wird. Auch wenn das Lötmaterial 4 z. B. aufgrund von Schwingungen in einige der Ausnehmungen 14 eintritt, wird eine erhebliche Dickenänderung des unmittelbar unter dem Halbleiterbauelement 2 positionierten Lötmaterials 4 vermieden, da das Volumen jeder Ausnehmung 14 relativ zu dem des Lötmaterials 4 ausreichend klein ist.
  • Der Grund, weshalb die Stabilität der Dicke des Lötmaterials angestrebt wird, ist wie folgt.
  • Die Komponente der Metallplatte, wie beispielsweise Cu oder Al, unterscheidet sich von Si, das eine Komponente des Halbleiterbauelements ist, erheblich hinsichtlich des linearen Ausdehnungskoeffizienten. Thermische Beanspruchungen werden also häufig in dem Ausmaß erzeugt, in dem das Lötmaterial bei einer Temperaturänderung beim Gebrauch des Halbleiterbauelements plastisch verformt wird.
  • In manchen Fällen treten Risse auf und bilden sich innerhalb des Lötmaterials aus. Insbesondere im Fall von Leistungs-Halbleiterbaugruppen ist es wichtig, die Eigenschaft der Wärmeabstrahlung von dem Halbleiterbauelement zu gewährleisten, und die Ausbildung solcher Risse innerhalb des Lötmaterials erhöht den Wärmewiderstand von Wärmeabstrahlungsbahnen von dem Halbleiterbauelement.
  • Wenn ferner das Lötmaterial dünn ist (beispielsweise unter 50 μm), dann ist das Ausmaß der Spannung, die eventuell innerhalb des Lötmaterials erzeugt wird, relativ groß, und die Geschwindigkeit, mit der sich die Risse ausbilden, wird hoch. Mit zunehmender Dicke des Lötmaterials nehmen sowohl die Spannung innerhalb des Lötmaterials als auch die Geschwindigkeit, mit der sich die Risse ausbilden, ab.
  • In den Wärmeabstrahlungsbahnen von dem Halbleiterbauelement ist jedoch der Wärmewiderstand dann, wenn die Wärme durch die Lötmaterialschicht hindurchtritt, zu der Dicke des Lötmaterials proportional, und je geringer die Dicke des Lötmaterials ist, desto kleiner ist der Wärmewiderstand.
  • Beispielsweise nimmt im Fall von Halbleiterbauelementen mit einer Größe von 15 × 15 mm2, der Wärmewiderstand um ungefähr 0,01°C/W für jede Dickenzunahme des Lötmaterials um 100 μm zu. Wenn also ein Halbleiterbauelement, das einen Wärmewiderstand von ungefähr 0,15°C/W hat, mit einer Dicke von gut 300 μm ausgebildet ist, ist dessen Wärmewiderstand nicht vernachlässigbar.
  • Aufgrund dessen ist die stabile Aufrechterhaltung der Dicke des Lötmaterials innerhalb eines vorbestimmten Bereichs von beispielsweise 50~300 μm wichtig, um die Lebensdauer der Halbleiterbauelemente und die Stabilität des Wärmewiderstands zu gewährleisten. Es wird bevorzugt, Dickenänderungen des Lötmaterials innerhalb von einigen zehn Mikrometern einzustellen.
  • Wenn die Metallplatte und das Halbleiterbauelement mit Formharz versiegelt werden, kann die Verformung des Lötmaterials bei einer Temperaturänderung des Halbleiterbauelements durch die Verwendung eines Formharzes begrenzt werden, das einen linearen Ausdehnungskoeffizienten nahe demjenigen der Metallplatte hat.
  • Da dabei das Formharz mit einem linearen Ausdehnungskoeffizienten, der größer als derjenige des Halbleiterbauelements ist, aber demjenigen der Metallplatte sehr nahekommt, an die Oberfläche des Halbleiterbauelements gebondet wird, kommen Expansion und Kontraktion des Halbleiterbauelements bei einer Temperaturänderung nahe an die der Metallplatte heran.
  • Infolgedessen kann das Ausmaß der Spannung in dem Lötmaterial zwischen dem Halbleiterbauelement und der Metallplatte verringert werden, so daß es möglich ist, die Erzeugung und Ausbildung von Rissen innerhalb des Lötmaterials erheblich zu begrenzen.
  • Für diese Wirkung ist es wichtig, das Formharz fest an die Oberfläche der Metallplatte zu bonden, und unter Bedingungen, bei denen die Oberfläche der Metallplatte und diejenige des Formharzes voneinander getrennt sind, kann keine ausreichende Wirkung erzielt werden. Festes Bonden des Formharzes und der Metallplatte ist also besonders wichtig, um die Herstellung fehlerhafter Gegenstände zu vermeiden, was bisher durch die Ausbildung von Rissen in dem Lötmaterial verursacht worden ist.
  • Umgekehrt entsteht an einer Grenzfläche zwischen dem Formharz und der Metallplatte manchmal ein Ablöseproblem, das durch die Erzeugung einer Scherbeanspruchung bei einer Temperaturänderung aufgrund einer Differenz der linearen Ausdehnungskoeffizienten des Formharzes und der Metallplatte verursacht werden kann.
  • Um dies zu vermeiden, ist die Bildung von Ausnehmungen in der Oberfläche der Metallplatte wirksam, und es ist möglich, die Erzeugung von Schlupf parallel zu der Grenzfläche, der durch die Differenz im linearen Ausdehnungskoeffizienten verursacht werden kann, durch Ausbilden von Wandoberflächen senkrecht zu der Grenzfläche zu unterdrücken. Da die Scherbeanspruchung zu dem Abstand proportional ist, ist das Vorhandensein der Wandoberflächen in relativ kleinen Abständen wirksam, um die Scherbeanspruchung zu reduzieren.
  • Aus den vorstehend genannten Gründen ist eine große Anzahl von quadratischen Ausnehmungen 14, die solche vertikalen Wände haben, in Längs- und Querrichtung in ungefähr regelmäßigen Abständen in der Halbleiterbaugruppe gemäß der Erfindung angeordnet. Nachstehend wird ein Verfahren zum Bilden solcher Ausnehmungen erläutert.
  • Die Ausnehmungen 14 können in der im wesentlichen flachen Oberfläche der Metallplatte durch Preßbearbeitung kostengünstig ausgebildet werden. Elektroerosionsbearbeitung oder Stanzen wird im allgemeinen angewandt, um eine Werkzeugeinheit zum Gebrauch für eine solche Preßbearbeitung herzustellen. Elektroerosionsbearbeitung ist zwar relativ teuer, hat jedoch den Vorteil, daß beliebig jede gewünschte Gestalt erhalten werden kann.
  • Stanzen kann jedoch angewandt werden, um eine Werkzeugeinheit für den Gebrauch beim Bilden der quadratischen Ausnehmungen herzustellen, wie sie bei der ersten Erfindung verwendet werden. Das heißt, die Werkzeugeinheit kann hergestellt werden, indem bewirkt wird, daß ein sich drehendes gezahntes Element über ein Grundmaterial der Werkzeugeinheit in Längs- und Querrichtung in ungefähr regelmäßigen Abständen bewegt wird.
  • Das sich drehende gezahnte Element ist hinsichtlich seiner Breite begrenzt, und eine Breite von ungefähr 180~200 μm ist ein Grenzwert für ausreichende Bearbeitbarkeit. Wenn die Werkzeugeinheit mit einer Vielzahl von quadratischen Vorsprüngen hergestellt wird, indem bewirkt wird, daß das sich drehende gezahnte Element über das Grundmaterial der Werkzeugeinheit bewegt wird, besteht dann, wenn die Vorsprünge von geringer Größe sind, die Gefahr, daß die Vorsprünge bei der Bildung der Ausnehmungen eventuell brechen.
  • Um ein solches Brechen zu vermeiden, ist es erforderlich, die quadratischen Vorsprünge größer zu machen, und das Einstellen der Größe auf mehr als 200 μm bietet ausreichende Robustheit.
  • Wie vorstehend beschrieben, wird gemäß der ersten Erfindung ein Ablösen an der Grenzfläche zwischen dem Formharz und der Metallplatte vermieden, indem eine große Anzahl von Ausnehmungen 14 in der Oberfläche der Metallplatte 6 gebildet wird, und eine durch Stanzen hergestellte relativ billige Werkzeugeinheit wird verwendet, um die Ausnehmungen 14 zu bilden.
  • Ferner wird im Hinblick auf die Robustheit bei der Herstellung der Werkzeugeinheit eine Vielzahl von Vorsprüngen mit einer Größe von 200 × 200 μm2 in Längs- und Querrichtung in ungefähr regelmäßigen Abständen von ungefähr 400 μm angeordnet.
  • Dabei ist zu beachten, daß ein Bereich der Metallplatte, auf dem das Halbleiterbauelement anzuordnen ist (Chipkontaktstellenbereich), flach ausgebildet wird, so daß die Dicke des unmittelbar unter dem Halbleiterbauelement positionierten Lötmaterials im wesentlichen konstant sein kann. Wenn jedoch Vorsprünge, die niedriger als die gewünschte Dicke des Lötmaterials sind, an Ecken unmittelbar unter dem Halbleiterbauelement angeordnet werden, kann eine minimale Dicke des Lötmaterials gewährleistet werden, so daß es möglich ist, die Stabilität der Dicke des Lötmaterials zu verbessern.
  • 4 zeigt einen Bereich einer Metallplatte 6A, die in einer harzversiegelten Halbleiterbaugruppe gemäß einer Ausführungsform der zweiten Erfindung angebracht ist. Wie daraus ersichtlich ist, ist eine große Anzahl von achteckigen Ausnehmungen 14A in Längs- und Querrichtung in ungefähr regelmäßigen Abständen in der Oberfläche der Metallplatte 6A ausgebildet, die von dem Chipkontaktstellenbereich verschieden ist.
  • Jede Ausnehmung 14A hat eine abgestufte Bodenwand und kann gebildet werden durch Überlappen von zwei Ausnehmungen, die unterschiedliche Tiefe haben, aber in Draufsicht von oben mit den Ausnehmungen 14 identisch sind, die bei der Halbleiterbaugruppe S gemäß der oben erläuterten Ausführungsform in 3 verwendet werden, derart, daß die zwei Ausnehmungen um eine vorbestimmte Länge in ihrer Diagonalrichtung versetzt sind.
  • Das Formen von Vertiefungen in der Metallplatte 6A wird unter Verwendung einer ersten Werkzeugeinheit für den Gebrauch beim Formen von Vertiefungen in der Metallplatte 6, die bei der Ausführungsform der ersten Erfindung verwendet wird, und einer zweiten Werkzeugeinheit ausgeführt, die hinsichtlich der Gestalt mit der ersten Werkzeugeinheit im wesentlichen identisch ist, sich jedoch hinsichtlich der Höhe der auf ihrer Oberfläche gebildeten quadratischen Vorsprünge davon unterscheidet.
  • Dabei wird das Zweifachformen von Vertiefungen angewandt, wobei die erste und die zweite Werkzeugeinheit relativ zueinander um eine vorbestimmte Länge verlagert und anschließend abwechselnd verwendet werden.
  • Ein solches Zweifachformen von Vertiefungen in der Oberfläche der Metallplatte 6A vergrößert die Gesamtfläche der Seiten- oder vertikalen Wände der Ausnehmungen 14A, verringert den Zwischenraum zwischen den benachbarten Ausnehmungen 14A und bildet einen Bereich einer Bodenwand, der von der zweiten Werkzeugeinheit gebildet ist, so aus, daß er eine von der ersten Werkzeugeinheit gebildete Bodenwand überkragt, so daß es möglich ist, die Scherbeanspruchung zu verringern, die zwischen dem Formharz und der Metallplatte wirksam ist, und den Grad der Haftung zu erhöhen.
  • 5 zeigt den Zustand, in dem das Halbleiterbauelement 2 mit der Metallplatte 6A verlötet ist. Wie 5 zeigt, ist ein Zwischenraum W zwischen den Ausnehmungen 14A, die in der gleiche Ebenen wie die Halbleiterbauelement-Anbringebene existieren, sowohl in der Längs- als auch in der Querrichtung gleich verringert. Eine nur einmalige zusätzliche Preßbearbeitung erhöht den Lotblockiereffekt und verbessert weiter die Stabilität der Dicke des Lötmaterials.
  • Es wird bevorzugt, daß die Versatzlänge der zweiten Werkzeugeinheit relativ zu der ersten Werkzeugeinheit auf ungefähr die Hälfte des Abstands der Ausnehmungen eingestellt wird. Wenn ein Würfelmuster verwendet wird, bei dem sich die erste und die zweite Werkzeugeinheit nicht überlappen, kann die Bearbeitungstiefe durch die zweite Werkzeugeinheit aufgrund der Kaltverfestigung bei der Preßbearbeitung durch die erste Werkzeugeinheit nicht groß gemacht werden.
  • Die Höhe der Seiten- oder vertikalen Wände senkrecht zu der Bondoberfläche, die wirksam ist, um die Scherbeanspruchung zu verringern, wird in unerwünschter Weise reduziert. Wenn außerdem die Versatzlänge gering ist, wird der Lotblockiereffekt reduziert und der Abstand der Ausnehmungen muß in gewissem Maß verringert werden.

Claims (4)

  1. Harzversiegelte Halbleiterbaugruppe (5), insbesondere Leistungs-Halbleiterbaugruppe, die folgendes aufweist: – eine Metallplatte (6), wobei die Metallplatte (6) einen Halbleiterbauelement-Montagebereich (16), der auf einer Oberfläche davon ausgebildet ist, aufweist; und – ein auf dem Halbleiterbauelement-Montagebereich (16) befestigtes Halbleiterbauelement (2), – wobei die Halbleitergruppe (5) ferner eine zwischen dem Halbleiterbauelement-Montagebereich (16) und dem Halbleiterbauelement (2) gebildete Lötmaterialschicht (4) aufweist, um das Halbleiterbauelement (2) mit dem Halbleiterbauelement-Montagebereich (16) zu verlöten und somit zu befestigen, dadurch gekennzeichnet, daß die Metallplatte (6) eine Vielzahl von quadratischen Ausnehmungen (14) aufweist, die in der einen Oberfläche ungefähr in regelmäßigen Abständen an Stellen gebildet sind, die von dem Halbleiterbauelement-Montagebereich (16) verschieden sind, wobei die Ränder der zwischen dem Halbleiterbauelement-Montagebereich (16) und dem Halbleiterbauelement (2) gebildeten Lötmaterialschicht (4) durch die Ränder derjenigen Ausnehmungen (14) begrenzt werden, die zu den Rändern des Halbleiterbauelementes (2) benachbart positioniert sind und entlang diesen angeordnet sind, und wobei das Volumen einer jeden Ausnehmung (14) im Vergleich zum Volumen der Lötmaterialschicht (4) klein ist.
  2. Harzversiegelte Halbleiterbaugruppe (5), insbesondere Leistungs-Halbleiterbaugruppe, die folgendes aufweist: – eine Metallplatte (6A), wobei die Metallplatte (6A) einen Halbleiterbauelement-Montagebereich (16), der auf einer Oberfläche davon ausgebildet ist, aufweist; und – ein auf dem Halbleiterbauelement-Montagebereich (16) befestigtes Halbleiterbauelement (2), – wobei die Halbleitergruppe (5) ferner eine zwischen dem Halbleiterbauelement-Montagebereich (16) und dem Halbleiterbauelement (2) gebildete Lötmaterialschicht (4) aufweist, um das Halbleiterbauelement (2) mit dem Halbleiterbauelement-Montagebereich (16) zu verlöten und somit zu befestigen, dadurch gekennzeichnet, daß die Metallplatte (6A) eine Vielzahl von Ausnehmungen (14A) aufweist, die in der einen Oberfläche ungefähr in regelmäßigen Abständen an Stellen definiert sind, die von dem Halbleiterbauelement-Montagebereich (16) verschieden sind, wobei die Ränder der zwischen dem Halbleiterbauelement-Montagebereich (16) und dem Halbleiterbauelement (2) gebildeten Lötmaterialschicht (4) durch die Ränder derjenigen Ausnehmungen (14) begrenzt werden, die zu den Rändern des Halbleiterbauelementes (2) benachbart positioniert sind und entlang diesen angeordnet sind, wobei das Volumen einer jeden Ausnehmung (14A) im Vergleich zum Volumen der Lötmaterialschicht (4) klein ist, und wobei jede von der Vielzahl von Ausnehmungen (14A) zwei quadratische Ausnehmungen aufweist, die in einer Diagonalrichtung davon versetzt sind, so daß sie jeweils eine achteckige Ausnehmung bilden.
  3. Halbleiterbaugruppe (5) nach Anspruch 2, wobei die zwei quadratischen Ausnehmungen unterschiedliche Tiefe haben.
  4. Halbleiterbaugruppe (5) nach einem der Ansprüche 1 bis 3, wobei sie ferner einen Leitungs-Rahmen (8) aufweist, der an der Metallplatte (6, 6A) an einer Stelle befestigt ist, an der die Vielzahl von Ausnehmungen (14, 14A) ausgebildet ist.
DE10335622A 2002-12-06 2003-08-04 Harzversiegelte Halbleiterbaugruppe Expired - Lifetime DE10335622B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2002-354812 2002-12-06
JP2002354812A JP3748849B2 (ja) 2002-12-06 2002-12-06 樹脂封止型半導体装置

Publications (2)

Publication Number Publication Date
DE10335622A1 DE10335622A1 (de) 2004-06-24
DE10335622B4 true DE10335622B4 (de) 2009-06-04

Family

ID=32376182

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10335622A Expired - Lifetime DE10335622B4 (de) 2002-12-06 2003-08-04 Harzversiegelte Halbleiterbaugruppe

Country Status (5)

Country Link
US (1) US6753596B1 (de)
JP (1) JP3748849B2 (de)
KR (1) KR100562060B1 (de)
CN (1) CN1331224C (de)
DE (1) DE10335622B4 (de)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102004046699A1 (de) * 2004-09-24 2006-04-13 Infineon Technologies Ag Anordnung zum Verbinden von Kontaktflächen durch eine sich verfestigende Flüssigkeit
JP2006114716A (ja) * 2004-10-15 2006-04-27 Mitsubishi Electric Corp 電力用半導体装置
US20060181861A1 (en) * 2005-02-17 2006-08-17 Walker Harold Y Jr Etched leadframe for reducing metal gaps
CN1956180B (zh) * 2005-03-26 2010-08-04 阎跃军 采用点胶液态树脂封装的电子器件的基片结构
JP4702196B2 (ja) * 2005-09-12 2011-06-15 株式会社デンソー 半導体装置
CN101383332B (zh) * 2007-09-03 2011-10-26 亿光电子工业股份有限公司 电子元件装置及其制造方法
JP5401242B2 (ja) * 2009-09-30 2014-01-29 新電元工業株式会社 半導体パッケージ及びその製造方法
JP5321601B2 (ja) * 2010-05-21 2013-10-23 トヨタ自動車株式会社 半導体装置
JP5251991B2 (ja) 2011-01-14 2013-07-31 トヨタ自動車株式会社 半導体モジュール
JP5713032B2 (ja) 2013-01-21 2015-05-07 トヨタ自動車株式会社 半導体装置の製造方法
CN103280540A (zh) * 2013-05-09 2013-09-04 深圳市华星光电技术有限公司 显示装置及其制造方法
JP5854011B2 (ja) 2013-09-06 2016-02-09 トヨタ自動車株式会社 半導体装置、及び半導体装置の製造方法
JP6228490B2 (ja) 2014-03-04 2017-11-08 ローム株式会社 半導体装置および半導体装置の製造方法
CN106471617B (zh) 2014-04-04 2019-05-10 三菱电机株式会社 半导体装置
JP6485398B2 (ja) * 2016-04-13 2019-03-20 株式会社デンソー 電子装置及びその製造方法
JP2018046057A (ja) * 2016-09-12 2018-03-22 株式会社東芝 半導体パッケージ
JP6771412B2 (ja) * 2017-03-16 2020-10-21 三菱電機株式会社 半導体装置
KR102459651B1 (ko) * 2017-06-15 2022-10-27 삼성전자주식회사 발광 소자 패키지 및 이의 제조 방법
JP7233407B2 (ja) * 2017-07-10 2023-03-06 ヒタチ・エナジー・スウィツァーランド・アクチェンゲゼルシャフト 端子の脚部の下方の金属化層のディンプルを含むパワー半導体モジュール
JP6895834B2 (ja) 2017-07-21 2021-06-30 三菱電機株式会社 パワーデバイス
CN109413303B (zh) * 2017-08-18 2023-06-30 宁波舜宇光电信息有限公司 感光组件、成像模组、智能终端及制造感光组件的方法和模具
JP6698186B2 (ja) * 2019-01-29 2020-05-27 ローム株式会社 半導体装置
JP7388912B2 (ja) * 2019-12-23 2023-11-29 ダイヤゼブラ電機株式会社 イグナイタ
CN113793839A (zh) * 2021-09-15 2021-12-14 华天科技(南京)有限公司 一种框架类产品锡离子渗入管脚的改善结构及方法
DE102024114933A1 (de) * 2024-05-28 2025-12-04 Endress+Hauser Conducta Gmbh+Co. Kg Verfahren zum Herstellen eines Leiterplattenmoduls

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5237202A (en) * 1989-10-16 1993-08-17 Shinko Electric Industries Co., Ltd Lead frame and semiconductor device using same
JPH05235228A (ja) * 1991-02-28 1993-09-10 Sanken Electric Co Ltd 電子部品の製造方法
JPH07273270A (ja) * 1994-04-01 1995-10-20 Matsushita Electric Ind Co Ltd リードフレーム及びその製造方法及びそれを用いた半導体装置
JPH0992778A (ja) * 1995-09-27 1997-04-04 Mitsui High Tec Inc 半導体装置
US6239480B1 (en) * 1998-07-06 2001-05-29 Clear Logic, Inc. Modified lead frame for improved parallelism of a die to package

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6262477B1 (en) * 1993-03-19 2001-07-17 Advanced Interconnect Technologies Ball grid array electronic package
US6329711B1 (en) * 1995-11-08 2001-12-11 Fujitsu Limited Semiconductor device and mounting structure
JP3669463B2 (ja) * 1997-08-05 2005-07-06 Tdk株式会社 樹脂封止表面実装型電子部品
KR100298692B1 (ko) * 1998-09-15 2001-10-27 마이클 디. 오브라이언 반도체패키지제조용리드프레임구조
JP2000133763A (ja) * 1998-10-26 2000-05-12 Dainippon Printing Co Ltd 樹脂封止型半導体装置用の回路部材およびその製造方法
JP3784976B2 (ja) * 1998-12-22 2006-06-14 ローム株式会社 半導体装置
US6307755B1 (en) * 1999-05-27 2001-10-23 Richard K. Williams Surface mount semiconductor package, die-leadframe combination and leadframe therefor and method of mounting leadframes to surfaces of semiconductor die
US6376910B1 (en) * 1999-06-23 2002-04-23 International Rectifier Corporation Solder-on back metal for semiconductor die
JP3420153B2 (ja) * 2000-01-24 2003-06-23 Necエレクトロニクス株式会社 半導体装置及びその製造方法
JP2002016095A (ja) * 2000-06-29 2002-01-18 Shibaura Mechatronics Corp 樹脂封止型半導体素子用金型
US6483178B1 (en) * 2000-07-14 2002-11-19 Siliconware Precision Industries Co., Ltd. Semiconductor device package structure
US6610924B1 (en) * 2000-07-25 2003-08-26 Advanced Semiconductor Engineering, Inc. Semiconductor package
JP4731021B2 (ja) * 2001-01-25 2011-07-20 ローム株式会社 半導体装置の製造方法および半導体装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5237202A (en) * 1989-10-16 1993-08-17 Shinko Electric Industries Co., Ltd Lead frame and semiconductor device using same
JPH05235228A (ja) * 1991-02-28 1993-09-10 Sanken Electric Co Ltd 電子部品の製造方法
JPH07273270A (ja) * 1994-04-01 1995-10-20 Matsushita Electric Ind Co Ltd リードフレーム及びその製造方法及びそれを用いた半導体装置
JPH0992778A (ja) * 1995-09-27 1997-04-04 Mitsui High Tec Inc 半導体装置
US6239480B1 (en) * 1998-07-06 2001-05-29 Clear Logic, Inc. Modified lead frame for improved parallelism of a die to package

Also Published As

Publication number Publication date
US6753596B1 (en) 2004-06-22
US20040108602A1 (en) 2004-06-10
KR100562060B1 (ko) 2006-03-17
JP2004186622A (ja) 2004-07-02
JP3748849B2 (ja) 2006-02-22
DE10335622A1 (de) 2004-06-24
CN1507043A (zh) 2004-06-23
CN1331224C (zh) 2007-08-08
KR20040049775A (ko) 2004-06-12

Similar Documents

Publication Publication Date Title
DE10335622B4 (de) Harzversiegelte Halbleiterbaugruppe
DE10066446B4 (de) Verfahren zur Herstellung eines elektronischen Bauteils mit zwei Abstrahlungsbauteilen
DE69323419T2 (de) Herstellungsverfahren für einen leiterrahmen.
DE68920469T2 (de) Elektronische Packung.
EP0650189B1 (de) Verfahren zum Herstellen eines Halbleiter-Modulaufbaus
DE4318727C2 (de) Verfahren zur Herstellung einer Halbleitervorrichtung mit LOC-Struktur sowie dazugehöriger Zuführungsdrahtrahmen
DE69918038T2 (de) Ein mit Kunststoff umhülltes elektronisches Bauelement
DE68927285T2 (de) Halbleiteranordnung mit Leiterrahmen
DE102012201172B4 (de) Verfahren zur Herstellung eines Leistungshalbleitermoduls mit geprägter Bodenplatte
DE69534483T2 (de) Leiterrahmen und Halbleiterbauelement
DE4135189B4 (de) Verfahren zur Montage des Gehäuses eines Halbleiter-Bauelements
DE19708002A1 (de) Halbleiterbauelement und Anschlußrahmen dafür
DE112018001998B4 (de) Basismaterial, formpackung, die dasselbe verwendet, basismaterialherstellungsverfahren und formpackungsherstellungsverfahren
DE112015003872T5 (de) Sinterverlötete Komponente
DE69024731T2 (de) Verfahren zur Herstellung einer plastikumhüllten Halbleiteranordnung
DE69128464T2 (de) Halbleiteranordnung und ihr herstellungsverfahren
DE3343034C2 (de) Gehäuse für Halbleitervorrichtungen
DE3438435C2 (de) Gehäuse aus Metall und Kunststoff für eine Halbleiter-Vorrichtung, das zur Befestigung an einem nicht genau ebenen Wärmeableiter geeignet ist, sowie Verfahren zu dessen Herstellung
EP1506577B1 (de) Verbindungseinrichtung zum kontaktieren eines halbleiter-bauelementes
DE3922485C1 (de)
DE102021109666B3 (de) Elektronisches Gerät und Verfahren zu dessen Herstellung
DE69400980T2 (de) Elektrische Anschlussvorrichtung und zugehöriges Herstellungsverfahren
DE69317373T2 (de) Hohlgeformte Plastikpackung für Halbleiteranordnung und Herstellungsverfahren
DE102014115201B4 (de) Verfahren zum verlöten eines schaltungsträgers mit einer trägerplatte
DE69427865T2 (de) Halbleiteranordnung mit einer Wärmesenke und Herstellungsverfahren der Wärmesenke

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
R071 Expiry of right