-
Die
Erfindung betrifft eine Prüflesevorrichtung
zum Prüflesen
einer Speichereinrichtung nach erfolgter Programmierung des Speichers.
Die Erfindung betrifft ferner ein Verfahren zum Prüflesen von abgelegten
logischen Zuständen
in einer Speichereinrichtung.
-
Nach
einer Programmierung von nichtflüchtigen
Lesespeichern erfolgt eine Überprüfung der
in dem Speicher abgelegten Daten. Dazu werden die Daten erneut gelesen,
wobei strengere Kriterien als bei einem späteren, normalen Lesevorgang
verwendet werden. Als Beispiel hierfür sei der Lesevorgang eines
Speichers genannt, bei dem der Strom einer ausgelesenen Speicherzelle
des Speichers mit einem Referenzstrom verglichen wird. Bei einer
Prüfung
wird ein anderer Referenzstrom verwendet.
-
Bei
einem Prüflesen
werden die Inhalte der einzelnen Speicherzellen des Speicherfeldes
gelesen und mit einem Referenzstrom verglichen, der einem Zustand
einer Speicherzelle entspricht. Durch den Vergleich mit dem Referenzstrom
erfolgt eine logische Bewertung. In einem zweiten Lesevorgang werden
alle Zellen des Speicherfeldes erneut gelesen und mit dem anderen
logischen Zustand einer Speicherzelle entsprechenden Referenzstrom
verglichen.
-
Dadurch
ergibt sich für
jede Speicherzelle im Speicherfeld ein bewerteter logischer Wert
für die beiden
den binären
Zuständen
entsprechenden Referenzstrom. Der eigentliche Vergleich, ob die
Zustände
der einzelnen Speicherzellen mit den Sollwerten übereinstimmen, findet durch
eine Soft- oder Hardware in einem nachfolgenden Schritt statt.
-
Druckschrift
US 2002/0105832 zeigt eine Speichereinrichtung mit Speicherzellen
und einen daran angeschlossenen Leseverstärker. Zum Prüfen der
Speicherzelle wird diese ausgelesen, der ausgelesene Wert zwischengespeichert.
Mit dem zwischengespeicherten Wert wird eine Referenz ausgewählt und
die Zelle erneut gelesen. Die
US
5,675,540 zeigt ein Speichersystem und beschreibt einen
Speichertestmodus.
-
Bei
einer solchen Implementierung werden die Daten des Speichers zweimal
gelesen. Dies führt zu
einer erhöhten
Prüfzeit,
was sich nachteilig insbesondere bei der Massenproduktion beispielsweise
in Chipkarten auf die gesamte Produktionszeit und damit die Kosten
auswirkt.
-
Es
ist Aufgabe der vorliegenden Erfindung, eine Anordnung vorzusehen,
mit der eine geringere Prüfzeit
möglich
ist.
-
Diese
Aufgabe wird durch die Merkmale der nebengeordneten Patentansprüche gelöst.
-
Darin
ist eine Prüflesevorrichtung
mit einer Speichereinrichtung mit einzelnen Speicherzellen und mit
einer Buffereinrichtung vorgesehen, die mit der Speichereinrichtung
verbunden ist und in der Sollwerte der in die Speicherzellen der
Speichereinrichtung geschriebenen Daten abgelegt sind. Die Prüflesevorrichtung
enthält
weiterhin eine Vorrichtung, die einen Eingang und einen Ausgang
aufweist, und zumindest eine Prüfreferenzquelle,
die durch in der Buffereinrichtung abgelegte Daten mit dem Eingang
der Vorrichtung schaltbar gekoppelt ist.
-
Eine
Schaltvorrichtung ist zwischen der zumindest einen Prüfreferenzquelle
und dem zweiten Eingang des Leseverstärkers angeordnet und zur Kopplung
der zumindest einen Prüfreferenzquelle
mit dem zweiten Eingang des Leseverstärkers in Abhängigkeit
eines Signal von der Buffereinrichtung, wobei das Signal der Buffereinrichtung
den Sollwert der einen Speicher zelle darstellt. In der Prüflesevorrichtung
ist eine Prüfvorrichtung
vorgesehen, die mit der Buffereinrichtung und mit dem Ausgang der
Vorrichtung verbunden ist und die für einen Vergleich eines Signals
am Ausgang der Vorrichtung mit in der Buffereinrichtung abgelegten
Daten ausgebildet ist.
-
Durch
die Buffereinrichtung läßt sich
daher die zumindest eine Prüfreferenzquelle
auswählen, die
dem logischen Zustand der zu prüfenden
Speicherzelle des Speicherfeldes entspricht. Der Bewertungsvorgang
in der Prüfvorrichtung
erfolgt immer mit dem richtigen Wert des Prüfreferenzsignals. Somit kann
auf einen erneuten Lesevorgang verzichtet werden.
-
In
einem Verfahren zum Prüflesen
von abgelegten logischen Zuständen
in einer Speichereinrichtung wird ein Prüfsignal erzeugt, das vom Sollwert des
logischen Zustandes abhängig
ist. Dieses Prüfsignal
wird mit dem zu prüfenden
logischen Zustand verglichen. Da zu jedem zu prüfenden logischen Zustand immer
ein Prüfsignal
erzeugt wird anhand dem eine Bewertung erfolgt, ob der zu prüfende Zustand korrekt
ist, ist ein Lesevorgang aller zu prüfenden Zustände der Speichereinrichtung
ausreichend. Natürlich
ist jeder zu prüfende
logische Zustand der Speichereinrichtung in einer Speicherzelle
der Speichereinrichtung abgelegt.
-
Weitere
vorteilhafte Ausgestaltungen ergeben sich aus den Unteransprüchen.
-
So
ist es vorteilhaft, wenn die Vorrichtung einen Leseverstärker aufweist.
In einer Weiterbildung der Erfindung ist die Speichereinrichtung
als wiederbeschreibbar Nur-Lesespeicher
oder als nichtflüchtiger
Speicher ausgebildet. Es ist somit insbesondere für den Einsatz
in Chipkarten verwendbar. Die Buffereinrichtung wird ein einer vorteilhaften
Weiterbildung zur Programmierung der Speichereinrichtung verwendet.
-
Eine
vorteilhafte Ausgestaltung ist es, die Prüfreferenzquelle als zwei Referenzsignalquellen auszubilden.
Die Signale der beiden Prüfreferenzquellen
entsprechen jeweils einem logischen Zustand. Daher kann abhängig von
dem Inhalt der Buffereinrichtung jeweils eine Prüfreferenzquelle auf einen Eingang
des Leseverstärkers
geschaltet werden.
-
In
diesem Zusammenhang ist es vorteilhaft, die Prüfreferenzquellen als Stromquellen
oder mit einem Stromspiegel auszubilden. Alternativ dazu ist es denkbar,
die Prüfreferenzquellen
als Ladungsspeicher oder als Ladungsquellen auszubilden. Somit wird
in einem Fall eine Strombewertung, in dem anderen Fall eine Ladungsbewertung
durchgeführt.
-
In
einer weiteren Ausgestaltung der Erfindung ist die Prüflesevorrichtung
für die
Verarbeitung eines Differenzsignals ausgebildet. Dadurch kann auf eine
Prüfreferenzquelle
verzichtet werden.
-
Zum
besseren Verständnis
wird die Erfindung anhand der Zeichnungen im Detail erläutert. Es zeigen:
-
1 ein
Blockschaltbild der Erfindung,
-
2 ein
erstes Ausführungsbeispiel
der Erfindung,
-
3 ein
zweites Ausführungsbeispiel,
-
4 ein
Strom-Zeit-Diagramm zum zweiten Ausführungsbeispiel.
-
1 zeigt
eine Prüflesevorrichtung,
die Bestandteil eines nicht weiter gezeigten Chips in einer Chipkarte
ist. Die Prüflesevorrichtung
weist eine Speichereinrichtung SP auf, das mehrere einzelne hier
nicht gezeigte Speicherzellen enthält. Die einzelnen Speicherzellen
der Speichereinrichtung SP enthalten gemäß ihrer Programmierung jeweils
einen von zwei logischen Zuständen.
-
Die
Daten der Speichereinrichtung SP, die dem Inhalt der einzelnen Speicherzellen
entsprechen, sind ebenso in der Buffereinrichtung B abgelegt, die
mit der Speichereinrichtung SP verbunden ist. Die Speichereinrichtung
SP weist ferner eine Kopplung zu einem Leseverstärker LV auf, der als Operationsverstärker ausgebildet
ist. Ein zweiter Eingang des Leseverstärkers LV ist mit einem Schalter
S verbunden, durch den zwei Prüfreferenzquellen
PR1 und PR2 auf den zweiten Eingang des Leseverstärkers schaltbar
sind.
-
Der
Ausgang des Leseverstärkers
LV ist mit dem Eingang einer Prüfeinrichtung
D verbunden. Der zweite Eingang der Prüfeinrichtung D ist über DP mit der
Buffereinrichtung B gekoppelt.
-
Bei
einem Prüflesevorgang
wird der Inhalt jeder einzelnen Speicherzelle mit einem vorgegebenen Wert
verglichen und anhand des Ergebnisses eine Entscheidung gefällt, ob
die Programmierung erfolgreich war. Dazu wird der Inhalt einer Speicherzelle der
Speichereinrichtung SP dem Leseverstärker LV zugeführt. Der
Sollwert dieser Speicherzelle, der in der Buffereinrichtung B abgelegt
ist, wird der Detektionseinrichtung D zugeführt.
-
Gleichzeitig
wird dieser Sollwert dazu benutzt, den Leseverstärker LV mit der dem Sollwert
zugeordneten Prüfreferenzquelle
mittels des Schalters S zu verbinden. Die Signale der beiden Prüfreferenzquellen
PR1 und PR2 sind jeweils einem der beiden logischen Zustände des
Sollwertes zugeordnet. Der Leseverstärker LV verstärkt die
Differenz der Prüfreferenzquelle
PR1 oder PR2 mit dem gelesenen Wert der Speicherzelle und übermittelt
das Ergebnis an den Eingang der Prüfeinrichtung D.
-
Die
Prüfeinrichtung
D führt
eine Bewertung durch und entscheidet, ob eine fehlerhafte Programmierung
vorliegt. Somit erfolgt eine Prüfung
eines jeden logischen Zustandes der Speichereinrichtung SP in einem
Lesevorgang.
-
Ein
konkretes Ausführungsbeispiel,
bei dem eine Strombewertung mittels Referenzströme durchgeführt wird, ist in 2 zu
sehen. Gleiche Bauelemente tragen dabei gleiche Bezugszeichen, wobei auf
eine erneute Erläuterung
verzichtet wird.
-
Dabei
wird der Zellenstrom ZS einer jeden Speicherzelle gelesen. Dieser
Zellenstrom wird einem Stromspiegel zugeführt, der aus zwei MOSFET-Transistoren
Z gebildet ist. Die Drain-Kontakte der
beiden Transistoren Z liegen dabei auf Masse.
-
Die
Gate-Kontakte der Transistoren Z sind mit dem Source-Kontakt des einen
Transistors Z verbunden, dem der Zellenstrom ZS einer Speicherzelle aus
der Speichereinrichtung zugeführt
wird.
-
Der
zweite Source-Kontakt ist mit dem Eingang des Leseverstärkers LV
und mit dem Drain-Kontakt eines ersten Transistors RST1 gekoppelt,
der zusammen mit einem zweiten MOSFET-Transistor RST2 einen Stromspiegel bildet.
Die Source-Kontakte
beider MOS-Transistoren RST1 und RST2 sind mit einem Versorgungspotential
verbunden. Der Drain-Kontakt des zweiten MOS-Transistors RST2 ist
mit den Gate-Kontakten der beiden Transistoren RST1 und RST2 und
mit dem Schalter S gekoppelt.
-
Durch
den Schalter S sind zwei Prüfreferenzquellen
PR1 und PR2 mit dem Source-Kontakt des MOS-Transistors RST schaltbar
gekoppelt. Die Prüfreferenzquellen
PR1 und PR2 sind als Stromquellen ausgebildet. Die Wahl der Schalterstellung
erfolgt über
den Inhalt der Buffereinrichtung B. Die Buffereinrichtung B weist
eine Verbindung DP zur Prüfeinrichtung
D auf. Der zweite Eingang der Prüfeinrichtung
D ist über
eine Verbindung RP mit dem Ausgang des Leseverstärkers LV verbunden.
-
Bei
einem Prüflesevorgang
wird der Inhalt einer Speicherzelle gelesen und es ergibt sich daraus ein
Zellenstrom ZS, der dem Stromspiegel aus den beiden MOS-Transistoren
Z zugeführt
wird. Gleichzeitig wird der Sollwert dieser Speicherzelle über die Leitung
DP der Prüfeinrichtung
mitgeteilt und der Schalter S mit der zugeordneten Referenzstromquelle
PR1 oder PR2 verbunden.
-
Je
nach gewählter
Prüfreferenzquelle
PR1 oder PR2 fließt über den
Transistor RST2 ein Strom mit verschiedener Stärke. Damit ändert sich auch der Spannungsabfall über den
Transistor RST1.
-
Gleichzeitig
fließt
abhängig
vom Inhalt der Speicherzelle ein Zellenstrom ZS, der einen Strom über die
beiden Transistoren Z fließen
läßt. Abhängig von
diesem Stromfluß,
verändert
sich der Spannungsabfall über
Z. Dadurch wird der Eingang des Leseverstärkers LV auf unterschiedliche
Potentiale gezogen.
-
Beispielsweise
stellt sich bei entsprechender Verschaltung am Eingang des Leseverstärkers LV das
Massepotential oder das Bezugspotential ein. Nach einer Differenzbildung
und einer Verstärkung durch
den Leseverstärker
LV erfolgt die Bewertung durch die Prüfeinrichtung D.
-
Ein
zweites Ausführungsbeispiel,
bei dem der Lesevorgang als Differenzsignal erfolgt, zeigt 3.
Auch hier bedeuten gleiche Bezugszeichen gleiche Bauelemente. Eine
Referenzstromquelle RS ist über
einen Transistor T2 mit dem Drain-Kontakt eines zweiten Transistors T3
verbunden. Der Drain-Kontakt
des Transistors T3 ist weiterhin mit einer hier nicht gezeigten
Einrichtung verbunden, die den Zellstrom ZS liefert. Ferner ist
er mit dem Source-Kontakt und dem Gate eines ersten Transistors Z1
und dem Gate eines zweiten Transistors Z2 gekoppelt, die dadurch
einen Stromspiegel darstellen.
-
Die
Drain-Kontakte der den Stromspiegel darstellenden Transistoren Z1
und Z2 sind mit Masse verbunden. Der zweite Source-Kontakt des zweiten Transistors
Z2 ist mit dem Leseverstärker
LV, einem Schalter S1 und einem Drain-Kontakt eines Transistors
T1 verbunden. Der Schalter S1 ist mit dem Gate-Kontakt des Transistors
T1 und über
einen Kondensator C1 mit dem Source-Kontakt des Transistors T1 sowie
einem Bezugspotential verbunden. Der Ausgang des Leseverstärkers LV
führt über die Verbindung
RP zur Prüfeinrichtung
D.
-
Das
Auslesen Inhalt einer Speicherzelle innerhalb des Speicherfeldes
erfolgt als Differenzsignal mittels der Buffereinrichtung B in zwei
Zeitperioden. In einer ersten Zeitdauer ST1 wird der Schalter S1 geschlossen
und der Offsetstrom bestimmt, der sich aus einem etwaigen unerwünschten
Zellenstrom ZS der Speicherzelle aus der Speichereinrichtung und dem
Referenzstrom RS zusammensetzt. Im Idealfall ist der Zellenstrom
ZS gering. Während
dieser ersten Phase ist der Transistor T2 daher leitend geschaltet, T3
ist in einem sperrenden Zustand. Danach wird der Schalter S1 geöffnet, und
der Referenzstrom damit abgeschaltet. Der in der ersten Phase erzeugte
Offsetstrom als Summe aus Referenzstrom und einen eventuell vorhandenen
Zellenstrom ZS ist jetzt im Transistor T1 gespeichert. Während des
Zeitraumes ST2 wird die Speicherzelle eingeschaltet und die Speicherzelle
ausgelesen. Ein Zellstrom ZS fließt. Dieser wird über den
Stromspiegel dem Leseverstärker
LV zugeführt.
Ist der Zellstrom ZS größer als
der während
des Zeitraumes T1 bestimmte Offsetstrom, entspricht dies einem logischen
Zustand, ansonsten dem anderen.
-
Während des
Prüflesens
gibt es nun die Möglichkeit,
in Abhängigkeit
des hier gezeigten Buffers B entweder während des Zeitraumes ST1 oder während des
Zeitraumes ST2 über
eine Schaltungslogik SL einen zusätzlichen Prüfreferenzstrom PR1 dem Offsetstrom
oder dem Zellstrom ZS aufzuprägen.
-
Die
Ergebnisse einer solchen Messung der Schaltung der 3 sind
beispielhaft in 4 gezeigt. Die 4 zeigt
den zeitlichen Stromverlauf innerhalb eines Prüf-Lesevorgangs für den logischen Zustand
LZ1 bzw. den logischen Zustand LZ0.
-
Während des
Zustandes LZ1, in dem geprüft werden
soll, ob die Speicherzelle den logischen Zustand 1 besitzt, wird
während
des Zeitraumes ST1 die Referenzstromquelle RS vom Transistor T2
und die Prüfstromquelle
PR1 von der Schaltungslogik SL hinzugeschaltet. Diese ergeben während des
Zeitraumes ST1 einen Referenzstrom rC und einen Prüfstrom HrC.
Die Summe aus diesen beiden Strömen zuzüglich eines
eventuell vorhandenen Stromes PC aus dem Zellenfeld oder der Speicherzelle
ergibt den Referenzpegel RP. Während
des Zeitraumes ST2 werden die Referenzstromquelle sowie die Prüfreferenzstromquelle
ausgeschaltet und einzig der Strom PC aus der Speicherzelle gemessen.
Ist der Strom aus der Speicherzelle oder dem Zellenfeld größer als der
Referenzpegel RP, so ist der Test bestanden, ist er kleiner, erfolgte
wahrscheinlich eine fehlerhafte Programmierung.
-
Für den zweiten
logischen Zustand LZ0 wird der Prüfreferenzstrom HrC erst während der
Zeitdauer ST2 eingeschaltet. Der Referenzpegel ergibt sich daher
nach dem Zeitraum ST1 aus der Summe des Referenzstroms rC, der Referenzstromquelle
RS sowie einem etwaigen Zellenstrom PC aus dem Zellenfeld oder der
Speicherzelle. Ist die Summe aus Zellenstrom PC und Prüfreferenzstrom
HrC größer als der
Referenzpegel RP, so liegt wahrscheinlich eine fehlerhafte Programmierung
vor und der Test zeigt einen Fehler an. Ist der Strom kleiner, war
die Programmierung erfolgreich.
-
Der
Zeitraum S3 wird dazu benutzt, die Schaltung in einen Grundzustand überzuführen.
-
Mit
dieser Anordnung ist es daher möglich, eine
Prüfung
einzelner Speicherzellen in einer Speichereinrichtung in einem Durchgang
vorzunehmen. Durch die Kenntnis des Sollwertes der Speicherzelle mittels
der Buffereinrichtung wird in einem Schritt der richtige Referenzwert
ausgewählt.
Dabei ist es nicht notwendig, wenn die Buffereinrichtung inklusive
der Prüfeinrichtung
sich mit dem Speicher auf einem Chip befindet, sondern die Speichereinrichtung
wie beispielsweise ein Flash-Speicher, EEPROM, EPROM oder andere
können
Bestandteil einer Chipkarte sein, während insbesondere die Buffereinrichtung
und die Prüfeinrichtung
Teil einer Meßvorrichtung
zum Überprüfen einer
solchen Chipkarte ist.
-
- SP
- Speicherfeld
- B
- Buffer
- PR1,
PR2
- Prüfreferenzquellen
- S
- Schalter
- LV
- Leseverstärker
- D
- Prüfvorrichtung
- ZS
- Zellenstrom
- Z,
RST
- Stromspiegeltransistoren
- DP,
RP
- Signalpfade
- RS
- Referenzstromspiegel
- HL
- Prüflogik
- T1,
T2, T3
- Transistor
- S1
- Schalter
- C1
- Kondensator
- ST1,
ST2, ST3
- Verfahrensschritte
- LZ1,LZ2
- logische
Zustände
- rC
- Referenzstrom
- HrC:
- Prüfreferenzstrom
- PC
- Zellenfeldstrom
- RP
- Referenzstrompegel
- HP,
HF
- resultierende
Ströme