DE10327945A1

DE10327945A1 - Halbleiterspeichervorrichtungen und Verfahren zur Herstellung derselben unter Verwendung von Seitenwandabstandshaltern

Info

Publication number: DE10327945A1
Application number: DE10327945A
Authority: DE
Inventors: Byung-Jun Park
Original assignee: Samsung Electronics Co Ltd
Current assignee: Samsung Electronics Co Ltd
Priority date: 2002-06-27
Filing date: 2003-06-20
Publication date: 2004-01-15
Anticipated expiration: 2023-06-21
Also published as: GB2392311A; US20040000684A1; CN100358145C; DE10327945B4; JP4794118B2; CN1472813A; JP2004031950A; GB0314707D0; US6914286B2; GB2392311B

Abstract

Es werden Speicherknotenpunkte für Halbleiterspeichervorrichtungen, dadurch hergestellt, indem wiederholt leitende und nicht leitende Abstandshalter auf Formoxidschichtmusterseitenwänden ausgebildet werden, um dadurch feine Leitungsmuster zu erhalten, welche den Flächenbereich von Speicherknotenelektroden vergrößern. Es können auch Abstützvorrichtungen vorgesehen sein, die so konfiguriert sind, daß sie wenigstens eine der freistehenden Speicherknotenelektroden abstützen, um dadurch zu verhindern oder die Neigung zu reduzieren, daß eine Speicherknotenpunktelektrode zu einer benachbarten Speicherknotenpunktelektrode hin fällt oder sich zu dieser hin biegt.

Description

Bezugsanmeldung

Die Anmeldung beansprucht die Vorteile der koreanischen Patentanmeldung Nr. 2002-0036414, eingereicht am 27. Juni 2002, deren Offenbarung hier vollständig in ihrer Gesamtheit unter Bezugnahme mit einbezogen wird.

Gebiet der Erfindung

Die vorliegende Erfindung betrifft Halbleiterspeichervorrichtungen und Verfahren zur Herstellung derselben, und betrifft speziell Speicherknotenpunkte für Halbleiterspeichervorrichtungen und Verfahren zur Herstellung derselben.

Hintergrund der Erfindung

Da Halbleiterspeichervorrichtung hoch integriert wurden, werden die Bereiche oder Flächenbereiche von Einheitszellen und die Abstände zwischen den Zellen reduziert. Es sind jedoch Kondensatoren mit einer großen Kapazität innerhalb kleiner Bereiche wünschenswert, um vorbestimmte Kapazitätswerte zu schaffen. Wie für Fachleute gut bekannt ist, enthalten Halbleiterspeichervorrichtungskondensatoren eine untere Elektrode, die auch als Speicherknotenpunktelektrode bezeichnet wird, eine obere Elektrode, die auch als Plattenelektrode bezeichnet wird, und eine dielektrische Schicht zwischen denselben. Herkömmliche Verfahren zur Sicherung von großen Kapazitätswerten der Kondensatoren umfassen ein hoch dielektrisches Material als dielektrische Schicht, wobei die Dicke einer dielektrischen Schicht reduziert ist, und/oder eine Vergrößerung des Flächenbereiches der Speicherknotenpunktelektroden der Kondensatoren.

Ein Verfahren zur Erhöhung des Flächenbereiches der Speicherknotenpunktelektroden umfaßt die Ausbildung von dreidimensionalen Speicherknotenpunktelektroden, beispielsweise zylinderförmige oder konkave Elektroden.

1 zeigt eine Querschnittsansicht, die herkömmliche konkave Speicherknotenpunktelektroden veranschaulicht.

Gemäß 1 ist eine Zwischenebenen-Isolierschicht 12 auf einem Halbleitersubstrat 10 ausgebildet, die Schaltervorrichtungen (nicht gezeigt) enthält, wie beispielsweise MOS-Transistoren. Die Zwischenebenen-Isolierschicht 12 enthält Speicherknotenpunktkontaktpfropfen 14, die zum Verbinden oder Anschließen einer Sourcezone (nicht gezeigt) eines ausgewählten MOS-Transistors mit den Speicherknotenpunktelektroden 16 weit verbreitet bekannt sind, die in einem nachfolgenden Prozeß ausgebildet werden. Danach werden tassenförmig gestaltete konkave Speicherknotenpunktelektroden 16 auf den vorbestimmten Abschnitten der Speicherknotenpunktkontaktpfropfen 14 und der Zwischenebenen-Isolierschicht 12 ausgebildet. Ein Verfahren zur Herstellung der konkaven Speicherknotenpunktelektroden 16 verläuft wie folgt. Zuerst wird eine Formoxidschicht (nicht gezeigt) mit einer vorbestimmten Dicke auf der Zwischenebenen-Isolierschicht 12 niedergeschlagen, welche die Speicherknotenpunktkontaktpfropfen 14 enthält. Die Formoxidschicht wird in Lochgestalten so lange geätzt, bis die Speicherknotenpunktkontaktpfropfen 14 freigelegt sind, wodurch eine Zone zur Ausbildung der Speicherknotenpunktelektroden festgelegt wird. Danach wird eine leitende Schicht (nicht gezeigt) und eine Knotenpunktisolations-Isolierschicht (nicht gezeigt) nachfolgend auf der Formoxidschicht ausgebildet, um einen Kontakt mit den freigelegten Speicherknotenpunktkontaktpfropfen 14 herzustellen. Die leitende Schicht und die; Knotenpunktisolations-Isolierschicht werden chemisch/mechanisch poliert, um die Oberfläche der Formoxidschicht freizulegen. Danach werden die Knotenpunktisolations-Isolierschicht und die Formoxidschicht mit Hilfe eines herkömmlichen Verfahrens beseitigt, so daß die konkaven Speicherknotenpunktelektroden 16 ausgebildet werden.

Jedoch können die konkaven Speicherknotenpunktelektroden, die mit Hilfe des oben beschriebenen Verfahrens hergestellt werden, mit den folgenden Problemen behaftet sein.

Um die Speicherknotenpunktelektroden mit großen Kapazitäten herzustellen, kann es erforderlich sein, die Höhe der Speicherknotenpunktelektroden innerhalb eines begrenzten Bereiches zu erhöhen. Zusätzlich kann es erforderlich werden, um die Höhe der Speicherknotenpunktelektroden zu vergrößern, die Dicke der Formoxidschicht zu vergrößern. Wenn in diesem Fall die Formoxidschicht geätzt wird, um die Zone zur Ausbildung der Speicherknotenpunktelektroden festzulegen, kann eine große Steigung an den Seitenwänden der Löcher entstehen und die kritische Abmessung der freigelegten Speicherknotenpunktkontaktlöcher kann reduziert werden. Demzufolge werden die unteren Abschnitte der dünnen und hohen Speicherknotenpunktelektroden schmaler, so daß die Speicherknotenpunktelektroden unstabil werden können. Zusätzlich kann der Abstand zwischen benachbarten Speicherknotenpunktelektroden reduziert werden, so daß es schwierig ist, eine Isolation zwischen den Speicherknotenpunktelektroden zu schaffen.

Ferner können auf Grund der thermischen Spannung, die bei nachfolgenden Prozessen erzeugt wird, einige der schwachen Speicherknotenpunktelektroden ausfallen oder brechen und es können Brücken zwischen Einheits-Speicherknotenpunktelektroden erzeugt werden, so daß dadurch Defekte in der Vorrichtung verursacht werden.

Zusammenfassung der Erfindung Einige Ausführungsformen der vorliegenden Erfindung liefern eine Halbleiterspeichervorrichtung mit einem Halbleitersubstrat, einer Zwischenebenen-Isolierschicht auf dem Halbleitersubstrat, Speicherknotenpunktkontaktpfropfen in der Zwischenebenen-Isolierschicht und mit Speicherknotenpunktelektroden, die eine Vielzahl an leitenden Leitermustern umfassen, die in vorbestimmten Intervallen getrennt sind, dabei jedoch eine vorbestimmte Höhe haben und die Speicherknotenpunktkontaktpfropfen kontaktieren, wobei die Speicherknotenpunktelektroden durch isolierende Leitungsmuster zwischen den ausgewählten Speicherknotenpunktelektroden in den Einheiten einer Einheitszelle der Speichervorrichtung getrennt sind.

Andere Ausführungsformen der vorliegenden Erfindung liefern eine Halbleiterspeichervorrichtung mit einer Zwischenebenen-Isolierschicht auf einem Halbleitersubstrat, welches eine Vielzahl an aktiven Zonen enthält, mit einer Vielzahl an Wortleitungsstrukturen, die über den aktiven Zonen verlaufen, mit Source- und Drainzonen an den aktiven Zonen an jeweiligen Seiten der Wortleitungsstrukturen, und mit einer Vielzahl an Bitleitungsstrukturen, welche die Wortleitungsstrukturen kreuzen und welche elektrisch die Drehzonen anschließen und zwischen den aktiven Zonen verlaufen; mit Ätzstoppvorrichtungen an der Zwischenebenen-Isolierschicht; mit Speicherknotenpunktkontaktpfropfen, die in der Zwischenebenen-Isolierschicht und den Ätzstoppvorrichtungen ausgebildet sind; mit Speicherknotenpunktelektroden, die eine Vielzahl von leitenden Leitermustern umfassen, die in vorbestimmten Intervallen getrennt sind und eine vorbestimmte Höhe haben und wobei eine Kontaktierung zu den Speicherknotenpunktkontaktpfropfen erfolgt; und mit Abstützvorrichtungen zwischen den Speicherknotenpunktelektroden, die sich senkrecht zu einer Erstreckungsrichtung der Leitermuster der Speicherknotenpunktelektroden erstrecken. Bei diesen Ausführungsformen sind eine Vielzahl der Leitermuster in geradlinigen Linien ausgebildet.

Andere Ausführungsformen der vorliegenden Erfindung schaffen eine Halbleiterspeichervorrichtung mit einer Zwischenebenen-Isolierschicht auf einem Halbleitersubstrat, welches eine Vielzahl von aktiven Zonen enthält, einer Vielzahl von Wortleitungsstrukturen, die über die aktiven Zonen verlaufen, mit Source- und Drainzonen an den aktiven Zonen an jeweiligen Seiten der Wortleitungsstrukturen, und einer Vielzahl von Bitleitungsstrukturen, welche die Wortleitungsstrukturen kreuzen und elektrisch die Drainzonen anschließen und die zwischen den aktiven Zonen verlaufen; mit Ätzstoppvorrichtungen an der Zwischenschicht-Isolierschicht; mit Speicherknotenpunktkontaktpfropfen in der Zwischenebenen-Isolierschicht und den Ätzstoppvorrichtungen; Speicherknotenpunktelektroden, die eine Vielzahl von leitenden Leitermustern aufweisen, die in den gleichen Intervallen getrennt sind, jedoch eine spezifische Höhe besitzen und die Speicherknotenpunktkontaktpfropfen kontaktieren; und mit Abstützvorrichtungen zwischen den Speicherknotenpunktelektroden, die sich senkrecht zu einer Erstreckungsrichtung der Leitermuster der Speicherknotenpunktelektroden erstrecken. Bei diesen Ausführungsformen sind eine Vielzahl von Leitermustern in der Gestalt von Wellen in einer Draufsicht ausgebildet.

Gemäß anderen Ausführungsformen der vorliegenden Erfindung werden Verfahren zur Herstellung einer Halbleiterspeichervorrichtung geschaffen. Bei diesen Verfahren wird eine Zwischenebenen-Isolierschicht auf einem Halbleitersubstrat niedergeschlagen und es werden eine Vielzahl von Speicherknotenpunktkontaktpfropfen in der Zwischenebenen-Isolierschicht in spezifischen Intervallen ausgebildet. Danach werden Formoxidschichtmuster auf der Zwischenebenen-Isolierschicht in spezifischen Intervallen ausgebildet, um die Speicherknotenpunktkontaktpfropfen freizulegen, und es werden die Räume zwischen den Formoxidschichtmustern dadurch ausgefüllt, indem abwechselnd leitende Leitermuster und isolierende Leitermuster wiederholt ausgebildet werden, und zwar an den Seitenwänden der Formoxidschichtmuster. Es werden Nuten senkrecht zu den Formoxidschichtmustern durch Ätzen von Abschnitten der Formoxidschichtmuster, der leitenden Leitermuster und der isolierenden Leitermuster ausgebildet. Die Speicherknotenpunktelektroden werden durch selektives Entfernen der Formoxidschichtmuster und der isolierenden Leitermuster ausgebildet.

Gemäß noch weiterer anderer Ausführungsformen der vorliegenden Erfindung werden Verfahren zur Herstellung einer Halbleiterspeichervorrichtung geschaffen. Bei diesen Verfahren wird ein Halbleitersubstrat, welches eine Vielzahl an aktiven Zonen enthält, eine Vielzahl von Wortleitungsstrukturen, welche über die aktiven Zonen verlaufen, Source- und Drainzonen, die auf den aktiven Zonen an jeweiligen Seiten der Wortleitungsstrukturen ausgebildet sind, und eine Vielzahl an Bitleitungsstrukturen, welche die Wortleitungsstrukturen kreuzen und die Drainzonen elektrisch anschließen und zwischen den aktiven Zonen verlaufen, hergestellt. Es wird eine Zwischenebenen-Isolierschicht auf dem Halbleitersubstrat ausgebildet, es werden Ätzstoppvorrichtungen an der Zwischenebenen-Isolierschicht ausgebildet und es werden Speicherknotenpunktkontaktpfropfen in der Zwischenebenen-Isolierschicht und den Ätzstoppvorrichtungen in spezifischen Intervallen ausgebildet. Danach wird eine Vielzahl von Formoxidschichtmustern auf den Ätzstoppvorrichtungen in spezifischen Intervallen ausgebildet, um die Speicherknotenpunktkontaktpfropfen freizulegen. Die Räume oder Zwischenräume zwischen den Formoxidschichtmustern werden dadurch gefüllt, indem abwechselnd wenigstens ein leitendes Leitermuster und ein isolierendes Leitermuster an den Seitenwänden der Formoxidschichtmuster ausgebildet werden, um der Gestalt der Formoxidschichtmuster zu folgen. Es werden Nuten senkrecht zu den Formoxidschichtmustern durch Ätzen von Abschnitten der Formoxidschichtmuster, der leitenden Leitermuster und der isolierenden Leitermuster ausgebildet. Danach werden Abstützvorrichtungen in den Nuten ausgebildet und es werden die Speicherknotenpunktelektroden dadurch ausgebildet, indem die Formoxidschichtmuster und die isolierenden Leitermuster selektiv entfernt werden. Bei diesen Ausführungsformen erstrecken sich die Formoxidschichtmuster in geradlinigen Linien und die Formoxidschichtmuster und die Abstützvorrichtungen trennen die Speicherknotenpunktelektroden in Einheiten von jeder Zelle.

Gemäß noch anderer Ausführungsformen der vorliegenden Erfindung werden Verfahren zur Herstellung einer Halbleiterspeichervorrichtung realisiert. Bei diesen Verfahren wird ein Halbleitersubstrat, welches eine Vielzahl von aktiven Zonen enthält, ferner eine Vielzahl von Wortleitungsstrukturen aufweist, die über die aktiven Zonen verlaufen, Source- und Drainzonen aufweist, die an den aktiven Zonen an jeweiligen Seiten der Wortleitungsstrukturen ausgebildet sind, und eine Vielzahl an Bitleitungsstrukturen, welche die Wortleitungsstrukturen kreuzen und elektrisch die Drainzonen anschließen und zwischen den aktiven Zonen verlaufen, hergestellt. Eine Zwischenebenen-Isolierschicht wird auf dem Halbleitersubstrat ausgebildet und es werden Ätzstoppvorrichtungen an der Zwischenebenen-Isolierschicht ausgebildet. Danach werden Speicherknotenpunktkontaktpfropfen in der Zwischenebenen-Isolierschicht ausgebildet und es werden Ätzstoppvorrichtungen in spezifischen Intervallen hergestellt und eine Vielzahl von Formoxidschichtmuster, die in der Gestalt von Wellen in Draufsicht ausgebildet werden, werden an den Ätzstoppvorrichtungen hergestellt, um die Speicherknotenpunktkontaktpfropfen freizulegen. Die Räume zwischen den Formoxidschichtmustern werden dadurch gefüllt, indem abwechselnd wenigstens ein leitendes Leitermuster und ein isolierendes Leitermuster an den Seitenwänden der Formoxidschichtmuster ausgebildet werden, um der Gestalt der Formoxidschichtmuster zu folgen bzw. dieser zu entsprechen. Danach werden Nuten senkrecht zu den Formoxidschichtmustern ausgebildet, indem Abschnitte der Formoxidschichtmuster, der leitenden Leitermuster und der isolierenden Leitermuster geätzt werden. Es werden dann Abstützvorrichtungen in den Nuten ausgebildet und es werden Speicherknotenpunktelektroden dadurch gebildet, indem die Formoxidschichtmuster und die isolierenden Leitermuster selektiv entfernt werden. Bei diesen Ausführungsformen trennen die Formoxidschichtmuster und die Abstützvorrichtungen die Speicherknotenpunktelektroden in Einheiten von jeder Zelle.

Andere Ausführungsformen der vorliegenden Erfindung betreffen einen Speicherknotenpunkt für eine Halbleiterspeichervorrichtung, die ein Paar von beabstandeten Formoxidschichtmuster auf einem Halbleiterspeichervorrichtungssubstrat enthält, welches einander gegenüber liegende Formoxidschichtmusterseitenwände definiert. Ein Paar von ersten leitenden Abstandshaltern sind vorgesehen, wobei ein jeweiliger einer Abstandshalter sich an einer jeweiligen einen der einander gegenüber liegenden Formoxidschichtmusterseitenschicht-Musterseitenwände befindet und einander gegenüber liegen. Ein Paar von ersten isolierenden Abstandshaltern ist ebenfalls vorgesehen, wobei sich ein solcher isolierender Abstandshalter sich an einem jeweiligen einen des Paares der ersten leitenden Abstandshalter befindet, gegenüber dem jeweils einen der einander gegenüber liegenden Formoxidschichtmusterseitenwände. Ein Paar der zweiten leitenden Abstandshalter ist vorgesehen und jeweils einer dieser Abstandshalter befindet sich an jeweils einem des Paares der ersten isolierenden Abstandshalter, gegenüber dem jeweils einen des Paares der ersten leitenden Abstandshalter. Wenigstens ein zweiter isolierender Abstandshalter ist zwischen dem Paar der zweiten leitenden Abstandshalter vorgesehen. Bei einigen Ausführungsformen erstreckt sich ein einzelner isolierender Abstandshalter zwischen dem Paar der zweiten leitenden Abstandshalter.

Es können Speicherknotenpunkte gemäß einigen Ausführungsformen der vorliegenden Erfindung dadurch hergestellt werden, indem beabstandete Formoxidschichtmuster auf einem Halbleiterspeichervorrichtungssubstrat ausgebildet werden, die einander gegenüber liegende Formoxidschichtmusterseitenwände definieren. Ein erster leitender Abstandshalter ist an jeder der sich gegenüber liegenden Formoxidschichtmusterseitenwände ausgebildet. Ein erster isolierender Abstandshalter ist an jedem der ersten leitenden Abstandshalter ausgebildet. Ein zweiter leitender Abstandshalter ist an jedem der ersten isolierenden Abstandshalter ausgebildet und wenigstens ein zweiter isolierender Abstandshalter ist an den zweiten leitenden Abstandshaltern ausgebildet. Bei einigen Ausführungsformen werden die ersten leitenden Abstandshalter, die ersten isolierenden Abstandshalter und die zweiten leitenden Abstandshalter dadurch hergestellt, indem konform eine leitende oder isolierende Schicht an den einander gegenüber liegenden Formoxidschichtmusterseitenwänden und an dem Halbleiterspeichervorrichtungssubstrat dazwischen ausgebildet werden und dann ein anisotroper Ätzvorgang an der leitenden oder isolierenden Schicht durchgeführt wird, um wenigstens einen gewissen Teil der Schicht zu entfernen, der sich auf dem Halbleiterspeichervorrichtungssubstrat dazwischen befindet.

Bei anderen Ausführungsformen der Erfindung enthält ein Speicherknotenpunkt für eine Halbleiterspeichervorrichtung eine Vielzahl an freistehenden Speicherknotenpunktelektroden, die von dem Halbleiterspeichervorrichtungssubstrat gemäß einer ersten Strecke abstehen. Eine Abstützvorrichtung ist so konfiguriert, um wenigstens eine der freistehenden Speicherknotenpunktelektroden abzustützen, und ragt von dem Halbleiterspeichersubstrat weg, und zwar entsprechend einer zweiten Strecke oder einem zweiten Abstand, der kleiner ist als de ersten Abstand. Bei anderen Ausführungsformen erstreckt sich die Vielzahl der freistehenden Speicherknotenpunkte entlang zweier beabstandeter Reihen und die Abstützvorrichtung erstreckt sich zwischen den zwei beabstandeten Reihen. Die Speicherknotenpunkte können dadurch hergestellt werden, indem die freistehenden Speicherknotenpunktelektroden ausgebildet werden und dann die Abstützvorrichtung ausgebildet wird, um wenigstens eine der freistehenden Speicherknotenpunktelektroden abzustützen.

Kurze Beschreibung der Zeichnungen
1 ist eine Querschnittsansicht, die eine herkömmliche Halbleiterspeichervorrichtung mit konkaven Speicherknotenpunktelektroden veranschaulicht;
2A bis 2D sind Draufsichten entsprechend von Herstellungsstufen einer Halbleiterspeichervorrichtung gemäß ersten Ausführungsformen der vorliegenden Erfindung;
3A bis 3C sind Schnittansichten von Herstellungsstufen einer Halbleiterspeichervorrichtung gemäß den ersten Ausführungsformen der vorliegenden Erfindung;
4 ist eine perspektivische Ansicht, die eine Halbleiterspeichervorrichtung gemäß den ersten Ausführungsformen der vorliegenden Erfindung veranschaulicht;
5 ist eine Draufsicht, die eine abgewandelte Halbleiterspeichervorrichtung gemäß den ersten Ausführungsformen der vorliegenden Erfindung veranschaulicht;
6A bis 6D sind Draufsichten von Herstellungsstufen einer Halbleiterspeichervorrichtung gemäß zweiten Ausführungsformen der vorliegenden Erfindung;
7A und 7B sind Schnittansichten von Herstellungsstufen einer Halbleiterspeichervorrichtung gemäß zweiten Ausführungsformen der vorliegenden Erfindung;
8 ist eine perspektivische Ansicht, die eine Halbleiterspeichervorrichtung gemäß den zweiten Ausführungsformen der vorliegenden Erfindung veranschaulicht;
9 ist eine Draufsicht, die eine abgewandelte Halbleiterspeichervorrichtung gemäß den zweiten. Ausführungsformen der vorliegenden Erfindung veranschaulicht;
10A bis 10C sind Schnittansichten von Stufen bei der Herstellung einer Halbleiterspeichervorrichtung gemäß dritten Ausführungsformen der vorliegenden Erfindung;
11A bis 11D sind Draufsichten von Stufen bei der Herstellung einer Halbleiterspeichervorrichtung gemäß vierten Ausführungsformen der vorliegenden Erfindung;
12A und 12B sind Schnittansichten von Stufen bei der Herstellung einer Halbleiterspeichervorrichtung gemäß den vierten Ausführungsformen der vorliegenden Erfindung;
13 und 14 sind perspektivische Ansichten, die eine Halbleiterspeichervorrichtung gemäß den vierten Ausführungsformen der vorliegenden Erfindung veranschaulichen;
15 ist eine Draufsicht, die eine modifizierte Halbleiterspeichervorrichtung gemäß den vierten Ausführungsformen der vorliegenden Erfindung veranschaulicht;
16 ist eine Draufsicht, die eine andere modifizierte Halbleiterspeichervorrichtung gemäß den vierten Ausführungsformen der vorliegenden Erfindung veranschaulicht;
17A und 17B sind Draufsichten von Stufen bei der Herstellung einer Halbleiterspeichervorrichtung gemäß fünften Ausführungsformen der vorliegenden Erfindung; und
18 ist eine Draufsicht, die eine modifizierte Halbleiterspeichervorrichtung gemäß den fünften Ausführungsformen der vorliegenden Erfindung veranschaulicht.
Detaillierte Beschreibung
Die vorliegende Erfindung wird nun vollständig im folgenden unter Hinweis auf die beigefügten Zeichnungen beschrieben, in denen Ausführungsformen der Erfindung dargestellt sind. Jedoch sollte die Erfindung nicht so interpretiert werden, daß sie auf die hier dargestellten Ausführungsformen beschränkt ist. Vielmehr dienen diese Ausführungsformen dazu, um eine sorgfältige und vollständige Offenbarung der Erfindung zu garantieren und um den Rahmen der Erfindung für Fachleute voll zugänglich zu machen. In den Zeichnungen sind die Dicke von Schichten und von Zonen. der Klarheit halber übertrieben dargestellt. Gleiche Bezugszeichen bezeichnen durchgehend gleiche Elemente. Es sei darauf hingewiesen, daß dann, wenn ein Element, wie beispielsweise eine Schicht, eine Zone oder ein Substrat, so bezeichnet wird, daß es sich "auf" oder "über" einem anderen Element erstreckt, dieses Element direkt auf dem anderen Element vorhanden sein kann oder sich auch direkt auf dem anderen Element erstrecken kann oder auch unter Zwischenfügung von Elementen vorhanden sein kann. Wenn im Gegensatz dazu ein Element als "direkt auf" oder als "sich direkt darauf erstreckend", und zwar in Bezug auf ein anderes Element bezeichnet wird, so sind keine zwischenliegenden Elemente vorhanden.
Erste Ausführungsformen
Gemäß den 2A und 3A ist eine isolierende Schicht 110 in einer ausgewählten Zone eines Halbleitersubstrats 100 mit Hilfe eines herkömmlichen STI-Verfahrens ausgebildet, wodurch aktive Zonen 115 definiert sind, an denen die Vorrichtungen ausgebildet werden. Hierbei kann das Halbleitersubstrat 100 aus einem Siliziumsubstrat bestehen, welches P-Typ oder N-Typ Fremdstoffe enthält, und kann Quellen (wells) in einer vorbestimmten Zone enthalten, um eine Vorrichtung zu bilden. Die aktiven Zonen 115, die beispielsweise in einer Stabgestalt ausgebildet sind, sind gemäß einem vorbestimmten Abstand in Reihen und Spalten beabstandet vorgesehen. Hierbei sind die aktiven Zonen 115 so angeordnet, daß sie sich mit jeder Reihe abwechseln. Mit anderen Worten entsprechend die Räume zwischen den benachbarten aktiven Zonen 115 den zentralen Abschnitten der aktiven Zonen der nachfolgenden Reihe in der Richtung der längeren Achse der aktiven Zonen 115. Hierbei stellen die zentralen Abschnitte der aktiven Zonen die Drainzonen dar.
Danach werden Wortleitungsstrukturen 120 auf dem Halbleitersubstrat 100 ausgebildet. Dabei erstrecken sich die Wortleitungsstrukturen 120 parallel zueinander, wobei sie jedoch senkrecht zu der längeren Achse der aktiven Zonen 115 verlaufen. Zusätzlich kein ein Paar von Wortleitungsstrukturen 120 für jede der aktiven Zonen 115 angeordnet sein. Die Source- und Drainzonen (nicht gezeigt) sind in den aktiven Zonen 115 an beiden Seiten der Wortleitungsstrukturen 120 mit Hilfe eines herkömmlichen Verfahrens ausgebildet.
Eine erste Zwischenebenen-Isolierschicht 130 wird auf dem Halbleitersubstrat 100 ausgebildet, welches die Wortleitungsstrukturen 120 aufweist, und zwar an den Source- und Drainzonen. Es werden erste und zweite Kontaktflecken 140a und 140b, welche die Source- und Drainzonen kontaktieren und die gleiche Höhe wie die erste Zwischenebenen-Isolierschicht 130 haben, in der ersten Zwischenebenen-Isolierschicht 130 ausgebildet. Ein Verfahren zur Herstellung der ersten und der zweiten Kontaktflecken 140a und 140b soll nun beschrieben werden. Nachdem die erste Zwischenebenen-Isolierschicht 130 ausgebildet worden ist, wird die erste Zwischenebenen-Isolierschicht 130 geätzt, um die Source- und Drainzonen freizulegen. Eine leitende Schicht, beispielsweise eine dotierte Polysiliziumschicht wird niedergeschlagen, um die freigelegten Source- und Drainzonen zu kontaktieren, und es wird die leitende Schicht zurückgeätzt oder chemisch-mechanisch poliert, um dadurch die Oberfläche der ersten Zwischenebenen-Isolierschicht 130 freizulegen. Demzufolge werden die ersten und zweiten Kontaktflecken 140a und 140b ausgebildet. Hierbei kontaktieren die ersten und zweiten Kontaktflecken 140a und 140b jeweils die Drainzonen und die Sourcezonen.
Eine zweite Zwischenebenen-Isolierschicht 150 wird auf der ersten Zwischenebenen-Isolierschicht 130 ausgebildet und es werden Bitleitungsstrukturen 165 auf der zweiten Zwischenebenen-Isolierschicht 150 ausgebildet. Hierbei enthält die Bitleitungsstruktur 165 eine Bitleitung 160, eine Maskenschicht 162, die auf der Bitleitung 160 ausgebildet ist, und Abstandshalter 164, die an beiden Wänden der Bitleitung 160 und der Maskenschicht 162 ausgebildet sind. Die Maskenschichten 162 und die Abstandshalter 164, die beispielsweise in Form von Siliziumnitridschichten ausgebildet werden, werden so hergestellt, daß sie die Bitleitungen 160 umgeben, um dadurch selbst ausgerichtete Kontaktlöcher, wenn die Speicherknotenpunktkontaktlöcher hergestellt werden. Zusätzlich werden bei einigen Ausführungsformen die Bitleitungsstrukturen 165 so ausgebildet, daß sie senkrecht zu den Wortleitungsstrukturen 120 verlaufen, und daß die Bitleitungsstrukturen 165 auf der Isolierschicht 110 zwischen den aktiven Zonen 115 angeordnet sind, wobei sie jedoch zu der längeren Achse der aktiven Zonen parallel verlaufen. Hierbei werden, obwohl dies in den Zeichnungen nicht dargestellt ist, Bitleitungskontaktpfropfen zum Anschließen der ersten Kontaktflecke 140a und der Bitleitungsstrukturen 165 in der zweiten Zwischenebenen-Isolierschicht 150 ausgebildet, und zwar mit Hilfe eines herkömmlichen Verfahrens, bevor die Bitleitungsstrukturen 165 ausgebildet werden.
Es werden eine dritte Zwischenebenen-Isolierschicht 170 und Ätzstoppschichten 175 sequentiell auf der zweiten Zwischenebenen-Isolierschicht 150 ausgebildet, welche die Bitleitungsstrukturen 165 aufweist. Dabei können die ersten bis dritten Zwischenebenen-Isolierschichten 130, 150 und 170 beispielsweise in Form von Isolierschichten aus der Siliziumoxidschichtgruppe hergestellt werden. Die Ätzstoppschichten 175 werden aus isolierenden Schichten gebildet, beispielsweise aus Siliziumnitridschichten mit einer Ätzselektivität, die sich von den Ätzselektivitäten der zweiten und der dritten Zwischenebenen-Isolierschicht 150 und 170 unterscheidet. Die Ätzstoppschichten 175, die dritte Zwischenebenen-Isolierschicht 170 und die zweite Zwischenebenen-Isolierschicht 150 werden geätzt, um die zweiten Kontaktflecke 140b freizulegen, die Kontakt mit den Sourcezonen herstellen, so daß Speicherknotenpunktkontaktlöcher 180 gebildet werden. Hierbei werden die Speicherknotenpunktkontaktlöcher 180 mit Hilfe eines Selbstausrichtverfahrens unter Verwendung der Bitleitungsstrukturen 165 ausgebildet. Danach wird eine leitende Schicht, beispielsweise eine dotierte Polysiliziumschicht, niedergeschlagen, um die Speicherknotenpunktkontaktlöcher 180 in ausreichender Weise zu füllen, und es wird dann die dotierte Polysiliziumschicht chemisch-mechanisch poliert, um die Ätzstoppschichten 175 freizulegen. Demzufolge werden Speicherknotenpunktkontaktpfropfen 185 ausgebildet. Es können auch herkömmliche Techniken zur Ausbildung eines Halbleiterspeichervorrichtungssubstrats angewendet werden.
Es wird dann eine Formoxidschicht (mold oxide layer) auf den Speicherknotenpunktkontaktpfropfen 185 und den Ätzstoppschichten 175 bis zu einer vorbestimmten Dicke ausgebildet. Bei einigen Ausführungsformen wird die Formoxidschicht zum Bestimmen der Höhe der Speicherknotenpunktelektroden bis zu einer Höhe ausgebildet, die größer ist als die gewünschte Höhe der Speicherknotenpunktelektroden, und zwar um eine vorbestimmte Höhe, wobei in Betracht gezogen wird, daß die Formoxidschicht chemisch-mechanisch poliert wird, und zwar auf die vorbestimmte Höhe bei den vorliegenden Ausführungsformen. Die Formoxidschicht wird geätzt, um die Bitleitungsstrukturen 165 zu überlappen, so daß die Formoxidschichtmuster 190 ausgebildet werden. Hierbei können die Formoxidschichtmuster 190 in vorbestimmten Intervallen beispielsweise in einer Teilung (one-pitch) oder in zwei Teilungen (two-pitch) ausgebildet werden. Die Formoxidschichtmuster 190 von 2A werden in Zwei-Teilungsintervallen angeordnet und die Formoxidschichtmuster 190 von 5 werden in Ein-Teilungsintervallen angeordnet. In dieser Beziehung bedeuten die Formoxidschichtmuster 190 in den Zwei-Teilungsintervallen, daß zwei Speicherknotenpunktkontaktpfropfen 185 zwischen zwei benachbarten Formoxidschichtmustern 190 gelegen sind. Zusätzlich kann die Leitungsbreite der Formoxidschichtmuster 190 gleich sein mit oder kleiner sein als die Leitungsbreite der Bitleitungsstrukturen 165.
Gemäß 3B wird eine leitende Schicht für die Speicherknotenpunktelektroden, beispielsweise eine Polysiliziumschicht, auf den Ätzstoppschichten 175 niedergeschlagen, auf denen die Formoxidschichtmuster 190 ausgebildet sind. Als nächstes wird die Polysiliziumschicht anisotrop geätzt, um leitende Abstandshalter 200 aus Polysilizium an beiden Wänden der Formoxidschichtmuster 190 auszubilden. Es wird eine Isolierschicht auf der resultierenden Struktur niedergeschlagen und eine anisotrope Ätzung vorgenommen, um die Isolierabstandshalter 220 an den Seitenwänden der leitenden Abstandshalter 200 auszubilden. Durch wiederholtes Ausbilden der leitenden Abstandshalter 200 und der isolierenden Abstandshalter 220 werden die Räume zwischen den Formoxidschichtmustern 190 gefüllt. Damit die Einheitszellen getrennt werden, bestehen die letzten Abstandshalter, die zwischen den Formoxidschichtmustern 190 ausgebildet werden, das heißt die Abstandshalter, die an den Zentrumspunkten zwischen den Formoxidschichtmustern 190 ausgebildet werden, aus isolierenden Abstandshaltern 220. Zusätzlich werden leitende Abstandshalter 200 ausgebildet, um die Knotenpunktkontaktpfropfen 185 zu bilden. Bei den vorliegenden Ausführungsformen werden die Räume zwischen den Formoxidschichtmustern 190 dadurch gefüllt, indem die leitenden Abstandshalter 200 zweimal ausgebildet werden und indem die isolierenden Abstandshalter 220 zweimal ausgebildet werden; jedoch können die Weiten oder Breiten und die Zahl der leitenden Abstandshalter 200 und der isolierenden Abstandshalter 220 variieren.
Um nun auf die 2B und 3C einzugehen, so werden die oberen Oberflächen der Formoxidschichtmuster 190, der leitenden Abstandshalter 200 und der isolierenden Abstandshalter 220 chemisch-mechanisch poliert, um die oberen Oberflächen zu planieren, so daß die leitenden Leitungsmuster 201 und die isolierenden Leitungsmuster 221 und 225 zwischen den Formoxidschichtmustern 191 ausgebildet werden. Hierbei bezeichnet das Bezugszeichen 191 die Formoxidschichtmuster mit den planierten oberen Oberflächen. Und die leitenden Leitermuster 201 sind die leitenden Abstandshalter 220 mit den planierten oberen Oberflächen und die isolierenden Leitermuster 221 und 225 sind die isolierenden Abstandshalter 220 mit planierten oberen Oberflächen. Die leitenden Leitermuster 201 kontaktieren jeweils die Speicherknotenpunktkontaktpfropfen 185 und die isolierenden Leitungsmuster 221 und 225 isolieren die leitenden Leitungsmuster 201. Speziell trennen die isolierenden Leitungsmuster 225, die auf den Ätzstoppschichten 175 ausgebildet sind, die leitenden Leitungsmuster 201 um eine Teilung, das heißt der Größe der Einheitszellen, und zwar in einer Richtung parallel zu den Bitleitungsstrukturen 165, wobei sie jedoch auf die leitenden Leitungsmuster 201 isolieren. Bei den vorliegenden Ausführungsformen enthält jeder der Speicherknotenpunktkontaktpfropfen 185 beispielsweise zwei leitende Leitungsmuster 201 und ein isolierendes Leitungsmuster 221 dazwischen.
Gemäß 2C sind, um die Speicherknotenpunktelektroden festzulegen, Nuten 230 dadurch ausgebildet, indem Abschnitte der Formoxidschichtmuster 191 in Form gebracht werden, ebenso die leitenden Leitungsmuster 201 und die isolierenden Leitungsmuster 221 und 225. Hierbei erstrecken sich die Nuten 230 senkrecht zu der Erstreckungsrichtung der Formoxidschichtmuster 191, das heißt parallel zu den Wortleitungsstrukturen 120. Die Nuten 230 sind zwischen den Wortleitungsstrukturen 120 ausgebildet, auf denen die Drainzonen ausgebildet sind, um maximale Speicherknotenpunktelektrodenzonen sicherzustellen. Mit anderen Worten ist eine Anzahl von Wortleitungen 120 zwischen einer Anzahl von benachbarten Nuten 230 derart angeordnet, daß die Nuten 230 die Ätzstoppschichten 175 öffnen oder unterbrechen.
Gemäß den 2D und 4 wird eine Isolierschicht für die Abstützvorrichtungen niedergeschlagen, um in ausreichender Weise die Nuten 230 einzugraben, und es wird die isolierende Schicht bis zu einer Höhe geätzt, die kleiner ist als die Höhe der leitenden Leitungsmuster 201, um dadurch die Abstützvorrichtungen 240 zu bilden. Hierbei wird die isolierende Schicht für die Abstützvorrichtungen aus einer isolierenden Schicht gebildet, die eine Ätzselektivität besitzt, welche von den Ätzselektivitäten der Formoxidschichtmuster 191 und der isolierenden Leitungsmuster 221 und 225 verschieden ist. Demzufolge wird die isolierende Schicht feucht geätzt, um die Abstützvorrichtungen 240 zu bilden.
Da die Abstützvorrichtungen 240 in den Nuten 230 ausgebildet sind, kreuzen die Abstützvorrichtungen 240 die leitenden Leitungsmuster 201, so daß die Abstützvorrichtungen 240 die leitenden Leitungsmuster 201 gemäß einer Zelle trennen. Ferner unterstützen oder haltern die Abstützvorrichtungen 240 die leitenden Leitungsmuster 201, wodurch verhindert wird, daß die leitenden Leitungsmuster 201 zu dem benachbarten leitenden Leitungsmuster 201 hinfallen oder sich zu diesen hinbiegen. Zusätzlich besitzen die Abstützvorrichtungen 240 eine Höhe kleiner als die Höhe der leitenden Leitungsmuster 201, um die Speicherknotenpunktelektrodenkapazität zu sichern.
Danach werden Formoxidschichtmuster 191 und die isolierenden Leitungsmuster 221 und 225 mit Hilfe eines herkömmlichen Feuchtätzverfahrens entfernt. Da hierbei die Formoxidschichtmuster 191 und die isolierenden Leitungsmuster 221 und 225 die Ätzselektivität besitzen, die von den Ätzselektivitäten der Ätzstoppschichten 175 und der Abstützvorrichtungen 240 verschieden ist, werden die Formoxidschichtmuster 191 und die isolierenden Leitungsmuster 221 und 225 selektiv entfernt. Somit werden die Speicherknotenpunktelektroden 250, die aus der Vielzahl der leitenden Leitungsmuster 201 gebildet sind, vollständig ausgebildet.
Die Speicherknotenpunktelektroden 250 gemäß der vorliegenden Ausführungsform sind aus einer Vielzahl von leitenden Leitungsmustern 201 gebildet, die eine feine Leitungsbreite besitzen, um dadurch den Flächenbereich der Speicherknotenpunktelektroden 250 zu vergrößern. Zusätzlich trennen die Abstützvorrichtungen 240 die Speicherknotenpunktelektroden 250 und stützen diese ab, und zwar entsprechend einer Zelle, um dadurch zu verhindern, daß die Speicherknotenpunktelektroden 250 zu den benachbarten Speicherknotenpunktelektroden 250 hinfallen oder sich zu diesen hinbiegen. Ferner erstrecken sich, wie in 2D gezeigt ist, die Speicherknotenpunktelektroden 250 zu den Zonen entsprechend den Drainzonen (nicht gezeigt) hin, als auch zu den Zonen mit den Bitleitungsstrukturen 165, um dadurch den Flächenbereich, der Speicherknotenpunktelektroden 250 zu erhöhen.
Zweite Ausführungsform
Gemäß den 6A und 7A wird eine Isolierschicht 110 auf einem Halbleitersubstrat 100 ausgebildet, wie dies bei der ersten Ausführungsform gezeigt ist, um aktive Zonen 115 zu definieren. Es werden Wortleitungsstrukturen 120 auf dem Halbleitersubstrat 100 in der folgenden Weise ausgebildet. Nach einem nachfolgenden Niederschlagen einer Gateisolierschicht 121, von Wortleitungen 123 und einer harten Maskenschicht 125, werden die Schichten in ein Muster geformt, so daß sie senkrecht zu der längeren Achse der aktiven Zonen 115 verlaufen. Es werden Wortleitungsabstandshalter 127 an den Seitenwänden der in ein Muster gebrachten harten Maskenschichten 125 und der Wortleitungen 123 ausgebildet, und zwar mit Hilfe eines herkömmlichen Verfahrens, um die Wortleitungsstrukturen 120 herzustellen. Hierbei werden die harten Maskenschichten 125 und die Wortleitungsabstandshalter 127 aus Siliziumnitridschichten mit einer Ätzselektivität hergestellt, die von der Ätzselektivität einer Zwischenebenen-Isolierschicht in Form einer Siliziumoxidschichtgruppe verschieden ist, die zu dem Zweck ausgebildet wird, um sich selbst ausrichtende Kontaktlöcher bei einem nachfolgenden Prozeß auszubilden. Zusätzlich erstrecken sich die Wortleitungsstrukturen 120 in solcher Weise, daß sie parallel zueinander sind und es ist eine Anzahl von Wortleitungsstrukturen 120 an jeder aktiven Zone 115 angeordnet. Es werden Source- und Drainzonen (nicht gezeigt), eine erste Zwischenebenen-Isolierschicht 130, Kontaktflecken 140a und 140b, eine zweite Zwischenebenen-Isolierschicht 170, Ätzstoppschichten 175 und Speicherknotenpunktkontaktflecken 185 in den aktiven Zonen 115 auf beiden Seiten der Wortleitungsstrukturen 120 mit Hilfe des Verfahrens ausgebildet, welches bei der ersten Ausführungsform veranschaulicht ist.
Es wird eine Formoxidschicht (mold oxide layer) auf den Speicherknotenpunktkontaktpfropfen 185 und den Ätzstoppschichten 175 bis zu einer vorbestimmten Dicke ausgebildet. Wie oben beschrieben ist, wird die Formoxidschicht zum Bestimmen der Höhe der Speicherknotenpunktelektroden bis zu einer Höhe ausgebildet, die größer ist als die gewünschte Höhe der Speicherknotenpunktelektroden, und zwar um eine vorbestimmte Höhe. Der Abschnitt der Formoxidschicht wird geätzt, um die Speicherknotenpunktkontaktpfropfen 185 freizulegen, wodurch dann die Formoxidschichtmuster 195 gebildet werden. Bei den vorliegenden Ausführungsformen sind die Formoxidschichtmuster 195 so angeordnet, daß sie parallel zu den Wortleitungsstrukturen 120 verlaufen, während sie jedoch die Drainzonen der aktiven Zonen 115 überlappen. Darüber hinaus können die Formoxidschichtmuster 195 in vorbestimmten Intervallen, beispielsweise gemäß einer Teilung oder gemäß zwei Teilungen, ausgebildet werden. Die Formoxidschichtmuster 195 von 6A sind in Zwei-Teilungsintervallen angeordnet. Hierbei bedeuten die Formoxidschichtmuster 195 in Zwei-Teilungsintervallen, daß zwei Speicherknotenpunktkontaktpfropfen 185 zwischen zwei benachbarten Formoxidschichtmustern 195 gelegen sind, und die Formoxidschichtmuster 195 in einem Ein-Teilungsintervall bedeutet, daß ein Speicherknotenpunktkontaktpfropfen 185 zwischen zwei benachbarten Formoxidschichtmustern 195 gelegen ist.
Gemäß den 6B und 7B wird eine leitende Schicht für die Speicherknotenpunktelektroden, beispielsweise eine dotierte Polysiliziumschicht, auf den Ätzstoppschichten 175 niedergeschlagen, auf welchen die Formoxidschichtmuster 195 ausgebildet sind, wie dies bei der ersten Ausführungsform gezeigt ist. Die Polysiliziumschicht wird anisotrop geätzt, um leitende Abstandshalter (nicht gezeigt) aus Polysilizium an beiden Wänden der Formoxidschichtmuster 195 auszubilden. Es wird eine isolierende Schicht auf der resultierenden Struktur niedergeschlagen und anisotrop geätzt, um isolierende Abstandshalter (nicht gezeigt) an den Seitenwänden der leitenden Abstandshalter auszubilden. Durch wiederholtes Ausbilden von leitenden Abstandshaltern und isolierenden Abstandshaltern werden die Zwischenräume zwischen den Formoxidschichtmustern 195 ausgefüllt. Hierbei kontaktieren die leitenden Abstandshalter die Speicherknotenpunktkontaktpfropfen 185 und die letzten Abstandshalter bestehen aus isolierenden Abstandshaltern. Die letzten Abstandshalter werden an den Ätzstoppschichten 175 zwischen den Speicherknotenpunktkontaktpfropfen 185 ausgebildet und die letzten Abstandshalter können eine relativ größere Leitungsbreite oder Leitungsweite als die anderen isolierenden Abstandshalter aufweisen. Bei den vorliegenden Ausführungsformen wird jeder der Abstandshalter zwischen den Formoxidschichtmustern 195 ausgefüllt, indem die leitenden Abstandshalter viermal und indem die isolierenden Abstandshalter viermal ausgebildet werden; es können jedoch die Breiten oder Weiten und auch die Zahl der leitenden Abstandshalter und der isolierenden Abstandshalter gesteuert werden.
Die oberen Oberflächen der Formoxidschichtmuster 195, der leitenden Abstandshalter und die isolierenden Abstandshalter werden chemisch-mechanisch poliert, um leitende Leitungsmuster 261 und isolierende Leitungsmuster 271 und 275 zwischen den Formoxidschichtmustern 196 auszubilden. Hierbei bezeichnet das Bezugszeichen 196 die Formoxidschichtmuster mit den planierten oberen Oberflächen. Die leitenden Leitungsmuster 261, die aus den leitenden Abstandshaltern mit den planierten oberen Oberflächen bestehen, kontaktieren die Speicherknotenpunktkontaktpfropfen 185. Die isolierenden Leitungsmuster 271 an den Speicherknotenpunktkontaktpfropfen 185, die aus den isolierenden Abstandshaltern 220 mit den planierten oberen Oberflächen bestehen, isolieren die leitenden Leitungsmuster 261. Zusätzlich isolieren die isolierenden Leitungsmuster 275, die auf den Ätzstoppschichten 175 ausgebildet sind, die leitenden Leitungsmuster 261 und trennen die leitenden Leitungsmuster 261 in einer Richtung parallel zu den Wortleitungsstrukturen 120 um eine Teilung, das heißt eine Zelleneinheit. Bei der vorliegenden Erfindung kontaktieren vier Leitungsmuster 261 jeden der Speicherknotenpunktkontaktpfropfen 185.
Um gemäß 6C die Speicherknotenpunktelektroden in jeder Zelle festzulegen, werden Nuten 235 ausgebildet, indem Abschnitte der Formoxidschichtmuster 196 in ein Muster gebracht werden, ebenso die leitenden Leitungsmuster 261 und die isolierenden Leitungsmuster 271 und 275. Hierbei werden die Nuten 235 so ausgebildet, daß sie die Bitleitungsstrukturen 165 überlappen. Demzufolge trennen die Nuten 235 und die isolierenden Abstandshalter 275 die leitenden Leitungsmuster 261 in Einheiten der Einheitszelle.
Gemäß den 6D und 8 wird eine isolierende Schicht für die Abstützvorrichtungen niedergeschlagen, um die Nuten 235 in ausreichender Weise zu füllen, und es wird die isolierende Schicht bis auf eine Höhe geätzt, die kleiner ist als die Höhe der leitenden Leitungsmuster 261, um die Abstützvorrichtungen 245 zu bilden. Bei einigen Ausführungsformen wird die isolierende Schicht, die in die Nuten 235 eingefüllt wird, aus einer isolierenden Schicht mit einer Ätzselektivität gebildet, die von den Ätzselektivitäten der Formoxidschichtmuster 196 und der isolierenden Leitungsmuster 271 und 275 verschieden ist. Da die Abstützvorrichtungen 245 kreuzend durch die leitenden Leitungsmuster 261 verlaufen, trennen die Abstützvorrichtungen 245 die leitenden Leitungsmuster 261 entsprechend der Zelle. Darüber hinaus verhindern die Abstützvorrichtungen 245, daß die leitenden Leitungsmuster 261 sich zu den benachbarten leitenden Leitungsmustern 261 hin biegen oder auf diese fallen. Zusätzlich sind die Abstützvorrichtungen 245 bis zu einer Höhe ausgebildet, die kleiner ist als die Höhe der leitenden Leitungsmuster 261, um die Speicherknotenpunktelektrodenkapazität zu sichern.
Danach werden die Formoxidschichtmuster 196 und die isolierenden Leitungsmuster 271 und 275 mit Hilfe eines herkömmlichen Feuchtätzverfahrens entfernt. Da hierbei die Formoxidschichtmuster 196 und die isolierenden Leitungsmuster 271 und 275 eine Ätzselektivität besitzen, die verschieden ist von den Ätzselektivitäten der Ätzstoppschichten 175 und der Abstützvorrichtungen 245, werden die Formoxidschichtmuster 196 und die isolierenden Leitungsmuster 271 und 275 selektiv entfernt. Auf diese Weise werden die Speicherknotenpunktelektroden 280 vervollständigt.
Die Wirkungen der zweiten Ausführungsformen sind die gleichen wie diejenigen der ersten Ausführungsformen.
Dritte Ausführungsformen
Die 10A bis 10C zeigen Schnittansichten von Stufen bei der Herstellung einer Halbleiterspeichervorrichtung gemäß dritten Ausführungsformen der vorliegenden Erfindung. Die Beschreibung der Elemente, welche die gleichen sind wie bei den ersten und zweiten Ausführungsformen, wird nicht wiederholt und es sind die gleichen Bezugszeichen den gleichen Elementen zugeordnet wie bei den ersten und den zweiten Ausführungsformen. Darüber hinaus enthalten die vorliegenden Ausführungsformen ein Verfahren zum Ausbilden von Speicherknotenpunktelektroden, wobei die Prozesse bis hin zur Ausbildung der Formoxidschichtmuster die gleichen sind wie die Prozesse der ersten Ausführungsformen, so daß die Beschreibung mit den nachfolgenden Prozessen beginnt.
Um auf 10A einzugehen, so wird eine erste leitende Schicht 310 für die Speicherknotenpunktelektroden auf den Ätzstoppschichten 175 ausgebildet, auf denen die Formoxidschichtmuster 190 ausgebildet sind. Danach wird eine isolierende Schicht 320 auf der ersten leitenden Schicht 310 niedergeschlagen.
Die erste leitende Schicht 310 und die isolierende Schicht 320 werden anisotrop geätzt, um erste leitende Abstandshalter 311 und isolierende Abstandshalter 321 auszubilden, wie in 10B gezeigt ist. Es wird eine zweite leitende Schicht 330 für die Speicherknotenpunktelektroden auf der resultierenden Struktur niedergeschlagen. Hierbei kontaktieren die ersten leitenden Abstandshalter 311 die Speicherknotenpunktkontaktpfropfen 185.
Als nächstes wird die zweite leitende Schicht 330 anisotrop geätzt und es werden zweite leitende Abstandshalter (nicht gezeigt) an den Seitenwänden der isolierenden Abstandshalter 321 ausgebildet. Dabei kontaktieren die zweiten leitenden Abstandshalter die Speicherknotenpunktkontaktpfropfen 185, während sie die Seitenwände der ersten leitenden Abstandshalter 311 kontaktieren. Wie in 10C gezeigt ist, wird die Oberfläche der resultierenden Struktur chemisch-mechanisch poliert, um erste leitende Leitungsmuster 312 zu bilden, die aus den ersten leitenden Abstandshaltern 311 und den zweiten leitenden Leitungsmustern 332 gebildet sind, welche aus den zweiten leitenden Abstandshaltern gebildet sind. Hierbei werden die ersten leitenden Leitungsmuster 312 in eine L-Gestalt geformt und Abschnitte der zweiten leitenden Leitungsmuster 332 kontaktieren die unteren Abschnitte der ersten leitenden Leitungsmuster 312. Danach werden die isolierenden Abstandshalter 321 und die Formoxidschichtmuster 190 mit Hilfe eines herkömmlichen Feuchtätzverfahrens entfernt. Demzufolge werden Speicherknotenpunktelektroden 300 aus den ersten und zweiten leitenden Leitungsmustern 312 und 332 gebildet.
Hierbei werden die Speicherknotenpunktelektroden 300 aus zwei leitenden Leitungsmustern gebildet; jedoch können die Breiten oder Weiten und die Zahlen der leitenden Leitungsmuster variieren.
Darüber hinaus wird die Formoxidschicht so ausgebildet, daß sie parallel zu den Bitleitungsstrukturen bei den vorliegenden Ausführungsformen verläuft; jedoch kann die Formoxidschicht so ausgebildet werden, daß sie parallel zu den Wortleitungsstrukturen verläuft, wie dies bei den zweiten Ausführungsformen gezeigt ist.
Vierte Ausführungsformen
Die 12A und 12B sind Schnittansichten entlang der Schnittlinien C-C' der 11A bzw. 11B.
Die Beschreibung der Elemente, welche die gleichen sind wie bei den ersten bis dritten Ausführungsformen, wird nicht wiederholt und es sind gleiche Bezugszeichen für die gleichen Elemente der ersten bis dritten Ausführungsformen zugeordnet. Darüber hinaus sind bei den vorliegenden Ausführungsformen die Prozesse bis hin zu der Ausbildung der Speicherknotenpunktkontaktpfropfen die gleichen wie die Prozesse bei den. ersten bis dritten Ausführungsformen und eine Beschreibung beginnt daher mit den nachfolgenden Prozessen.
Gemäß den 11A und 12A wird eine Formoxidschicht auf den Speicherknotenpunktkontaktpfropfen 185 und den Ätzstoppschichten 175 bis zu einer vorbestimmten Dicke ausgebildet. Dabei kann die Formoxidschicht zum Bestimmen der Höhe der Speicherknotenpunktelektroden bis zu der gewünschten Höhe der Speicherknotenpunktelektroden ausgebildet werden. Danach werden Abschnitte der Formoxidschicht trocken geätzt, um eine Vielzahl von Formoxidschichtmustern 400 zu bilden. Hierbei werden die Formoxidschichtmuster 400 beispielsweise in Intervallen von einer Teilung ausgebildet, werden jedoch in der Gestalt von Wellen in einer Draufsicht hergestellt. Mit anderen Worten sind Rippenabschnitte X₁ der Formoxidschichtmuster 400 zwischen den Speicherknotenpunktkontaktpfropfen 185 und den Talabschnitten X₂ der Formoxidschichtmuster 400 an den Drainzonen gelegen, die den ersten Kontaktpfropfen 140a entsprechen, oder an einer Isolationsschicht 110 entsprechend den Drainzonen. Wenn die Rippenabschnitte X₁ der wellenförmig gestalteten Formoxidschichtmuster 400 angeschlossen werden, werden geradlinige Leitungen ausgebildet. Darüber hinaus verlaufen bei einigen Ausführungsformen die geradlinigen Leitungen parallel zu den Bitleitungsstrukturen 165.
Wie in den 11B und 12B gezeigt ist, wird eine leitende Schicht 410 für die Speicherknotenpunktelektroden, beispielsweise eine dotierte Polysiliziumschicht, auf den Ätzstoppschichten 175 niedergeschlagen, auf denen die wellenförmig gestalteten Formoxidschichtmuster 400 ausgebildet sind, und es wird eine Pufferisolierschicht 420 auf der leitenden Schicht 410 für die Speicherknotenpunktelektroden niedergeschlagen. Danach wird ein chemisch-mechanischer Poliervorgang durchgeführt, um die Formoxidschichtmuster 400 freizulegen. Damit verbleibt die leitende Schicht 410 für die Speicherknotenpunktelektroden in einer Zone zurück, die durch die Formoxidschichtmuster 400 definiert ist. Hierbei besitzen die Seitenwände der verbleibenden leitenden Schicht 410 für die Speicherknotenpunktelektroden die gleiche Wellengestalt wie die Formoxidschichtmuster 400.
Als nächstes werden, wie in den 11C und 13 gezeigt ist, Nuten 430 ausgebadet, indem Abschnitte der Formoxidschichtmuster 400 trocken geätzt werden, ebenso Abschnitte der leitenden Schicht 410 für die Speicherknotenpunktelektroden und der isolierenden Schicht 420, um die Speicherknotenpunktelektroden um eine Zelle zu trennen. Hierbei werden die Nuten 430 zwischen den Wortleitungsstrukturen 120 ausgebildet, an welchen die Drainzonen (nicht gezeigt) ausgebildet sind, wobei sie senkrecht zu der Erstreckungsrichtung der Formoxidschichtmuster 400 verlaufen, das heißt in der Richtung der Bitleitungsstrukturen. Es ist zu bevorzugen, daß die Nuten 430 durch die Talabschnitte X₂ der Formoxidschichtmuster 400 hindurch verlaufen.
Danach wird, wie in 11D und 14 gezeigt ist, eine isolierende Schicht für die Abstützvorrichtungen niedergeschlagen, um die Nuten 430 in ausreichender Weise zu füllen. Hierbei kann die isolierende Schicht für die Abstützvorrichtungen aus dem gleichen Material wie die Ätzstoppschichten 175 ausgebildet werden, beispielsweise als Siliziumnitridschicht. Die isolierende Schicht wird feucht oder trocken geätzt, und zwar bis auf eine vorbestimmte Dicke, so daß die isolierende Schicht, die in den Nuten 430 verbleibt, und zwar in einer Höhe kleiner als die Höhe der leitenden Schicht 410 für die Speicherknotenpunktelektroden oder die Formoxidschichtmuster 400. Demzufolge werden die Abstützvorrichtungen 440 ausgebildet.
Die Formoxidschichtmuster 400 und die isolierende Schicht 420 werden mit Hilfe eines herkömmlichen Feuchtätzverfahrens entfernt, um Speicherknotenpunktelektroden 425 zubilden. Da hierbei die Ätzstoppschichten 175 auf der resultierenden Struktur auf dem Halbleitersubstrat 100 ausgebildet sind und da die Ätzselektivität der Abstützvorrichtungen 440 verschieden ist von den Ätzselektivitäten der Formoxidschichtmuster 400 und der isolierenden Schicht 420, werden lediglich die Formoxidschichtmuster 400 und die isolierende Schicht 420 selektiv entfernt. Es werden somit die Speicherknotenpunktelektroden 425 in Einheiten von jeder Zelle festgelegt. Mit anderen Worten werden die Speicherknotenpunktelektroden 425 in Einheiten von jeder Zelle durch die Abstützvorrichtungen 440 in einer Richtung parallel zu den Wortleitungen getrennt. Darüber hinaus werden die Abstützvorrichtungen 440 in spezifischen Intervallen ausgebildet und stützen somit die Speicherknotenpunktelektroden 425 ab, die in wellenförmig gestaltete Leitungsmuster ausgebildet werden. Daher werden die schmalen und hohen Speicherknotenpunktelektroden 425 daran gehindert, zu den benachbarten Speicherknotenpunktelektroden 425 hin zu fallen.
Gemäß den vorliegenden Ausführungsformen ist der Flächenbereich der Speicherknotenpunktelektroden 425, da die Speicherknotenpunktelektroden 425 in einer Wellengestalt ausgebildet sind, vergrößert. Zusätzlich wird der Flächenbereich der Speicherknotenpunktelektroden 425 weiter erhöht, da sich die Speicherknotenpunktelektroden 425 zu den Drainzonen oder den Zonen entsprechend den Drainzonen hin erstrecken.
Da ferner die Abstützvorrichtungen 440 so ausgebildet sind, daß sie die Speicherknotenpunktelektroden 425 in Einheiten von jeder Zelle trennen, ist die Neigung der Speicherknotenpunktelektroden 425 reduziert bzw. wird verhindert, daß sie sich zu benachbarten Speicherknotenpunktelektroden 425 hin biegen oder zu diesen hin fallen.
Hierbei können die Formoxidschichtmuster durch Ändern der Intervalle der Welle, wie in 15 dargestellt ist, ausgebildet werden.
Gemäß 15 werden die Formoxidschichtmuster 450 in der Gestalt von Wellen in einer Draufsicht ausgebildet. Hierbei werden Dachabschnitte X₃ und Talabschnitte X₄ so ausgebildet, daß sie zwischen den Speicherknotenpunktkontaktpfropfen 185 gelegen sind. In diesem Fall sind die Linien, die durch Verbinden der Dachabschnitte X₃ gebildet werden, und die Linien, die durch Verbinden der Talabschnitte X₄ gebildet werden, zueinander um einen vorbestimmten Abstand parallel, der weiter ist als die Breite oder Weite der aktiven Zonen.
Wenn die Wellengestalt der Formoxidschichtmuster 450 geändert wird, wird die gleiche Wirkung erzielt.
Darüber hinaus können die Formoxidschichtmuster 500, wie in 16 gezeigt ist, in Intervallen von zwei Teilungen angeordnet werden. Mit anderen Worten sind die Formoxidschichtmuster 500 in Intervallen von zwei Teilungen angeordnet, wie bei der ersten Ausführungsform gezeigt ist, wobei sie in der Gestalt von Wellen in Draufsicht ausgebildet sind. Beispielsweise können bei den Formoxidschichtmustern 500 Dachabschnitte X₁ zwischen den Speicherknotenpunktkontaktpfropfen 185 gelegen sein, und die Talabschnitte X₂ können auf den Drainzonen gelegen sein, das heißt den ersten Kontaktzonen, oder auf einer isolierenden Schicht 110 entsprechend den Drainzonen. Wenn die Formoxidschichtmuster 500 in Intervallen mit zwei Teilungen ausgebildet werden, wird die gleiche Wirkung erzielt.
Zusätzlich können die Speicherknotenpunktelektroden 425 mit Hilfe des Verfahrens gemäß den dritten Ausführungsformen ausgebildet werden.
Fünfte Ausführungsformen
Die 17A und 17B zeigen Draufsichten von Stufen bei der Herstellung einer Halbleiterspeichervorrichtung gemäß fünften Ausführungsformen der vorliegenden Erfindung. Die Prozesse, die bis hin zur Ausbildung der Ätzstoppschichten 175 ausgeführt werden, sind die gleichen wie die Prozesse der ersten und zweiten Ausführungsformen, so daß die Beschreibung mit den nachfolgenden Prozessen beginnt.
Gemäß 17A werden Formoxidschichtmuster 600 in der Gestalt von Wellen in einer Draufsicht auf den Ätzstoppschichten 175 ausgebildet. Hierbei können die Formoxidschichtmuster 600 beispielsweise in Intervallen von einer Teilung ausgebildet werden. Mit anderen Worten verlaufen die Linien, die durch Verbinden der Dachabschnitte X₅ oder der Talabschnitte X₆ der Formoxidschichtmuster 600 gebildet werden, im wesentlichen parallel zu den Wortleitungsstrukturen 120. Darüber hinaus werden die Formoxidschichtmuster 600 so ausgebildet, um jeden der Speicherknotenpunktkontaktpfropfen 185 zwischen den benachbarten Formoxidschichtmustern 600 auf den gleichen Linien oder Leitungen freizulegen. Die Formoxidschichtmuster 600 werden auf Zonen ohne die Speicherknotenpunktkontaktpfropfen ausgebildet, das heißt auf den Drainzonen und auf einer Isolierschicht 110 entsprechend den Drainzonen.
Es werden eine Vielzahl von leitenden Leitungsmustern 610 und isolierenden Leitungsmustern 620 abwechselnd zwischen den Formoxidschichtmustern 600 ausgebildet. Hierbei werden eine Vielzahl von leitenden Leitungsmustern 610 und isolierenden Leitungsmustern 620 in Wellen ausgebildet, und zwar entsprechend den wellenförmig gestalteten Formoxidschichtmustern 600. In diesem Fall werden die leitenden Leitungsmuster 610 und die isolierenden Leitungsmuster 620 mit Hilfe der oben beschriebenen Verfahren hergestellt.
Wie in 17B gezeigt ist, werden Abschnitte der Formoxidschichtmuster 600, der leitenden Leitungsmuster 610 und der isolierenden Leitungsmuster 620 geätzt, um Nuten 630 auszubilden. Die Nuten 630 werden auf Zonen ausgebildet, welche die Bitleitungsstrukturen 165 überlappen, um dadurch die leitenden Leitungsmuster 610 in Einheiten von jeder Zelle zu trennen. Hierbei sind die leitenden Leitungsmuster 610 in Einheiten von jeder Zelle definiert, und zwar durch die Nuten 630 und die Formoxidschichtmuster 600, und es werden die leitenden Leitungsmuster 610 in Wellen ausgebildet, wobei eine Kontaktierung mit den Speicherknotenpunktkontaktpfropfen 185 erfolgt.
Danach werden Abstützvorrichtungen (nicht gezeigt) in den Nuten 630 mit Hilfe des oben beschriebenen Verfahrens ausgebildet. Die Formoxidschichtmuster 600 und die isolierenden Leitungsmuster 620 werden geätzt, um Speicherknotenpunktelektroden 625 zu bilden.
Wenn die Formoxidschichtmuster 600 so ausgebildet werden, daß sie parallel zu den Wortleitungsstrukturen 120 verlaufen, kann dieselbe Wirkung erzielt werden.
Wie in 18 gezeigt ist, kann dieselbe Wirkung dadurch erzielt werden, indem die Formoxidschichtmuster 700 in Wellen in Intervallen gemäß zwei Teilungen ausgebildet werden.
Wie oben beschrieben ist, werden gemäß den Ausführungsformen nach der vorliegenden Erfindung Speicherknotenpunktelektroden in einer Vielzahl von Leitungsmustertypen mit einer feinen Leitungsbreite oder -weite hergestellt. Somit kann der Flächenbereich der Speicherknotenpunktelektroden zunehmen. Zusätzlich werden Abstützvorrichtungen, die an einer isolierenden Schicht ausgebildet sind, so hergestellt, daß sie senkrecht zu der Erstreckungsrichtung der Leitungsmuster der Speicherknotenpunktelektroden verlaufen. Daher trennen die Abstützvorrichtungen die Speicherknotenpunktelektroden in Einheiten von jeder Zelle und die Abstützvorrichtungen stützen die Speicherknotenpunktelektroden ab, wodurch verhindert wird, daß sie Speicherknotenpunktelektroden auf die benachbarten Speicherknotenpunktelektroden fallen oder sich zu diesen hin biegen, wobei dieser Vorgang zumindest reduziert wird.
Ferner können die Zonen für die Ausbildung der Speicherknotenpunktelektroden erhöht werden, so daß der Flächenbereich der Speicherknotenpunktelektroden erhöht werden kann.
Obwohl die Erfindung speziell unter Hinweis auf bevorzugte Ausführungsformen gezeigt und beschrieben wurde, sei darauf hingewiesen, daß für Fachleute vielfältige Änderungen in der Form und in Einzelheiten vorgenommen werden können, ohne dadurch den Rahmen der vorliegenden Erfindung zu verlassen, wie er durch die anhängenden Ansprüche festgehalten ist.
In den Zeichnungen und in der Beschreibung sind typische bevorzugte Ausführungsformen der Erfindung offenbart, und obwohl spezifische Ausdrücke verwendet sind, sind diese lediglich gattungsmäßig und in einem beschreibenden Sinn und nicht zum Zwecke einer Einschränkung zu interpretieren, da sich der Rahmen der Erfindung aus den anhängenden Ansprüchen ergibt.

Claims

Halbleiterspeichervorrichtung, mit: einem Halbleitersubstrat; einer Zwischenebenen-Isolierschicht auf dem Halbleitersubstrat; Speicherknotenpunktkontaktpfropfen in der Zwischenebenen-Isolierschicht; und Speicherknotenpunktelektroden, die eine Vielzahl von leitenden Leitungsmustern umfassen, die in vorbestimmten Intervallen getrennt sind und eine vorbestimmte Höhe aufweisen und die Speicherknotenpunktkontaktpfropfen kontaktieren; wobei die Speicherknotenpunktelektroden durch isolierende Leitungsmuster zwischen den ausgewählten Speicherknotenpunktelektroden entsprechend Einheiten einer Einheitszelle der Speichervorrichtung getrennt sind.
Halbleiterspeichervorrichtung nach Anspruch 1, ferner mit Abstützvorrichtungen zwischen den Speicherknotenpunktelektroden, die sich senkrecht zu einer Erstreckungsrichtung der leitenden Leitungsmuster der Speicherknotenpunktelektroden erstrecken.
Halbleiterspeichervorrichtung nach Anspruch 1, bei der die Leitungsmuster geradlinige Leitungen in einer Draufsicht aufweisen.
Halbleiterspeichervorrichtung nach Anspruch 1, bei der die Leitungsmuster Wellen in einer Draufsicht aufweisen.
Halbleiterspeichervorrichtung nach Anspruch 2, bei der die Abstützvorrichtungen eine Höhe kleiner als die Höhe der Leitungsmuster aufweisen.
Halbleiterspeichervorrichtung nach Anspruch 2, bei der die Abstützvorrichtungen eine Vielzahl an isolierenden Schichten aufweisen.
Halbleiterspeichervorrichtung nach Anspruch 1, bei der Ätzstoppschichten auf der Zwischenebenen-Isolierschicht enthalten sind und bei der die Speicherknotenpunktkontaktpfropfen sich zu den Oberflächen der Ätzstoppschichten hin erstrecken.
Halbleiterspeichervorrichtung, mit einem Halbleitersubstrat, welches eine Vielzahl an aktiven Zonen, eine Vielzahl von Wortleitungsstrukturen, die über die aktiven Zonen verlaufen, Source- und Drainzonen auf den aktiven Zonen an jeweiligen Seiten der Wortleitungsstrukturen und eine Vielzahl von Bitleitungsstrukturen, welche die Wortleitungsstrukturen kreuzen, enthält, welche elektrisch mit den Drainzonen verbunden sind und zwischen den aktiven Zonen verlaufen; einer Zwischenebenen-Isolierschicht auf dem Halbleitersubstrat; Ätzstoppschichten auf der Zwischenebenen-Isolierschicht; Speicherknotenpunktkontaktpfropfen in der Zwischenebenen-Isolierschicht und den Ätzstoppschichten; Speicherknotenpunktelektroden, die eine Vielzahl von leitenden Leitungsmustern aufweisen, die in vorbestimmten Intervallen getrennt sind und eine vorbestimmte Höhe aufweisen und die die Speicherknotenpunktkontaktpfropfen kontaktieren; und Abstützvorrichtungen zwischen den Speicherknotenpunktelektroden, die sich senkrecht zu der Erstreckungsrichtung der Leitungsmuster der Speicherknotenpunktelektroden erstrecken; wobei die Vielzahl der Leitungsmuster geradlinige Leitungen enthalten.
Halbleiterspeichervorrichtung nach Anspruch 8, bei der die leitenden Leitungsmuster sich im wesentlichen parallel zu den Bitleitungsstrukturen erstrecken; und die Abstützvorrichtungen im wesentlichen parallel zu den Wortleitungsstrukturen verlaufen und über den Drainzonen verlaufen, und zwar zwischen den Wortleitungsstrukturen und einer isolierenden Schicht, die den Drainzonen entspricht.
Halbleiterspeichervorrichtung nach Anspruch 8, bei der die leitenden Leitungsmuster sich im wesentlichen parallel zu den Wortleitungsstrukturen erstrecken; und die Abstützvorrichtungen im wesentlichen parallel zu den Bitleitungsstrukturen verlaufen und jede der Bitleitungsstrukturen überlappen.
Halbleiterspeichervorrichtung nach Anspruch 8, bei der die Abstützvorrichtungen eine Höhe aufweisen, die kleiner ist als die Höhe der Leitungsmuster.
Halbleiterspeichervorrichtung nach Anspruch 8, bei der die Abstützvorrichtungen Isolierschichten enthalten.
Halbleiterspeichervorrichtung, mit; einem Halbleitersubstrat, welches eine Vielzahl von aktiven Zonen, eine Vielzahl von Wortleitungsstrukturen, die über die aktiven Zonen verlaufen, Source- und Drainzonen auf den aktiven Zonen an entsprechenden Seiten der Wortleitungsstrukturen und eine Vielzahl von Bitleitungsstrukturen, welche die Wortleitungsstrukturen kreuzen, enthält, wobei die Leitungsstrukturen mit den Drainzonen verbunden sind und zwischen den aktiven Zonen verlaufen; einer Zwischenebenen-Isolierschicht auf dem Halbleitersubstrat; Ätzstoppschichten auf der Zwischenebenen-Isolierschicht; Speicherknotenpunktkontaktpfropfen in der Zwischenebenen-Isolierschicht und den Ätzstoppschichten; Speicherknotenpunktelektroden, die eine Vielzahl von leitenden Leitungsmustern aufweisen, die in den gleichen Intervallen getrennt sind und eine spezifische Höhe besitzen und die Speicherknotenpunktkontaktpfropfen kontaktieren; und Abstützvorrichtungen zwischen den Speicherknotenpunktelektroden, die sich senkrecht zu der Erstreckungsrichtung der Leitungsmuster der Speicherknotenpunktelektroden erstrecken; wobei die Vielzahl der Leitungsmuster Wellen in einer Draufsicht aufweisen.
Halbleiterspeichervorrichtung nach Anspruch 13, bei der die leitenden Leitungsmuster sich im wesentlichen parallel zu den Bitleitungsstrukturen erstrecken; und die Abstützvorrichtungen im wesentlichen parallel zu den Wortleitungsstrukturen verlaufen und über die Drainzonen zwischen den Wortleitungsstrukturen und einer isolierenden Schicht verlaufen, die den Drainzonen entspricht.
Halbleiterspeichervorrichtung nach Anspruch 13, bei der die leitenden Leitungsmuster sich im wesentlichen parallel zu den Wortleitungsstrukturen erstrecken; und die Abstützvorrichtungen im wesentlichen parallel zu den Bitleitungsstrukturen vorgesehen sind und jede der Bitleitungsstrukturen überlappen.
Halbleiterspeichervorrichtung nach Anspruch 13, bei der die Abstützvorrichtungen eine Höhe besitzen, die kleiner ist als die Höhe der Leitungsmuster.
Halbleiterspeichervorrichtung nach Anspruch 13, bei der die Abstützvorrichtungen isolierende Schichten aufweisen.
Verfahren zur Herstellung einer Halbleiterspeichervorrichtung, welches Verfahren die folgenden Schritte umfaßt: Niederschlagen einer Zwischenebenen-Isolierschicht auf einem Halbleitersubstrat; Ausbilden einer Vielzahl von Speicherknotenpunktkontaktpfropfen in der Zwischenebenen-Isolierschicht in spezifischen Intervallen; Ausbilden von Formoxidschichtmustern auf der Zwischenebenen-Isolierschicht in spezifischen Intervallen, um die Speicherknotenpunktkontaktpfropfen freizulegen; Ausfüllen der Räume zwischen den Formoxidschichtmustern durch abwechselndes Ausbilden von leitenden Leitungsmustern und isolierenden Leitungsmustern in wiederholter Weise an den Seitenwänden der Formoxidschichtmuster; Ausbilden von Nuten senkrecht zu den Formoxidschichtmustern durch Ätzen von Abschnitten der Formoxidschichtmuster, der leitenden Leitungsmuster und der isolierenden Leitungsmuster; und Ausbilden von Speicherknotenpunktelektroden durch selektives Entfernen der Formoxidschichtmuster und der isolierenden Leitungsmuster.
Verfahren zur Herstellung einer Halbleiterspeichervorrichtung nach Anspruch 18, bei dem die Formoxidschichtmuster so ausgebildet werden, daß jeder der Speicherknotenpunktpfropfen zwischen benachbarten Formoxidschichtmustern gelegen ist.
Verfahren zur Herstellung einer Halbleiterspeichervorrichtung nach Anspruch 18, bei dem die Formoxidschichtmuster so ausgebildet werden, daß zwei Speicherknotenpunktpfropfen zwischen benachbarten Formoxidschichtmustern auf den gleichen Leitungen gelegen sind.
Verfahren zur Herstellung einer Halbleiterspeichervorrichtung nach Anspruch 18, bei dem die Formoxidschichtmuster in geradlinigen Linien oder Leitungen in einer Draufsicht ausgebildet werden.
Verfahren zur Herstellung einer Halbleiterspeichervorrichtung nach Anspruch 18, bei dem die Formoxidschichtmuster in der Gestalt von Wellen in einer Draufsicht ausgebildet werden, um leitende Leitungsmuster in Wellen in Draufsicht herzustellen.
Verfahren zur Herstellung einer Halbleiterspeichervorrichtung nach Anspruch 18, bei dem das Ausfüllen der Räume zwischen den Formoxidschichtmustern unter Verwendung der leitenden Leitungsmuster und der isolierenden Leitungsmuster die folgenden Schritte umfaßt: Ausbilden von leitenden Abstandshaltern an den Seitenwänden der Formoxidschichtmuster; Ausbilden von isolierenden Abstandshaltern an den Seitenwänden der leitenden Abstandshalter; Wiederholen der Ausbildung der leitenden Abstandshalter und Ausbilden der isolierenden Abstandshalter wenigstens einmal; und chemisch-mechanisches Polieren der Formoxidschicht (mold oxide layer), der leitenden Abstandshalter und der isolierenden Abstandshalter, um leitende Leitungsmuster und isolierende Leitungsmuster zu bilden.
Verfahren zur Herstellung einer Halbleiterspeichervorrichtung nach Anspruch 23, bei dem die leitenden Abstandshalter so ausgebildet werden, daß sie die Speicherknotenpunktkontaktpfropfen kontaktieren.
Verfahren zur Herstellung einer Halbleiterspeichervorrichtung nach Anspruch 23, bei dem die isolierenden Abstandshalter zuletzt ausgebildet werden, wenn wiederholt die leitenden Abstandshalter und die isolierenden Abstandshalter hergestellt werden.
Verfahren zur Herstellung einer Halbleiterspeichervorrichtung nach Anspruch 18, bei dem das Ausfüllen der Räume zwischen den Formoxidschichtmustern unter Verwendung der leitenden Leitungsmuster und der isolierenden Leitungsmuster folgendes umfaßt: Niederschlagen einer ersten leitenden Schicht auf der Zwischenebenen-Isolierschicht und den Formoxidschichtmustern; Ausbilden einer isolierenden Schicht auf der ersten leitenden Schicht; Ausbilden von ersten leitenden Abstandshaltern und von isolierenden Abstandshaltern durch anisotropes Ätzen der isolierenden Schicht und der ersten leitenden Schicht; Ausbilden von zweiten leitenden Abstandshaltern an den Seitenwänden der isolierenden Abstandshalter; und chemisch-mechanisches Polieren der Formoxidschichtmuster, der ersten leitenden Abstandshalter, der isolierenden Abstandshalter und der zweiten leitenden Abstandshalter.
Verfahren zur Herstellung einer Halbleiterspeichervorrichtung nach Anspruch 18, bei dem ferner die Abstützvorrichtungen in den Nuten zwischen der Ausbildung der Nuten und der Ausbildung der Speicherknotenpunktelektroden hergestellt werden.
Verfahren zur Herstellung einer Halbleiterspeichervorrichtung nach Anspruch 27, wobei die Ausbildung der Abstützvorrichtungen folgendes umfaßt: Niederschlagen einer isolierenden Schicht zum Füllen der Nuten; und Ätzen der isolierenden Schicht, so daß die isolierende Schicht in den Nuten verbleibt.
Verfahren zur Herstellung einer Halbleiterspeichervorrichtung nach Anspruch 28, bei dem die isolierende Schicht mit Hilfe eines Feuchtätzverfahrens geätzt wird.
Verfahren zur Herstellung einer Halbleiterspeichervorrichtung nach Anspruch 28, bei dem die isolierende Schicht geätzt wird, bis sie eine Höhe hat, die kleiner ist als die Höhe der leitenden Leitungsmuster.
Verfahren zur Herstellung einer Halbleiterspeichervorrichtung nach Anspruch 28, bei dem die isolierende Schicht, welche die Abstützvorrichtungen enthält, eine Ätzselektivität besitzt, die von den Ätzselektivitäten der Formoxidschichtmuster und der isolierenden Leitungsmuster verschieden ist.
Verfahren zur Herstellung einer Halbleiterspeichervorrichtung, welches Verfahren folgendes umfaßt: Herstellen eines Halbleitersubstrats, welches eine Vielzahl von aktiven Zonen, eine Vielzahl von Wortleitungsstrukturen, die über die aktiven Zonen verlaufen, Source- und Drainzonen, die auf den aktiven Zonen an jeweiligen Seiten von Wortleitungsstrukturen ausgebildet sind, und eine Vielzahl von Bitleitungsstrukturen, welche die Wortleitungsstrukturen kreuzen, enthält, und die elektrisch die Drainzonen anschließen und zwischen den aktiven Zonen verlaufen; Ausbilden einer Zwischenebenen-Isolierschicht auf dem Halbleitersubstrat; Ausbilden von Ätzstoppschichten auf der Zwischenebenen-Isolierschicht; Ausbilden von Speicherknotenpunktkontaktpfropfen in der Zwischenebenen-Isolierschicht und den Ätzstoppschichten in spezifischen Intervallen; Ausbilden einer Vielzahl von Formoxidschichtmustern auf den Ätzstoppschichten in spezifischen Intervallen, um die Speicherknotenpunktkontaktpfropfen freizulegen; Ausfüllen der Räume zwischen den Formoxidschichtmustern durch abwechselndes Ausbilden von wenigstens einem leitenden Leitungsmuster und einem isolierenden Leitungsmuster an den Seitenwänden der Formoxidschichtmuster, um der Gestalt der Formoxidschichtmuster zu folgen; Ausbilden von Nuten im wesentlichen senkrecht zu den Formoxidschichtmustern durch Ätzen von Abschnitten der Formoxidschichtmuster, der leitenden Leitungsmuster und der isolierenden Leitungsmuster; Ausbilden von Abstützvorrichtungen in den Nuten; und Ausbilden von Speicherknotenpunktelektroden durch selektives Entfernen der Formoxidschichtmuster und der isolierenden Leitungsmuster; wobei die Formoxidschichtmuster sich in geradlinigen Linien oder Leitungen erstrecken und die Formoxidschichtmuster und die Abstützvorrichtungen die Speicherknotenpunktelektroden in Einheiten von jeder Zelle trennen.
Verfahren zur Herstellung einer Halbleiterspeichervorrichtung nach Anspruch 32, bei dem die Formoxidschichtmuster so ausgebildet werden, daß jeder Speicherknotenpunktpfropfen zwischen benachbarten Formoxidschichtmustern gelegen ist.
Verfahren zur Herstellung einer Halbleiterspeichervorrichtung nach Anspruch 32, bei dem die Formoxidschichtmuster so ausgebildet werden, daß zwei Speicherknotenpunktpfropfen zwischen benachbarten Formoxidschichtmustern auf den gleichen Leitungen oder Linien vorhanden sind.
Verfahren zur Herstellung einer Halbleiterspeichervorrichtung nach Anspruch 32, bei dem Formoxidschichtmuster parallel zu den Bitleitungsstrukturen hergestellt werden.
Verfahren zur Herstellung einer Halbleiterspeichervorrichtung nach Anspruch 32, bei dem die Formoxidschichtmuster so ausgebildet werden, daß sie parallel zu den Wortleitungsstrukturen verlaufen.
Verfahren zur Herstellung einer Halbleiterspeichervorrichtung nach Anspruch 36, bei dem die Formoxidschichtmuster auf den Drainzonen zwischen den Wortleitungsstrukturen und einer Isolationsschichtzone entsprechend den Drainzonen ausgebildet werden.
Verfahren zur Herstellung einer Halbleiterspeichervorrichtung nach Anspruch 32, bei dem das Ausfüllen der Räume zwischen den Formoxidschichtmustern unter Verwendung der leitenden Leitungsmuster und der isolierenden Leitungsmuster folgendes umfaßt: Ausbilden von leitenden Abstandshaltern an den Seitenwänden der Formoxidschichtmuster; Ausbilden von isolierenden Abstandshaltern an den Seitenwänden der leitenden Abstandshalter; Wiederholen der Ausbildung der leitenden Abstandshalter und der Ausbildung der isolierenden Abstandshalter wenigstens einmal; und chemisch-mechanisches Polieren der Formoxidschicht, der leitenden Abstandshalter und der isolierenden Abstandshalter, um leitende Leitungsmuster und isolierende Leitungsmuster zu bilden.
Verfahren zur Herstellung einer Halbleiterspeichervorrichtung nach Anspruch 38, bei dem die leitenden Abstandshalter so ausgebildet werden, daß sie die Speicherknotenpunktkontaktpfropfen kontaktieren.
Verfahren zur Herstellung einer Halbleiterspeichervorrichtung nach Anspruch 38, bei dem die isolierenden Abstandshalter zuletzt bei der wiederholten Ausbildung der leitenden Abstandshalter und der isolierenden Abstandshalter ausgebildet werden.
Verfahren zur Herstellung einer Halbleiterspeichervorrichtung nach Anspruch 32, bei dem das Ausfüllen der Räume zwischen den Formoxidschichtmustern unter Verwendung der leitenden Leitungsmuster und der isolierenden Leitungsmuster folgendes umfaßt: Niederschlagen einer ersten leitenden Schicht auf der Zwischenebenen-Isolierschicht und den Formoxidschichtmustern; Ausbilden einer isolierenden Schicht auf der ersten leitenden Schicht; Ausbilden von ersten leitenden Abstandshaltern und isolierenden Abstandshaltern durch anisotropes Ätzen der isolierenden Schicht und der ersten leitenden Schicht; Ausbilden von zweiten leitenden Abstandshaltern an den Seitenwänden der isolierenden Abstandshalter; und chemisch-mechanisches Polieren der Formoxidschichtmuster, der ersten leitenden Abstandshalter, der isolierenden Abstandshalter und der zweiten leitenden Abstandshalter.
Verfahren zur Herstellung einer Halbleiterspeichervorrichtung nach Anspruch 32, bei dem das Ausbilden Abstützvorrichtungen folgendes umfaßt: Niederschlagen einer isolierenden Schicht zum Füllen der Nuten; und Ätzen der isolierenden Schicht, so daß die isolierende Schicht in den Nuten verbleibt.
Verfahren zur Herstellung einer Halbleiterspeichervorrichtung nach Anspruch 42, bei dem die isolierende Schicht mit Hilfe eines Feuchtätzverfahrens geätzt wird.
Verfahren zur Herstellung einer Halbleiterspeichervorrichtung nach Anspruch 42, bei dem die isolierende Schicht bis zu einer Höhe geätzt wird, die kleiner ist als die Höhe der leitenden Leitungsmuster.
Verfahren zur Herstellung einer Halbleiterspeichervorrichtung nach Anspruch 42, bei dem die isolierende Schicht, welche die Abstützvorrichtungen enthält, eine Ätzselektivität besitzt, die von den Ätzselektivitäten der Formoxidschichtmuster und der isolierenden Leitungsmuster verschieden ist.
Verfahren zur Herstellung einer Halbleiterspeichervorrichtung, welches Verfahren folgendes umfaßt: Herstellen eines Halbleitersubstrats mit einer Vielzahl von aktiven Zonen, einer Vielzahl von Wortleitungsstrukturen, die über den aktiven Zonen verlaufen, Drain- und Sourcezonen, die auf den aktiven Zonen an den jeweiligen Seiten der Wortleitungsstrukturen ausgebildet sind, und eine Vielzahl von Bitleitungsstrukturen, welche die Wortleitungsstrukturen kreuzen, enthält und die elektrisch die Drainzonen verbinden oder anschließen und zwischen den aktiven Zonen verlaufen; Ausbilden einer Zwischenebenen-Isolierschicht auf dem Halbleitersubstrat; Ausbilden von Ätzstoppschichten auf der Zwischenebenen-Isolierschicht; Ausbilden von Speicherknotenpunktkontaktpfropfen in der Zwischenebenen-Isolierschicht und den Ätzstoppschichten in spezifischen Intervallen; Ausbilden einer Vielzahl von Formoxidschichtmustern, die in der Gestalt von Wellen in Draufsicht ausgebildet werden, und zwar auf den Ätzstoppschichten, um die Speicherknotenpunktkontaktpfropfen freizulegen; Füllen der Räume zwischen den Formoxidschichtmustern durch abwechselndes Ausbilden von wenigstens einem leitenden Leitungsmuster und einem isolierenden Leitungsmuster an den Seitenwänden der Formoxidschichtmuster, um der Gestalt der Formoxidschichtmuster zu folgen; Ausbilden von Nuten im wesentlichen senkrecht zu den Formoxidschichtmustern durch Ätzen von Abschnitten der Formoxidschicht, der leitenden Leitungsmuster und der isolierenden Leitungsmuster; Ausbilden von Abstützvorrichtungen in den Nuten; und Ausbilden von Speicherknotenpunktelektroden durch selektives Entfernen der Formoxidschichtmuster und der isolierenden Leitungsmuster; wobei die Formoxidschichtmuster und die Abstützvorrichtungen die Speicherknotenpunktelektroden in Einheiten von jeder Zelle trennen.
Verfahren zur Herstellung einer Halbleiterspeichervorrichtung nach Anspruch 46, bei dem die Formoxidschichtmuster so ausgebildet werden, daß jeder der Speicherknotenpunktpfropfen zwischen den benachbarten Formoxidschichtmustern auf den gleichen Linien freigelegt werden.
Verfahren zur Herstellung einer Halbleiterspeichervorrichtung nach Anspruch 46, bei dem die Formoxidschichtmuster so ausgebildet werden, daß zwei Speicherknotenpunktpfropfen zwischen den benachbarten Formoxidschichtmustern auf den gleichen Linien freigelegt werden.
Verfahren zur Herstellung einer Halbleiterspeichervorrichtung nach Anspruch 46, bei dem die Formoxidschichtmuster entlang einer Erstreckungsrichtung der Bitleitungsstrukturen ausgebildet werden.
Verfahren zur Herstellung einer Halbleiterspeichervorrichtung nach Anspruch 49, bei dem Dachabschnitte der Formoxidschichtmuster zwischen den Speicherknotenpunktkontaktpfropfen gelegen sind, und Talabschnitte der Formoxidschichtmuster auf den Drainzonen zwischen den Wortleitungsstrukturen oder einer Isolierschicht entsprechend den Drainzonen gelegen sind.
Verfahren zur Herstellung einer Halbleiterspeichervorrichtung nach Anspruch 50, bei dem die Linien, die dadurch gebildet werden, indem die Dachabschnitte der Formoxidschichtmuster verbunden werden, aus geradlinigen Linien bestehen, die parallel zu den Bitleitungsstrukturen verlaufen.
Verfahren zur Herstellung einer Halbleiterspeichervorrichtung nach Anspruch 49, bei dem die Dachabschnitte und die Talabschnitte der Formoxidschichtmuster jeweils zwischen den Speicherknotenpunktkontaktpfropfen gelegen sind.
Verfahren zur Herstellung einer Halbleiterspeichervorrichtung nach Anspruch 48, bei dem die Formoxidschichtmuster entlang einer Erstreckungsrichtung der Wortleitungsstrukturen ausgebildet sind.
Verfahren zur Herstellung einer Halbleiterspeichervorrichtung nach Anspruch 48, bei dem die Formoxidschichtmuster auf den Drainzonen zwischen den Wortleitungsstrukturen und einer Isolationsschichtzone, die den Drainzonen entspricht, ausgebildet sind.
Verfahren zur Herstellung einer Halbleiterspeichervorrichtung nach Anspruch 54, bei dem die Linien, die durch Verbinden der Dachabschnitte der Formoxidschichtmuster gebildet sind, aus geradlinigen Linien bestehen, die parallel zu den Wortleitungsstrukturen verlaufen.
Verfahren zur Herstellung einer Halbleiterspeichervorrichtung nach Anspruch 46, bei dem der Füllvorgang der Räume zwischen den Formoxidschichtmustern mit Verwendung der leitenden Leitungsmuster und der isolierenden Leitungsmuster die folgenden Schritte umfaßt: Niederschlagen einer leitenden Schicht für die Speicherknotenpunktelektroden auf der Zwischenebenen-Isolierschicht; Niederschlagen einer isolierenden Schicht auf der leitenden Schicht für die Speicherknotenpunktelektroden; und chemisch-mechanisches Polieren der leitenden Schicht für die Speicherknotenpunktelektroden und der isolierenden Schicht.
Verfahren zur Herstellung einer Halbleiterspeichervorrichtung nach Anspruch 46, bei dem der Ausfüllvorgang der Räume zwischen den Formoxidschichtmustern unter Verwendung der leitenden Leitungsmuster und der isolierenden Leitungsmuster folgendes umfaßt: Ausbilden von leitenden Abstandshaltern an den Seitenwänden der Formoxidschichtmuster; Ausbilden von isolierenden Abstandshaltern an den Seitenwänden der leitenden Abstandshalter; Wiederholen der Ausbildung der leitenden Abstandshalter und der Ausbildung der isolierenden Abstandshalter wenigstens einmal; und chemisch-mechanisches Polieren der Formoxidschicht, der leitenden Abstandshalter und der isolierenden Abstandshalter, um leitende Leitungsmuster und isolierende Leitungsmuster zu bilden.
Verfahren zur Herstellung einer Halbleiterspeichervorrichtung nach Anspruch 57, bei dem die leitenden Abstandshalter dafür ausgebildet sind, um die Speicherknotenpunktkontaktpfropfen zu kontaktieren.
Verfahren zur Herstellung einer Halbleiterspeichervorrichtung nach Anspruch 57, bei dem die isolierenden Abstandshalter zuletzt ausgebildet werden, wenn wiederholt die leitenden Abstandshalter und die isolierenden Abstandshalter ausgebildet werden.
Verfahren zur Herstellung einer Halbleiterspeichervorrichtung nach Anspruch 46, bei dem das Ausfüllen der Räume zwischen den Formoxidschichtmustern unter Verwendung der leitenden Leitungsmuster und der isolierenden Leitungsmuster folgendes umfaßt: Niederschlagen einer ersten leitenden Schicht auf der Zwischenebenen-Isolierschicht und den Formoxidschichtmustern; Ausbilden einer isolierenden Schicht auf der ersten leitenden Schicht; Ausbilden von ersten leitenden Abstandshaltern und von isolierenden Abstandshaltern durch anisotropes Ätzen der isolierenden Schicht und der ersten leitenden Schicht; Ausbilden von zweiten leitenden Abstandshaltern an den Seitenwänden der isolierenden Abstandshalter; und chemisch-mechanisches Polieren der Formoxidschichtmuster, der ersten leitenden Abstandshalter, der isolierenden Abstandshalter und der zweiten leitenden Abstandshalter.
Verfahren zur Herstellung einer Halbleiterspeichervorrichtung nach Anspruch 46, bei dem die Ausbildung der Abstützvorrichtungen folgendes umfaßt: Niederschlagen einer isolierenden Schicht, welche die Nuten ausfüllt; und Ätzen der isolierenden Schicht in solcher Weise, daß die isolierende Schicht in den Nuten verbleibt.
Verfahren zur Herstellung einer Halbleiterspeichervorrichtung nach Anspruch 61, bei dem die isolierende Schicht durch ein Feuchtätzverfahren geätzt wird.
Verfahren zur Herstellung einer Halbleiterspeichervorrichtung nach Anspruch 61, bei dem die isolierende Schicht soweit geätzt wird, daß sie eine Höhe hat, die kleiner ist als die Höhe der leitenden Leitungsmuster.
Verfahren zur Herstellung einer Halbleiterspeichervorrichtung nach Anspruch 61, bei dem die isolierende Schicht, welche die Abstützvorrichtungen bildet, eine Ätzselektivität aufweist, die von den Ätzselektivitäten der Formoxidschichtmuster und der isolierenden Leitungsmuster verschieden ist.
Speicherknotenpunkt für eine Halbleiterspeichervorrichtung, mit: einem Paar von beabstandeten Formoxidschichtmustern auf einem Halbleiterspeichervorrichtungssubstrat, welche einander gegenüber liegende Formoxidschichtmusterseitenwände definieren; einem Paar von ersten leitenden Abstandshaltern, von denen jeweils einer an einer entsprechenden einen der sich gegenüber liegenden Formoxidschichtseitenwände angeordnet ist, und dem anderen Abstandshalter des Paares gegenüber liegt; einem Paar von ersten isolierenden Abstandshaltern, von denen ein entsprechender einer sich auf einem jeweils einen des Paares der ersten leitenden Abstandshalter befindet, und zwar gegenüber dem jeweils einen der sich gegenüber liegenden Formoxidschichtmusterseitenwände; einem Paar von zweiten leitenden Abstandshaltern, von denen ein jeweils einer sich auf jeweils einem des Paares der ersten isolierenden Abstandshalter befindet, und zwar gegenüber dem jeweils einen des Paares der ersten leitenden Abstandshalter; und wenigstens einem zweiten isolierenden Abstandshalter zwischen dem Paar der zweiten leitenden Abstandshalter.
Speicherknotenpunkt nach Anspruch 65, bei dem der wenigstens eine isolierende Abstandshalter aus einem einzelnen isolierenden Abstandshalter besteht, der sich zwischen dem Paar der zweiten leitenden Abstandshalter erstreckt.
Speicherknotenpunkt für eine Halbleiterspeichervorrichtung, mit: einer Vielzahl an freistehenden Speicherknotenpunktelektroden, die von einem Halbleiterspeichersubstrat gemäß einem ersten Abstand abstehen; und einer Abstützvorrichtung, die in solcher Weise konfiguriert ist, um wenigstens eine der freistehenden Speicherknotenpunktelektroden abzustützen und die von dem Halbleitersubstrat entsprechend einer zweiten Strecke bzw. Abstand wegragt, die bzw. der kleiner ist als die erste Strecke bzw. Abstand.
Speicherknotenpunkt nach Anspruch 67, bei dem die Vielzahl der freistehenden Speicherknotenpunkte sich entlang zweier beabstandeter Reihen erstreckt und bei dem sich der Abstandshalter zwischen den zwei beabstandeten Reihen erstreckt.
Verfahren zur Herstellung eines Speicherknotenpunktes für eine Halbleiterspeichervorrichtung, gemäß welchem: beabstandete Formoxidschichtmuster auf einer Halbleiterspeichervorrichtung bzw. einem Halbleiterspeichervorrichtungssubstrat ausgebildet werden, die einander gegenüber liegende Formoxidschichtmusterseitenwände definieren; ein erster leitender Abstandshalter an jeder der sich gegenüber liegenden Formoxidschichtmusterseitenwände ausgebildet wird; ein erster isolierender Abstandshalter auf jedem der ersten leitenden Abstandshalter ausgebildet wird, und zwar gegenüber dem jeweils einen der einander gegenüber liegenden Formoxidschichtmusterseitenwände; ein zweiter leitender Abstandshalter auf jedem der ersten isolierenden Abstandshalter ausgebildet wird, und zwar gegenüber dem jeweils einen des Paares der ersten leitenden Abstandshalter; und wenigstens ein zweiter isolierender Abstandshalter zwischen dem Paar der zweiten leitenden Abstandshalter ausgebildet wird.
Verfahren nach Anspruch 69, bei dem das Ausbilden eines ersten leitenden Abstandshalters folgendes umfaßt: konformes Ausbilden einer ersten leitenden Schicht an jeder der einander gegenüber liegenden Formoxidschichtmusterseitenwände und auf dem Halbleiterspeichervorrichtungssubstrat dazwischen; und anisotropes Ätzen der ersten leitenden Schicht, um wenigstens einen Teil der ersten leitenden Schicht zu entfernen, der sich auf dem Halbleiterspeichervorrichtungssubstrat dazwischen befindet, um die ersten leitenden Abstandshalter festzulegen.
Verfahren nach Anspruch 70, bei dem die Ausbildung eines ersten isolierenden Abstandshalters folgendes umfaßt: konformes Ausbilden einer ersten isolierenden Schicht auf jedem der ersten leitenden Abstandshalter und auf dem Halbleiterspeichervorrichtungssubstrat dazwischen; und anisotropes Ätzen der ersten isolierenden Schicht, um wenigstens einen Teil der ersten isolierenden Schicht zu entfernen, der sich auf dem Halbleiterspeichervorrichtungssubstrat dazwischen befindet, um die ersten isolierenden Abstandshalter zu definieren bzw. festzulegen.
Verfahren nach Anspruch 71, bei dem die Ausbildung eines zweiten leitenden Abstandshalters folgendes umfaßt: konformes Ausbilden einer zweiten leitenden Schicht auf jedem der ersten isolierenden Abstandshalter und auf dem Halbleiterspeichervorrichtungssubstrat dazwischen; und anisotropes Ätzen der zweiten leitenden Schicht, um wenigstens einen Teil der zweiten leitenden Schicht zu entfernen, der sich auf dem Halbleiterspeichervorrichtungssubstrat dazwischen befindet, um die zweiten leitenden Abstandshalter zu definieren bzw. festzulegen.
Verfahren zur Herstellung eines Speicherknotenpunktes für eine Halbleiterspeichervorrichtung, bei dem: eine Vielzahl von freistehenden Speicherknotenpunktelektroden ausgebildet werden, die von einem Halbleiterspeichersubstrat gemäß einer ersten Strecke abstehen; und Ausbilden einer Abstützvorrichtung, die in solcher Weise konfiguriert ist, um wenigstens eine der freistehenden Speicherknotenpunktelektroden abzustützen und die sich von dem Halbleiterspeichersubstrat gemäß einer zweiten Strecke weg erstreckt bzw. von diesem Substratabschnitt, die kleiner ist als die erste Strecke.
Verfahren nach Anspruch 73, bei dem die Vielzahl der freistehenden Speicherknotenpunkte sich entlang zweier beabstandeter Reihen erstrecken und bei dem die Abstützvorrichtungen sich zwischen den zwei beabstandeten Reihen erstrecken.