-
Die vorliegende Erfindung betrifft
eine Halbleitervorrichtung und ein Verfahren zur Herstellung einer
Halbleitereinrichtung, und insbesondere eine Substrat- bzw. Platinen-freie
Umverdrahtungseinrichtung auf einem Chip oder ein Chip Scale Package (CSP).
-
Die Entwärmung eines Halbleiter-Chips
bzw. eines Halbleiter-Packages
bereitet gerade bei den mit der fortschreitenden Entwicklung steigenden Taktfrequenzen
Probleme. Ein effektiver Pfad zur Wärmeabfuhr vom Chip zum Board
erfolgt z.B. über Interconnect-Elemente,
wie Solder Balls, und/oder über
einen möglichen
Underfil. Soll ein Underfil jedoch vermieden werden, verbleiben
die Solder Balls (Lotkugeln) als wesentlicher Entwärmungspfad.
-
Die Wärmeabfuhr ist allerdings nur
bei Lotkugeln gut, wenn sie so kurz wie möglich, d.h. insbesondere im
Chip-Schatten bzw. der Chip-Breite, an den Chip gekoppelt sind.
Wird eine Fan-out-Technologie verwendet, d.h. das Ball-out des Packages
ist größer als
der Chip-Schatten, tragen die Lotkugeln, welche im Fan-out-Bereich,
d.h. außerhalb
des Chip-Schattens, angeordnet sind nur sehr geringfügig zur
Wärmeabfuhr
bei. Zum einen liegt dies darin begründet, dass der Weg zwischen
der Wärmequelle (Chip)
und der Wärmesenke
(kontaktierte Lotkugel) sehr lang ist. Zum anderen besteht der thermische Pfad
meist aus thermisch schlecht leitenden Materialien, wie beispielsweise
Polymeren, einer Leiterplatte, Mold- bzw. Gussmasse, usw. Ist der
Chip sehr klein und das erforderliche Fan-out-Design der Umverdrahtungseinrichtung
sehr groß,
erfolgt eine schlechte Wärmeableitung.
Derartige Halbleiter-Chips können
bei erhöhter
Leistungsaufnahme ein Zuverlässigkeitsrisiko
darstellen.
-
Betrachtet man ein herkömmliches
CSP gemäß 5, so weist dieses einen
Halbleiter-Chip 10 mit einer Kontakteinrichtung 11 auf
einer ersten Oberfläche
auf. Mit der Kontakteinrichtung 11 auf der ersten Oberfläche verbunden
ist eine strukturierte Umverdrahtungseinrichtung 13, welche
unter Auslassung vorbestimmter Bereiche zum Aufbringen einer Anschlusseinrichtung 14 in
Form von Lotkugeln (solder balls) mit einer elektrisch isolierenden
Schicht 15 bedeckt ist. Auf der Rückseite, d.h. der mit der Kontakteinrichtung 11 versehenen
Oberfläche
abgewandten Seite, ist eine Schutzreinrichtung 12' auf den Halbleiter-Chip 10 aufgebracht.
-
Definitionsgemäß liegen bei einem solchen CSP
alle Anschlusseinrichtungen 14, wie Lothügel, Lotkugeln,
leitfähige
Erhebungen, usw. im Chip-Schatten, d.h. sind in ihrer seitlichen
Erstreckung auf die Breite des Chips 10 beschränkt. Der mögliche Kugelabstand
der Anschlusseinrichtung 14 ist durch die Anzahl der einzelnen
Kontaktelemente und die verfügbare
Chip-Fläche begrenzt.
So resultiert für
eine hohe Pin-Anzahl und kleine Chips ein sehr kleiner Kontaktelementeabstand.
-
Der Hauptanteil der thermischen Kopplung zwischen
Chip und der Umgebung erfolgt über
die "Beine" des Chips zu dem
nächsten
Level des Boards. Kleine Chips verfügen lediglich über geringe Möglichkeiten
der thermischen Kopplung, da entweder die Kugeln groß sind,
dann sind nur wenige vorhanden, oder die Anzahl der Kugeln ist hoch,
aber die Kugeln sind klein. Außerdem
ist in vielen Anwendungsfällen
die gewünschte
Standard-Anschlusseinrichtungserstreckung größer als der Chip-Schatten, d.h. die
Chip-Breite oder -Länge,
so dass die bekannte CSP-Technologie, d.h. ein Fan-in-Design, nicht möglich ist.
-
Es ist deshalb Aufgabe der vorliegenden
Erfindung, eine Halbleitervorrichtung und ein Verfahren zur Herstellung
einer Halbleitervorrichtung bereitzustellen, bei welcher eine Fan- out-Technologie bei dem
Konzept einer Substrat- bzw. Platinen-freien Umverdrahtungseinrichtung
auf einem Chip eingesetzt wird, um insbesondere die Entwärmung des Chips
zu steigern.
-
Erfindungsgemäß wird diese Aufgabe durch die
im Anspruch 1 angegebene Halbleitervorrichtung und durch das Verfahren
zur Herstellung einer Halbleitereinrichtung nach Anspruch 10 gelöst.
-
Die der vorliegenden Erfindung zugrunde
liegende Idee besteht im wesentlichen darin, eine Trägereinrichtung
bzw. einen Rahmen um den Chip vorzusehen, auf dessen bündig mit
der ersten Oberfläche
des Halbleiter-Chips abschließenden
Unterseite ebenfalls Anschlusselemente außerhalb des Chip-Schattens
angeordnet sind.
-
In der vorliegenden Erfindung wird
das eingangs erwähnte
Problem insbesondere dadurch gelöst,
dass eine Halbleitervorrichtung bereitgestellt wird mit einem Halbleiter-Chip,
welcher eine Kontakteinrichtung auf einer ersten Oberfläche zum
Bereitstellen einer integrierten elektrischen Komponente aufweist;
mit einer Trägereinrichtung über den
nicht mit der Kontakteinrichtung versehenen Oberflächen des
Halbleiter-Chips,
welche sich seitlich über
den Halbleiter-Chip hinaus erstreckt; und mit einer strukturierten
Umverdrahtungseinrichtung zum elektrischen Verbinden der Kontakteinrichtung
des Halbleiter-Chips mit einer Anschlusseinrichtung, wobei die strukturierte
Umverdrahtungseinrichtung auf der ersten Oberfläche des Halbleiter-Chips und
der entsprechenden Oberfläche
der Trägereinrichtung
aufgebracht ist, und sich die Anschlusseinrichtung seitlich über die
Breite des Halbleiter-Chips
hinaus erstreckt.
-
Auf diese Weise kann beispielsweise
durch Übergießen eines
Chips von der Rückseite
bei abgedeckter Vorderseite des Chips, welche die Kontakteinrichtung
aufweist, nachfolgend auf vorteilhafte Weise die herkömmlichen
Herstellungsprozesse einer Umverdrahtungseinrichtung und des Aufbringens der
Anschlusseinrichtung erfolgen.
-
In den Unteransprüchen finden sich vorteilhafte
Weiterbildungen und Verbesserungen des jeweiligen Erfindungsgegenstandes.
-
Gemäß einer bevorzugten Weiterbildung weist
die Trägereinrichtung
eine thermisch und/oder elektrisch leitfähige Einrichtung, insbesondere
eine Metallschicht, auf. Eine solche Metallschicht ermöglicht eine
bessere Wärmeverteilung
bzw. Entwärmung
des Halbleiter-Chips.
-
Gemäß einer weiteren bevorzugten
Weiterbildung ist über
der elektrisch und/oder thermisch leitfähigen Einrichtung eine Schutzeinrichtung
vorgesehen. Diese dient zur Verstärkung oder auch zur elektrischen
Isolation der beispielhaften Metallisierung.
-
Gemäß einer weiteren bevorzugten
Weiterbildung erstreckt sich die thermisch und/oder elektrisch leitfähige Einrichtung
in der Breite zumindest bis zur seitlichen Erstreckung der Anschlusseinrichtung.
Eine weiter verbesserte Entwärmung
des Fan-out Packages wird somit vorteilhaft gewährleistet.
-
Gemäß einer weiteren bevorzugten
Weiterbildung ist die thermisch und/oder elektrisch leitfähige Einrichtung
an ein vorbestimmtes elektrisches Potential angeschlossen. Die Kopplung
an ein Abschirmpotential kann auf diese Weise erfolgen.
-
Gemäß einer weiteren bevorzugten
Weiterbildung ist die thermisch und/oder elektrisch leitfähige Einrichtung
an die Anschlusseinrichtung angeschlossen. Dies birgt den Vorteil
der Möglichkeit
zur Nutzung der beispielhaften Metallfolie als gemeinsame, niederohmige
Masseverbindung der verschiedensten Anschlusselemente der Anschlusseinrichtung.
-
Gemäß einer weiteren bevorzugten
Weiterbildung weist die strukturierte Umverdrahtungseinrichtung
mindestens eine strukturierte Metallisierung und eine andersartig
strukturierte elektrisch isolierende Schicht 15 auf.
-
Gemäß einer weiteren bevorzugten
Weiterbildung ist die Trägereinrichtung,
insbesondere die elektrisch und/oder thermisch leitfähige Einrichtung, über ein
thermisch leitfähiges
Klebemittel an den Halbleiter-Chip gekoppelt.
-
Ausführungsbeispiele der Erfindung
sind in den Zeichnungen dargestellt und in der nachfolgenden Beschreibung
näher erläutert.
-
Es zeigen:
-
1 eine
schematische Querschnittsansicht einer Halbleitervorrichtung in
einem Zwischenschritt des Herstellungsprozesses zur Erläuterung
einer ersten Ausführungsform
der vorliegenden Erfindung;
-
2 eine
schematische Querschnittsansicht einer Halbleitervorrichtung gemäß der ersten Ausführungsform
der vorliegenden Erfindung;
-
3 eine
schematische Querschnittsansicht eines Details einer zweiten Ausführungsform der
vorliegenden Erfindung;
-
4 eine
schematische Querschnittsansicht einer Halbleitervorrichtung zur
Erläuterung
einer zweiten Ausführungsform
der vorliegenden Erfindung; und
-
5 eine
schematische Querschnittsansicht einer bekannten CSP-Halbleitervorrichtung.
-
In den Figuren bezeichnen gleiche
Bezugszeichen gleiche oder funktionsgleiche Bestandteile.
-
In 1 ist
ein Halbleiter-Chip 10 mit einer Kontakteinrichtung 11 auf
einer ersten Oberfläche dargestellt.
Die Kontakteinrichtung 11 ist vorzugsweise zentral in einem
mittleren Bereich des Halbleiter-Chips 10 angeordnet. Der
Halbleiter-Chip 10 ist an den nicht mit der Kontakteinrichtung 11 versehenen
Oberflächen
des Halbleiter-Chips 10 von einer Trägereinrichtung 12 und/oder
eine Schutzreinrichtung 12' umgeben.
Vorzugsweise wird der Halbleiter-Chip 10 in die Trägereinrichtung
durch Übergießen des
Halbleiter-Chips 10 unter Abdeckung der ersten Oberfläche des
Halbleiter-Chip von der Rückseite
der ersten Oberfläche
her eingebracht. Die Unterseite der Trägereinrichtung schließt dann
bündig mit
der ersten Oberfläche
des Halbleiter-Chips 10, welche mit der Kontakteinrichtung 11 versehen
ist, ab.
-
In 2 ist
eine Halbleitervorrichtung im Querschnitt gemäß 1, jedoch nach nachfolgenden Fertigungsschritten
dargestellt. Auf die erste Oberfläche des Halbleiter-Chips 10 und
der bündig dazu
verlaufenden unteren Oberfläche
der Trägereinrichtung 12 ist
eine strukturierte Umverdrahtungseinrichtung 13 aufgebracht,
welche mit der Kontakteinrichtung 11 des Halbleiter-Chips 10 verbunden
ist. Über
der Umverdrahtungseinrichtung 13 ist eine elektrisch isolierende
Schicht 15 aufgebracht, welche Aussparungen zum Vorsehen
einer Anschlusseinrichtung 14, vorzugsweise aus einer Vielzahl
von Lotkugeln, aufweist. Auch die Anschlusseinrichtung 14 erstreckt
sich dabei ebenso wie die Umverdrahtungseinrichtung 13 über den
Chip-Schatten, d.h. die Breite des Halbleiter-Chips 10, hinaus.
-
Ein solches Substrat- bzw. Platinen-freies Fan-out
Package gemäß 2 erlaubt eine Standard-
Anschlusseinrichtungsabmessung (foot print), welche im allgemeinen
größer als
der Chip ist. Es erlaubt darüber
hinaus, dass die Chip-Größe va riieren kann,
beispielsweise bei fortschreitender Reduktion der Chip-Größe, wobei
derselbe Package-Formfaktor und dieselbe Anschlusseinrichtungskonfiguration (ball
out) verwendet werden kann. Zusätzlich
zum rückseitigen
Schutz 12' ist
gemäß der Halbleitervorrichtung
nach 2 auch ein Kantenschutz
des Halbleiter-Chips gewährleistet.
Eine derartige Fan-out Substrat- bzw. Platinen-freie Umverdrahtungseinrichtung
auf einem Chip steigert die thermische Kopplung zwischen dem Package
und einem anzuschließenden
Board im Vergleich zu einem Stardard-CSP, welches als WLP ausgeführt ist.
Da die Trägereinrichtung 12 bzw.
der Rahmen um den Chip 10 typischerweise ein Polymer aufweist,
ist der Beitrag der Anschlusseinrichtung 14 im äußeren Bereich A
des Packages außerhalb
des Chip-Schattens mit der Breite B nicht sehr groß. Die thermische
Kopplung im Bereich des Chip-Schattens B ist höher.
-
In 3 ist
schematisch der Querschnitt einer elektrisch und/oder thermisch
leitfähigen
Einrichtung 16 dargestellt, welche zur Verbesserung der Entwärmung der
Halbleitervorrichtung gemäß 2 beitragen kann.
-
Gemäß 4 ist schematisch ein Querschnitt einer
Halbleitervorrichtung gemäß 2, jedoch mit einer elektrisch
und/oder thermisch leitfähigen
Einrichtung 16 zwischen der Trägereinrichtung 12 und
dem Halbleiter-Chip 10 dargestellt. Um den Aufbau gemäß 4 zu erhalten, wird der
Halbleiter-Chip 10 vorzugsweise
mit einem thermisch leitfähigen
Klebemittel 17 in die vorgeformte elektrisch und/oder thermisch
leitfähige
Einrichtung 16 eingebracht, welche nachfolgend Teil der
Trägereinrichtung 12,
gegebenenfalls mit Schutzreinrichtung 12', über der Rückseite des Chips bzw. der
thermisch und/oder elektrisch leitfähigen Einrichtung 16 wird. Die
Umverdrahtungseinrichtung 13 mit darüber liegender Isolierschicht 15 und
die Anschlusseinrichtung 14 in Aussparungen der Isolierschicht 15 wird wie
oben aufgebracht.
-
Vorzugsweise erstreckt sich die thermisch und/oder
elektrisch leitfähige
Einrichtung 16 zumindest bis zur äußeren Erstreckung der Anschlusseinrichtung 14 oder über die
gesamte Package-Breite. Die thermisch und/oder elektrisch leitfähige Einrichtung 16,
beispielsweise eine vorgeformte Metallfolie, bildet somit eine integrierte
Wärmeverteileinrichtung. Zur
Verbesserung des thermischen Verhaltens, d.h. ein Herabsetzen der
Chip-Temperatur durch eine bessere thermische Anbindung an das Board,
kann eine solche thermische Verbesserung in eine Fan-out-Trägereinrichtung 12 integriert
werden. Diese Hitzeverteilereinrichtung 16 kann den thermischen Pfad
bis zu den äußeren Anschlusskontakten
der Anschlusseinrichtung 14, z.B. Lötkugeln, vergrößern, welche
ansonsten nur auf schlecht wärmeleitendem Polymer
sitzen. Vorzugsweise wird als thermisch und/oder elektrisch leitfähige Einrichtung 16 eine
vorgeformte Metallfolie oder ein Blech eingesetzt, welches eine
sehr hohe thermische Leitfähigkeit
aufweist. Wählt
man die Folie/Platte als thermisch und/oder elektrisch leitfähige Einrichtung 16 ausreichend
dick, so kann die Polymer-Einbettung,
d.h. die Schutzreinrichtung 12', ausbleiben, und die Trägereinrichtung 12 besteht
dann nur aus der thermisch und/oder elektrisch leitfähigen Einrichtung 16.
-
Die thermisch und/oder elektrisch
leitfähige Einrichtung 16 kann
darüber
hinaus auch elektrische Funktionen übernehmen. Dabei besteht die
Möglichkeit
der Kontaktierung der Folie mit einem Abschirmpotential, die Nutzung
der Folie als gemeinsame, niederohmige Massenverbindung verschiedenster
Anschlusselemente der Anschlusseinrichtung 14 oder die
Nutzung für
funktionale Anschlüsse,
beispielsweise zur bewussten Abstrahlung eines Signals (Antenne).
Auf Basis einer solchen Doppelfunktion lässt sich ein leistungsfähiges Package
bzw. Gehäuse
mit hoher thermischer und elektrischer Performance realisieren.
-
Obwohl die vorliegende Erfindung
vorstehend anhand zweier bevorzugter Ausführungsbeispiele beschrieben
wurde, ist sie darauf nicht beschränkt, sondern auf vielfältige Weise
modifizierbar.
-
So sind insbesondere andere Gestaltungsformen
als die mit Bezug auf 3 und 4 erläuterten thermisch und/oder
elektrisch leitfähigen
Einrichtungen 16 über
dem Chip 10 vorstellbar. Außerdem ist bei einer Ausführungsform
gemäß 4 davon auszugehen, dass
zwischen der thermisch und/oder elektrisch leitfähigen Einrichtung 16 und
der umstrukturierten Umverdrahtungseinrichtung 13 eine
elektrisch isolierende Schicht vorgesehen ist. Darüber hinaus
wird die Herstellung einer erfindungsgemäßen Substrat- bzw. Platinen-freien
Umverdrahtungseinrichtung auf einem Chip als Package zur Steigerung der
Kosteneffektivität
auf Wafer-Ebene, d.h. auf Basis eines multi-die Levels, angegangen.
In diesem Fall wird eine große
Anzahl von Chips in einem Schritt eingebettet und nach einer Separierung
nach Beendigung der Fertigstellung, z.B. gemäß 4, als eine WLP-Einheit eingesetzt.
-
- 10
- Halbleiter-Chip
- 11
- Kontakteinrichtung,
vorzugsweise Kontakt-Pads
- 12
- Trägereinrichtung
- 12'
- Schutzeinrichtung
- 13
- Umverdrahtungseinrichtung,
z.B. strukturierte Leiterb.
- 14
- Anschlusseinrichtung,
z.B. Lotkugeln (solder balls)
- 15
- elektrisch
isolierende Schicht
- 16
- elektrisch
und/oder thermisch leitfähige
Einrichtung,
-
- z.B.
geformte Metallfolie
- 17
- thermisch
leitfähiges
Klebemittel
- A
- peripherer
Bereich außerhalb
des Chip-Schattens
- B
- Breite
des Halbleiterchips bzw. Chip-Schatten