DE10328594B4

DE10328594B4 - Halbleiterbauelement mit einer vergrabenen Brücke und Verfahren zur Herstellung eines Halbleiterbauelements mit einer vergrabenen Brücke

Info

Publication number: DE10328594B4
Application number: DE10328594A
Authority: DE
Inventors: Venkatachalan C. Sunnyvale Jaiprakash; Rajiv Ranade
Original assignee: Infineon Technologies AG
Current assignee: Polaris Innovations Ltd
Priority date: 2002-06-28
Filing date: 2003-06-25
Publication date: 2008-04-24
Anticipated expiration: 2023-06-26
Also published as: US20040000683A1; US6768155B2; US6605504B1; DE10328594A1

Abstract

Halbleiterbauelement, umfassend:
einen Graben (106), welcher in einem Halbleitersubstrat (100) ausgebildet ist, wobei der Graben (106) eine Seitenwand (108) aufweist, welche ein unteres (A), mittleres (B) und oberes Gebiet (C) aufweist;
einen Kondensator (110), wobei der Kondensator (110) ein Knotendielektrikum (112), welches das untere Gebiet (A) der Seitenwand (108) auskleidet, eine erste vergrabene Kondensatorplatte (114), welche im Halbleitersubstrat (110) benachbart zum Knotendielektrikum (112) angeordnet ist, und eine zweite Kondensatorplatte, die ein Kondensatorfüllmaterial (116) aufweist, wobei das Kondensatorfüllmaterial (116) in dem unteren Gebiet (A) und dem mittleren Gebiet (B) angeordnet ist, wobei das Kondensatorfüllmaterial (116) eine Dotierungssubstanz aufweist, und wobei das Kondensatorfüllmaterial (116) eine Oberseite (118) aufweist;
einen Kragen (120), wobei der Kragen (120) die Seitenwand (108) in einem Teil des mittleren Gebiets (B) auskleidet und eine Ausnehmung (130) auf jeder Seite des Kondensatorfüllmaterials (116) aufweist, die unterhalb der Oberseite (118) des Kondensatorfüllmaterials (116) angeordnet...

Description

ALLGEMEINER STAND DER TECHNIK
Halbleiterbauelemente werden in vielen Arten von Geräten eingesetzt, um eine große Vielfalt von Anwendungen durchzuführen. Eine bedeutende Art von Halbleiterbauelement zur Verwendung auf dem Gebiet von Speichern ist als dynamischer Direktzugriffspeicher ("DRAN" – dynamic random access memory) bekannt. Der DRAN wird vielfach als Speicher in Rechnern verwendet. Eine DRAN-Grundzelle kann einen Kondensator und einen Transistor umfassen, welche in einem Halbleitersubstrat ausgebildet sind. Der Kondensator speichert eine Ladung, welche Daten darstellt. Der Transistor erlaubt es, die Daten aufzufrischen, aus dem Kondensator auszulesen und in denselben einzuschreiben. Durch Reduzieren der Oberfläche des Kondensators oder des Transistors können mehr DRAN-Zellen auf einem Chip angeordnet werden. Diese Zunahme in der Anzahl von DRAN-Zellen führt zu einer größeren Speicherkapazität für den Chip.
Ein Verfahren zum Minimieren der Oberfläche einer DRAN-Zelle oder anderen Speicherzelle besteht darin, die Komponenten vertikal aufzubauen (d.h. ein Halbleiterbauelement umfasst Komponenten, welche in einigen oder mehreren Schichten davon gebildet sind). Eine Möglichkeit, einen derartigen vertikalen Aufbau zu Stande zu bringen, kann das Ausbilden eines Grabens in einem Halbleitersubstrat einbeziehen. Zum Beispiel kann Polysilizium im Graben aufgetragen werden. Eine Aussparung kann im Polysilizium durch Entfernen eines Abschnitts des Polysiliziums durch einen Ätzprozess geschaffen werden. Schichten aus leitendem, halbleitendem und/oder isolierendem Material können dann in dem ausgeschnittenen Bereich des Polysiliziums aufgetragen werden. Die Schritte des Ätzens des Polysiliziums und des Abscheidens neuen Materials können solange wiederholt werden, bis die gewünschten Komponenten gebildet sind.
Eine kompakte DRAM-Zelle kann durch Stapeln des Kondensators und des Transistors innerhalb des Grabens gebildet werden. Der Graben kann zum Beispiel geätzt oder anderweitig im Substrat gebildet werden. Der Kondensator kann im unteren Abschnitt des Grabens gebildet werden. Als Nächstes kann ein Isoliermaterial, wie beispielsweise ein Grabendeckoxid ("TTO" – trench top oxide) über dem Kondensator gebildet werden. Benachbart zum TTO liegt eine "vergrabene Brücke". Der Transistor wird auf der Oberseite des TTO und der vergrabenen Brücke gebildet. Das TTO isoliert das Transistorgate vom Kondensator. Die vergrabene Brücke ist der Kontakt zwischen dem Transistor und dem Kondensator und umfasst ein Material, wie beispielsweise dotiertes Polysilizium. Die Dotierungssubstanz kann Arsen, Phosphor, Bor oder ein anderes geeignetes Material sein. Die vergrabene Brücke kann auch als die Quelle oder Senke des Transistors dienen.
Derartige gestapelte Speicherbauelemente ("vertikale Speicherzellen") können im Vergleich zu planaren Speicherzellen (z.B. wo der Transistor und der Kondensator nebeneinander liegen) oder diagonalen Speicherzellen (z.B. wo der Kondensator im Graben ausgebildet ist und der Transistor benachbart zur Oberfläche des Grabens liegt) weniger Oberfläche belegen. Daher können vertikale Speicherzellen sehr dicht nebeneinander angeordnet werden. Obwohl die Speicherzellendichte erhöht und infolgedessen die Speicherkapazität eines Chips vergrößert wird, kann die Nähe von vertikalen Speicherzellen problematisch sein.
US 6,066,527 A betrifft ein Verfahren zur Rückätzung eines Füllmaterials zur Ausbildung einer vergrabenen Brücke für einen Grabenkondensator. Das Verfahren umfasst das Ausbilden eines Grabens in einem Substrat, Füllen des Grabens mit einem ersten Füllmaterial, Entfernen des Füllmaterials bis zu einer vorbestimmten Tiefe relativ zu einem aus einem dielektrischen Material gebildeten Kragen. Dann wird eine Ausnehmung in dem Kragen gebildet und eine Linerschicht auf dem ersten Füllmaterial, auf freigelegten Teilen des Substrats und auf freigelegten Seitenflächen des Füllmaterials, die sich ausgehend von einer oberen Oberfläche des Kragens bis zu einer oberen Oberfläche des Füllmaterials erstrecken, ausgebildet. Auf der Linerschicht wird ein zweites Füllmaterial ausgebildet. Zur Ausbildung einer vergrabenen Brücke wird das zweite Füllmaterial selektiv gegenüber der Linerschicht und dem Substrat zurückgeätzt.
DE 102 46 175 A1 betrifft ein Verfahren zur Herstellung eines vergrabenen Streifens zur Ausbildung einer Verbindung zu einem aktiven Gebiet eines Grabenkondensators. In ein Substrat mit einer darauf gebildeten Zwischenoxidschicht wird ein Graben geätzt. Ein oberer Bereich des Grabens wird mit einer Randoxidschicht beschichtet und eine Polyplatte wird in dem Graben gebildet. Die Polyplatte und die Randoxidschicht werden bis unter das Substrat geätzt, wodurch ein Teil der äußeren Seitenwand des Grabens freigelegt wird. Durch die freigelegte äußere Seitenwand des Grabens werden Ionen mittels Gasphasendotierung in das Substrat eingebracht. Über der freigelegten äußeren Seitenwand wird eine Siliziumnitrid-Seitenwandschicht bei einer Temperatur gebildet, die ausreichend ist, um die eingebrachten Ionen weiter in das Substrat einzudiffundieren, um den vergrabenen Streifen zu bilden.
US 6,326,658 B1 betrifft die Anordnung eines dünnen Oxidfilms oder eines dünnen Nitridfilms an einer Grenzfläche zwischen einer vergrabenen Brücke und einem in einem Substrat angeordneten Diffusionsgebiet zur Vermeidung von mechanischer Spannung in einem Halbleiterbauelement. Zwischen der vergrabenen Brücke und einem Speicherknoten eines Grabenkondensators ist ebenfalls ein dünner Oxidfilm oder ein dünner Nitridfilm angeordnet.
US 6,140,675 A betrifft die Anordnung eines dünnen Nitridfilms zwischen einer vergrabenen Brücke zum Anschluss an eine Kondensatorplatte und einem in einem Substrat angeordneten Diffusionsgebiet eines Transistors.
Mit kleinen Abständen angeordnete vertikale Speicherzellen können einander stören, da die Dotierungssubstanz der vergrabenen Brücke dazu neigt, in das Substrat auszudiffundieren. Normalerweise erfolgt Diffusion sowohl in vertikale als auch horizontale Richtung. Die vertikale Diffusion (z.B. Diffusion in einer Richtung, welche parallel zu den Seitenwänden des Grabens ist) kann den Kontakt zwischen dem Transistor und dem Kondensator einer vertikalen Speicherzelle verbessern. Wenn die Dotierungssubstanz jedoch horizontal von einer vertikalen Speicherzelle in das Substrat diffundiert (z.B. Diffusion in einer Richtung, welche senkrecht zu den Seitenwänden des Grabens ist), kann die Dotierungssubstanz entweder mit der diffundierten Dotierungssubstanz von einer in der Nähe befindlichen vertikalen Speicherzelle oder einem Abschnitt der in der Nähe befindlichen Zelle selbst in Kontakt treten. Dieser Kontakt kann "Übersprechen" zwischen den Transistoren der in der Nähe befindlichen vertikalen Speicherzellen bewirken. Übersprechen tritt auf, wenn ein Signal von einem Bau element versehentlich durch ein anderes Bauelement empfangen wird. In dieser Situation kann Übersprechen die Fähigkeit des Transistors, Daten aus dem Kondensator, an den er angeschlossen ist, auszulesen oder in denselben einzuschreiben, stören und eine oder beide vertikalen Speicherzellen funktionsuntüchtig machen.
Es ist eine Aufgabe der Erfindung, ein verbessertes Halbleiterbauelement mit einer vergrabenen Brücke sowie ein verbessertes Verfahren zur Herstellung eines solchen Halbleiterbauelements bereitzustellen.
KURZDARSTELLUNG DER ERFINDUNG
Diese Aufgabe wird gelöst durch ein Halbleiterbauelement mit den Merkmalen des Patentanspruchs 1 und durch ein Verfahren mit den Merkmalen des Patentanspruchs 9.
Die vorliegende Erfindung stellt eine vergrabene Brücke mit reduzierter Ausdiffusion zur Verwendung bei gestapelten Speicherzellen und ein Verfahren zur Herstellung der vergrabenen Brücke bereit.
Das Halbleiterbauelement der vorliegenden Erfindung und die Verfahren zur Herstellung des Halbleiterbauelements der vorliegenden Erfindung stellen eine vergrabene Brücke mit reduzierter horizontaler Ausdiffusion bereit. Die vergrabene Brücke kann in vertikalen Speicherzellen und anderen Halbleiterbauelementen, bei welchen Diffusion problematisch sein kann, verwendet werden. Die reduzierte Ausdiffusion erlaubt es, die Bauelemente dichter nebeneinander anzuordnen und dadurch die Speicherkapazität zu vergrößern. Die vorhergehenden Aspekte, Merkmale und Vorteile der vorliegenden Erfindung sind besser zu verstehen, wenn sie unter Bezugnahme auf die folgende Beschreibung der bevorzugten Ausführungsformen und die beiliegenden Zeichnungen betrachtet werden.
KURZE BESCHREIBUNG DER ZEICHNUNGEN
1 ist eine schematische Querschnittansicht eines Halbleitersubstrats nach einem Schritt in einem Prozess gemäß einem Aspekt der Erfindung.
2A bis B sind schematische Querschnittansichten eines Halbleitersubstrats nach zusätzlichen Schritten in einem Prozess gemäß einem Aspekt der Erfindung.
3 ist eine schematische Querschnittansicht eines Halbleitersubstrats nach einem anderen Schritt in einem Prozess gemäß einem Aspekt der Erfindung.
4A bis E sind schematische Querschnittansichten eines Halbleitersubstrats nach zusätzlichen Schritten in einem Prozess gemäß einem Aspekt der Erfindung.
5A bis B sind schematische Querschnittansichten eines Halbleitersubstrats nach zusätzlichen Schritten in einem Prozess gemäß einem Aspekt der Erfindung.
6 und 6A sind schematische Querschnittansichten eines Halbleitersubstrats nach zusätzlichen Schritten in einem Prozess gemäß einem Aspekt der Erfindung.
7 und 7A sind schematische Querschnittansichten eines Halbleitersubstrats nach zusätzlichen Schritten in einem Prozess gemäß einem Aspekt der Erfindung.
8 ist eine schematische Querschnittansicht eines Halbleitersubstrats nach einem anderen Schritt in einem Prozess gemäß einem Aspekt der Erfindung.
9 ist eine schematische Querschnittansicht eines Halbleitersubstrats nach einem anderen Schritt in einem Prozess gemäß einem Aspekt der Erfindung.
10A bis C sind schematische Querschnittansichten ei nes Halbleitersubstrats nach zusätzlichen Schritten in einem Prozess gemäß einem Aspekt der Erfindung.
11A bis B sind schematische Querschnittansichten eines Halbleitersubstrats nach zusätzlichen Schritten in einem Prozess gemäß einem Aspekt der Erfindung.
12 ist eine schematische Querschnittansicht eines Halbleitersubstrats nach einem anderen Schritt in einem Prozess gemäß einem Aspekt der Erfindung.
13 und 13A sind schematische Querschnittansichten, welche das Ergebnis eines anderen Schritts in einem Prozess zum Bilden eines Halbleiterbauelements der vorliegenden Erfindung veranschaulichen.
AUSFÜHRLICHE BESCHREIBUNG
1 ist eine schematische Querschnittsdarstellung eines Halbleitersubstrats 100 bei einem Schritt in einem Prozess zur Herstellung einer vertikalen Speicherzelle, welche eine Ausdiffusionsrichtung gemäß einem Aspekt der vorliegenden Erfindung aufweist. Das Substrat 100 ist vorzugsweise Silizium ("Si"), aber es können verschiedene andere Substrate 100 eingesetzt werden, welche Galliumarsenid ("GaAs"), Indiumphosphid ("InP") und Siliziumcarbid ("SiC") umfassen, ohne darauf beschränkt zu sein.
Das Substrat 100 weist eine Substratoberfläche 102 mit einem Padstapel 104, welcher darauf ausgebildet ist, auf. Der Padstapel 104 umfasst mehrfache Materialschichten, welche bei späteren Schritten der Herstellung einer vertikalen Speicherzelle verwendet werden. Vorzugsweise umfasst der Padstapel 104 ein Padoxid 104a und ein Padnitrid 104b. Die vertikale Speicherzelle wird in einem Graben 106 hergestellt. Der Graben 106 kann durch einen Ätzprozess, wie beispielsweise reaktives Ionenätzen ("RIE" – Reactive Ion Etching) oder Nassätzen, in dem Substrat 100 gebildet werden. Der Graben 106 wird durch Seitenwände 108 definiert. Die Seitenwände 108 können sich vom unteren Teil des Grabens 106 in einem unteren Gebiet A durch ein mittleres Gebiet B und ein oberes Gebiet C zur Substratoberfläche 102 erstrecken.
Ein Kondensator 110 ist in dem unteren Gebiet A und dem mittleren Gebiet B ausgebildet. Der Kondensator 110 umfasst vorzugsweise eine dielektrische Linerschicht (Auskleidung) 112 (allgemein als "Knotendielektrikum" bekannt), eine vergrabene Platte 114 und ein Kondensatorfüllmaterial 116. Das Knotendielektrikum 112 ist vorzugsweise entlang der Seitenwände 108 innerhalb des unteren Gebiets A angeordnet. Das Knotendielektrikum 112 trennt die beiden Platten des Kondensators 110. Das Knotendielektrikum 112 kann zum Beispiel ein Oxid, ein Nitrid oder eine Folge von Oxid- und Nitridschichten sein. Eine vergrabene Platte 114 des Kondensators umfasst einen Abschnitt des Substrats 100. Die vergrabene Platte 114 kann durch eine Ionenimplantation oder einen anderen Prozess dotiert sein. Die andere Platte des Kondensators 110 umfasst das Kondensatorfüllmaterial 116, welches innerhalb der unteren und mittleren Gebiete A, B angeordnet ist. Das Kondensatorfüllmaterial 116 kann zum Beispiel dotiertes Polysilizium oder ein anderes geeignetes Material sein. Vorzugsweise ist das Polysilizium mit Arsen dotiert. Das Kondensatorfüllmaterial 116 kann durch Beschichtung oder andere wohl bekannte Prozesse gebildet werden.
Wie in 1 dargestellt, weist das Kondensatorfüllmaterial 116 eine Oberseite 118 auf. Auf dieser Stelle im Prozess zur Herstellung einer vertikalen Speicherzelle befindet sich die Oberseite 118 an der Verbindungsstelle des mittleren Gebiets B und des oberen Gebiets C. In 1 ist auch ein Kragen 120 dargestellt, welcher vorzugsweise die Seitenwände 108 in den mittleren und oberen Gebieten B, C auskleidet. Der Kragen 120 stellt eine Isolierung für einen oberen Abschnitt des Kondensatorfüllmaterials 116 bereit und verhindert, dass parasitäre Kriechströme aus anderen Komponenten den Kondensator 110 entladen. Der Kragen 120 ist vorzugsweise ein Oxid, welches durch Oxidation, Beschichtung oder andere Prozesse gebildet werden kann.
2A ist eine schematische Querschnittabbildung eines anderen Schrittes des Prozesses zur Herstellung einer vertikalen Speicherzelle, wobei der Kragen 120 eingesenkt wird, um eine Ausnehmung 130 auf jeder Seite des Kondensatorfüllmaterials 116 unter der Oberseite 118 zu bilden. Ein Ätzprozess ("Ätzen der Ausnehmung"), wie beispielsweise ein RIE, kann die Ausnehmung 130 schaffen. Der Ätzprozess kann den Kragen 120 aus dem oberen Gebiet C und einem Teil des mittleren Gebiets B entfernen. Die Ausnehmung 130 kann, lediglich als ein Beispiel, ungefähr 40 nm tief mal 40 nm breit sein.
Nach dem Ätzen der Ausnehmung 130 wird eine Linerschicht (Auskleidung) 132 über der Ausnehmung 130 und sämtlichen freiliegenden Flächen des Kondensatorfüllmaterials 116, des Padstapels 104 und der Seitenwände 108 gebildet, wie in 2B dargestellt. Die Linerschicht 132 ist vorzugsweise ein Nitrid mit einer Dicke von wenigstens etwa 2,2 nm. Vorzugsweise wird die Linerschicht 132 mit einer Dicke zwischen etwa 2,5 nm und 3,0 nm aufgetragen. Linerschichten von unter etwa 2,2 nm können ungeeignet sein, zu verhindern, dass die Dotierungssubstanz aus der vergrabenen Brücke (wird im Anschluss erläutert) seitlich in das Substrat 100 diffundiert, was Übersprechen bei vertikalen Speicherzellen, die mit kleinen Abständen angeordnet sind, bewirken kann. Außerdem dient die Linerschicht 132 vorzugsweise dazu, den Widerstand der vergrabenen Brücke zu reduzieren, was wiederum zusätzliche Vorteile haben kann, wie beispielsweise eine Verbesserung der Geschwindigkeit oder Leistung einer vertikalen Speicherzelle.
Nach dem Ätzen der Ausnehmung 130 und dem Abscheiden der Linerschicht 132 wird die Ausnehmung 130 mit einem Brückenfüllmaterial gefüllt. Vorzugsweise umfasst der Prozess des Füllens der Ausnehmung 130 mit dem Brückenfüllmaterial mehrere vorangehende Schritte, welche nun erklärt werden. Wie in 3 dargestellt, wird die Ausnehmung 130 anfänglich mit einer Abstandsschicht (Spacer) 134 gefüllt, welche auch die freiliegende Linerschicht 132 entlang der Seitenwände 108 und über dem Padstapel 104 abdecken kann. Die Abstandsschicht 134 kann zum Beispiel ein Oxid sein. Die Abstandsschicht 134 kann durch eine chemische Abscheidung aus der Gasphase ("CVD" – chemical vapor deposition), wie beispielsweise ein Niederdruck-CVD ("LPCVD" – low Pressure CVD) gebildet werden. In einem Beispiel ist die Abstandsschicht 134 zwischen ungefähr 10 nm und 40 nm dick. In einem anderen Beispiel ist die Abstandsschicht 134 wenigstens 20 nm dick.
Wie in 4A dargestellt, wird die Abstandsschicht 134 vorzugsweise von der Linerschicht 132, welche die Oberseite 118 und den oberen Teil des Padstapels 104 abdeckt, entfernt. Die Abstandsschicht 134 kann durch RIE oder einen anderen Ätzprozess entfernt werden. Das Entfernen der Abstandsschicht 134 auf diese Weise legt vorzugsweise die Nitridlinerschicht 132 auf horizontalen Flächen frei.
Wie in 4B und 4C dargestellt, wird dann derselbe oder ein anderer Ätzprozess fortgesetzt, um die Abstandsschicht 134 zu "überätzen" und dadurch diejenigen Teile der Linerschicht 132, welche die Oberseite 118 und den oberen Teil des Padstapels 104 abdecken, zu entfernen. Dieser Ätzprozess setzt vorzugsweise Nassätzen ein, welches nitridselektiv ist (z.B. wo Nitrid schneller entfernt wird, als andere Materialien entfernt werden). Das "Überätzen" entfernt vorzugsweise einen Abschnitt der Abstandsschicht 134 und der Linerschicht 132 an der Grenzfläche zwischen der Abstandsschicht 134 und dem Kondensatorfüllmaterial 116. Wie in 4C dargestellt, wird die Linerschicht 132 an der Grenzfläche teilweise entfernt, obwohl die Linerschicht 132 vollständig von der vertikalen Grenzfläche zwischen der Abstandsschicht 134 und dem Kondensatorfüllmaterial 116 entfernt werden könnte. Das Entfernen der Linerschicht 132 auf diese Weise dient vorzugsweise dazu, den Widerstand der vergrabenen Brücke zu reduzieren.
Den Ätzprozess fortsetzend veranschaulichen 4D und 4E den Graben 106, wobei die Abstandsschicht 134 vorzugsweise vollständig von den Seitenwänden 108 (welche durch die Linerschicht 132 abgedeckt sind) entfernt ist. Wie in 4E dargestellt, wurde die Linerschicht 132 unter der Oberseite 118 eingesenkt.
5A veranschaulicht einen anderen Schritt im Prozess zur Herstellung einer vertikalen Speicherzelle, wobei das Brückenfüllmaterial 140 innerhalb der Ausnehmung 130 entlang der Seitenwände 108, welche mit der Linerschicht 132 ausgekleidet sind, und über der Oberseite 108 und dem Padstapel 104 gebildet wird. Das Brückenfüllmaterial 140 ist vorzugsweise Polysilizium, obwohl andere Halbleitermaterialien, wie beispielsweise Silizium-Germanium ("SiGe"), verwendet werden können. Wahlweise wird das Brückenfüllmaterial 140 dotiert. Die Dotierungssubstanz kann Arsen, Phosphor, Bor oder ein anderes geeignetes Material sein. In-situ-Dotieren, Diffusion, Auf saugen (Soaking) oder andere geeignete Prozesse können eingesetzt werden, um die Dotierungssubstanz dem Polysilizium hinzuzufügen. Beim In-situ-Dotieren werden die Dotierungssubstanz und das Polysilizium vorzugsweise aus Gasen erhalten, welche über der Ausnehmung 130 zusammenströmen. Bei der Diffusion wird das Polysilizium vorzugsweise zuerst innerhalb der Ausnehmung 130 aufgetragen und dann bei einer ausgewählten Temperatur und Druck einem Gas, welches die Dotierungssubstanz enthält, ausgesetzt. Das Aufsaugen erfordert vorzugsweise ein Abscheiden des Polysiliziums, wonach das Polysilizium der Dotierungssubstanz ausgesetzt wird, bis eine Beschichtung von ein paar atomaren Schichten das Polysilizium abdeckt. Dann wird die Dotierungssubstanz durch Erhitzten (Glühen) in das Polysilizium diffundiert.
Das Brückenfüllmaterial 140 wird nach der Bildung teilweise entfernt. Wie in 5B dargestellt, wird das Brückenfüllmaterial 140 vorzugsweise vom Padstapel 104, der Oberseite 118 und entlang der Seitenwände 108, welche mit der Linerschicht 132 ausgekleidet sind, entfernt. Das Brückenfüllmaterial kann durch einen Ätzprozess, wie zuvor beschrieben, entfernt werden. Das Brückenfüllmaterial bleibt vorzugsweise in der Ausnehmung 130. Wahlweise kann ein Polysiliziumfilm über dem Brückenfüllmaterial 140 und der Oberseite 118 vorzugsweise durch einen Aufwachsprozess von epitaxialem Silizium aufgewachsen werden. Der Aufwachsprozess von epitaxialem Silizium wird vorzugsweise bei einem Druck von zwischen ungefähr 6,67 Pa bis 133 Pa (0,05 Torr bis 1 Torr) durchgeführt. Die Temperatur ist vorzugsweise im Bereich von etwa 500°C bis 850°C. Das Aufwachsen des Polysiliziumfilms erhöht vorzugsweise die Dicke des Brückenfüllmaterials 140 und verringert den Widerstand der vergrabenen Brücke. Die Linerschicht 132 dient dazu, das Aufwachsen des Polysiliziums auf den Seitenwänden 108 zu verhindern.
Nach der Bildung des Brückenfüllmaterials 140 innerhalb der Ausnehmung 130 wird ein Isolierstoff, wie beispielsweise ein TTO, über der Ausnehmung 130 und der Oberseite 118 des Kondensatorfüllmaterials 116 gebildet (TTO: Top Trench Oxide – Grabendeckoxid). In einer Ausführungsform wird der Isolierstoff innerhalb des Grabens 106 aufgetragen (wie später in Verbindung mit 12 erklärt wird).
In einer anderen Ausführungsform wird der Isolierstoff vorzugsweise gemäß den folgenden Schritten gebildet. Ein erstes TTO 142 wird aufgetragen, wie in 6 dargestellt. Vorzugsweise deckt das erste TTO 142 den Padstapel 104, die Oberseite 118 des Kondensatorfüllmaterials 116 und das Brückenfüllmaterial 140 ab. 6A stellt eine vergrößerte Ansicht des ersten TTO 142 dar.
Dann wird vorzugsweise die Linerschicht 132 von den Seitenwänden 108 in dem oberen Gebiet C entfernt, wie in 7 und 7A dargestellt. Die Linerschicht 132 bleibt vorzugsweise entlang der ganzen Außenfläche und Bodenfläche der Ausnehmung 130 und teilweise entlang der Innenfläche der Ausnehmung 130 benachbart zum Kondensatorfüllmaterial 116 bestehen. Wie in Verbindung mit 13A beschrieben werden wird, erlaubt die Struktur der Linerschicht 132 vorzugsweise eine Ausdiffusion der Dotierungssubstanz durch das Brückenfüllmaterial 140 in eine Richtung, welche im Wesentlichen parallel zu den Seitenwänden 108 ist, reduziert aber eine Ausdiffusion in eine Richtung, welche im Wesentlichen senkrecht zu den Seitenwänden 108 ist, so dass ein Übersprechen mit einem in der Nähe befindlichen Halbleiterbauelement vermieden werden kann.
8 veranschaulicht einen anderen Schritt im Prozess zum Bilden einer vertikalen Speicherzelle, wobei das epitaxiale Si ("epi-Si") 150 auf den freiliegenden Grabenseitenwänden 108 in dem oberen Gebiet C aufgewachsen wird. Das epi-Si 150 erstreckt sich vorzugsweise vom ersten TTO 142 zum oberen Teil des oberen Gebiets C. Es ist wünschenswert, das epi-Si 150 aufzuwachsen, da die Seitenwände 108 Defekte aufweisen können oder während früherer Bearbeitungsschritte beschädigt oder uneben geworden sein können. Das epi-Si stellt vorzugsweise eine fehlerfreie Oberfläche bereit, auf welcher ein hochwertiges Gateoxid aufgewachsen werden kann. Das epi-Si 150 ist auch deshalb vorteilhaft, weil es ein Gebiet bereitstellt, in das die Dotierungssubstanz vom Kondensatorfüllmaterial 116 hinein diffundieren kann, wie später in Verbindung mit 13 erklärt werden wird. Das epi-Si 150 wird, lediglich als ein Beispiel, mit einer Dicke zwischen ungefähr 30 nm und 40 nm gebildet. Das epi-Si 150 wird vorzugsweise nitridiert, wobei eine Beschichtung von Siliziumnitrid ("SiN") 152 über dem epi-Si 150 zurückbleibt. Die SiN-Beschichtung 152 dient dazu, das epi-Si 150 während weiterer Schritte zur Herstellung einer vertikalen Speicherzelle zu schützen.
In einem Aspekt der Erfindung, welcher in 9 dargestellt ist, wird das erste TTO 142 zum Beispiel durch Nassätzen vollständig entfernt. Das vollständige Entfernen des ersten TTO 142 führt vorzugsweise zu einer Einsenkung oder Aussparung 180 unterhalb des epi-Si 150 und der SiN-Beschichtung 152.
In einem anderen Aspekt der Erfindung wird das erste TTO 142 zum Beispiel durch RIE teilweise geätzt. 10A veranschaulicht ein derartiges teilweises Ätzen, wobei ein Abschnitt des ersten TTO 142 unterhalb des epi-Si 150 bleibt. Dann wird der Rest des ersten TTO 142 durch einen anderen Ätzprozess, wie beispielsweise Nassätzen, entfernt, wie in 10B bis C dargestellt, um die Einsenkung 180 zu bilden. Die Entfernung des ersten TTOs 142 in zwei Schritten gemäß 10A bis B kann das Ätzen von anderen Strukturen (z.B. das Brückenfüllmaterial 140 und das Kondensatorfüllmaterial 116) innerhalb des Grabens 106 minimieren.
Ungeachtet des Prozesses, welcher verwendet wird, um das erste TTO 142 zu entfernen, wird dann zusätzliches Füllmaterial 154 in der Einsenkung 180 und über dem Brücken füllmaterial 140 abgeschieden. Vorzugsweise umfasst das zusätzliche Füllmaterial 154 dasselbe Material wie das Brückenfüllmaterial 140. Wie in 11A dargestellt, kann das zusätzliche Füllmaterial 154 über freiliegenden Flächen innerhalb des Grabens 106 und am oberen Teil des Padstapels 104 abgeschieden werden. Wie in 11B dargestellt, wird das zusätzliche Füllmaterial 154 vorzugsweise geätzt, so dass es nur entlang der Linerschicht 132 und auf dem oberen Teil wenigstens eines Teils des Brückenfüllmaterials 140 bleibt. Die SiN-Beschichtung 152 wird vorzugsweise nach diesem Ätzprozess entfernt. Eine Opferschicht 156 wird entlang der freiliegenden Flächen des Grabens 106, einschließlich des epi-Si 150, der Oberseite 118, des Brückenfüllmaterials 140 und des zusätzlichen Füllmaterials 154 gebildet. Vorzugsweise ist die Opferschicht 156 ein Oxid.
12 veranschaulicht einen anderen Schritt im Prozess zum Bilden einer vertikalen Speicherzelle, wobei eine Isolierschicht 160 (z.B. TTO) innerhalb des Grabens 106 entlang des unteren Teils des oberen Gebiets C aufgetragen oder anderweitig gebildet wird. Die Isolierschicht 160 bedeckt vorzugsweise die Opferschicht 156, welche sich auf der Oberseite 118 des Kondensatorfüllmaterials 116, dem Brückenfüllmaterial 140 und irgendeinem zusätzlichen Füllmaterial 154 befindet.
Der Prozess zum Bilden einer vertikalen Speicherzelle wird vorzugsweise fortgesetzt, wie in 13 dargestellt, wobei die Opferschicht 156 vorzugsweise vom epi-Si 150 entfernt wird. Ein Gateoxid 170 kann auf dem epi-Si 150 aufgewachsen werden. Dann wird abschließend ein Füllmaterial 172 im Rest des Grabens 106 abgeschieden oder anderweitig gebildet, wobei es die Isolierschicht 160 und das Gateoxid 170 bedeckt. Das abschließende Füllmaterial 172 ist vorzugsweise arsendotiertes Polysilizium und kann dieselbe Zusammensetzung und Struktur wie das Kondensatorfüllmaterial 116 aufweisen.
Wie in der vergrößerten Ansicht von 13A dargestellt, wird der Dotierungssubstanz des Kondensatorfüllmaterials 116 ermöglicht, entlang eines Pfads D zu diffundieren. Der Pfad D kann durch die Dicke und Struktur der Linerschicht 132 bestimmt werden. Der Pfad D stellt vorzugsweise eine Diffusion von Dotierungssubstanz in eine Richtung bereit, welche im Wesentlichen parallel zu der Seitenwand 108 ist, während er Diffusion in eine Richtung, welche senkrecht zur Seitenwand 108 ist, minimiert. Die Dotierungssubstanz kann durch die vergrabene Brücke und in das epi-Si 150 als Teil des Pfads D diffundieren. Um auf 13 zurückzukommen, können dann nach dem Aufwachsen des Gateoxids 170 und dem Abscheiden des abschließenden Füllmaterials 172 weitere Bearbeitungsschritte durchgeführt werden, um die Bildung einer vertikalen Speicherzelle abzuschließen.
Ein Vorteil der vorliegenden Erfindung ist, dass das Halbleiterbauelement eine vergrabene Brücke umfasst, welche eine reduzierte horizontale Ausdiffusion bereitstellt. Die reduzierte Ausdiffusion minimiert die Möglichkeit eines Übersprechens zwischen nahe beieinander befindlichen Halbleiterbauelementen. Ein anderer Vorteil der vorliegenden Erfindung ist, dass die Dicke der Linerschicht den Widerstand der vergrabenen Brücke reduziert. Noch ein anderer Vorteil der vorliegenden Erfindung ist das Aufwachsen von epi-Si auf freiliegenden Grabenseitenwänden. Das epi-Si stellt eine verhältnismäßig fehlerfreie Oberfläche bereit, auf welcher das Gateoxid aufgewachsen wird. Ein weiterer Vorteil des epi-Si ist, dass es ein Gebiet bereitstellt, in das Dotierungssubstanz vom Kondensatorfüllmaterial hineindiffundiert. Die vergrabene Brücke, die Linerschicht und das epi-Si können in anderen Strukturen als den Grabenspeicherzellen, einschließlich planarer Speicherzellen und anderer Halbleiterbauelemente, verwendet werden.

Claims

Halbleiterbauelement, umfassend: einen Graben (106), welcher in einem Halbleitersubstrat (100) ausgebildet ist, wobei der Graben (106) eine Seitenwand (108) aufweist, welche ein unteres (A), mittleres (B) und oberes Gebiet (C) aufweist; einen Kondensator (110), wobei der Kondensator (110) ein Knotendielektrikum (112), welches das untere Gebiet (A) der Seitenwand (108) auskleidet, eine erste vergrabene Kondensatorplatte (114), welche im Halbleitersubstrat (110) benachbart zum Knotendielektrikum (112) angeordnet ist, und eine zweite Kondensatorplatte, die ein Kondensatorfüllmaterial (116) aufweist, wobei das Kondensatorfüllmaterial (116) in dem unteren Gebiet (A) und dem mittleren Gebiet (B) angeordnet ist, wobei das Kondensatorfüllmaterial (116) eine Dotierungssubstanz aufweist, und wobei das Kondensatorfüllmaterial (116) eine Oberseite (118) aufweist; einen Kragen (120), wobei der Kragen (120) die Seitenwand (108) in einem Teil des mittleren Gebiets (B) auskleidet und eine Ausnehmung (130) auf jeder Seite des Kondensatorfüllmaterials (116) aufweist, die unterhalb der Oberseite (118) des Kondensatorfüllmaterials (116) angeordnet ist; einen Transistor, welcher zumindest teilweise innerhalb des oberen Gebiets des Grabens (106) angeordnet ist; ein Isoliermaterial (156, 160), welches wenigstens auf der Oberseite (118) des Kondensatorfüllmaterials (116) angeordnet ist; eine Schicht (150) von epitaxialem Silizium, welche auf der Seitenwand (108) in dem oberen Gebiet (C) angeordnet ist; ein Gateoxid (170), angeordnet auf der Schicht (150) von epitaxialem Silizium; eine in der Ausnehmung (130) angeordnete vergrabene Brücke in Kontakt mit der Schicht (150) von epitaxialem Silizium, dem Isoliermaterial (156), der Seitenwand (108), dem Kragen (120) und dem Kondensatorfüllmaterial (116), wobei die vergrabene Brücke eine Linerschicht (132) und ein Brückenfüllmaterial (140) umfasst, wobei die Linerschicht (132) eine erste Seite in Kontakt mit der Seitenwand (108), eine Unterseite in Kontakt mit dem Kragen (120) und eine zweite Seite aufweist, wobei die zweite Seite entlang einer Innenfläche der Ausnehmung (130) benachbart zu dem Kondensatorfüllmaterial (116) angeordnet ist, und sich von der Unterseite bis zu einer Stelle unter der Oberseite (118) des Kondensatorfüllmaterials (116) erstreckt; wobei die vergrabene Brücke und die Linerschicht (132) eine Diffusion der Dotierungssubstanz in eine Richtung, welche senkrecht zur Seitenwand (108) ist, reduziert, während sie eine Diffusion der Dotierungssubstanz in eine Richtung, welche parallel zur Seitenwand (108) ist, ermöglicht; und ein Füllmaterial (172) angeordnet in dem oberen Gebiet (C), wobei das Füllmaterial (172) das Isoliermaterial (160) und das Gateoxid (170) bedeckt.
Halbleiterbauelement nach Anspruch 1, wobei die Linerschicht (132) wenigstens 2,2 nm dick ist.
Halbleiterbauelement nach Anspruch 1 oder 2, wobei die Linerschicht (132) zwischen 2,5 nm und 3,0 nm dick ist.
Halbleiterbauelement nach einem der Ansprüche 1 bis 3, wobei die erste Seite der Linerschicht (132) sich von der Unterseite in das obere Gebiet (C) erstreckt.
Halbleiterbauelement nach einem der Ansprüche 1 bis 4, wobei die Linerschicht (132) ein Nitrid, vorzugsweise Siliziumnitrid, umfasst.
Halbleiterbauelement nach einem der Ansprüche 1 bis 5, wobei das Brückenfüllmaterial (140) Polysilizium umfasst.
Halbleiterbauelement nach einem der Ansprüche 1 bis 6, wobei das Gateoxid (170) auf der Schicht (150) von epitaxialem Silizium aufgewachsen ist.
Halbleiterbauelement nach einem der Ansprüche 1 bis 7, wobei die Schicht (150) von epitaxialem Silizium zwischen 30 nm und 40 nm dick ist.
Verfahren zur Herstellung eines Halbleiterbauelements, wobei das Verfahren umfasst: Bilden eines Grabens (106) in einem Halbleitersubstrat (100), wobei der Graben (106) eine Seitenwand (108) aufweist, welche ein unteres (A), mittleres (B) und oberes Gebiet (C) aufweist; Bilden eines Knotendielektrikums (112) entlang der Seitenwand (108) in dem unteren Gebiet (A) des Grabens (106); Bilden eines Kragens (120) entlang der Seitenwand (108) in dem mittleren (B) und oberen (C) Gebiet des Grabens (106); Füllen der unteren (A) und mittleren (B) Gebiete mit einem Kondensatorfüllmaterial (116), wobei das Kondensatorfüllmaterial Polysilizium und eine Dotierungssubstanz umfasst und eine Oberseite (118) aufweist; Ätzen eines oberen Abschnitts des Kragens (120) bis unter die Oberseite (118) des Kondensatorfüllmaterials (116), um eine Ausnehmung (130) zu bilden; Abscheiden einer Linerschicht (132) innerhalb der Ausnehmung (130); Füllen der Ausnehmung (130) mit einer Abstandsschicht (134); Ätzen der Abstandsschicht (134) von der Ausnehmung (130); Entfernen eines Teils der Linerschicht (132) entlang einer Innenfläche der Ausnehmung (130), wobei die Innenfläche benachbart zu dem Kondensatorfüllmaterial (116) angeordnet ist; Bilden eines Brückenfüllmaterials (140) innerhalb der Linerschicht (132) der Ausnehmung (130), wobei das Brückenfüllmaterial (140) und die Linerschicht (132) eine vergrabene Brücke bilden und die Linerschicht (132) eine Diffusion der Dotierungssubstanz in eine Richtung, welche parallel zur Seitenwand (108) ist, ermöglicht.
Verfahren zur Herstellung eines Halbleiterbauelements nach Anspruch 9, wobei das Brückenfüllmaterial (140) Polysilizium umfasst.
Verfahren zur Herstellung eines Halbleiterbauelements nach einem der Ansprüche 9 oder 10, welches ferner Bilden einer Schicht (150) von epitaxialem Silizium auf der Seitenwand (108) benachbart zum Brückenfüllmaterial (140) umfasst.
Verfahren zur Herstellung eines Halbleiterbauelements nach einem der Ansprüche 9 bis 11, wobei die Linerschicht (132) ein Nitrid, vorzugsweise Siliziumnitrid, umfasst.
Verfahren zur Herstellung eines Halbleiterbauelements nach einem der Ansprüche 9 bis 12, wobei die Linerschicht eine Dicke von wenigstens 2,2 nm aufweist.